DE69103918T2

DE69103918T2 - Synchronschaltsystem verwendender Leistungswandler mit hohem Wirkungsgrad.

Info

Publication number: DE69103918T2
Application number: DE69103918T
Authority: DE
Inventors: John E Eng
Original assignee: Hughes Aircraft Co
Current assignee: DirecTV Group Inc
Priority date: 1990-01-23
Filing date: 1991-01-23
Publication date: 1995-01-05
Anticipated expiration: 2011-01-24
Also published as: US5072171A; EP0439151B1; DE69103918D1; JPH04364359A; CA2032942C; EP0439151A1; CA2032942A1; JPH0748942B2

Description

Hintergrund

Die Erfindung bezieht sich auf eine Leistungszufuhrtechnologie und insbesonders auf eine Verbesserung in einem Leistungswandler.
Festkörper-Leistungswandler werden beispielsweise typischerweise bei Satelliten verwendet. Leistungswandler dieser Art, welche in Verbindung mit Festkörper- Leistungsverstärkern arbeiten, müssen extreme Systemeffizienzspezifikationen erfüllen. Eine typische Eingangsquelle für diese Verstärker und Wandler kann eine Hochspannungsvielfachleitung von Solarpaneelen und Batterien sein, welche aufgeladen werden, während die Solarpaneele angeregt werden. Da diese Quelle begrenzt ist, ist es für einen Leistungswandler mit einem hohen Wirkungsgrad wesentlich, einen geringen Verlust zu haben. Bei Satellitenanwendungen stellt eine Verbesserung von 3% bezüglich der bisherigen Technologie einen Vorteil dar.
In konventionellen Leistungswandlern wird die Eingangsspannung pulsbreitenmoduliert, um an dem Ausgang einen vorherbestimmten konstanten Spannungspegel vorzusehen. Der Pulsbreitenmodulator-Kontroller schaltet entsprechend den Eingangsspannungspegeln und den gewünschten Ausgangsspannungspegeln eine Schaltvorrichtung abwechselnd ein und aus. Durch Einstellen des Arbeitstaktes (Ton gegenüber Toff) wird der geforderte Ausgangsspannungspegel erzielt. Wenn die Schaltvorrichtung eingeschaltet wird, erzeugt ein Strom, welcher durch eine Induktivität zum Ausgang fließt, eine elektromagnetische Kraft auf die Induktivität. Wenn die Schaltvorrichtung ausgeschaltet wird, bricht das elektromagnetische Feld zusammen und induziert einen Rücklaufstrom, welcher zu dem Ausgang über eine kommutierende Diode fließt. Der Wirkungsgrad des Systems kann durch Vorsehen eines wirksameren Mechanismus als die verlustbehaftete kommutierende Diode erhöht werden, welche einen festen Spannungsabfall (beispielsweise 0,4 V bei einer Schottky Diode) besitzt. Synchrone Gleichrichter sind als Alternative für die kommutierende Diode vorgeschlagen worden, es sind jedoch keine spezifischen Synchronisierungssysteme verfügbar, welche Leitungsüberlappung zwischen den Schaltvorrichtungen verhindern.
Aus der EP-A-257 404 ist ein DC/DC-Leistungswandler bekannt, welcher einen reduzierten Schaltverlust bezüglich einem Betrieb bei hohen Frenquenzen aufweist. Der Wandler umfaßt einen ersten FET als Hauptschaltvorrichtung, welche in Reihe mit einer Induktivität verbunden ist, und eine Kapazität, welche von dem Ausgang der Induktivität an Masse angeschlossen ist. Bei einem konventionellen Wandler ist die Verbindung zwischen dem Hauptschalter und der Induktivität über eine Diode an Masse angeschlossen, welche normalerweise umgekehrt vorgespannt und nichtleitend ist, wenn die Hauptschaltvorrichtung geschlossen ist. Bei diesem Wandler ist die Diode durch einen zweiten FET als Sekundärschaltvorrichtung ersetzt. Mittel zur Zeitsteuerung der Schaltvorrichtungen sind vorgesehen, um eine Leitungsüberlappung der Hauptschaltvorrichtung und der zweiten Schaltvorrichtung zu vermeiden. Der Wirkungsgrad des Wandlers ist eine Funktion der Zeitsteuerung der Hauptschaltvorrichtung und der zweiten Schaltvorrichtung.
Aufgabe der Erfindung ist es, eine Leistungszufuhr vorzusehen, welche sehr effizient ist und welche sehr effizient mit den Schaltrücklaufströmen oder den kommutierenden Strömen umgeht.
Die Lösung erfolgt durch eine Vorrichtung in Übereinstimmung mit Anspruch 1.
Ein Vorteil der Erfindung ist es, den Gesamteffizienzspezifikationen bezüglich Festkörper- Leistungsverstärker durch Erhöhen des Wirkungsgrads des Leistungswandlers zu genügen.
Ein weiterer Vorteil der Erfindung ist es, Leitungsüberlappung der Schaltvorrichtungen zu verhindern, während der Schaltrücklaufstrom oder der kommutierende Strom gesteuert wird.

Übersicht über die Erfindung

In Übereinstimmung mit der vorliegenden Erfindung ist die kommutierende Hauptvorrichtung, welche typischerweise eine verlustbehaftete Diode ist, welche einen kommutierenden Strom oder einen Rücklaufstrom von der Induktivität in einen konventionellen Leistungswandlers leitet, einer effizienteren Sekundärschaltvorrichtung parallel geschaltet, welche synchronisiert ist, um während der nichtleitenden Periode der Hauptschaltvorrichtung zu leiten. Die Erfindung verwendet einen Synchronisierungspuls, welcher normalerweise in dem Pulsbreitenmodulations-Kontroller einer integrierten Schaltung auftritt. Bei der Erfindung wird eine Abtastwicklung der Induktivität zum Synchronisieren der Sekundärschaltvorrichtung hinzugefügt. Eine digitale Logikschaltung ist zum Steuern der Leitungszeit der Sekundärschaltvorrichtung auf der Basis von Signalen von dem Pulsbreitenmodulations-Kontrollermodul und von der Abtastwicklung der Induktivität vorgesehen.
Ist die Hauptschaltvorrichtung im Betrieb einmal für den geforderten Zeitbetrag leitend gewesen, wird sie von dem Pulsbreitenmodulations-Kontroller abgeschaltet. Zu etwa dem gleichen Augenblick kommutiert die Spannung über der Induktivität. Die digitale Logikschaltung, welche in Verbindung mit dem Pulsbreitenmodulations-Kontroller arbeitet, tastet den Spannungspegel der Induktivität ab und schaltet die Sekundärschaltvorrichtung ein, wodurch deren Leitung hervorgerufen wird, gerade nachdem die Hauptschaltvorrichtung ausgeschaltet wurde bzw. nichtleitend gemacht wurde. Die digitale Logikschaltung ist derart mit dem Pulsbreitenmodulations-Kontroller und der Abtastwicklung der Induktivität verbunden, daß verhindert wird, daß die Sekundärschaltvorrichtung gleichzeitig mit der Hauptschaltvorrichtung leitet.
Synchronisierungssignale und Synchronisierungssignale* werden verwendet, um die Sekundärschaltvorrichtung abzuschalten, bevor die Hauptschaltvorrichtung eingeschaltet wird. Da der Synchronisierungspuls immer dann auftritt, bevor die nächste Schaltperiode gerade beginnt, wird die Zeit, bei welcher die Synchronisierungspulsübergänge sich im hohen Zustand befinden, dazu verwendet, die Sekundärschaltvorrichtung auszuschalten. Mit nahezu allen integrierten Schaltungen der Pulsbreitenmodulations- Kontroller kann die Breite des Synchronisierungspulses eingestellt werden. Durch Einstellen der Breite des Synchronisierungspulses auf die gleiche Zeit, welche zum Ausschalten für die Sekundärschaltvorrichtung benötigt wird, kann die Sekundärschaltvorrichtung ausgeschaltet werden, unmittelbar bevor die Hauptschaltvorrichtung eingeschaltet wird. Die Zeitdauer, in welcher die Sekundärschaltvorrichtung leitend ist, wird daher maximiert, wodurch eine maximale Systemleitzeit bereitgestellt wird.
Die vorliegende Erfindung sieht eine Entwicklung eines Wirkungsgrads von 95% einer bezüglich Festkörper- Leistungsverstärkern zu verwendenden Leistungszufuhr vor, so daß es Festkörper-Leistungsverstärkern ermöglicht wird, aggressiven bzw. dynamischen Gesamteffizienzspezifikationen durch effizientes Behandeln von Rücklaufströmen oder kommutierenden Strömen zu genügen, während ein gleichzeitiges Leiten der Schaltvorrichtungen verhindert wird.

Kurze Beschreibung der Zeichnung

Die verschiedenen Merkmale und Vorteile der vorliegenden Erfindung können unter Bezugnahme auf die folgende detaillierte Beschreibung in Verbindung mit der beigefügten Zeichnung verstanden werden, in welcher gleiche Bezugszahlen gleiche Strukturelemente bezeichnen.
Es zeigen:
Fig. 1 schematisch eine Ausführungsform eines Leistungswandlers mit hohem Wirkungsgrad unter Verwendung eines Synchronschaltsystems in Übereinstimmung der Prinzipien der vorliegenden Erfindung,
Fig. 2a schematisch eine Synchronisationslogikschaltung, welche in dem Synchronschaltsystem von Fig. 1 verwendet werden kann,
Fig. 2b ein Zeitablaufsdiagramm der Wellenformen der Logikschaltung von Fig. 2a,
Fig. 2c eine Wahrheitstabelle bezüglich der Logikschaltung von Fig. 2a,
Fig. 3a und 3b schematische Darstellungen zweier unterschiedlicher Ausführungsformen einer Synchronisationslogikschaltung, welche in dem Synchronschaltsystem von Fig. 1 verwendet werden kann,
Fig. 3c ein Zeitablaufsdiagramm bezüglich der Synchronisierungslogikschaltungen von Fig. 3a, welches die verschiedenen Wellenformen darstellt, und
Fig. 3d eine Wahrheitstabelle bezüglich der Logikschaltungen von Fig. 3a und 3b.

Detaillierte Beschreibung

Unter auf Bezugnahme auf Fig. 1 wird beispielhaft eine Ausführungsform eines Leistungskonverters 10 mit hohem Wirkungsgrad unter Verwendung eines Synchronschaltsystems dargestellt. Eine (nicht gezeigte) Eingangsleistungsquelle ist an eine Hochspannungsvielfachleitung 12 angeschlossen, welche ihre Rückführung mit Masse verbunden hat. Die Leitung 12 ist mit einer Hauptschaltvorrichtung 14 verbunden, welche zwei Eingänge 15, 16 und einen einzigen Ausgang 18 besitzt, wobei der erste Eingang 15 mit dem Bus 12 verbunden ist, während der zweite Eingang 16 verwendet wird, um den Arbeitstakt der Hauptschaltvorrichtung 14 zu steuern. Die Hauptschaltvorrichtung 14 kann beispielsweise einen Metalloxydhalbleiter-Feldeffekttransistor (MOSFET) umfassen. Der zweite Eingang 16 ist an einen Pulsbreitenmodulations-Kontroller 22 über eine Vorrichtungsansteuerung 20 gekoppelt. Die Vorrichtungsansteuerung 20 ist ein kommerziell verfügbarer integrierter Schaltungschip (IC).
Der Pulsbreitenmodulations-Kontroller (PWM-Kontroller) 22 ist ein kommerziell verfügbarer Chip einer integrierten Schaltung (IC), welcher einen Sägezahnoszillator 24 aufweist, der angepaßt ist, einen Ausgangssynchronisierungspuls 56 bereitzustellen. Mit nahezu jedem PWM-Kontroller-IC kann die Breite des Synchronisierungspulses 56 eingestellt werden. Zusätzlich zu dem Synchronisierungspuls 56 ist der PWM- Kontroller 22 angepaßt, zwei Ansteuerungssignale, ein A- Ansteuerungssignal 58 und ein B-Ansteuerungssignal 60 bereitzustellen. Das A-Ansteuerungssignal 58 und das B- Ansteuerungssignal 60 sind zum abwechselnden Auftreten angepaßt, um ein Gegentakt-Ausgangssignal bereitzustellen. D.h., wenn eine Ansteuerung eingeschaltet ist, ist die andere ausgeschaltet. Das A-Ansteuerungssignal 58 des Kontrollers 22 ist an die Hauptschaltvorrichtung 14 über einen Eingang 59 der Ansteuerung 20 und an eine digitale Logikschaltung 54 gekoppelt. Das A-Ansteuerungssigna1 58 ist der digitalen Logikschaltung 54 angepaßt, um die Leitungszeit der Hauptschaltvorrichtung 14 anzuzeigen, und ist angepaßt, die Leitungszeit der Hauptschaltvorrichtung 14 zu steuern. Das B- Ansteuerungssignal 60 ist an die digitale Logikschaltung 54 angeschlossen.
Eine Sekundärschaltvorrichtung 26 besitzt erste und zweite Eingänge 27, 28 und einen einzigen Ausgang 29 und kann beispielsweise einen MOSFET umfassen. Der erste Eingang 27 ist an den Ausgang 18 der Hauptschaltvorrichtung 14 angeschlossen, der andere Eingang 28, welcher zur Steuerung der Vorrichtung 26 verwendet wird, ist an eine zweite Vorrichtungsansteuerung 32 gekoppelt, welche identisch wie die vorher erwähnte Vorrichtungsansteuerung 20 sein kann. Die Sekundärschaltvorrichtung 26 besitzt einen Ausgang 29, welcher an Masse angeschlossen ist.
Eine Rücklaufdiode oder eine kommutierende Diode 25 besitzt eine Kathode 34, welche an den Ausgang 18 der Schaltvorrichtung 14 gekoppelt ist, und eine Anode 36, welche an Masse angeschlossen ist, und kann beispielsweise eine Schottky-Diode umfassen. Die Diode 35 ist umgekehrt in einem Leistungswandler entgegengesetzter Polarität angeschlossen. Eine Induktivität bzw. ein Übertrager 38, dessen Wert beispielsweise in der Größenordnung 100 uH liegt, besitzt einen Anschluß 39, der an den Ausgang 18 der Schaltvorrichtung 14 gekoppelt ist, während ein anderer Anschluß 40 der Induktivität 38 an eine Last 48 angeschlossen ist, welche wiederum mit einem weiteren Anschluß mit Masse verbunden ist. Die Last 48 kann beispielsweise ein Festkörper-Leistungsverstärker (SSPA, solid state power amplifier) sein.
Die Induktivität 38 besitzt eine Abtastwicklung 41, welche zum Synchronisieren der Sekundärschaltvorrichtung 26 verwendet wird. Ein Anschluß 42 der Abtastwicklung 41 ist an Masse angeschlossen, während ein anderer Anschluß 43 an die Synchronisierungsdigitallogikschaltung 54 angeschlossen ist. Mehrere unterschiedliche Ausführungsformen der Synchronisierungsdigitallogikschaltung 54 sind vorgesehen und werden hernach erörtert. Ein Kondensator 45, welcher beispielsweise einen Wert in der Größenordnung von 500 uF besitzen kann, besitzt ein Ende 46, das an den Ausgangsanschluß 40 der Induktivität 38 angeschlossen ist und dessen zweites Ende 47 an Masse angeschlossen ist. Eine Spannungsrückkopplungsverbindung 49 verbindet den Ausgangsanschluß 40 der Induktivität 38 mit dem Eingang 50 des PWM-Kontrollers 22. Der Eingang 50 des PWM-Kontrollers 22 wird zum Bestimmen der Leitungszeit der Hauptschaltvorrichtung 14 verwendet. Der Synchronisierungspuls 56 des PWM-Kontrollers 22 wird an die digitale Logikschaltung 54 von dem Oszillator 22 angelegt. Die digitale Logikschaltung 54 besitzt einen Ausgang 62, welcher an den zweiten Eingang bzw. den Steuereingang 28 der Sekundärschaltvorrichtung 26 über die zweite Vorrichtungsansteuerung 32 gekoppelt ist.
Unter Bezugnahme auf Fig. 2a wird anhand einer schematischen Darstellung eine zweite Ausführungsform einer Synchronisierungsdigitallogikschaltung 54 dargestellt. Ein AND-Gatter mit drei Eingängen 66 ist bezüglich der Eingänge 67, 68, 69 an erste, zweite und dritte Logikinverter 72a, 72b, 72c gekoppelt, und das AND-Gatter 66 stellt den Ausgang 62 der digitalen Logikschaltung 54 der Sekundärschaltvorrichtung 26 über die zweite Vorrichtungsansteuerung 32 bereit, wie oben beschrieben ist. Der erste Eingang 67 des AND-Gatters 66 ist an den Abtastanschluß 43 der Abtastwicklung 41 der Induktivität 38 über den dritten Logikinverter 72c angeschlossen. Der zweite Eingang 68 des AND-Gatters 66 ist an die A-Ansteuerung 58 des PWM-Kontrollers 22 über den zweiten Logikinverter 72b gekoppelt. Ein AND-Gatter 79 mit zwei Eingängen, dessen erster Eingang an den Synchronisierungspuls 56 des PWM-Kontrollers 22 gekoppelt ist und dessen zweiter Eingang 81 an ein RS-Flipflop 74 gekoppelt ist, besitzt einen Synchronisierungsausgang 82, welcher an einen der Eingänge 69 des AND- Gatters mit drei Eingängen 66 über den ersten Logikinverter 72a gekoppelt ist. Das RS-Flipflop 74 besitzt zwei angeschlossene Eingänge, um das A-Ansteuerungssignal 58 und das B-Ansteuerungssignal 60 des PWM-Kontrollers 22 zu empfangen, und einen einzigen Ausgang 77, welcher an den zweiten Eingang 81 des AND-Gatters mit zwei Eingängen 79 angeschlossen ist.
Unter Bezugnahme auf Fig. 2b ist ein Zeitablaufsdiagramm der Signale dargestellt, welche die Synchronisierung der Sekundärschaltvorrichtung 26 steuern, wenn ein Dualausgangs- PWM-Kontroller 22 des Leistungswandlers 10 von Fig. 1 und 2a verwendet wird. In Fig. 2b sind die Zeit entlang der Abzisse und die Logikpegel entlang der Ordinate dargestellt, und ein Signal eines hohen Zustands repräsentiert einen Pegel des logischen Zustands 1, während ein Signal eines niedrigen Pegels einen Pegel des logischen Zustands 0 darstellt. Die erste bzw. oberste Wellenform in Fig. 2b ist das A- Ansteuerungssignal 58 von dem PWM-Kontroller 22. Die zweite Wellenform repräsentiert das Signal der B-Signalansteuerung 60 von dem PWM-Kontroller 22. Die dritte Wellenform repräsentiert den Synchronisierungspuls 56 des Oszillators 24 des PWM-Kontrollers 22. Die nächste Wellenform repräsentiert den Synchronisierungsausgang 82 des AND-Gatters mit zwei Eingängen 79. Die vorletzte Wellenform L stellt das Abtastsignal 32 der Abtastwicklung 41 der Induktivität 38 dar. Die letzte Wellenform repräsentiert das Ausgangssignal der digitalen Logikschaltung 54, welches der Sekundärschaltvorrichtung 26 übermittelt wird.
Die Ausführungsform des in Fig. 1 und 2a gezeigten Leistungswandlers 10 führt einen Betrieb durch, welcher durch die Wellenformen von Fig. 2b erläutert ist. Der PWM- Kontroller 22 schaltet die Hauptschaltvorrichtung 14 zum Beginn einer Schaltperiode durch den Übergang des A- Ansteuerungssignals 58 des PWM-Kontrollers 22 in einen hohen Zustand ein, welcher den Ausgang 21 der Vorrichtungsansteuerung 22 eines hohen Zustand hervorruft, der darauf die Hauptschaltvorrichtung 14 einschaltet. Wenn die Schaltvorrichtung 14 eingeschaltet wird, fließt Strom von der Spannungsleitung 12 über die Schaltvorrichtung 14 und über die Induktivität 38 zu der Last 48. Der Strom, welcher durch die Induktivität 38 fließt, erzeugt ein elektromagnetisches Feld in der Induktivität 38, welche das Ansteigen der Spannung an der Abtastwicklung 41 der Induktivität 38 hervorruft.
Wenn der PWM-Kontroller 22, welcher die Last 48 über die Spannungsrückführverbindung 49 abtastet, feststellt, daß die Schaltvorrichtung 14 sich in der korrekten Zeitdauer Ton befindet, wird das A-Ansteuerungssignal 58 des PWM-Kontrollers 22 in einen niedrigen Zustand versetzt, wodurch die Schaltvorrichtung 14 mittels der Vorrichtungsansteuerung 20 ausgeschaltet wird. Wenn die Schaltvorrichtung 14 ausgeschaltet wird, bricht das elektromagnetische Feld zusammen, es wird ein Rückkopplungsstrom erzeugt, welcher durch die kommutierende Diode 35 hindurchfließt, und danach kehrt der Spannungspegel an der Induktivität 38 um bzw. verringert sich.
Wenn zu dieser Zeit der Synchronisierungspuls 56 oder der Synchronisierungsausgang 82, welcher auch immer gerade verwendet werden kann, sich nicht in einem hohen Zustand befindet, schaltet danach die Synchronisierungsdigitallogikschaltung 54 die Sekundärschaltvorrichtung 26 über die zweite Vorrichtungsansteuerung 32 ein. Wenn die Schaltvorrichtung 26 eingeschaltet wird, fließt der Rücklaufsstrom durch den mit weniger Verlust behafteten Pfad zurück, welcher die Schaltvorrichtung 26 umfaßt, anstelle durch die kommutierende Diode 35 zu fließen, welche einen festen Spannungsabfall von etwa 0,4V wie beispielsweise bei einer Schottky-Diode besitzt. Die Hauptschaltvorrichtung 14 muß immer abgeschaltet sein, bevor die Sekundärschaltvorrichtung 26 eingeschaltet wird. Der Synchronisierungspuls 56 und der Synchronisierungsausgang 82 werden verwendet, um die Sekundärschaltvorrichtung 26 auszuschalten, bevor die Hauptschaltvorrichtung 14 eingeschaltet wird. Da der Synchronisierungspuls 56 unmittelbar vor dem Start der nächsten Schaltperiode auftritt, wird die Zeit, in welcher sich der Synchronisierungspuls 56 in einen hohen Zustand begibt, dazu verwendet, die Sekundärschaltvorrichtung 26 auszuschalten. Mit nahezu allen PWM-Kontroller-IC-Chips 22 ist die Breite des Synchronisierungspulses 56 einstellbar. Durch Einstellen der Breite des Synchronisierungspulses 56 entsprechend der Zeit, welche zum Ausschalten der Sekundärschaltvorrichtung 26 benötigt wird, ist die Sekundärschaltvorrichtung 26 derart eingerichtet, ausgeschaltet zu werden, bevor die Hauptschaltvorrichtung 14 eingeschaltet wird. Durch Maximieren der Zeit, in welcher die Sekundärschaltvorrichtung 26 eingeschaltet ist, und Sichern, daß die Hauptschaltvorrichtung 14 und die Sekundärschaltvorrichtung 26 niemals gleichzeitig eingeschaltet sind, wird daher der Wirkungsgrad des Leistungswandlers 10 maximiert.
Unter Bezugnahme auf Fig. 2c wird eine Wahrheitstabelle für die oben beschriebene Ausführungsform der digitalen Logikschaltung 54 dargestellt, welche die Beziehung der logischen Ausgangspegel des A-Ansteuerungssignals 58, des Ausgangs der Abtastwicklung 41 und des Synchronisierungsausgangs 82 des AND-Gatters mit zwei Eingängen 79 zu dem logischen Pegel an dem Ausgang 62 der digitalen Logikschaltung 54 zeigt. Es sind viele äquivalente Logikschaltungen möglich, welche die in den Wahrheitstabellen angegebene Logik implementieren. Ein diesbezügliches Beispiel wird durch das RS-Flipflop gegeben, welches mit zwei überkreuzten NOR-Gattern mit zwei Eingängen implementiert werden kann, wobei ein Eingang jedes der zwei Gatter an den Ausgang des anderen Gatters angeschlossen ist und die verbleibenden zwei Eingänge die R- und S-Eingänge sind, von denen einer an jedes der zwei Gatter gekoppelt ist. Ein anderes Beispiel wird durch ein NOR-Gatter gegeben, welches äquivalent einem AND-Gatter mit Invertern an jedem seiner Eingänge ist.
Unter Bezugnahme auf Fig. 3a und 3b werden schematisch zwei unterschiedliche Ausführungsformen der Synchronisierungsdigitallogikschaltung 54 dargestellt. Fig. 3a zeigt ein NOR-Gatter mit drei Eingängen 75, welches in der digitalen Logikschaltung 54 verwendet werden kann, wenn ein PWM-Kontroller 22 verwendet wird. Diese Ausführungsform stellt kein B-Ansteuerungssignal 60 bereit, jedoch das A- Ansteuerungssignal 58 und den Synchronisierungspuls 56. Das A-Ansteuerungssignal 58, der Synchronisierungspuls 56 und der Ausgang der Abtastwicklung 41 sind an das NOR-Gatter 75 in irgendeiner Folge angeschlossen. Fig. 3b zeigt eine andere Konfiguration der digitalen Logikschaltung 54, bei welcher ein AND-Gatter mit drei Eingängen 66 vorgesehen ist, deren Eingänge mit Logikinvertern 72a, 72b, 72c jeweils verbunden sind, wenn ein Kontroller 22 verwendet wird, welcher das A- Ansteuerungssignal 58 und den Synchronisierungspuls 56 lediglich verwendet. Das A-Ansteuerungssignal 58, der Synchronisierungspuls 56 und der Abtastwicklungsausgang 43 sind über die Inverter 72a, 72b, 72c in irgendeiner Folge an das AND-Gatter 66 angeschlossen.
Unter Bezugnahme auf Fig. 3c wird ein Zeitablaufsdiagramm der Signale dargestellt, welche die Synchronisierung der Sekundärschaltvorrichtung 26 steuern, wenn ein einziger Ausgangs-PWM-Kontroller 22 verwendet wird. In Fig. 3c sind die Zeit entlang der Abzisse und die Logikpegel entlang der Ordinate aufgetragen, und ein logisch hoher Zustand repräsentiert einen logischen Pegel des Zustands 1, während ein niederer Zustand einen logischen Pegel des Zustands 0 repräsentiert. Die erste bzw. oberste Wellenform von Fig. 3c stellt das A-Ansteuerungssignal 58 des PWM-Kontrollers 22 dar. Die zweite Wellenform zeigt den Synchronisierungspuls 56 des Oszillators 24 in dem PWM-Kontroller 22. Die dritte Wellenform L zeigt das Abtastsignal 43 der Abtastwicklung 41 der Induktivität 38. Die vierte Wellenform zeigt das Ausgangssignal 62 der digitalen Logikschaltung 54, welches der Sekundärschaltvorrichtung 26 übermittelt wird. Die letzten zwei Wellenformen zeigen die Zeitablaufsbeziehung der zwei Schaltvorrichtungen 14 bzw. 26. Die vorletzte Wellenform zeigt die Einschalt- und Ausschaltzeiten der Sekundärschaltvorrichtung 26, und die letzte Wellenform zeigt die Einschalt- und Ausschaltzeiten der Hauptschaltvorrichtung 14.
Unter Bezugnahme auf Fig. 3d wird eine Wahrheitstabelle bezüglich der in Fig. 3a und 3b gezeigten Ausführungsformen der digitalen Logikschaltung 54 erläutert, wobei die Beziehung des Ausgangs der logischen Pegel des A- Ansteuerungssignals 58, des Ausgangs der Abtastwicklung 41 und des Synchronisierungspulses 56 zu dem logischen Pegel an dem Ausgang 62 der digitalen Logikschaltung 54 dargestellt wird.
Somit ist ein neuer und verbesserter Leistungswandler unter Verwendung eines Synchronschaltsystems beschrieben worden. Der Leistungswandler mit hohem Wirkungsgrad unter Verwendung des Synchronschaltsystems sieht ein effektives Behandeln des Rücklaufstroms bzw. des kommutierenden Stroms vor, während eine Leitungsüberlappung der Schaltvorrichtungen verhindert wird. Der Leistungswandler mit einem Wirkungsgrad von 96% ermöglicht die Entwicklung von 30 Watt, während eine Niederspannungsleistung (6-8V) bei einem Wirkungsgrad von 95% SSPAS zugeführt werden. Es soll verstanden werden, daß die oben beschriebenen Ausführungsformen lediglich einige der vielen spezifischen Ausführungsformen erläutern, welche die Anwendungen der Prinzipien der vorliegenden Erfindung darstellen. Es können leicht eine Anzahl von anderen Anordnungen von einem Fachmann ersonnen werden, ohne vom Rahmen der Erfindung, welche durch die Ansprüche definiert ist, abzuweichen.

Claims

1. Ein Synchronschaltersystem verwendender Leistungswandler mit hohem Wirkungsgrad mit:

einer Hauptschaltvorrichtung (14), welche zwei Eingänge und einen Ausgang besitzt, wobei einer der Eingänge angepaßt ist, um an eine Leistungsquelle gekoppelt zu werden, und der andere Eingang angepaßt ist, ein Pulsbreitenmodulationssteuersignal zu empfangen, und wobei der Ausgang einen vorherbestimmten Durchschnittsspannungspegel bereitstellt;

einer Induktivität (38), welche an den Ausgang der Hauptschaltvorrichtung (14) gekoppelt ist;

einem Kondensator (45), welcher von dem Ausgang der Induktivität (38) an Masse angeschlossen ist;

einer zweiten Schaltvorrichtung (26), welche zwei Eingänge und einen Ausgang besitzt, wobei die zweite Schaltvorrichtung (26) mit ihrem Ausgang an Masse angeschlossen ist;

wobei die zweite Schaltvorrichtung (26) einen Pfad niedrigen Verlustes für einen kommutierenden Strom oder einen Rücklaufstrom von der Induktivität (38) vorsieht, die zweite Schaltvorrichtung (26) angepaßt ist, den Strom während nahezu der ganzen Zeit zu leiten, in der die Hauptschaltvorrichtung (14) nichtleitend ist, ohne eine Überlappung der Zeit, in welcher die Hauptschaltvorrichtung leitend ist, um das Schaltsystem zu befähigen, die Einschaltzeit der Sekundärschaltung (26) zu maximieren;

dadurch gekennzeichnet, daß

die Induktivität (38) eine Abtastwicklung (41) aufweist;

eine Diode (35) von dem Ausgang der Hauptschaltvorrichtung (14) an Masse zum Leiten des kommutierenden Stroms oder des Rücklaufstroms von der Induktivität (38) gekoppelt ist;

die zweite Schaltvorrichtung (26) parallel zu der Diode (35) angeschlossen ist;

ein Pulsbreitenmodulations-Kontroller (22) eine Mehrzahl von Ausgängen und einen Eingang aufweist, wobei einer der Ausgänge an die Hauptschaltvorrichtung (14) zum Bereitstellen eines Pulsbreitenmodulations-Steuersignals der Hauptschaltvorrichtung (14) zum Steuern der Leitung der Hauptschaltvorrichtung (14) gekoppelt ist, wobei die verbleibenden Ausgänge zum Koppeln der digitalen Logikschaltung (54) angepaßt sind;

eine Spannungsrückkopplungsverbindung (49) von dem Ausgang der Induktivität (38) zu dem Eingang des Kontrollers zum Bereitstellen der nötigen Spannung dem Kontroller (22) vorgesehen ist, um den Ausgangspegel des Schaltsystems abzutasten;

eine digitale Logikschaltung (54) an die Abtastwicklung (41) der Induktivität (38), an den Pulsbreitenmodulations- Kontroller (22) und an den Eingang der Sekundärschaltung (26) gekoppelt ist, wobei die digitale Logikschaltung (54) angepaßt ist, die Leitung der Sekundärschaltung (26) zu steuern.

2. Der Leistungswandler (10) mit hohem Wirkungsgrad nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltvorrichtungen als MOSFET's ausgebildet sind.

3. Der Leistungswandler (10) mit hohem Wirkungsgrad nach Anspruch 1, dadurch gekennzeichent, daß der Induktivitätswert der Induktivität (38) in der Größenordnung von 100 uH liegt und die Kapazität des Kondensators 500 uF beträgt und die Diode (35) als eine Schottky-Diode ausgebildet ist.

4. Der Leistungswandler (10) mit hohem Wirkungsgrad nach Anspruch 1, dadurch gekennzeichnet, daß der Pulsbreitenmodulations-Kontroller (22) einen Sägezahnoszillator (24) zum Bereitstellen eines Synchronisierungssignals der digitalen Logikschaltung (54) aufweist.

5. Der Leistungswandler (10) mit hohem Wirkungsgrad nach Anspruch 1, dadurch gekennzeichnet, daß die digitale Logikschaltung (54) ein NOR-Gatter mit drei Eingängen aufweist.

6. Der Leistungswandler (10) mit hohem Wirkungsgrad nach Anspruch 1, dadurch gekennzeichnet, daß die digitale Logikschaltung (54) eine Schaltung mit drei Eingängen und einem einzigen Ausgang ist, welche ein AND-Gatter (66) mit drei Eingängen und drei Logikinvertern (72a, 72b, 72c) aufweist, wobei die Logikinverter (72a, 72b, 72c) jeweils an die Eingänge des AND-Gatters (66) gekoppelt sind.

7. Der Leistungswandler (10) mit hohem Wirkungsgrad nach Anspruch 1, dadurch gekennzeichnet, daß die digitale Logikschaltung (54) als Schaltung mit vier Eingängen und einem einzigen Ausgang ausgebildet ist, mit

einem AND-Gatter (66) mit drei Eingängen, deren Eingänge jeweils an einen Logikinverter (72a, 72b, 72c) gekoppelt sind, wobei einer der Eingänge über einen Logikinverter an die Abtastwicklung (41) der Induktivität (38) gekoppelt ist;

einem RS-Flipflop (74), welches zwei Eingänge aufweist, die an den Kontroller (22) gekoppelt sind, und einen Ausgang, und wobei einer der Eingänge ebenso über einen Logikinverter (72b) an das AND-Gatter (66) mit drei Eingängen gekoppelt ist; und

einem AND-Gatter (79) mit zwei Eingängen, wobei ein Eingang an den Sägezahnoszillator (24) des Kontrollers (22) gekoppelt ist und der andere Eingang an den Ausgang des Flipflops (74) angeschlossen ist, und wobei der Ausgang des AND-Gatters (79) mit zwei Eingängen über den Logikinverter (72a) an das AND-Gatter (66) mit drei Eingängen gekoppelt ist.

8. Der Leistungswandler (10) mit hohem Wirkungsgrad nach irgendeinem der vorangehenden Ansprüche, gekennzeichnet durch ein Paar Ansteuerungsschaltungen (20, 32), wobei eine der Ansteuerungsschaltungen in Reihe zwischen den Kontroller und den Steuereingang der Hauptschaltvorrichtung gekoppelt ist und die andere Ansteuerungsschaltung in Reihe zwischen die digitale Logikschaltung und den Steuereingang der Sekundärschaltung gekoppelt ist.

9. Der Leistungswandler (10) mit hohem Wirkungsgrad nach Anspruch 8, dadurch gekennzeichnet, daß die Anschlüsse zum Verbinden einer Last an den Ausgang (48) der Induktivität und an Masse angeschlossen sind.

10. Der Leistungswandler (10) mit hohem Wirkungsgrad nach Anspruch 9, dadurch gekennzeichnet, die Leistungsquelle als Hochspannungsvielfachleitung ausgebildet ist, welche auf einem Raumfahrzeug angeordnet ist.

11. Der Leistungswandler (10) mit hohem Wirkungsgrad nach Anspruch 10, dadurch gekennzeichnet, daß die Last einen Festkörper-Leistungsverstärker aufweist.

12. Der Leistungswandler (10) mit hohem Wirkungsgrad nach Anspruch 4, dadurch gekennzeichnet, daß die Breite des Synchronisierungssignals, welches der digitalen Logikschaltung (54) bereitgestellt wird, auf den gleichen Zeitbetrag eingestellt wird, den die Sekundärschaltvorrichtung (26) bezüglich des Ausschaltens benötigt, wodurch die Leitungszeit von beiden Schaltvorrichtungen (14, 26) optimiert wird.