DE2834798C3

DE2834798C3 - Schaltungsanordnung zum Ansteuern einflankengesteuerter Bauelemente

Info

Publication number: DE2834798C3
Application number: DE19782834798
Authority: DE
Inventors: Detlev Dipl.-Ing. 7000 Stuttgart Hornburger
Original assignee: Standard Elektrik Lorenz AG
Current assignee: Alcatel Lucent Deutschland AG
Priority date: 1978-08-09
Filing date: 1978-08-09
Publication date: 1981-07-16
Also published as: DE2834798B2; FR2433263A1; DE2834798A1; BE878141A

Description

Die Erfindung geht aus von einer Schaltungsanordnung gemäß dem Oberbegriff von Patentanspruch 1.

Eine bekannte derartige Schaltungsanordnung ist ausgangssaitig mit einer Zählschaltung verbunden, an deren Ausgang das Ausgangstaktsignal abgegeben wird. Der Ausgang ist seinerseits über ein Flip-Flop zu der Schaltungsanordnung rückgekoppelt, wobei die beiden Ausgänge des Flip-FIops jeweils mit dem zweiten Eingang eines ersten und eines zweiten NAND-Gatters verbunden sind. Die bekannte Schaltung wirkt als Frequenzteiler, die das eingegebene Grundtaktsignai durch eine gebrochen rationale Zahl teilt (US-PS 41 40J). Eine andere bekannte Schaltungsanordnung enthält einen als Schieberegister ausgebildeten Zähler, eine aus logischen Gattern aufgebaute Ausgangsschaltung, eine aus logischen Gattern aufgebaute Steuerschaltung und einen als Schieberegister ausgebildeten zweiten Zähler, Auch diese Schaltungsanordnung dient als Frequenzteiler, der das an seinem Eingang anliegende Grundtaktsignal durch vorgegebene gebrochen rationale Zahlen teilt (US-PS 38 18 354V Solche Frequenzteiler werden z.B. für Tongeneratoren in ίο elektronischen Musikinstrumenten verwendet

Zum Setzen und Rücksetzen von flankengesteuerten Halbleiter-Bauelementen, z. B. Flip-Flops, werden in ihrem Spannungsverlauf rechteckige Taktsignale verwendet. Bei einer Reihe von Anwendungen, beispielsweise in Rechnersteuerungen für Fernmeldevermittlungsstellen, besteht dabei die Forderung, daß die Flanken des Taktsignals, mit denen ein nachgeschaltetes Bauelement getriggert, d. h. gesetzt oder rückgesetzt, werden soll, unter Vorgabe eines Taktrasters zu ganz bestimmten Zeiten erzeugt werden müssen. Das Einhalten eines solchen Taktrasters ist insbesondere dann schwierig, wenn die Periodendauer des Taktsignals sehr kurz ist, beispielsweise kurzer als 50 ns. Kurze Periodendauern sind deshalb erwünscht, um Nachrichten mit möglichst geringer Zeitverzögerung weitergeben zu können.

Der Erfindung "liegt die Aufgabe zugrunde, eine Schaltungsanordnung zu schaffen, mit der störende Wartezeiten beim Ansteuern von Bauelementen vermieden werden, mit der also die Verarbeitungsgeschwindigkeit der mit dem Steuersignal übermittelten Nachricht erhöht wird.

Diese Aufgabe wird erfindungsgemäß durch die in dem Patentanspruch gekennzeichnete Schaltungsan-J5 Ordnung gelöst

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen 2 und 3 gekennzeichnet.

Die Vorteile der Erfindung liegen insbesondere darin,

daß sie eine Ansteuerung einflanket^ssteuerter Bauelemente sowohl mit der Vorderflanke als auch mit der Rückflanke des Grundtaktsignals ermöglicht Die

Schaltungsanordnung wirkt als Frequenzvervielfacher.

Die in den Patentansprüchen angegebenen logischen

Schaltglieder können naturgemäß auch durch andere

<5 logische Schaltglieder ersetzt werden, mit denen sich eine entsprechende logische Verknüpfung aufbauen

läßt Sollen beispielsweise anstelle der NOR-Gatter (negierte ODER-Gatter) NAND-Gatter (negierte

UND-Gatter) verwendet werden, so kann eine Umrechnung in bekannter Weise z. B. mit dem Karnaugh-Dia-

gramm erfolgen.

je nach Anwendungsfall können mit dem erzeugten Taktsignal bestimmte einflankengesteuerte Bauelemente getriggert werden. Handelt es sich bei dem in der erfindungsgemäßen Schaltungsanordnung vorgesehenen Flip-Flop um ein //(-Flip-Flop, so hängt die Frequenz bzw. die Form des Taktsignals von den jeweils an den Steuereingängen / und K anliegenden Steuersignalen ab. Liegen an diesen Steuereingängen Signale, die einer logischen »I« entsprechen, erhält man am Takteingang des Flip-FIops ein Taktsignal, welches die doppelte Frequenz des Grundtaktsignals aufweist. Die erfindungsgemäße Schaltungsanordnung kann dann auch als digitaler Frequenzverdoppler Anwendung ''"' finden.

Die Erfindung ist anhand der Zeichnung näher erläutert. Es zeigt

F i g. I eine erfindungsgemäße Schaltungsanordnung

mit einem einflankengesteuerten /AT-Flip-Flop und

Fig.2 den zeitlichen Verlauf des Grundtaktsignals und des zur Ansteuerung des in F i g. 1 dargestellten /K-FHp-Flops dienenden Taktsignals.

Die in F i g, 1 dargestellte Schaltungsanordnung besteht aus einem Inverter I₁ einem ersten NOR-Gatter 2, einem zweiten NOR-Gaiter 3, einem /K-Flip-Flop 4 und einem ODER-Gatter 5. Das von einem hier nicht dargestellten Taktgenerator erzeugte Grundtaktsignal T liegt am Eingang E der dargestellten Schaltungsanordnung an. Die Periodendauer des Taktsignals Γ wird für die folgenden Betrachtungen als wesentlich größer als die Schaltzeit der Gatter angenommen.

Ober den Inverter I gelangt das invertierte Taktsignal T an einen Eingang des NOR-Gatters 2, dessen zweiter Eingang mit dem Ausgang Q des Flip-Flops 4 verbunden ist Jeweils einer der Eingänge des NOR-Gatters 3 ist mit dem Taktsignal T und mit dem invertierten Ausgang Q des Flip-Flops 4 verbunden. Die Ausgänge der NOR-Gatter 2, 3 sind über das ODER-Gatter 5 verknüpft, dessen Ausgang mit dem dynamischen Eingang des Flip-Flops 4 verbanden ist. Dem dynamischen Eingang wird auf diese Weise das Taktsignal Tzugeführt

Bei dem hier dargestellten Ausführungsbeispiel wird angenommen, daß das Flip-Flop 4 an seinem dynamischen Eingang mit der negativen Flanke des Taktsignals T' triggerbar ist Liegen an den Steuereingängen /, K wie in F i g. 1 dargestellt jeweils die logischen Zustände »I«, dann erhält man ein Taktsignal T bei Vorliegen eines Grundtaktsignals 7^ mit dem Spannungsverlauf und der zeitlichen Zuordnung wie in Fig.2 dargestellt ist. Den in Fig.2 dargestellten Signalen T, T liegt dieselbe Zeitachse /zugrunde.

Mit der in Fi g. 1 dargestellten Schaltungsanordnung kann ein Taktsignal T von einem Grundtaktsignal T abgeleitet werden, welches gegenüber dem Grundtaktsignal T die doppelte Frequenz aufweist. Mit äußerst einfachen Mitteln erhält man auf diese Weise eine digitale Frequenzverdoppelung. Das Taktsignal T kann nunmehr zur Ansteuerung weiterer einflankengesteuerter Bauelemente verwendet werden. Soll dagegen bei dem dargestellten Flip-Flop 4 in Abhängigkeit von den an den Eingängen J, K anliegenden Zuständen eine Information an die Ausgänge Q, Q, weitergegeben werden, so liegen abweichend von dem hier dargestellten Ausführungsbeispiel entsprechende logische Pegel an den Eingängen /, K. Liegen an der. Eingängen /, K die Zustände »i« (Fig. 1), ändert das Flip-Flop 4 seinen Ausgangszustand jeweils bei Eintreffen einer negativen Flanke des Taktsignals T*. Im übrigen ist die Arbeitsweise sowie die Zustandstabelle eines /K-Flip-Flops allgemein bekannt und in der Fachliteratur ausführlich beschrieben (z. B.Tietze-Schenk, »Halbleiter-Schaltungstechnik«).

Hierzu 1 Blatt Zeichnungen

Claims

Patentansprüche:

1. Schaltungsanordnung zum Ansteuern einflankengesteuerter Bauelemente, die aus einem an ihrem Eingang anliegenden Grundtaktsignal ein Ausgangstaktsignal erzeugt, welches am Takteingang eines nachgeschalteten Bauelementes anliegt und dieses triggert, wobei:

A) das Grundtaktsignal einerseits an dem Eingang eines Inverters und andererseits an einem von zwei Eingängen einer ersten logischen Schaltung anliegt,

B) der Ausgang des Inverters mit einem von zwei Eingängen einer zweiten logischen Schaltung verbunden ist,

C) der andere Eingang der ersten logischen Schaltung mit dem invertierenden Ausgang eines flip-FIops und der andere Eingang der zweiten logischen Schaltung mit dem nichtinvertierenden Ausgang dieses Flip-FIops verbunden sind,

D) die Ausgänge der ersten und der zweiten logischen Schaltung mit den Eingängen einer dritten logischen Schaltung verbunden sind, und

E) der Ausgang der dritten logischen Schaltung mit dem Takteingang einer bistabilen Schaltung verbunden ist,

dadurch gekennzeichnet,

F) daß die erste und die zweite logische Schaltung als NOR-Gatter (.?, 3) ausgebildet sind,

G) daß die dritte logische Schaltung als ODER-

Gatter (5) ausgebildet ist,
H) daß der Ausgang des ODER-Gatters (5) mit dem Takteingang des Flip-Flops (4) verbunden

ist, und
I) daß das den Takteingang des Flip-FIops (4) beaufschlagende Signal das Ausgangstaktsignal freist.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Flip-Flop (4) ein JK-FWp-Flop ist, das seinen Ausgangszustand jeweils bei einer negativen Flanke des Taktsignals (T') ändern kann.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß an den beiden Steuereingängen (J₁ K) des Flip-Flops (4) jeweils eine logische »1« anliegt und das Taktsignal (T') gegenober dem Grundtaktsignal (T)ά\ε doppelte Frequenz hat.