DE2747476C2 - Verfahren zum Regeln eines Parameters eines Verbrauchers in einem einen Datenprozessor enthaltenden System und Regelsystem zur Durchführung des Verfahrens - Google Patents

Description

Die Erfindung bezieht sich auf ein Verfahren zum Regeln eines Parameters eines Verbrauchers in einem einen Datenprozessor enthaltenden System gemäß dem Oberbegriff des Anspruchs 1. Perner betrifft die Erfindung ein Regelsystem zur Durchführung des Verfahrens gemäß dem Oberbegriff des Anspruchs 4.

In der Vergangenheit hatte man ir Regelsystemen mit steuerbaren Gleichrichterp, im allgemeinen analoge Regeleinrichtungen eingesetzt. Die Aufgabe dieser analogen Regeleinrichtungen bestand darin, die erforderlichen Regelfunktionen durchzuführen, wobt; allerdings die analogen Signale in digitale Werte umgewandelt wurden, um die steuerbaren Gleichrichter zu zünden. Hierbei arbeiten die Zündkreise in Abhängigkeit von einem Eingangssignal, das beispielsweise die einem Verbraucher zuzuführende Leistung anzeigt, um einen Zündimpuls bei einem entsprechend geeigneten Zündwinkel zu erzeugen. Im allgemeinen ist der Zündwinkel diesem Eingangssignal direkt proportional. Analogsysteme der bekannten Art arbeiten somit prinzipiell in Abhängigkeit von einem Eingangssignal, dessen Größe den gewünschten Zündwinkel angibt

In den letzten Jahren ist mit der Entwicklung der Digitaltechnik und der Hardware das Interesse am Einsatz von digitalen Schaltungen in derartigen

ίο Regelsystemen gewachsen. Die Anwendung der Digitaltechnik ist insbesondere vorteilhaft, wenn das System ewien C?nauigkeitsgrad. eine Zuverlässigkeit oder einen driftfreicii Betrieb erfordert, der nur mit digitaler Schaltungstechnik herstellbar ist. Es ist daher heute üblich. Elemente eines analogen Systems durch funktional äquivalente digitale Schaltungen zu-ersetzen.

Ein derartiges bekanntes digitales Regel- und

Steuersystem mit steuerbaren Gleichrichtern ist aus der US-PS 36 01 674 bekannt. Dort ist ein digitales Regelsystem offenbart, das den Leistungsfluß aus einer mehrphasigen Wechselstromquelle zu einer Last regeln soll. Dieses System enthält einen Zündkreis für jede Phase, wobei jeder Zündkreis einen reversiblen Zähler uir! oinen digitalen Komparator enthält. Eine Phasenerfassungslogik überprüft die drei Phasen der Wechselstromquelle und leitet ein phasensynchro'.ies Regelintervall für einen dazu passenden Gleichrichter dadurch ein, daß eine vorbsstimmte positive oder negative digitale Zahl in dem reversiblen Zähler voreingestellt wird, der der betreffenden Phase zugeordnet ist. Der reversible Zähler zahlt dann während des Regelintervalls abwärts, wenn die voreingestellte Zahl positiv ist, oder aufwärts, wenn die voreingestellte Zahl negativ ist. Während des Zählvorgangs wird ein digitales Drehzahl-Regelabweichungssignal, das aus einem vorausgegangenen Vergleich eines digitalen Drehzahl-Sollsignals mit einem digitalen Drehzahl-Istsignal gewonnen wird, kontinuierlich durch den digitalen Komparator mit dem Inhalt des

reversiblen Zählers verglichen. Sobald das digitale Regelabweichungssignal den inhalt des reversiblen Zählers übersteigt, wird ein Zündimpuls erzeugt, der einem positiv oder negativ gepolten Gleichrichter zugeführt wird und den entsprechend gepolten Gleichrichter gemäß der positiven oder negativen digitalen Zahl zündet.

Das Verfahren zum Regeln eines Parameters eines Verbrauchers sowie das Regelsystem zur Durchführung des Verfahrens der eingangs beschriebenen, gattungsgemäßen Art sind prinzipiell aus einem Aufsatz mit dem Titel »DIRECT DIGITAL CONTROL OF THYRISTOR AMPLIFIERS« von F. Fallside und R. D. Jackson in Proceedings of the Institute of Electrical Engineers, Band 116, Nr. 5, Seiten 873 bis 878. Mai 1969. bekannt. Dazu wird noch ergänzend auf einen Aufsatz mit dem Titel »Direct Digital Control of Thyristor Convenors«, von R. D. Jackson und R. D. Weatherby in »IFAC Symposium on Control and Power Electronics and Electrical Drives«. Oktober 1974, abgehalten in Düsseldorf. Deutschland, Vorabdruck. Band I, Seiten 431 bis 441. verwiesen.

In den genannten Veröffentlichungen beschreiben die Autoren eine Untersuchung eines Laborsystems der direkten digitalen Steuerung, um die Durchführbarkeit der direkten digitalen Steuerung von steuerbaren Verstärkern, wie z. B. Thyristoren, aufzuzeigen. In dem beschriebenen System wird zum Zünden steuerbarer Gleichrichter über ein Schnittstellengerät ein programmierter digitaler Rechner verwendet, um eine resistive kapazitive Last durch Erzeugung von Zündimpulsen zu regein, die vom Rechner erzeugt werden. Der digitale Rechner berechnet den Zündwinkel, der den Zeitpunkt zum Zünden eines speziellen Gleichrichters festlegt. Das System ist mii den Nulldurchgängen der Phasenspannungen der Wechselstromquelle synchronisiert, wobei diese Phasendurchgänge Befchlssignale für eine Abtast- und Halteschaltung eines Analog/Digital-Umsetzers erzeugen, der die Ausgangsspannung der Systemlast mißt.

Am Ende der Analog/Digital-Umsetzung wird ein Impuls von dem Umsetzer als ein Unterbrechungssignal für den Rechner erzeugt. Dieser Impuls startet die Zündwinkelberechnung. Im Anschluß an die Auslösung des Unterbrechungssignals liest der Rechner den Analog/Digital-Umsetzer eine bestimmte Zeit nach dem Zeitpunkt des Phasennulldurchgangs aus. Der Rechner berechnet dann den Zündwinkel oder Zündzeitpunkt für den Gleichrichter, und zwar unter Verwendung eines sogenannten »vorgegebenen Zündgesetzes«. Bei dieser Berechnung wird ein Regelsignal oder Regelwert entwickelt, der kontinuierlich so lange mit einer linearen Nachschlagetabelle, die das Zündgesetz definierende Werte enthält, verglichen wird, bis eine Übereinstimmung zwischen dem Regelsignal und dem Inhalt der Tabelle existiert. Wenn eine Übereinstimmung erreicht ist, wird ein Zündimpuls erzeugt, wobei die Adresse des zu zündenden Gleichrichters gesetzt und ein Zündsignal diesem Gleichrichter zugeführt wird.

Während die Autoren die Durchführbarkeit der direkten digitalen Steuerung von steuerbaren Gleichrichtern aufzeigten, stellten sie auch verschiedene praktische Schwierigkeiten fest, die sich beim Erstellen eines derartigen Systems ergaben. Dies war die Verwendung von Nachschlagetabellen, bei deren Benutzung eine beträchtliche Rechnerzeit benötigt wird, wodurch die Menge an zusätzlichen Berechnungen, die vom Rechner beim Betreiben eines derartigen Echtzeitsystems durchgeführt werden könnten, stark beschränkt ist.

Es muß ferner in Betracht gezogen werden, daß in einem direkten digitalen Antriebsregelsystem die Lastausgangsspannung zu einem gegebenen, mit einem erfaßten Phasenintervall der Wechselstromquelle in Beziehungen stehenden Zeitpunkt abgetastet werden muß und anschließend die erforderliche Berechnung des

ίο Zündwinkels und Auswahl eines Gleichrichters innerhalb des erfaßten Intervalls so früh beendet sein müssen, daß der Zündzeitpunkt genau und im gesamten möglichen ZUndbereich einstellbar ist und im Bedarfsfall ein maximaler Leistungstransfer zur Last erreicht werden kann.

Der Erfindung liegt die Aufgabe zugrunde, das Verfahren zum Regeln eines Parameters eines Verbrauchers bzw. das Regelsystem zur Durchführung des Verfahrens auf die Regelung der Drehzahl eines Gleichstrommotors anzuwenden und dabei so weiterzubilden, daß alle Erfassungs- und Berechnungsvorgänge so frühzeitig abgeschlossen sind, daß der steuerbare Gleichrichter gegebenenfalls zum frühest möglichen Zeitpunkt innerhalb eines Phasenintervalls der Wechseisiromquelle gezündet werden kann, um einen maximalen Leistengstransfer zum Gleichstrommotor zu erzielen.

Diese Aufgabe wird bezüglich des Regelverfahrens durch die im Anspruch 1 gekennzeichneten Merkmale und bezüglich des Regelsystems durch die im Anspruch 4 gekennzeichneter. Merkmale gelöst.

Nach der Erfindung werden insbesondere durch die Verwendung des Zündimpulses als Unterbrechungssignal die vollständige Berechnung des Zündwinkels sowie, im Falle von mehreren zündbaren Gleichrichtern, die Wahl des zu zündenden Gleichrichters und gegebenenfalls die Bestimmung und Wahl der Betriebsart des Motorregelsystems einschließlich der Drehrichtung des Motors hinreichend früh ausgeführt, so daß die maximale Leistungsabgabe an den Gleichstrommotor im Bedarfsfall möglich ist.

Ferner dehnt die Erfindung die Regelung der Drehzahl eines Gleichstrommotors unter Verwendung des Prozessors auf einen Bereich aus, bei dem im Zuge

•»5 der digitalen Regelung nicht nur der Istwert und Sollwert der Motordrehzahl, sondern auch der Motorstrom und die Änderungsgeschwindigkeit des Motorstroms gegebenenfalls unter Einschluß einer Kompensation für Motor- und Systemzeitkonstanten sowie einer

so Kompensation für kontinuierlichen und diskontinuierlichen Strombetrieb berücksichtigt werden. Darüber hinaus kann der Prozessor auch transiente Vorgänge in Betracht ziehen und bei der Regelung entsprechend berücksichtigen.

Zusammenfassend kann festgestellt werden, daß durch die Verwendung des Zündimpulses als Unterbrechungssignal für den Prozessor die nach der Erfindung ausgeführte Regelung prinzipiell dadurch verbessert wird, daß alle erforderlichen Berechnungen in einer derart hinreichenden Zeit ausgeführt werden können, daß der dem ausgewählten Zündwinkel entsprechende Zahlenwert so frühzeitig bereitgestellt wird, daß der Gleichrichter zum frühest möglichen Zeitpunkt innerhalb eines Phasenintervalls der Wechselstromquelle gezündet werden kann, um einen maximalen Leistungstransfer zum Gleichstrommotor zu erzielen. Der bereitgestellte Zahlenwert wird vorzugsweise in einen Zähler eingespeichert, wobei dann der Zählerinhalt mit

einer vorgegebenen Frequenz gezählt wird und der Zündimpuls erzeugt wird, wenn der Zähler einen vorgegebenen Zählwert erreicht.

Bevorzugte Weiterbildungen und Ausgestaltungen der Erfindung sind in Unteransprüchen gekennzeichnet.

Die Erfindung soll im folgenden an Hand von Zeichnungen beispielshalber erläutert werden. Es zeigt

Fig. I ein Blockschaltbild eines Regelsystems nach der Erfindung,

Fig.2 ein vereinfachtes Blockschaltbild eines repräsentativen Datenprozessors zur Verwirklichung der Erfindung,

Fig.3 ein Blockschaltbild der Regler- und Gleichrichtersteuereinheit sowie der Gleichrichter nach Fig. 1, und zwar einschließlich der Verbindungen mit dem Datenprozessor und dem die Last darstellenden Gleichstrommotor,

Fig.4 eine detaillierte Logikschaltungsanordnung der Prozessor/Sysiern-ScMnittstcüc nach F i g. 3 mit den Verbindungen zwischen dem Datenprozessor und den übrigen Logikblöcken der Regler- und Gleichrichtersteuereinheit,

F i g. 5 ein detailliertes Logikschaltbild des Systemtaktgebers nach F i g. 3,

F i g. 6 ein Zcitablaufdiagramm, das zur Erläuterung des Betriebs des Systemtaktgebers sowie des erfindungsgemäßen Regelsystems dient,

F i g. 7 ein detailliertes Logikschaltbild der Tachometerimpulszähler- und Logikeinheit nach F i g. 3,

F i g. 8 ein Zeitablaufdiagramm, das zur Erläuterung des betriebs der Tachometerimpulszähler- und Logikeinheit nach F i g. 7 dient,

F i g. 9 ein detailliertes Logikschaltbild der Zündlogik nach F i g. 3,

Fig. 10 ein Zeitablaufdiagramm, das die Zeitsteuerung der Zündlogik nach Fig.9 zeigt und zum Verständnis des Betriebs der Erfindung hilfreich ist,

F i g. 11, bestehend aus F i g. 11A und F i g. 11B, wobei F i g. 1IA an die Oberseite von F i g. 11B anschließt, ein detailliertes Logikschaltbild und einen schematischen Aufbau der Gleichrichterauswahl- und Antriebsrichtung-Logikschaltung, der Gleichrichter sowie des Analog/Digital-Umsetzers nach Fig.3 einschließlich der Verbindungen zwischen diesen Teilen.

Fig. 12 Zeitverläufe zur Erläuterung des Betriebs der Erfindung,

Fig. 13 ein Strichbalken-Flußdiagramm zur Erläuterung der Ablauf folge des Betriebs der Erfindung und

Fig. 14 bis 24 Flußdiagramme zur Erläuterung der Arbeitsweise des erfindungsgemäßen Regelsystems. so

Zur Beschreibung des Gesamtbetriebs der Erfindung wird nun auf F i g. 1 Bezug genommen, die in Form eines Blockschaltbildes ein Ausführungsbeispiel des erfindungsgemäßen Systems zeigt In Fig. 1 enthält ein als Mikroprozessor 10 ausgeführter Datenprozessor ein Programm zur Steuerung des Gesamtbetriebs des Systems, wobei über eine Regler- und Gleichrichtersteuereinheit 14 Parametereingangssignale von einem Gleichstrommotor 12 dem Mikroprozessor eingelesen werden. Das Programm im Prozessor 10 steuert das Lesen dieser verschiedenen Eingangssignale und enthält ein Programm zur Berechnung des Zündwinkels zur richtigen Zündung steuerbarer Gleichrichter oder Thyristoren eines Dreiphasen-Brückengleichrichters 16. Die Regler- und Gleichrichtersteuereinheit 14 stellt eine gemeinsame Schnittstelle zwischen dem Prozessor 10 und dem Rest des Regelsystems dar. Unter der Steuerung des Prozessors 10 liest die Steuereinheit 14 Eingangssignale aus einer Drehzahlreferenzcinheit 18 über eine Vielzahl von Eingangsleitungen aus, wobei diese Signale ein digitales Drehzahlsollwert- oder Referenzsignal, gemäß dem der Motor in Umdrehungen pro Minute laufen soll, einen Ein/Aus-Zustand des Motors und vom Benutzer eingestellte Signale darstellen, die die Drehrichtung des Motors 12 angeben. Die letzteren Signale werden über eine Vielzahl von Leitungen 20 geliefert, die als »Drehzahlreferenz« bezeichnet sind. Über die Steuereinheit 14 gehen über eine Vielzahl von Leitungen 22 zusätzliche Eingangssignale zum Prozessor 10 und stellen Drehzahlsignale vom Gleichstrommotor 12 dar, die von einem Sensor am Motor 12 herkommen und die Drehzahl in Umdrehungen pro Minute kennzeichnen, mit welcher der Motor läuft. Der Motorstrom wird ebenso über die Steuereinheit 14 vom Mikroprozessor gemessen, wofür ein Strom vom Motor über eine Vielzahl von Leitungen 24 an den Prozessor geliefert wird. Die Steuereinheit 14 liefert unter der Steuerung von vom Prozessor 10 gelieferten Signalen Steuersignale an den Gleichrichter 16 und empfängt Daten vom Prozessor, um das Zünden der Thyristoren im Gleichrichter zu geeigneter Zeit zu steuern. Wie noch erläutert wird, ist der Gleichrichter 16 als ein Vorwärts/Rückwärts-Brvckengleichrichter ausgebildet, der derart ausgesteuert werden kann, daß er die Richtung der Spannung und des Stroms durch den Motor 12 umkehrt und auf diese Weise zur Drehzahlregelung und zur Umkehr der Laufrichtung dient.

Als Mikroprozessor 10 kann beispielsweise der Intel 8080 der Intel Corporation oder der CRD-8-Micro-Computer der General Electric Comp, verwendet werden.

In F i g. 2 ist der digitale Mikroprogrammrechner CRD 8 dargestellt, wobei die Hauptkomponenten dieses Rechners gezeigt sind. Die Hauptsteuereinheit des Rechners enthält einen Mikrokode-Steuerfestwertspeicher ROM 26, der mit einem Mikrokode programmiert ist. welcher aus Mikrobefehlen besteht, die im ROM gespeichert sind. Die Mikrobefehle, die als Aussteuersignale für das Register, den Speicher und E/A-Kanäk bezeichnet sind und auf einer Vielzahl von Leitungen 28 geführt werden, steuern das Holen und die Interpretation der Befehle, die im Hauptspeicher oder Speicher 30 gespeichert sind, wobei sie zuerst den Befehl erkennen und dann den Sprung zu einer Sequenz von Mikrobefehlen im Steuer-ROM bewirken, die die Vorgänge ausführen, die durch die Befehle aufgerufen sind. Die Adresse des nächsten Befehls, der vom Mikrokode-ROM interpretiert werden soll, ist in einem Programmzählerregister PC32 enthalten. Vor der Interpretation jedes Befehls inkrementiert der Mikrokode-ROM den Inhalt des Programmzählers PC, um auf den folgenden Befehl zu zeigen.

Der Mikrokode im Mikrokode-ROM interpretiert Subroutines-Rufe dadurch, daß er die Adresse der Subroutine in ein Programmzähler-Zwischenregister PCS 34 gibt und dann die Rolle des Programmzählers PC mit der Rolle des Programmzähler-Zwischenregisters PCS vertauscht Subroutine-Rückverzweigungen werden wiederum dadurch interpretiert, daß die Rolle der letzteren zwei Register miteinander vertauscht wird, wodurch veranlaßt wird, daß der dem Subroutine-Aufruf folgende Befehl als nächster interpretiert wird. Wenn eine äußere Unterbrechung beim Prozessor auftritt, tauscht der Prozessor die Rolle des Programmzählers PC 32, des Programmzähler-Zwischenregisters PCS34 und eines Seitenregisters Page 36 mit einem

Unterbrecherprogrammzähler 38, einem Unterbrecherprogrammwähler-Zwischenregister IPCS 40 und einem Unterbrecher-Seitenregister IPAGEAI aus. Unterbrechungsrückverzweigungen werden durch den Mikrokode im Mikrokode-ROM dadurch interpretiert, daß die Rollen dieser Register in ihre ursprünglichen Rollen zurückgetauscht werden.

Dem Prozessor gelieferte äußere Unterbrechungen können unter der Programmsteuerung durch das Setzen oder Rücksetzen eines Unterbrecher-Auslöseflipflops (nicht dargestellt) ausgelöst oder nicht ausgelöst werden. Wenn eine äußere Einrichtung den Prozessor zu unterbrechen wünscht, so gibt diese Einrichtung eine Anfrage an die Unterbrechungsleitung. Wenn diese Anfrage vorhanden ist, und das Unterbrechungsauslöse-Flipflop gesetzt ist, und der Prozessor einen unterbrechbaren Befehl ausführt, dann beginnt der Prozessor mit der Ausführung der Unterbrechung nach Abschluß des laufenden Befehls. Wenn einmal die Unterbrechungsverarbeitung beginnt, ist das Unterbrechungsprogramm dafür verantwortlich, daß es die äußere Eingabeeinrichtung sich merkt, um deren Anfrage von der Unterbrechungsleitung zu entfernen. Der Speicher des Prozessors wird in Seiten unterteilt, wobei eine bestimmte Zahl an Wörtern pro Seite vorhanden ist. Durch Verwendung des Seitenregisters 36 kann ein Befehl überall im Speicher dadurch Zugriff zu Daten erhalten, daß lediglich eine Adresse bezüglich des Kopfes der laufenden Datenseite spezifiziert wird (die Seite, auf die das Seitenregister zeigt).

Daten im Hauptspeicher 30 können ferner direkten Zugriff dadurch erhalten, daß eine Adresse des Datenworts in ein oder drei Vielzweckregister gegeben wird, die Al, Rl und Λ3 bezeichnet sind. Diese Register können auch zur Speicherung von Daten verwendet werden. Die Ansammlung der drei Vielzweckregister und der zusätzlichen Register 32 bis 42 wird als Zwischenspeicher (scratch pad memory) bezeichnet.

. Zusätzlich zu den Zwischenspeicherregistern enthält der Prozessor ferner einen Akkumulator 44, ein Befehlsregister 46 und ein Speicheradressenregister MAR 48, wobei letzteres den Hauptspeicher 30 adressiert. Während des Betriebs des Prozessors enthält das Befehlsregister 46 ständig den Befehl, den der Mikrokode-ROM zuletzt aus dem Hauptspeicher holte und augenblicklich interpretiert Das Hauptspeicher-Adressenregister 48 enthält ständig diejenige Adresse im Hauptspeicher, zu der durch die nächsten Speicherlese- oder Speicherschreibbefehle Zugriff erfolgt.

Durch eine Arithmetik- und Logikeinheit ALU50 werden arithmetische und logische Operationen durchgeführt. Vom Akkumulator 44 und von einer Zweirichtungsdaten- und Steuersammelleitung 52 werden Eingangssignale der ALU50 zugeführt

Innerhalb des Prozessors werden Daten längs der Sammelleitung 52 übertragen. Diese Sammelleitung gestattet die Übertragung von Daten von dem Hauptspeicher 30, einem gewählten Zwischenspeicherregister 46, oder einem Eingangskanal 54 zu einem Befehlsregister 46, dem Speicheradressenregister 48 oder der ALIZ-Einheit 50. Wenn ein Eingabe/Ausgabebefehl im Befehlsregister vorhanden ist und wenn dieser Befehl festlegt, daß ein Ausgabebetrieb durchgeführt werden soll, gibt der Prozessor den Inhalt der ALiAEinheit 50 über einen Ausgangskanal 56 auf den Ausgabedatenkanal und hält die Eingabe/Ausgabeeinrichtung (//O-Einrichtung) fest die diese Daten erhalten soll.

Wenn eine Lesi.jperation spezifiziert ist, merkt sich der Prozessor die betreffende //O-Einrichtung und gibt Daten auf den Eingabekanal 54. Wie in F i g. 2 dargestellt ist, sind die Eingabe/Ausgabe-Einrichtungen im vorliegenden System in der Regler- und Steuereinheit 14 enthalten, die zuvor beschrieben wurde und auch in F i g. 2 enthalten ist.

Der Prozessor 10 enthält ferner einen Taktgenerator,

ίο der als Prozessortakt 58 bezeichnet ist und ein Taktgrundsignal erzeugt mit einer kennzeichnenden Wiederholfrequenz von 4,167 MHz. Wie in Fig.2 dargestellt ist. wird das Taktgrundsignal dem Prozessor 10 zur Steuerung der Zeittaktung von Informationen und Befehlen durch den Prozessor, und ferner dem System zugeführt, um als ein Synchrongrundpuls zu dienen, um Information in und aus der Regler- und Gleichrichtersteuereinheit zu takten. Obwohl der Prnzessortakt 58 in der vorliegenden Erfindung verwendet w<rd, um Systemtaktimpulse zu liefern, sei darauf hingewiesen, daß auch ein Taktgrundsignal gleichermaßen von einer äußeren Quelle zur Durchführung derselben Funktion dem Prozessor zugeführt werden kann.

Es wird nun auf Fig.3 Bezug genommen, die hauptsächlich in Form eines Blockdiagramms die Blöcke enthält, welche die Regler- und Gleichrichter-Steuereinheit 14 bilden. Aus Klarheits- und Vereinfachungsgründen sind in Fig.3 verschiedene, zuvor in Verbindung mit den F i g. 1 und 2 beschriebene Komponenten enthalten und mit den zuvor verwendeten Bezugszeichen versehen. Der Prozessor 10 liefert Taktgrundsignale an einen Systemtaktgenerator in der Regler- und Steuereinheit 14. Der Sysfemtaktgenerator 60 empfängt ferner ein dreiphasiges 60-Hz-Netzsignal von einer äußeren Netzquelle, nicht dargestellt, und liefert Taktimpulse an das System zur Verwendung bei der Synchronisierung des Systemgesanubeiriebs mit dem 60-Hz-Dreiphasennetz zur Steuerung des Zünd-Vorgangs der Thyristoren oder SCRs, um den Motor 12 zu regeln.

Dis Regler- und Steuereinheit 14 enthäii ferner als einen Teil ein Programm 62, das mit dem Prozessor 10 in Verbindung steht und den Betrieb des Reglers in der

Steuereinheit 14 steuert, um letztlich die richtigen Zündimpulse an die Thyristoren oder SCR's zur Regelung des Gleichstrommotors zu liefern. Obwohl das Programm 62 im Hauptspeicher 30 der Fig.2 enthalten sein kann, sei bemerkt daß das Programm 62

so als Teil der Regler- und Gleichrichtersteuereinheit 14 betrachtet wird, da es bestimmte Logikfunktionen ausführt, die für den Betrieb der Gesamtsteuerung des Systems wichtig sind.

In F i g. 3 ist die schon erwähnte Drehzahlreferenz 18

als digitale Schalter (RPM) und als Ein/Aus- und Vorwärts/Rückwärts-Schalter 18' dargestellt die Eingangssignale über eine Prozessor/Systemschnittstelle 64 an den Prozessor 10 liefern. Von den Schaltern 18 wird über eine Vielzahl von Leitungen 66 eine digitale Drehzahlreferenz geliefert, die in Umdrehungen pro Minute der gewünschten Motordrehzahl entspricht und in den Prozessor eingelesen wird und im Hauptspeicher oder Programm 62 unter der Steuerung des Prozessors gespeichert wird.

In ähnlicher Weise werden Signale, die den Ein/Aus-Schalter des Motors und einen Schalter kennzeichnen, der die gewünschte Vorwärts- oder Rückwärtsrichtung des Motors festlegt dem Prozessor

votii den Ein/Aus- und Vorwärts/Rückwärts-Schaltern I8^: über die Prozessor/Systemschnittstelle 64 auf Leitungen 68 zugeführt. Eine Verbindung zwischen dem Prozessor 10 und der Prozessor/Systemschniustelle 64 erfolgt über eine Vielzahl von Leitungen 70, die aus Dateneingabe/Ausgabeleitungen und Steuerleitungen bestehen. Wie noch erläutert wird, werden die Taktimpulse vom Systemtaktgenerator 60 auch über diese Leitungen während des Betriebs des Systems dem Prozessor zugeführt.

Eine Zündlogik 72 ist in der Regler- und Steuereinheit 14 vorgesehen, um Information zu erhalten, die einem gewünschten Zündwinkel zur Zündung der Thyristoren entspricht, um den Motor zu regeln. Diese Information wird vom Mikroprozessor über die Prozessor/Systemschnittstelle 64 auf den Leitungen 74 geliefert. Die Zündlogik 72 liefert im wesentlichen drei Signale, ein Signal ist ein Unterbrechersignal, das auf der Leitung 76 dem Prozessor 10 zugeführt wird. Das Unterbrechersignal kann entweder die Schnittstelle 64 umgehen oder durch die Schnittstelle 64 hindurchlaufen. Ein weiteres dieser Signale stellt ein Umwandlungssignal auf einer Leitung 78 zu einem Analog/Digitalwandler 80 dar, um diesen Wandler zu triggern, um den analogen dreiphasigen Motorstrom in einen der Stärke des Gleichstroms proportionalen Zählerwert umzuwandeln, der über die Leitung 24 und die Schnittstelle 64 dem Prozessor zugeführt wird. Zusätzlich erzeugt die Zündlogik 72 einen Zündimpuls auf einer Leitung 82, die zu einer Thyristorwähl- und Antriebsrichtungslogik 84 führt.

Die Thyristorwähl- und Antriebslogik 84 empfängt über die Schnittstelle 64 auf einer Vielzahl von Leitungen 86 digitale Information vom Prozessor 10. Diese Information stellt Wörter oder Adressen dar, um die richtige Wahl der zu zündenden Thyristoren durchzuführen, und um eine spezielle Brücke aus zwei Brücken (vorwärts oder rückwärts) im Gleichrichter 16 auszuwählen, um die Motorrichtung zu steuern. Der Betrieb der Zündlogik und der Thyristorwähl- und Antriebsrichtungslogik wird weiter unten näher erläutert.

Die genannten Drehzahlsignale auf den Leitungen 22 werden von einer Tachoimpulszähler- und Logikschaltung 88 geliefert, vergleiche Fig.3, die Impulse von einem herkömmlichen digitalen Tachometer 90 erhält. Ein spezieller Tachometer, der in der vorliegenden Erfindung Verwendung findet, ist als Modell K827 von der Firma Avtron Corporation erhältlich. Dieser Tachometergenerator ist als optische Einrichtung ausgebildet und enthält zwei sich drehende Scheiben mit Schlitzen, die die Erzeugung von 1200 Impulsen pro Motorumdrehung durch jede Scheibe bewirken. Das Ausgangssignal von den beiden Scheiben ist im wesentlichen als Rechteckkurve ausgebildet mit 1200 Zählimpulsen pro Umdrehung der Tachometerwelle. Diese Impulse von den beiden Scheiben werden um 90" in der Phase gegeneinander versetzt, so daß die Motorrichtung dadurch wahrgenommen werden kann, daß die Verschiebung der Phasen der Impulse festgestellt wird, die vom Tachometer auf den Leitungen 92 dem Tachoimpulszähler 88 zugeführt werden. Die Art und Weise der Feststellung oder des Nachweises wird unten in Verbindung mit der Beschreibung der Tachoimpulszähler'iogik 88 beschrieben.

Der in F i g. 1 erwähnte Gleichrichter 16 besteht, wie aus Fig.3 ersichtlich ist aus einem Block, der als Thyristoren (SCR's) 94 und Vorwärts- und Rückwärtsimpulsverstärker 96 bzw. 98 bezeichnet ist. D--n Verstärkern 96 und 98 werden über eine Vielzahl von Leitungen 100 von der Thyristorwähl- und Antriebsrichtungslogik 84 Thyristorwähl- oder Adressensignale und Antriebsrichtungswählsignale zugeführt. Während des Betriebs des Systems bewirkt die vom M^:kroprDzessrr in die Thyristorwähl- und Antriebsrichtungslogik geleitete Information, daß der richtige Verstärker der Vorwäris- oder Rückwärtsverstärker 96 bzw. 98

ίο ausgewählt wird, um einen Zündimpuls den Thyristoren 94 zuzuführen, wenn die Zündlogik den Zündinipuls auf der Leitung 82 erzeugt. Die Ausgangszündimpulse von den Vorwärts- und Rückwärtsimpulsverstärkern 96 und 98 werden loer Leitungen 102 bzw. 104 den Thyristoren 94 zugeführt. Die Leistung für den Betrieb der Thyristoren und damit des Gleichstrommotors 12 wird von einem 60-Hz-Dreiphasennetz 106 den Thyristoren 94 zugeführt. Wenn die Thyristoren gezündet sind, werden über die Leitungen 108 Impulse geliefert, um

2C dem Gleichstrommotor Ϋ2 Strom zuzuführen, um den Motor anzutreiben. Ein Gesamtverständnis des Betriebs der vorliegenden Erfindung läßt sich am besten durch eine in Einzelheiten gehende Beschreibung aller der Logikblöcke erhalten, die in der Regler- und Gle'chrichtersteuereinheit 14 der F i «3.3 beschrieben wurden. Der erste dieser zu beschreibenden Blöcke ist die Prozessor/Systemschnittstelle, die in Fig.4 dargestellt ist. Wie im linken Teil der F i g. 4 gezeigt ist, umfassen alle Eingangs- und Ausgangssignalleitungen zur Prozes-

jo sor/Systemschnittstelle, die links von der gestrichelten Linie verlaufen, kollektiv die Leitungen 70, wie zuvor in Verbindung mit Fig.3 beschrieben wurde. Die vom Prozessor 10 in die Systemschnittstelle 64 übertragene Information kommt vom Ausgabekanal 56, wie zuvor in

J5 Verbindung mit Fig.2 erläutert wurde. Im Grunde überträgt der Prozessor 10 zwei Arten von Befehlen oder Instruktionen an die Systemschnittstelle. Diese Befehle leiten die Systemschnittsteüe derart, da3 sie entweder gewisse Daten vom Prozessor in spezielle Register im System, z. B. in die Zündiogik und die Thyristorrichtungslogik, einschreibt, oder daß sie Information von verschiedenen adressierten Eingabeeinrichtungen ausliest, die im rechten Teil der Fig.4 dargestellt sind.

Vom Ausgabekanal 56 des Prozessors werden über Leitungen MO, 112, 114 und 116 Befehlsdaten an die Systemschnittstelle geliefert. Die Signale auf den Leitungen 112, 110 und 114 stellen Befehlsregisterbits vom Prozessor 10 dar. Wenn der Prozessor einen Lesebefehl an die Systemschnittstelle liefert, werden die Befehlsregisterbits IR 1 bis IR3 auf den Leitungen 112 in einem BCD/Dezimalwandler dekodiert, der als ein Dekoder dient, um einen als READ gekennzeichneten Leseimpuls von einem Ausgangsanschluß 6 der Einheit 118 zu erzeugen. Der Leseimpuls wird erzeugt, wenn das Befehlsregisterbit IRA auf der Leitung 114 eine binäre Null ist, und er wird durch einen Inverter 120 in eine binäre 1 umgewandelt, um ein NOR-Tor 122 auszulösen, wenn ein J?£4D-Befehlsregistersignal (IR-Signal) mit dem binären Wert 1 durch den Prozessor geliefert wird. Wenn das Tor 122 ausgelöst ist, liegt an dessen Ausgang ein binärer 0-Taktimpuls, der an den D-Eingangsanschluß des Dekoders 118 geleitet wird und auf diese Weise einen ÄFAD-Impuls erzeugt, wie auf der Leitung 124 gezeigt ist Der Ä£4£>-Impuls oder Lesesrnpüls wird zwei logischen Elementen in der Schnittstelle zugeführt, zuerst einem D-Eingangsanschluß eines zweiten BCD/Dezimalwandlers, der als ein

Dekoder 126 dient, und einem AuslöseeingangsanschluB (EN) eines 8-Bit-Multiplexers 128.

Die Dekoder 126 und der Multiplexer 128 empfangen auf der Leitung 110 die Befehlsregisterbits IR 5 bis IR 7. Wenn diese Bits dur~h einen Dekoder 126 als O-Befehl für eine Leseeinrichtung dekodiert werden, erzeugt der Dekoder ein RDVO-Signal an seinem 0-Ausgangsanschluß auf einer Leitung 130, wie in Fig.4 gezeigt ist Das ÄDVO-Signal wird der Zündlogik 72 zugeführt, deren Aufgabe anschließend erläutert wird. Wenn ferner ein REÄD-Befehl durch den Prozessor abgegeben wird, werden die Befehlsregisterbits IR 5 bis IR 7, die einem S£L-Eingang des Multiplexers 128 zugeführt werden, dekodiert, um Daten aus einer der Eingabeeinrichtungen im rechten Teil der Fig.4 über eine gemeinsame zeitverzahnte (time shared) Sammelleitung 132 zum Datenprozessor zu leiten, wobei die als ID 0 bis ID 7 bezeichnete Eingangsinformation dem Eingabekanal 54 des Prozessors 10 zugeführt wird (vergleiche Fig. 2).

Wenn der Prozessor einen Schreibbefehl abgibt, wird der Befehl im Dekoder υ» in der zuvor für den READ-Impuls beschriebenen Art dekodiert, und es wird asf diese Weise ein Schreibimpuls am Ausgangsanschluß 7 auf eine Leitung 134 gegeben. Der Schreibimpuls auf der Leitung 134 wird dem Dekoder 136 und dem Logiktreiber 138 zugeführt. Der Dekoder 136 empfängt femer die Befehlsregisterbits IR 5 bis IR 7 auf den Leitungen 110 und dekodiert diese Bits, um gemäß der binären Bitkonfiguration ein Ausgangssignal aus zwei Ausgangssignalen (WDVt oder WDVi) zu erzeugen. Die letztgenannten beiden Signale, welche die Bezeichnungen VVDVl, WDV3 für Schreibeinrichtungen tragen, werden der Zündlogik und der Thyristorwähl- und Antriebsrichtungslogik aus Gründen zugeführt, die noch erläutert werden. Der einem C- oder Takteingangsanschluß des Treibers 138 zugeführte Schreibimpuls gestattet, daß Daten auf einer Vielzahl von Leitungen 140 vom Prozessorausgabekanal 56 zur Zündlogik und der Thyristorwähl- und Antriebsrichtungslogik als Signale VVDSO bis WDS7 zugeführt werden.

Es wird nun auf die Eingangseinrichtungsblöcke 18, 60, 80 und 88 im rechten Teil der Fig.4 Bezug genommen. Es ist ersichtlich, daß jede dieser Einrichtungen mit einer eigenen Eingabeeinrichtungszahl versehen ist, wie z. B. die Eingabeeinrichtung 1 für den Systemtaktgenerator 60. Diese Einrichtungszahl entspricht der Adresse der betreffenden Einrichtung, die der Systemschnittstelle vom Prozessor geliefert wird, wenn es erwünscht ist. Information durch den Multiplexer 128 aus irgendeiner der Einrichtungen in den Prozessor zu lesen. Wenn z. B. der Datenprozessor einen Lesebefehl liefert, um einen Leseimpuls auf der Leitung 124 zu erzeugen, wobei eine Adresse auf der Leitung UO die Adresse für die Einrichtung 1 spezifiziert, so werden die Systemtakt-Eingangsdatenbits IDiBO bis/DIS7 durch den Multiplexer 128 auf die Eingabedstensammelleiter 132 kanalisiert oder geleitet und in den Datenprozessorspeicher übertragen. Alle Übertragungen der Eingabedaten von den Eingabeeinrichtungen ijm Prozessor werden in der Weise behandelt, wie gerade für den Systemtakt 60 beschrieben, mit der Ausnahme, daß die dem 8-Bit-Multiplexer 128 gelieferte spezielle Adresse die Information von der adressierten Einrichtung in den Prozessor leitet. Es wird nun auf die Fig.5 und 6 Bezug genommen, wobei F i g. 5 ein Blockdiagramm der Einrichtung 1, des Systemtaktgenerators 60 ist. und F i g. 6 ein Zeitsteuerdiagramm darstellt, welches zum Verständnis des Betriebs des Systemtakts nützlich ist Die Dreiphasen-Netzspannung wird drei herkömmlichen Rechteckverstärkern 142 zugeführt die entsprechende Rechteck-Ausgangssignale mit der Bezeichnung Φ 1, Φ 2 und Φ 3 auf den Leitungen 144,145 bzw. 146 erzeugen. Die drei Signale Φ1 bis Φ 3 werden den entsprechenden Eingängen eines D-Anschlusses eines herkömmlichen D-Typ-Flipflops von drei ähnlichen Phasennulldurchgangslogik- oder Kantendetektoren 148, 150 und 152 zugeführt Da die Kantendetektoren 148 bis 152 ähnlich aufgebaut sind, wird nur der Kantendetektor 148 in den gestrichelten Linien in F i g. 5 in Einzelheiten gezeigt

-Die Kantendetektoren arbeiten alle in folgender is Weise, wie anhand des Kantendetektors 148 beschrieben ist Wenn das Φ 1-Signal auf der Leitung 144 auf einen positiven Wert geht wird der D-Eingangsanschluß eines ΕΑΦ 1-Flipflops erregt um einen Setzzustand ber Anlegen des Taktgrundsignals vom Prozessor zu einem CL/C-Eingangsanschluß dieses Flipflops zu verwirklichen. Wenn das Taktgrundsignal auf einen positiven Wert geht, wird das Λ4Φ t-Flipflop gesetzt und bewirkt, daß der Q-Ausgangsanschluß dieses Flipflops in einen binären 1-Zustand übergeht, wodurch ein /DlB 0-Signal auf der Leitung 154 erzeugt wird. Das /D ISO-Signal wird als Eingangssignal an ein negatives exklusives ODER-Tor 156 und an den D-Anschluß eines zweiten Flipflops gelegt, welches als ΡΒΦ 1 bezeichnet ist. Beim Auftreten des nächsten Taktgundsignals erreicht das ΓβΦ 1-Flipflop einen gesetzten Zustand, wobei der Q-Ausgangsanschluß auf eine binäre 1 geht und dadurch bewirkt, daß das exklusive ODER-Tor 156 einen Ausgangsimpuls Φ XZROX auf der Leitung 158 erzeugt, vergleiche F i g. 5. Die F/ΙΦ 1- und FBf 1-FIipflops bilden im wesentlichen ein 2-Bit-Schieberegister, dessen Ausgänge dem Tor 156 zugeführt werden. Der FA<P 1-Eingang synchronisiert das Rechtecksignal vom Φ 1-Eingang mit dem Systemtakt. Es läßt sich daher erkennen, daß der Ausgang Φ XZROX des exklusiven ODER-Tors 156 einen Impuls mit der Breite des Taktbasisimpulses jedesmal dann erzeugt wenn die Sinuskurve am Eingang durch einen Nulldurchgang mit ungefähr einer 2,7 Millisekunden dauernden Periode hindurchläuft. Das Φ lZKOX-Signal wird dem Eingang eines ODER-Tors 160 in Verbindung mit Signalen <P2ZROX und Φ ZZROX von den entsprechenden Kantendetektoren 150 bzw. 152 auf den Leitungen 162 bzw. 164 zugeführt. Die Signale Φ XZROX bis Φ ZZROX entsprechen den Phasen A. B und C der Eingangsnetzspannung.

Das Ausgangssignal des ODER-Tors 160 wird einem K-Eingangsanschluß eines Z/?OX-/K-Flipflops 166 zugeführt. Das Flipflop 166 empfängt am CLK- Eingangsanschluß das Taktgrundsignal, um dieses Flipflop zu triggern, damit es gemäß dem Zustand des vom ODER-Tor 160 an den K-Anschluß angelegten Eingangssignals gesetzt oder zurückgesetzt wird. Das ZROX- Flipflop erzeugt ein Z/?OX-Signal oder Nulldurchgangssignal an seinem Q-Ausgangsanschluß, wel-6Q ches der Tachoimpulszähler- und Logikschaltung und zwei Zählern 168 und 170 zugeführt wird. Unter Bezugnahme auf das Zeitsteuerdiagramm der Fig.6 läßt sich erkennen, daß das ZROX-Flipflop 166 ein Z/?OX-Signal jedesmal dann erzeugt, wenn eine Phasenspannung die Eingangsspannung kreuzt, oder es werden 6 Impulse bei einem Netzspannungszyklus von 360° erzeugt, wobei das Z/?OX-Signal einen Impuls mit der Breite einer Taktgrundbreite besitzt.

Aus den F i g. 5 und 6 läßt sich erkennen, daß die drei Signale IDiBO bis ID IB2 (die kombiniert die Leitungen 172 bilden) vom Datenprozessor benutzt werden können, um ein beliebiges 60°-Intervall innerhalb eines 360°-Phasenzyklus der Netzspannung zu definieren. Dies ist in F i g. 6 unter Bezugnahme auf das $3-Rechteck {ID XB 2) dargestellt, wobei die verschiedenen Grade der Sinuseingangskurve und die verschiedenen Nulldurchgänge bei den 60°-Intervallen dargestellt sind. Wie sich durch die Beziehungen zwischen den IDtBQ- bis ID W 3-Signalen ergibt, ist es relativ leicht, diese Signale so zu dekodieren, daß festgelegt wird, welches Intervall aus den 6 Intervallen eines 360°-Zyklus während eines beliebigen gegebenen Zeitpunktes vorhanden ist Wird z. B. angenommen, daß das erste Intervall von 0 bis 60° läuft, so kann dieses Intervall, wenn IDlBO eine binäre 1 ist, IDIBi eine binäre 0 ist und ID IB 2 eine binare 1 ist, durch Dekodierung dieser 3 binären Bits als das erste Intervall des 360°-Zyklus bezeichnet werden. Eine ähnliche Dekodicrang kann für die 60°- bis 120°-Intervalle, die 120° - bis 180° -Intervalle etc. durchgeführt werden.

Es wird nun wieder auf F i g. 5 Bezug genommen, in der die zuvor erwähnten Zähler 168 und 170 in Verbindung mit einem durch den Wert 45 teilenden Zähler 174 gezeigt ist Der 4,167-M Hz-Grundtakt wird dem Eingang des durch den Wert 45 teilenden Zählers 174 zugeführt, der die Taktgrundimpulse herunterteilt, um ein Signal auf einer Leitung 176 mit einer .impulsdauer von 11 Mikrosekunden zu erzeugen. Wie in Fi g. 5 gezeigt ist, wird der Puls auf der Leitung 176 mit einer Dauer von 11 Mikrosekunden einem UND-Tor 178 und ferner auf einer Leitung 180 der Zündlogik zugeführt Wie ferner auf der Leitung 180 angezeigt ist ist der Impuls mit einer Dauer von 11 Mikrosekunden ungefähr gleich einem Viertel eines elektrischen Grads der Netzspannung, die den Rechteckverstärkern 142 zugeführt wird. Die Impulse mit 11 Mikrosekunden Dauer werden über ein UND-Tor 178 einem durch den Wert 8 teilenden Zähler 168 zugeführt um Zeitbasisimpulse mit 88 Mikrosekunden Dauer zu erzeugen, die jeweils ungefähr 2 elektrischen Graden der Netzspannung entsprechen. Die Impulse mit 88 Mikrosekunden Dauer werden über eine Leitung 182 der Zündlogik, einem NOR-Tor 184 und dem Zähler 170 zugeführt. Der Zähler ist ein durch den Wert 32 teilender Zähler, der die Impulse mit 88 Mikrosekunden Dauer durch den Wert 32 teilt Solange sich der Zähler 170 nicht auf einem Zählerwert von 31 befindet, liefert das NOR-Tor 184 ein Taktstoppsignal CT31 mit einer binären 1 auf die Leitung 186 als ein zweites Eingangssignal für das UND-Tor 178, um zu gestatten, daß die Impulse mit 11 Mibrosekunden Dauer durch dieses Tor zum Zähler 168 gelangen. Wenn der Zähler 170 einen Zählerwert von 31 erreicht, wird in Verbindung. mit einem Impuls mit binärer 1 (88 Mikrosekunden Dauer) das NOR-Tor 184 ausgelöst, um ein Sperrsignal mit einer binären 0 an das Tor 178 zu liefern, wodurch die Zähler 168 und 170 daran gehindert werden, über die Zahl 31 hinaus zu zählen. Der aus den Zählern 168 und 170 bestehende Zähler verbleibt auf einem ZähNvert 31, bis das nächste Nulldurchgangs- oder Z/?OA"-Signal vom Flipflop 166 erzeugt wird, um die Zähler auf 0 zurückzusetzen, wie in den zeitlichen Beziehungen der F i g. 6 gezeigt ist. Es läßt sich daher erkennen, daß der Zähler zwischen den einzelnen Nulldurchgängen der Eingangsspannung von 0 bis 31 zählt. Wie in Fig.5 dargestellt, läßt sich feststellen, daß die Ausgangssignale ID 1B 7 bis ID 1B 3 vom Zähler 170 auf den Leitungen 188 die Zeit innerhalb des 60°-Intervalls festlegen, wie es durch das Signal IDiBQ bis IDiBI definiert ist Die IDiBZ- bis IDlB 7-Signale werden mit den IDlBO- bis ID Iß 2-Signalen kombiniert, um Leitungen 190 zu bilden, die dem 8-Bit-Multiplexsr 128 der Prozessor/Systemschnittstelle zugeführt werden, vergleiche F i g. 4.

Es läßt sich erkennen, daß der Prozessor 10 durch das Lesen des Systemtakts den 60°-Intervall eines 360°-Zyklus der Eingangskurve dadurch feststellen kann, daß er die Bits IDiBO bis ID IB 2 betrachtet während er gleichzeitig die Zahl von 2°-Inkrementen (Impulse mit 88 Mikrosekunden Dauer) der Netzphasenspannung bestimmt, d>- seit dem letzten Nulldurchgang (ZROX) passiert sind.

Es wird nun auf die F i g. 7 und 8 Bezug genommen, wobei Fig. 7 ein in Einzelheiten gehendes Blockschaltbild der Tachoimpulszähler- und Logikschafci-rig, und Fig.8 ein Zeitsteuerdiagramm zeigt welches zum Verständnis des Betriebs dieser Logikschaltung nützlich ist Wie schon in Verbindung mit Fig.3 erwähnt erzeugt der in der vorliegenden Ausführungsform verwendete Tachometer zwei rechteckförmige Ausgangssignale, wobei jedes Ausgangssignal 1200 Zählwerte pro Umdrehung der Tachometerwelle erzeugt Diese beiden Signale werden auf den Leitungen 92, vergleiche F i g. 7, als zwei Eingangssignale geführt, das Signal TA CH-Eingangssignal 1 wird dem Operationsverstärker 192, und ein 7"ACH-Eingangssigna! 2 einem D-Eingangsanschluß eines TACH-REV-F\\pflops 194 zugeführt Die in Fig.8 dargestellten zeitlichen Beziehungen zeigen eine 90°-Phasenverschiebung zwischen dem 7XCH-Eingangssignal 1 und dem TACH-Eingangssignal Z Das TACtf-Eingangssignal 1 wird über den Verstärker 192 einem ZT-Eingangsanschluß eines flankengetriggerten 7>\CH-Flipflop F/Fl vom D-Typ zugeführt, welches an seinem CLK-Anschluß das Taktgrundsignal vom Prozessor empfängt Wie in Fig.8 gezeigt, pendelt das TACW-Flipflop F/Fl jedesmal dann vom Setz- in den Rücksetzzustand gemäß dem Zustand des T/tCH-Eingangssignals 1, wenn das Taktgrundsignal vom Prozessor dieses Flipflop '/iggert. Der Q-Ausgangsanschluß des TACH-Flipflops F/Fl ist mit dem D-Eingangsanschluß eines zweiten Flipflops, als TACH F/F2 bezeichnet verbunden, welches ebenso den Grundtakt an seinem CLK- Eingangsanschluß empfängt. Diese beiden Flipflops stellen im wesentlichen ein 2-Bit-Schieberegister dar, das in einer Weise funktioniert, die derjenigen der oben geschilderten Kantendetektor-Ripflops der F i g. 5 im Systemtaktgenerator ähnlich ist. Der Ausgang der TACH-Flipflops F/Fi und F/F2 wird über Leitungen 196 und 198 einem negativen exklusiven ODER-Tor 200 zugeführt. Das ODER-Tor differenziert den TACH-Emgangsimpuls 1 wirksam, der über Leitungen 196 und 198 angelegt wird, um bei jedem Übergang des TACH-Eingangssignals 1 einen Impuls mit einer Taktbreite des Grundtakts zu erzeugen. Da das TACH-Eingangssignal 1 200 Impulse pro Umdrehung der Tachometerwelle erzeugt, erzeugt der Ausgang des exklusiven ODER-Tors 200 2400 Impulse pro Umdrehung der Tachometerwelle und erzeugt ein TACW-Eingangssignal X2, das auf der Leitung 202 und in F i g. 8 dargestellt ist.

Das TACW-Eingangssignal X2 auf der Leitung 202 wird einem CLK-Eingangsanschluß eines Tachoimpulszählers 204 zugeführt, um den Zähler zu veranlassen, daß er die vom Tachometer ausgelesenen Tachoimpulse akkumuliert. Das TACW-Eingangssignal X 2 wird ferner

einem vorsetzbaren LSB-Eingangsanschluß des Zählers 204 zugeführt dessen Zweck unten erläutert wird. Es sei bemerkt, daß das ZROX-Sigml vom Systemtaktgenerator auch einem vorsetzbaren EingangsanschluB des Zählers 204 und auch einem COC-Eingangsanschluß einer Tachoimpuls-Verriegelungsschaltung 206 zugeführt wird. Es sei aus der obigen Beschreibung des Systemtaktgenerators daran erinnert, daß immer dann ein Z/?OX-Signal erzeugt wird, wenn die Eingangsphasenspannungen einen Nulldurchgang aufweisen und durch 0 laufen. Auf diese V/eise läßt sich erkennen, daß der Tachozähler 204 auf einen binären Nullzustand zurückgesetzt wird, wenn ein Nulldurchgangimpuls auftritt Auf diese Weise ist es evident <iaß der Tachoimpulszähler 204 Zählwerte akkumuliert, die für die Motorumdrehungen pro 60°-Intervall eines 60-Hz-Eingangssignals kennzeichnend sind

Wie in F i g. 8 dargestellt ist wird der Tachoimpulszähler 204 beim Auftreten eines ZROX-Signals immer auf einen NulSzustand zurückgesetzt Es ist ferner wichtig, zu beachten, wie in den Fi g. 7 und 8 dargestellt, daß der Inhalt des Tachoimpulszählers 204 beim Auftreten eines ZROX-Signah an die Tachoimpuls-Verriegelungsschaltung 206 übertragen wird. Obwohl in den Fig.6 und 7 nicht dargestellt sei darauf hingewiesen, daß der Inhalt des Tachoimp,tilszählers bei der Vorderflanke des ZÄOX-Signals in die Tachoimpuls-Verriegelung übertragen wird, und daß dtr Tachoimpulszähler bei der Rückflanke dieses Signals zurückgesetzt wird.

Es wird nun erreut auf den vorsetzbaren LSB-Emgangsanschluß des Zählers 204 Beug genommen. Der Zweck, daß das TACH-F.ingangssignal X 2 dem letzteren Anschluß zugeführt wird, begeht darin, das am wenigsten signifikante Bit des Tachoimpulszählers auf eine binäre 1 vorzusetzen oder vorzugeben für den Fall, daß ein Tachoimpuls zur Zeit eines ZÄO^-Signals oder eines Nulldurchgangs auftritt. Sofern ein gleichzeitiges Auftreten eines Z/?CW-Signals mit einem TACH-Emgangssignal X 2 erfolgen sollte, stellt die Vorgabe des am wenigsten signifikanten Bits sicher, daß jeder Zählwert, der während eines Nulldurchgangs auftritt nicht unbeachtet bleibt, sondern im Tachoimpulszähler gespeichert wird. Sofern einmal der Inhalt des Tachoimpulszählers in die Tachoimpuls-Verriegelungsschaltung 206 geladen ist, ist diese Information in Form der Signale /D3ß0bis/D3ß7auf den Leitungen 22 für den Prozessor verfügbar, um die Motorumdrehungen pro 60° auszulesen, wenn der Prozessor die Einrichtung 3 adressiert.

In den F i g. 7 und 8 ist ferner Logik zur Feststellung der Drehrichtung des Motors dargestellt. Die Drehrichtung des Motors wird durch ein Flipflop 194, auch TACH-REV-F\\pf\op genannt, festgestellt, welches das TACW-Eingangssignal 2 an seinem 0-Eingangsanschluß empfängt. Der Betrieb des Flipflops 134 ist in F i g. 8 dargestellt, die den Betrieb dieses Flipflops zeigt, wenn der Motor in Vorwärts- oder in Rückwärtsrichtung läuft. Es sei bemerkt, daß das TACW-Eingangssignal 1 dem TAO/=EingangS5isnal2 5tändigum90^o vorauseilt, wenn der Motor in Vorwärtsrichtung läuft. Wenn der Motor in Vorwärtsrichtung läuft, vergleiche F i g. 8, erreicht das r^CW-REV-Flipflop 194 nie den gesetzter. Zustand aufgrund der Tatsache, daß das TACH-Emgangssignal 1, welches das Flipflop 194 über die Leitung 208 triggert, ständig in den gesetzten Zustand geht bevor das TÄCW-Eingangssignal jeweils einen binären !-Zustand erreicht. Das flankengetriggerte Flipflop 194 wird daher nie gesetzt Bei der Rückwärtsrichtung läßt sich jedoch feststellen, vergleiche die rechte Seite der Fig.8, daß wenn das TACH-Eingangssignal 2 dem 7XCH-Eingangssignal 1 um 90° vorauseilt das TACH-ÄEV-Flipflop 194 einen gesetzten Zustand erreicht wenn das TXC/i-Flipflop 1 einen gesetzten Zustand erreicht. Wenn das ftZTV-Flipflop den gesetzten Zustand erreicht erzeugt sein Q-Ausgangsanschluß eia ID OB 4-. Signal mit einer binären 1 auf einer der Leitungen^ zur

ίο Prozessor/Systemschnittstelle. Wenn das TACH-Emgangssignal 2 dem TACfZ-Eingangssignall 1 vorauseilt gibt das JD OB 4-Signal mit einem binären Wert 1 dem Datenprozessor Kenntnis, daß der Motor in Rückwärtsrichtung läuft

Es wird nun auf die Zündlogik der Fig.9 Bezug genommen, die diese Logik in Form eines Blockschaltbildes zeigt In Verbindung mit F i g. 9 soll ebenfalls auf Fig. 10 Bezug genommen werden, die ein Zeitablaufdiagramm zeigt das die zeitliche Beziehung zwischen den verschiedenen Signalen innerhalb der Zündlogik 72 angibt. Wie schon erläutert, besteht der primäre Zweck der Zündlogik darin, Zündimpulse auf der Leitung 82 der Thyristorwähl- und Antriebsrichtungslogik 84 zuzuführen, wie in Fig.3 dargestellt ist Zusätzlich erzeugt die Zündlogik einen Umwandlungsimpuls an den Analog/Digitalwandler auf der Leitung 78. Durch den Betrieb der Zündlogik wird dem Prozessor von einem Unterbrechungssignal auf der Leitung 210 der Fig.9 mitgeteilt den Berechnungsprozeß für den Zündwinkel zur Erzeugung eines Zündimpulses zu beginnen, um einen Thyristor zur richtigen Zeit zu zünden.

Bei der Beschreibung des Betriebs der Zündlogik wird ferner jetzt auf Fig.4 Bezug genommen. Aus der vorausgegangenen Beschreibung sei daran erinnert daß der Prozessor einen Schreibbefehl und eine Adresse einer Einrichtung erzeugen muß, um einen Befehl an diese Einrichtung zu senden. Für die Zündlogik erzeugt der Dekoder 136 ein Schreibsignal ffnrdie Einrichtung 1, VVDVl, das in den Fig.4und 10 dargestellt ist. Wie aus Fig. 10 ersichtlich, geht das WDVl-Signal von einer binären 1 auf einen binären Nullzustand über, wenn das WDVl-Signal auf der Leitung 212 bewirkt, daß ein Lastzähler-Flipflop 214 das binäre 0-Signal am CLR-

■»5 Eingangsanschluß empfängt, welches dieses Flipflop zurücksetzt. Gleichzeitig wird das WDVl-Signal durch einen Inverter 216 in ein binäres 1-Signal invertiert, wobei ein Aiislösesignal an einen EA/-Eingangsanschluß einer Schreibdatenverriegelung 218 zugeführt wird, wodurch die Daten (WDBO bis WDB 7) von den Treibern 138 der Fi g. 4 auf die Leitungen 220 geliefert wurden.

Es wird nun auf die Fi g. 9 und 10 Bezug genommen, und es wird darauf hingewiesen, daß das Auftreten des ersten Impulses mit 88 MikroSekunden Dauer auf der Leitung 182 erscheint, nachdem das WDVl-Signal das Lastzähler-Flipflop 214 taktet, wodurch bewirkt wird, daß der Zähler nun einen gesetzten Zustand einnimmt und an seinem Q-Ausgangsanschluß auf der Leitung 222 ein binäres 1 -Signal erzeugt. Das binäre 1 -Signal auf der Leitung 222 wird einem lnverter-Eingangslastanschluß eines Abwärtszählers 224 zugeführt. Wie in Fig. 10 dargestellt ist, liefert das Lastzähler-Flipflop, wenn es sich in gesetztem Zustand befindet, und in Verbindung mit einem Impuls von 88 MikroSekunden Dauer dem Abwärtszähler 224 entweder ein Verzögerungssignal mit 20 Sekunden Verzögerung oder T/MrCO-Signal. Das 77MTGO-Signal ist eine binäre Anordnung von

Bits, die vom Datenprozessor in den Abwärtszähler eingegeben sind und den Zündwinkel der Thyristoren kennzeichnen oder diesem proportional sind. Wenn ein 77M7"GO-Signal nicht in den Abwärtszähler gegeben ist, dann wird ein Datenwort eingegeben, welches eine Verzögerung von 20° repräsentiert. Eine in größere Einzelheiten gehende Beschreibung der Aufgabe und des Zwecks der TlMTGO- and der 20°-Verzögerungssignale oder Werte wird weiter unten gegeben..

Es wird nun erneut auf ein UND-Tor 226 der F i g. 9 Bezug genommen. Das UND-Tor 226 wird durch ein Ausgangssignal mit dem binären Wert 1 vom Q-Ausgangsanschluß eines ersten Detektor-Flipflops 228 ausgelöst Wenn das Flipflop 228 in dem Rücksetzzustand ist bewirkt der erste Impuls von 11 Mikrosekunden Dauer auf der Leitung 180, der dem Tor 226 zugeführt wird, daß der Inhalt des Zählers 224- über die Leitung 230 getaktet oder gezählt wird, und daß ein Inverter 232 den Impuls von 11 Mikrosekunden Dauer einem CZX-Anschluß des Abwärtszählers zuführt Der Zeitabiauf für die Taktung des Abwartszählers 224 ist auf der 11-Mikrosekunden-Zeile und auf dir Abwärtszähler-Zeile der F i g. 10 dargestellt Der Abwärtszähler fährt mit dem Abwärtszählen bis zu einem spezielien Wert fort, bis ein Dekoder 234 für einen Zählwert 14 einen Zählwert 14 über eine Vielzahl von Leitungen 236 vom Zähler erkennt Bei einem Zählwert 14, und bei einem Impuls von 11 Mikrosekunden Dauer vom Tor 226, erzeugt der Dekoder 234 einen Impuls, um einen monostabilen Umwandlungsmultivibrator 238 zu zünden. Der monostabile Multivibrator 238 erzeugt einen Umwandlungsimpuls von 8 Mikrosekunden Dauer auf der Leitung 78, der einem Analog/Digitalwandler 80 der Fig.3 zu dem in Fig. 10 dargestellten Zeitpunkt zugeführt wird. Dieser Impuls startet den Analog/Digitalwandler und läßt ihn mit der Durchführung einer Analog/Digitalwandlung des Motorstroms auf den Leitungen 24 zur nachfolgenden Verwendung durch den Prozessor beginnen.

Der Abwärtszähler setzt seine Abwärtszählung bis auf einen speziellen Wert Null fort, wie in Fig. 10 dargestellt ist Wenn der Abwärtszähler auf den Zählwert Null gelangt, der über Leitungen 242 vom Abwärtszähler durch einen Dekoder 240 für den Zählwert Null festgestellt wird, erzeugt der Dekoder 240 für den Zählwert Null einen Impuls auf einer Leitung 244, der einem D-Anschluß des Detektor-Flipflops 1, 228, zugeführt wird. Beim Auftreten des nächsten Taktgrundsignals, welches dem CLAC-Anschluß des Flipflops J2S zugeführt wird, geht dieses Flipflop in den gesetzten Zustand und bewirkt, daß ein binäres 0-Signal nun dem UND-Tor 226 zugeführt wird, um die Taktimpulse von 11 Mikrosekunden Dauer daran zu hindern, daß sie zum Abwärtszähler 224 gelangen. Dies wird durch die Bemerkung »Stopp Abwärtszähler« in Fig. 10 gezeigt. Wenn das Detektor-Flipflop 228 in einen gesetzten Zustand geht, geht der (/-Ausgangsanschluß auf eine binäre 1, um gleichzeitig einen Eingang eines UND-Tors 246 zu erregen und ein Setzsignal mit einem binären Wert 1 einem O-Anschluß eines zweiten Detektor-Flipflops 248 zuzuführen. Es sei bemerkt, vergleiche Fig. 10, daß das UND-Tor 246 in dem Augenblick ausgelöst wird, wenn das Flipflop 228 in den gesetzten Zustand übergeht, da das Flipflop zu jener Zeit zurückgesetzt ist Der Ausgang des UND-Tors 246 liefert nun ein Triggersignal an einen /-Eingangsanschluß eines Unter'wechungs-Flipflops 245, das die Erzeugung eines Unterbrechungssignals für den Datenprozessor bewirkt Das Unterbrechungssignal bewirkt, daß der Datenprozessor in eine Unterbrechungssubroutine eintritt, um die Berechnungen des Zündwinkels zum anschließenden Zünden der Thyristoren zu starten.
Es sei bemerkt, daß das erste Taktgrundsignal, welches dem Setzen des Flipflops 228 folgt das Flipflop 248 setzt wodurch dessen Q-Ausgangsanschluß auf eine binäre 0 geht und dadurch das UND-Tor 246 entregt Dies bewirkt die Erzeugung eines kurzen Impulses, der

ίο einem /NT-Flipflop 250 zugeführt wird, wie in Fig. 10 durch die Überlappung zwischen den DETFFl- und DFT FF 2-Signalen angezeigt ist Es läßt sich ferner erkennen, daß gleichzeitig mit dem Setzen des Unterbrechungs-Flipflops 250 das Ausgangssignal vom UND-Tor 246 einem monostabilen Zündimpuls-Multivibrator 252 (FP) zugeführt wird, um einen Zündimpuls von 23 Mikrosekunden Dauer auf der Leitung 82 der Thyristorwähl- und Antriebsrichtungslogik 84 zuzuführen. Die Erzeugung des Zündimpulses ist in Fig. 10 dargestellt wobei zu diesem Zeitpunkt ein Thyristorpaar gleichzeitig mit den Erzeugen, des Unterbrechersignals gezündet wird. Die Zündkjgik bleibt im vorliegenden oder vorgegebenen Zustand, bis ein anderes WDVl-Signal auf der Leitung 212 empfangen wird und veranlaßt daß neue D-.ten in den Abwärtszäh-1er 224 in der eben geschilderten Weise eingegeben werden.

Wenn der Abwärtszähler mit neuen Daten beladen wird, liefert der Dekoder für den Zählwert Null ein Rücksetzsignal auf der Leitung 244 zum Flipflop 228, wodurch diesem Flipflop nun gestattet wird, einen Rücksetzzustand zu erreichen und gleichzeitig das Flipflop 248 zurückzusetzen. Wenn das Flipflop 228 sich zurücksetzt, geht sein Q-Ausgangssignal auf der Leitung 254 auf den binären Wert 1, wodurch das UND-Tor 226 ausgelöst wird und dem Zähler 224 das Zählen gestattet, nachdem dieser Zähler beladen wurde. Wie in Fig. 10 dargestellt, muß der Datenprozessor eine Zeit nach der Zündung des Thyristorpaares ein ÄDVO-Leseeinrich-

4C tungen-NulIsignal auf der Leitung 130 an einen Löscheingangsanschluß CLR des Unterbrechungs-Flipflops 2üO senden, um dieses Flipflop zur Vorbereitung auf das Aussenden eines weiteren Unterbrechungssignals an den Prozessor unmittelbar nach Erzeugung eines Zündimpulses an die Thyristoren zurückzusetzen. Es wird nun auf die Fig. 11A und HB Bezug genommen, wobei Fig. 11A oben an Fig. 11B anschließt, um eine Figur zu bilden, die die Logik der Wähl- und Antriebsrichtungslogik 84 und ein elektrisches Schema der aus Thyristoren bestehenden Vorwärts- und Rückwärtsantriebsbrücken in Einzelheiten zeigt. Ferner ist der Analog/Digitalwandler 80 gezeigt der den analogen Motorstrom über eine Leitung 256 aus dem herkömmlichen Dreiphasen-Brükkensummiergleichrichterkreis 258 erhält. In Fig. UA wird die dreiphasige 60-Hz-Netzspannung (auch 50-Hz-Netzspannung) als Φ Α, ΦΒ und <&C auf den Leitungen 106 den entsprechend zugeordneten Anoden und Kathoden der Vorwärts- und Rückwärtsthyristorbrükken zugeordnet, die je aus 6 Thyristoren bestehen, die mit Pl bis PZ und N\ bis Nl bezeichnet sind, vergleiche Fig. 11A. Der Betrieb der Vorwärts- und Rückwärtsthyristorbrücken wird nicht in Einzelheiten beschrieben, da es sich um herkömmliche Brückenzündnetzwerke handed,die zur Regelung eines Gleichstrommotors bekannt sind. Eine derartige herkömmliche Brücke wird von der General Electric Comp, hergestellt und unter der Bezeichnung Siltrol 1 verkauft die als

integriertes statisches Wandlungs- und Regelelement für einstellbare Drehzahlantriebe unter der Bezeichnung IC3610 bekannt ist.

Drei Stromtransformatoren 260, 262 und 264, sind je einer Netzphasenspannung ΦA bis 'iCzugeordnet. Drei Transformatoren liefern Wechselstromeingangssignale an die Dreiphasen-Brückensummierverstärker 258 über entsprechende Leitungen, wobei das Ausgangssignal des Gleichrichters an den Wandler 80 der Durchschnitt der drei Eingangsströme ist. Wie schon erwähnt, besitzt der Analog/Digitalwandler 80 einen herkömmlichen Aufbau, wobei ein derartiger Wandler von der Firma Analog Devices Inc. als Modell ADC-8QU hergestellt wird. Dieser spezielle Wandler ist ein vollständiger 8-Bitwandler mit aufeinanderfolgender Approximation und hoher Geschwindigkeit, der das Eingangsanalogsignal auf der Leitung 256 bei Empfang eines Eingangsbefehls. der als Wandiungsimpuls auf der Leitung 78 bezeichnet ist, in einen digitalen Wert wandelt. Bei diesem speziellen Wandler bezeichnen 7 der 8 Bits die Stromgröße, und das achte Bit bezeichnet die Polarität des Stroms. Es sei an die obige Erläuterung der Zündlogik gemäß F i g. 9 erinnert, aus der sich ergibt, daß die Zündlogik einen Wandlungsimpuls von 8 Mikrosekunden Dauer auf der Leitung 78 zum Analog/Digitalwandler sendet, wenn der Abwärtszähler einen Zählwert von 14 erreicht. Dieser Wandlungsimpuls startet den Analog/Digitalwandler 80. um den analogen Motorstrom auf der Leitung 256 in einen digitalen Wert zum nachfolgenden Transfer an den Datenprozessor über die Prozessorschnittstelle als Datenbits ID 5BO bis /D5B7 auf der Leitung 24 umzuwandeln.

Wie in Fig.4 gezeigt ist, wird der Transfer des Motorstroms auf der Leitung 24 durchgeführt, wenn der Analog/Digitalwandler 80 (Einrichtung 5) über den 8-Bit-Multiplexer 128 adressiert wird, um Daten über die Sammelleitung 132 dem Prozessor zuzuleiten. Die Adressierung des Analog/Digitalwandlers wird dadurch verwirklicht, daß der Datenprozessor eine richtige Adresse in die Bits IR 5 bis IR 7 eingibt und diese Bits an den S£L-Anschluß des Multiplexers 128 zusammen mit dem /?£4D-Impuls an dem Auslöseeingangssignal des Multiplexers anlegt. Die richtige binäre Bitkonfiguration der Bits IR 5 bis IR 7 leitet die Motorstromauslesung vom Analog/Digitalwandler 80 durch den Multiplexer auf der Sammelleitung 132 zum Transfer an den Datenprozessor.

Es wird nun auf Fig. 11B und auf die Thyristorwähl- und Antriebsricht:.ngslogik 84 Bezug genommen. Der primäre Zweck der Wähl- und Antriebsrichtungslogik besteht darin, ein Datenwort oder eine Adresse vom Datenprozessor über Leitungen 266 auf den richtigen Datenleitungen 266 (WSDO bis WBD 7) vom Treiber 138 der F i g. 4 zu erhalten. Dieses Datenwort stellt eine binäre Bitfolge dar. die durch ein WD V3-Signal auf der Leitung 270 vom Dekoder 16 der F i g. 4 in ein Thyristorsteuer- oder Wählregister 268 geladen wird. Wenn der Prozessor einen Schreibbefehl sendet, der die Schreibeinrichtung 3 ad-essiert geht das WDV3-Signal auf der Leitung 270 auf eine binäre Null über und wird durch einen Inverter 272 in eine binäre 1 invertiert, und liefert auf diese Weise ein Auslöseladesignal an das Register 268. um eine Thyristorpaaradresse in das Register zu laden. Die Ausgänge von allen Stufen oder Bits des Registers 268 sind bis auf eine Stufe mit einem entsprechenden UND-Tor aus einer Vielz&'nl von UN D-Toren 274, 276, 278 und 280 verbunden. Das Ausgangssignal von den einzelnen UND-Toren ist mit einem Signal bezeichnet, das in jeder der Vorwärts- und Rückwärtsbrücken einem der Thyristoren entüpricht. So entspricht z.B. ein Ausgangssignal PX vom UND-Tor 274 dem Thyristor PX in den Vorwärts- oder Rückwärtsthyristorbrücken. Wenn es erwünscht ist, ein spezielles Thyristorpaar in einer der Brücken zu zünden, wird ein binäres Wort oder Adresse in das Register 268 gebracht, um die speziellen UND-Tore 274 bis 280

ίο auszulösen, so daß sie ihre geeigneten Steuersignale an die entsprechenden Vorwärts/Rückwärts-Antriebsschaltverstärkerkreise (FWD//?EV; liefern.

Diese FWD//?EV-Antriebskreise besitzen einen herkömmlichen Aufbau und sind mit 282, 284, 286, 288 bezeichnet. Jeder Kreis entspricht einem mit gleicher Zahl versehenen Thyristor in den Vorwärts- und Rückwärtsantriebsbrücken. so ist z. B. die P1 FBD/ ÄEV-Antriebsschaltung 282 über Leitungen 290 und 292 mit entsprechenden Steuerelektroden des Thyristors

P1 in jeder Brücke verbunden. Ähnliche Verbindungen bestehen von der Antriebsschaltung 284 zu den />2-Torelektroden und von den Antriebsschaltungen 286 und 288 zu den Steuerelektroden Λ/2 und Λ/3. In F i g. 11B läßt sich erkennen, daß nur vier der UND-Tore. welche die PX- bis Λ/3-Signale erzeugen, und der Antriebskreise gezeigt sind, die den Thyristoren PX bis A'3 zugeordnet sind. Das UND-Tor und die Antriebselektronik für die Thyristoren PZ und NX kommen aus Vereinfachungsgründen aus dem Wählregister 268 nur als gestrichelte Linien heraus.

Es ist wichtig zu beachten, daß ein Bit des Zündregisters 268 ein FWD/REV-Signal auf einer Leitung 294 an alle FWD/KEV-Antriebskreise 282 bis 288 liefert. Die Antriebskreise 282 bis 288 stellen

Ji herkömmliche Treiber- oder Schaltkreise bekannter Ausführungsform dar, die in der Lage sind, logische Eingangssignaie zu empfange, um ihre Asisgarsgssignale selektiv zwischen eine von zwei Leitungen zu schalten, die aus jeder Antriebsschaltung herausführen. So wird

z. B. beim Betrieb der Antriebsschaltung 282, um den Thyristor P1 der Vorwärtsbrücke zu aktivieren oder zu zünden, ein Signal mit dem binären Wert 1 vom Register 268 als ein Eingangssignal an das Tor 274 geliefert, und beim Auftreten des Zündimpulses auf der Leitung 82 von der Zündlogik wird das Tor 274 ausgelöst und läßt Impulse durch den Antriebskreis Pl zum Vorwärtsthyristor P X hindurch. Andererseits wird der Antriebskreis 282 aktiviert, sofern das FWD/REV-B'u den binären Wert 0 besitzt, um den Zündimpuls auf der Leitung 292 zum Thyristor PX der Rückwärtsthyristoren zu übertragen. In der vorliegenden Ausführungsform und beim Betrieb der Thyristoren des Gleichrichters 94 ist es wünschenswert, die Thyristoren immer paarweise, wie z. B. P1 und N 2 in den Vorwärts- oder Rückwärtsbrükken zu zünden. Das in das Register 268 geladene Wort besitzt immer zwei binäre Bits, die den zu zündenden Thyristoren entsprechen. So aktiviert z. B. die binäre 1, die den Thyristor P1 zünden soll, das Tor 274, und die binäre I, die den Thyristor N2 zünden soll, aktiviert das Tor 280, wobei die anderen Tore nicht erregt oder ausgesteuert sind

Um den Gesamtbetrieb des erfindungsgemäßen Systems voll zu verstehen und zu würdigen, wird es als vorteilhaft erachtet, zu beschreiben, wie der Zündwinkel zur Zündung der Thyristorpaare in dem System abgeleitet wird.

Es wird nun auf Fig. 12 Bezug genommen, die den Zusammenhang zwischen den Dreiphasen-Netzspan-

nungen ΦΑ. ΦB und ΦC\inά eine Darstellung zeigt, auf welche Weise der Zündwinkel, der als FINVAL bezeichnet wird, für die Thyristorpaare entwickelt wird, um einen variablen Wert zu erzeugen, der für ein Signal TIMTGO kennzeichnend ist, das die zu verstreichende Zeit darstellt, die einen berechneten Wert darstellt, der proportional zum Zündwinkel ist. Es ist bekannt, daß der ZünoAvinkel zur Steuerung von Thyristorgleichrichtern des erfindungsgemäß verwendeten Bautyps vom Phasen/Phasenkreuzpunkt bis zum Zündpunkt des Thyristorpaars gemessen wird. Gemäß der Enindung wird der Wert für den Zündwinkel. FINVAI, zur Erzeugung einer Motorklemmenspannung, die gleich VT ist, dadurch erhalten, daß ein Tabellennachschlag im Speicher mit der Darstellung oder Anordnung gemäß Tabelle I erfolgt. Die im Speicher gespeicherte Größe, der Zündwinkel, ist auf der rechten Spalte als FIN VA L-Zählwert gezeigt.
Die FiNVAL-Tabeüt wird aus der Beziehung

F//VK4L = 245.8 Cos-' (3 VT/n V_1n)

berechnet, wobei 245,8 gleich der Zahl der Impulse von 11 Mikrosekunden Dauer ist, die dem Abwärtszähler zugeführt werden, um den Zähler pro elektrisches Grad abwärts zu zählen. Vln ist als Leiter-Erdspannung der 2i Eingangsnetzspannung definiert.

io

Tabelle I	Zählwerte
	715
Spannung gegen H/VK/IL-Zählwerte	671
Motorklemmenspannung	640
-272	615
-256	592
-240	572
-224	553
-208	530
-192	519
-176	503
-160	487
-144	472
-128	457
-112	443
-960	428
-800	414
-040	400
-480	386
-320	372
-160	358
0	343
160	329
320	314
480	300
40	284
800	269
960	253
112	236
128	218
144	199
160	179
176	157
192	132
203	101
224	57
240
256
272

Es wird nun wieder auf Fig. 12 Bezug genommen, wobei diese Figur die Ableitung der 77AiTGO-Gleichung zeigt, und TIMTGO ein Wert ist, der proportional zum Zündwinkel ist, der in den Abwärtszähler 224 der F i g. 9 geladen wird, um das richtige Thyristorpaar zur richtigen Zeit zu zünden. Per Definition gilt:

TIMTGO= FINVAL-(NEWTIm+ 1) · 8- 7>.

Das Verfahren oder die Reihenfolge, mit der der Abwärtszähler mit dem Wert TIMTGO beladen wird, ist in der vereinfachtesten Form durch folgende Schritte erläutert:

Ii

20

1. Der Pro .essor berechnet den Wert FINVAL, den Zündwinkel, der das laufende Ausgangssignal des Reglers bildet;

2. Der Prozessor liest anschließend den Systemtakt (Einrichtung I), wie zuvor in Verbindung mit den Fig.4 und 5 beschrieben, um das 60°-lntervall im Eingangsleistungszyklus aufzubauen oder zu definieren, und um ferner eine Zeit innerhalb dieses Intervalls zu definieren, und anschließend berechnet er den Wert von NEWTIM und TIMTGO.

Der Prozessor liest anschließend den Systemtakt wiederholt, bis der Wert des Takts gleich NEWTIM ist, anschließend arbeitet der Pro/.essor. um den Abwärtszähler mit TIMTGO zu laden. NEWTIM ist der vom Prozessor berechnete Wert, der vom Programm benutzt wird, um anzugeben, zu welcher Zeit TIMTGO in den Abwärtszähler geladen werden soll, so daß der Abwärtszähler zur richtigen Zeit mit dem Zählen beginnt. Das Beladen zu dem durch NEWTIM angegebenen Zeitpunkt stellt sicher, daß das Programm mit dem Zünden der Thyristorenpaare synchronisiert ist.

Der zuvor erwähnte Prozessor CRDS benutzt einen 300-Nanosekunden-Speicher, der gestattet, den Schritt 2 in ungefähr 120 Mikrosekunden auszuführen. Diese Periode von 120 Mikrosekunden Dauer ist geringfügig kleiner als die Zeitdauer von zwei Impulsen mit 8? Mikrosekunden Dauer, die durch den Systemtakt 360 der Figo entwickelt werden. Wenn daher TCLOCK die Zeit darstellt, die durch die Bits ID 1S3 bis ID Iß7 des Systemtakts zu Beginn des erwähnten Schritts 2 gegeben ist, und wenn NEWTIM durch NEWTIM = TCLOCK + 2 gegeben ist (Berechnungszeit des Prozessors für NEWTIM und TIMTGO), wird Schritt 2 ständig rechtzeitig abgeschlossen, um den Abwärtszähler 224 vor dem Systemtaktübergang bei NEWTIM+1 zu laden. Die Größe +1, die in Fig. 12 der Größe NEWTIM angehängt ist, gibt die Taktperiode von 88 Mikrosekunden Dauer an, die erforderlich ist, um den Abwärtszähler vom Prozessor zu laden. Es sei an die Beschreibung des Systemtakts nach Fig.5 erinnert wonach der Zähler 170 von Nulldurchgang zu Nulldurchgang (ZROX) von Null bis 31 zählt Es ist für den Zähler möglich, auf einem Zählwert 31 für ein Intervall stehen zu bleiben, das gleich 32 Zählwerten ist, wobei der letzte Zählwert des Zählers 170 langer als die vorausgegangenen Zählwerte gemacht wird. Wenn NEWTIM gleich oder größer 31 ist so muß in diesem Fall ein schneller Impuls oder 11-Mikrosekunden-Impuls dem WertT₉ zuaddiert werden, daß das 31. Intervall des Systemtakts länger ist Sofern NEWTiM größer als 31 ist muß das System ferner zum Rücksetzen des Systemtakts beim nächsten Nulldurchgang (CROX) korrigiert werden.

Es gilt FINVAL=T_p + (NEWTIM+\)+TIMTGO, vergleiche Fig. 12. In der vorliegenden Ausführungsform werden FINVAL, T_p und TIMTGO in schnellen Zählwerten oder 11-Mikrosekunden-lmpulsen ausgedrückt, und NEWTIM+ 1 wird in langsamen Zählwerten oder 88-Mikrosekunden-lmpulsen ausgedrückt. Um daher in äquivalente Werte umzuwandeln, gilt

FINVAL= T_P + »(NEWTIM+ \)+TIMTGO.

Der Multiplikationsfaktor 8 soll NEWTIM+ I an T_P und TIMTGO angleichen, da es 8 schnelle Zählwerte (Impulse von 11 Mikrosekunden Dauer) für einen langsamen Zählwert (Impulse von 88 Mikrosekunden Dauer) braucht.

Es wird mit der Entwicklung der T/MTGO-Gleichung fortgefahren, und die Substitution des Werts von TCLOCK für NEWTIM in der Gleichung liefert:

TlMTGO- FINVAL T„-»{TCLOCK + ^)

Es sei daran erinnert, daß es ungefähr zwei langsame Taktimpulse benötigt, um den 360°-Systemtakt zu lesen und NEWTIM und TIMTGO zu berechnen. Diese Zeit muß daher in NEWTIM durch Addition von +2 addiert werden. Wenn daher TCLOCK die vom Prozessor gelesene Zeit ist, und wenn zwei langsame Taktimpulse an Totzeit hinzuaddiert werden, um die Rechenzeit zu kompensieren, dann gilt:

NEWTIM+1 = TCLOCK + 3 ,

wie in der obigen Gleichung für TIMTGO gezeigt ist.

Um TIMTGO zu berechnen gilt, da T₁, in langsamen Taktimpulsen vorliegt,

TIMTGO= FINVAL-Tp-S ■ TCLOCK-24.

Beachte den Ausdruck 8 (TCLOCK+3) oben, wobei drei langsame Impulse gleich 24 schnellen Impulsen sind.

Es wird weiterhin auf Fig. 12 Bezug genommen, in der Tp als der Winkel vom Phasen/Phasenkreuzpunkt, der den Zündwinkel Null für den zu zündenden Thyristor festlegt, bis zum nächstfolgenden Phasennulldurchgang definiert ist. Ein anderer Weg, Jies zu bestätigen, besteht darin, den nächstfolgenden Phasennulldurchgang im 0° bis 360°-Zyklus zu betrachten und von diesem Winkel den Referenzwinkel des zu zündenden Zellenpaars abzuziehen, wobei dies die Größe T_p ergibt. Wenn zum Beispiel der nächstliegende Nulldurchgang durch die Phase $C gegeben ist, die bei 60° zu negativen Werten läuft, vergleiche Fig. 12, und wenn die Thyristorpaare P MN 2 gezündet werden sollen, dann beträgt der Referenzwinkel 30° (60°-30° = 7^, wobei 30° der Winkel zwischen dem <frAAf>C-Kxeuzungsv\mVi und dem Nulldurchgang von <t>C\s\. Sofern T_p+ 24 = TABTPsei, dann gilt

TIMTGO= FINVAL-8 ■ TCLOCK-TABTP -CORR,

wobei CORR die Korrektur für den zuvor erwähnten langen 31. Impuls des Systemtakts ist.

Beim Betrieb des Programms wird der Wert vom TABTP aus einer Nachschlagetabelle erhalten, wie in Tabelle II dargestellt ist Unter Bezugnahme auf Tabelle Ii läßt sich erkennen, daß die TAßTP-Tabelle 11 Erklärungen (entry) in den schnellen Zählwerten enthält, die Gradwerte kennzeichnen, die als ein Gleichwert oder Offset bei der T/JWTGO-Gleichung dienen, um das tatsächliche Zeitintervall zu der Zeit zu kompensieren, innerhalb dessen der Systemtakt vom Rechner ausgelesen wird.

Es wird nun auf F i g. 6 und die Tabelle II Bezug genommen, und es wird darauf hingewiesen, daß die Systemtaktbits ID ISO bis ID\B2, die die 3 signifikantesten Bits darstellen, in 60°-Intervalle dekodiert werden können, die die Nummern 1 bis 6 tragen und in der linken Spalte der Tabelle II, ebenso wie in Fig.6 gezeigt, als KOCTbezeichnet sind. Es wird nun auf die zweite Spalte von links der Tabelle 11 Bezug genommen, und es läßt sich erkennen, daß eine als TABPH bezeichnete Tabelle, die die Zahl der Nulldurchgänge kennzeichnet, in sequentiellen Plätzen, die im Speicher als PHA 1 bis PHA 6 bezeichnet sind, gespeichert ist, wobei jeder der Piäue einer der betreffenden Phasen.

entspricht, wie ebenfalls in Tabelle Il angegeben ist.

Während der Zeit zum Leser» des Systemtaktes benutzt der Rechner die KOCT-ZaM, um den entsprechenden der PHA-Plätze im TABPHzu adressieren, wie in Tabelle Il angezeigt ist. Es läßt sich z. B. erkennen,

2> daß KOCTS der F i g. 6 und in der linken Spalte der Tabelle Il gleich dem Phasennulldurchgang PHA 1 oder ΦΑ ist, daß KOCT4 gleich dem Phasennulldurchgang PHA 2 oder <i>Cist etc.

Der Prozessor enthält einen Thyristorpaarzünd-Zähler, der in einer Spalte der Tabelle Il als PH bezeichnet ist. Der /Ή-Zähler wird jedesmal, wenn während des Programms ein Thyristorpaar gezündet wird, um einen speziellen Wert erhöht oder aktualisiert. Der Zündvorgang findet also in einer speziellen Folge statt. Um einen richtigen TABTP-Wen für die Berechnung von TiMTGO zu erhalten, wird die Adresse, die aus der Differenz zwischen PHA und PH (PHA minus PH)-Werten entwickelt ist. verwendet, um eine Adresse für die TASTP-Tabelle zu entwickeln. Der Thyristorpaar-Zähler PH gibt immer ein spezielles Paar von Thyristoren an, das gezündet werden soll. Wern z. B. der Thyiistorpaar-Zähler PW auf dem Wert 1 steht, wird das Thyristorpaar P HN 2 gezündet, während das Paar Ρ3/Λ/2 gezündet wird, wenn der Zähler auf dem Wert 6 steht etc.

Für jeden der Speicherplätze TABTP sind 6 Adresseneinsprünge (address entries) vorhanden, wobei jede dieser 6 Adressen für einen der 6 Nulldurchgänge in einem vollständigen Zyklus der Eingangsspannung repräsentiv ist. Es sei bemerkt, daß jedes der Thyristorpaare jeweils einmal alle 60° gezündet wird oder 6 Zündungen pro 360° -Zyklus der Eingangssinuskurve besitzt Es sei ferner bemerkt, daß die P/MO-NuIldurchgangszahl nicht immer mit dem PH-Zählerwert korrespondiert Dies ist in der Tatsache begründet, daß jedes gegebene Zellenpaar während einer 360°-Zyklusperiode bei jedem beliebigen 60°-Intervall gezündet werden kann. Es ist diese Differenz zwischen den PHA-Zahlen und den Zahlen des

ω PH-Zählers, die die Ableitung von Adressen für die TASrP-Tabelle gestattet, um aus der Tabelle die richtige Zählerzahl in schnellen Zählwerten zur Einfügung in die Γ/MTGO-Gleichung zu gewinnen.

	5	27	TABPH	—	Ι-ΦΑ	27	SCR	47 476	28	■	TABTP
	4		Φ-NuUdurchgang	-	2-Φϋ		Thyristorpaar-				Tabellen-Inhalt
Tabelle II	6		-	3-ΦΒ		Zähler		PHA-PHTABTP
60°	2	PHA	-	Λ-ΦΑ	PH	FWD/REV	Tabelle addieren		(schnelle Zäiilwerte)
Intervall	3	1-ΦΑ	-	5-ΦΒ	ι	Thyristorpaar,
	1	ι-Φη	-	6-ΦΓ	1	gezündet =
KOCT		i-ΦΒ	-	3		0		- 105 = - 30°
5	Λ-ΦΑ	-	4	Pl INI =	0
4	5-ΦΟ	-	5	PlINi =	0
6	6-ΦΒ	-	6	PlINi =	0
2	-	2	PlINl =	0
3	-	3	PiINl =	0
1	_	4	Ρ3/Λ7 =	-1		-362 = -90°
	-	5	PlINi	-1
	-	6	PlINi	-i
	-	1	PlINl	-1
	-	3	PiINl	-1
	-	4	PiINl		-619 = -180°
	—	5	PlINl
	-	6	PlINi
	-	1	PlINl
	-	2	PiINl
	—	4	PiINl
	-	5	PlINl		667 = +180°
	6	PlINi
	1	PlINl
	2	PiINl
	3	PiINl
	5	PlINl
	6	PlINi	-2	410 = +90°
	1	PlINi	-2
	2	PiINl	-2
	3	PiINl	-2
	4	PlINl	4
	6	PlINi	4
	1	PlINi	-3	153 =+30°
	2	PlINl	-3
3	PiINl =	-3
4	PlINl =	Ul·
5	PlMG =	3
PlINi =	3
PlINl =	-4
PiINl =	-4
2
2
2
-5
1
1
I
1
1

Bevor mit einer Beschreibung des Programms zur Steuerung des Gesamtbetriebs des erfindungsgemäßen Regel- und Steuersystems fortgefahren wird, wird nun auf F i g. 13 Bezug genommen, die in einem vereinfachten Balkendiagramm den Gesamtbetrieb des Systems zeigt, um den dem Zündwinkel proportionalen Wert TlMTGO zu erzeugen, um die Thyristorpaare im Gleichrichter 16 der F i g. 1 zu zünden. Um den Betrieb der F i g. 13 zu verstehen, wird es als vorteilhaft

erachtet, zuerst anzunehmen, daß irgendein Thyristorpaar im Gleichrichter gerade gezündet hat Wie schon erläutert erzeugt das /Λ/T-Flipflop 250 der F i g. 9 ein Unterbrechungssignal an den Prozessor, wenn ein Thyristorpaar gezündet wird. Dieses Unterbrechersignal veranlaßt den Prozessor, zu einer Unterbrechungssubroutine zu springen, die das Einlesen des Analog/Digitalwandlers 80 in den Rechner bewirkt Wie gezeigt belädt der Prozessor zu diesem Zeitpunkt den

29 30

Abwärtszähler mit einem Zählwert der proportional zu zung bei der Berechnung der befohlenen Motorklemeiner 20°-Verzögerung ist Die vorliegende Erfindung menspannungfV7? benutzt wird, ist in der Lage, entweder in einem kontinuierlichen oder Bei Beendigung der Subroutine RDTACH verzweigt

nicht kontinuierlichen Strombetrieb zu arbeiten, und der sich das Programm zurück zur Unterbrechungssubrouti-Zweck, daß die 20°-Verzögerung fn den Abwärtszähler 5 ne, wobei diese Subroutine eine Änderungsgeschwin-224 der Fig.9 geladen wird, besteht darin, dem digkeit des Stromsetzwerts SPDESI berechnet Das Prozessor Zeit zu geben, daß er die Betriebsart Programm tritt nun in eine Schleife ein und wartet, bis bestimmen kann, in der der Regler arbeiten soll, und daß der Zündzähler den Wei 10 erreicht wie auf der oberen er die Verstärkungen und Konstanten in richtiger Weise Linie in F i g. 13 gezeigt ist wobei zu diesem Zeitpunkt entweder für den kontinuierlichen oder den diskontinu- io das Thyristorpaar gezündet und wieder ein Unterbreierlichen Betrieb setzen kann. Die Art und Weise, wie chungssignal an den Prozessor gegeben wird und der dies durchgeführt wird, wird weiter unten in Verbindung gerade beschriebene Prozeß wiederholt wird, mit dem Programm beschrieben. Es wird nun auf F i g. 14 Bezug genommen, die ein

Anhand Fig. 13 sei bemerkt daß bei einem Zählwert Flußdiagramm hoher Stufe darstellt, welches den von 14 im Abwärtszähler 224 ein Umwandlungsimpuls 15 Gesamtbetrieb des erfindungsgemäßen Regel- und auif der Leitung 78 an den Analog/Digitalwandler Steuersystems in größeren Einzelheiten als gerade in geschickt wird, um den Wandler zu aktivieren, damit der Verbindung mit F i g. 13 beschrieben zeigt Wandler mit der Analog/Digitalwandlung beginnt Bei Wenn das System zuerst gestartet wird, wie im linken

Beendigung der 20°-Verzögerung, oder wenn der oberen Block der Fig. 14 dargestellt ist liefert das Afciwärtszähler 224 den vorgegebenen Zählwert 0 20 Programm eine PseudoUnterbrechung an das System, erreicht sendet das //vT-Fiipflop 25Ö wieder ein zweites indem eine Zahi i ö in den Abwäriszähier 224 der F i g. 9 Unterbrechungssignal an den Prozessor. Bei Empfang geladen wird. Zu diesem Zeitpunkt werden auch des zweiten Unterbrechungssignals führt die Unterbre- Nullwerte in das Thyristorwählregister 268 der chungssubroutinedes Prozessors nun die Berechnungen Fig. HB geladen. Der Abwärtszähler beginnt dann des Zündwinkels FINVAL durch, um den 77MTGO 25 gegen den Wert 0 zu zählen, und wenn der Wert 0 Wert zu entwickeln. Wie aus Fig. 13 erkennbar ist erreicht ist erzeugt das //vT-Flipflop 250 der Fig.9 ein findet die gesamte Auslesung und Berechnung des Unterbrechungssignal auf der Leitung 210 an den Zündwinkels zwischen der Zündung aufeinanderfolgen- Prozessor. Der Zweck dafür, daß Nullen in das der Thyristoren statt Da alle 60° des Eingangssinuskur- Thyristorwählregister eingegeben werden, besteht darvenzyklus eine Thyristorzündung erfolgt wird also die :to in, zu verhindern, daß irgendein Thyristorpaar zu diesem gesamte Berechnung für den Zündwinkel zur Zündung Zeitpunkt gezündet wird.

des nächsten Thyristorpaars in einem öOMntervali Der Prozessor tritt nun bei Empfang des Unterbre-

vorgenommen. Die 20°-Verzögerung, die ausgewählt chungssignals in die Unterbrechungssubroutine ein. Das wurde, stellt den Maximalwert dar, die Zeit für die Programm tritt in einen ersten Lesentscheidungsblock Berechnungen des Reglers gibt (d. h. Zeit um den 35 ein, der bestimmt ob dies die erste oder zweite Zündwinkel zu berechnen), und um einen positiven Stromlesung vom Analog/Digital wandler 80 der F ig. 3 TlMTCO-Wert zu erzeugen, wenn die Phasenvoreilrate ist. Unter der Annahme, daß es sich um die erste maximal ist Stromlesung handelt geht das Programm durch einen

Der zweite vom Prozessor gelesene Strom wird zu Ja-Zweig in einen Block in dem der erste Strom vom den Berechnungen der Reglerantwort benutzt Vorteilig 40 Analog/Digitalwandler gelesen wird. Das Programm bei der Ausführung der Berechnungen auf diese Weise bestimmt ferner in diesem Block, ob sich das System im ist: kontinuierlichen oder diskontinuierlichen Strombetrieb

befindet, wobei es die Werte des ersten Stroms mit einer

1. Die Regelzeitverzögerung, wie vom Gesamtregler Konstanten vergleicht, die proportional zu einem gesehen, wird auf ein Minimum gebracht wodurch 45 vorgegebenen Strom ist Das Programm läuft dann die Eigenschaften des Reglers maximiert werden. weiter und setzt den zuvor erwähnten Zündwinkel für

2. Die zweite Stromlesung besitzt immer einen eine 20°-Verzögerung. Das Programm läuft weiterund gewissen endlichen Wert bei allen praktischen liest die Systemtaktbits IDiBO bis IDiB7 auf den Betriebspegeln des Reglers, so daß der Regler Leitungen 90 der F i g. 5 aus und berechnet den Wert während der diskontinuierlichen Strombetriebsart 50 von NEWTlM. Nach Abschluß der Berechnung von arbeiten kann. Dies ergibt sich aufgrund der NEWTIM läuft das Programm weiter und berechnet Tatsache, daß die zweite Stromlesung 20° nach der TIMTCO, wobei diese Größe zu diesem Zeitpunkt eine ersten Stromlesung vorgenommen wird. 20°-Verzögerung einschließt Das Programm tritt dann

3. Wie noch erläutert wird, wird ein einziger in eine Schleife ein und fährt fort den Systemtakt zu Abwärtszähler, wie der Abwärtszähler 224 der 55 lesen, bis NEWTlM gleich den 5 am wenigsten Fig.9 benötigt da der Zählvorgang immer erst signifikanten Bits des durch den Wert 32 teilenden gestartet wird, nachdem das vorausgegangene Zählers 170 der Fig.5 ist die als IDiBZ bis IDiB7 Thyristorpaar gezündet ist bezeichnet sind. Wenn diese beiden Werte gleich sind,

lädt der Prozessor den Wert TIMTCO, der proportional

Es wird weiter auf F i g. 13 Bezug genommen, wenn eo zum Zündwinkel ist, in den Abwärtszähler und fährt fort, die Berechnungen abgeschlossen sind, lädt der Prozes- ein Kennzeichen (flag) für die zweite Lesung zu setzen, sor den TIMTGO-Wert in den Abwärtszähler 224 der Das Programm fährt dann fort zu prüfen, ob eine

F i g. 9, und zu diesem Zeitpunkt beginnt dieser Zähler neue Tachometerlesung im Tachoimpulszählerregister gegen den Wert 0 zu zählen. Das Programm verzweigt vorhanden ist Wenn ein neuer Lesewert vorhanden ist, sich dann unmittelbar zu einer READ 7>tCH-Zählersub- 65 wird er ausgelesen und den Tachometerlesewerten routine RDTACH, bei der der Tachoimpulszähler 88 hinzugefügt, die schon im Speicher (CACTI) akkumuvom Prozessor gelesen wird und ein Wert einer liert sind. Das Programm überprüft dann, ob drei Gegen-EMK für Vorwärtsspeisung (CEMF) zur Benut- aufeinanderfolgende Ablesungen oder Lesewerte akku-

IO

muliert sind. Ist dies nicht der Fall, verzweigt sich das Programm nicht und läuft zurück in das Hauptprogramm, bis ein weiteres Unterbrechungssignal vom Prozessor erhalten wird (d. h. wenn TlMTGO gleich 0 ist). Zu diesem Zeitpunkt erfolgt ein neuer Eintritt in den ersten Leseentscheidungsblock, und bei diesem Eintritt tritt das Programm, da das flag-Kennzeichen für die zweite Lesung gesetzt ist durch den Nein-Zweig des letzten Entscheidungsblocks aus und tritt in einen Block ein, in dem der Prozessor den zweiten Strom aus dem Analog/Digitalv/andler ausliest

Nachdem der zweite Strom gelesen ist, führt das Programm nun Reglerberechnungen aus, um die Größen FINVAL und TIMTGO zu berechnen. Beim Abschluß dieser Berechnungen schreibt der Prozessor dann die Thyristorpaaradresse in das Thyristorwählregister 268 der Fig. ItB. Zu diesem Zeitpunkt tritt der Prozessor wieder in eine Schleife ein, um mit dem Lesen des Systemtakts fortzufahren, bis die Werte von NEWTIM und /Dlß3 bis ID Iß7 gleich sind. Wenn diese Werte gleich sind, wird dem Prozessor mitgeteilt wenn TIMTGO in den Abwärtszähler geladen werden soll, was zu dieser Zeit erfolgt Der Prozessor fährt dann fort, die Thyristorpaaradresse im zuvor erwähnten PW-Zähler zu aktualisieren und setzt dann ein flag-Kennzeichen für die erste Stromlesung, so daß beim nächsten Durchgang durch das Programm eine erste Auslesung vorgenommen wird. Das Programm kehrt dann zurück und liest erneut den Tachometer ab, um festzustellen, ob ein Lesewert verfügbar ist und es prüft dann, ob drei aufeinanderfolgende Tachometerlesewerte akkumuliert sind. Wenn 3 Lesewerte noch nicht akkumuliert sind und ein Geschwindigkeitsregler Anfrage-flag-Kennzeichen (SPDFLG) nicht gesetzt ist, läuft das Programm durch die gerade beschriebene Schleife weiter und läuft zurück durch den ersten Leseentscheidungsblock, aus dem Ja-Zweig heraus und fährt mit den Stromreglerberechnungen fort, wie dies beim zweiten Auslesen gerade beschrieben wurde. Wenn nach der zuvor erwähnten Prüfung bezüglich -to eines neuen Tachometerlesewerts drei aufeinanderfolgende Lesewerte verfügbar sind, werden neue Werte für die Motorgeschwindigkeit (CACT), stetig gemachte Motorbeschleunigung (TACSMD) und Gegenelektromotorische Kraft (CEMF) berechnet. Der Geschwindigkeitsregler (SPDFLG) wird auf Null gesetzt, um zu bewirken, daß eine Geschwindigkeitsreglerberechnung durchgeführt wird. Bei Abschluß dieser Berechnungen wird ein flag-Kennzeichen für eine zweite Stromlesung gesetzt, wodurch angezeigt wird, daß die erste Lesung gerade gemacht wurde, und das Programm zweigt zum Hauptprogramm zurück, wobei ein Unterbrechungssignal vom //VT-Zündlogik-Flipflop 250 der Fig.9 abgegeben wird, wie zuvor beschrieben wurde. Wenn jedoch kein flag-Kennzeichen für die zweite Auslesung gesetzt wird, wird ein Ja-Zweig zu einem Block genommen, um die Zeit zur Durchführung der Geschwindigkeitsreglerberechnung zu prüfen, die Größe SPDFLG wird um 1 erhöht und dann bezüglich des Werts 2 geprüft. Wenn dieser Test durchgeht, wird mit der GeschwhTdigkeitsreglerberechnung begonnen. Wenn nicht, wird, wie schon zuvor, wieder in das Hauptprogramm eingetreten. Diese Prozedur stellt sicher, daß Regler- und Verstetigungsberechnungen zwischen dem Zünden der Thyristoren nicht im gleichen Intervall durchgeführt werden. Dies wurde getan, um eine Überlastung des Rechners zu verhindern. Bei Abschluß der Geschwindigkeitsreglerberechnungen läuft das Programm bei schwebendem Empfang des Unterbrechungssignals vom Zündzähler zurück in das Hauptprogramm.

Auf dem breiten Hintergrund der Beschreibung des Systembetriebs in Verbindung mit den Fig. 13 und 14 wird nun auf die F i g. 15 bis 24 Bezug genommen, die in Form detaillierter Flußdiagramme die Ausführung des Stromreglerprogramms zur Steuerung und Regelung des erfindungsgemäßen Regler- und Steuersystems zeigen. Es wird zuerst auf F i g. 15 Bezug genommen, die ein Flußdiagramm darstellt, welches das erfindungsgemäße Hauptprogramm wiedergibt Nicht enthalten in F ϊ g. 15 ist eine Standardauslöseroutine, die normalerweise jedes I rogramm durchläuft, um alle verschiedenen Register und Speicherplätze im Speicher für einen Programmlauf vorzubereiten. Da diese Art der Auslösung bekannt ist ist sie in Fig. 15 nicht dargestellt vielmehr wird angenommen, daß das Programm an einer Einsprungstelle beginnt die ߣG//Vbezeichnet ist Wenn das System zuerst startet, wobei der Start an der Einsprangstelle BEGIN erfolgt, liest der Prozessor zuerst die Einrichtung 3 den Tachoimpulszähfcr 88, wie in den Fig.4 und 7 dargestellt ist Die durch den Rechner gelesenen Bits sind die Bits IDiBO bis ID3B7 auf den Leitungen 22. Diese B:ü werden durch den 8-Bit-Multiplexer 128 der Fig.4 in Abhängigkeit von einer Leseadresse, die durch die Bits IR5 bis IR7 bezeichnet ist, und einen /?£4D P-Impuls auf der Auslöseleitung ausgelesen, die zum Multiplexer 128 führt

Der Prozessor prüft dann in einem Entscheidungsblock TACHCOUNT=O, um zu bestimmen, ob der Motor sich dreht. Sofern der Tachozähler (tach count)-Lesewert (ID 3B 0—ID 3ß 7) nicht 0 ist zeigt der Prozessor an, daß CEMF nicht 0 ist und der Motor sich dreht, und das Programm nimmt eine Nein-Verzweigung von diesem Entscheidungsblock und läuft in der Schleife zurück zu BEGIN, bis CEMF oder TACH COUNT 0 ist Wenn TACH COUNT 0 ist, tritt das Programm durch eine Ja-Verzweigung in den nächsten Aktionsblock, in welchem der Prozessor die Einrichtung 0 (18' df Fig.4) liest IDABQ ist das zu diesem Zeitpunkt vom Prozessor gelesene Bit, um im Ein/Aus-Schalter zu lesen und um festzustellen, ob der Motor eingeschaltet wurde. Zusätzlich sendet der Prozessor einen »Leseeinrichtung O«-Befehl an die Prozessor/Systemschnittstelle, wobei das KDVOSignal auf der Leitung 130 zum //VT-Flipflop 250 erzeugt wird, wodurch dieses Flipflop zurückgese'zt wird. Das /yVT-Elipflop 250 befindet sich nun in einem Zustand, in dem es ein Unterbrechungssignal zur richtigen Zeit während des Betriebs des Systems erzeugt

Das Programm läuft nun in einen Entscheidungsblock ON/OFF SCHALTER EIN. Wenn, in diesem Entscheidungsblock, der O/V/OFF-Schalter, der gerade von der Einrichtung 0 gelesen wurde, nicht im eingeschalteten Zustand liegt, nimmt das Programm eine Nein-Verzweigung zurück zum Beginn des Programms und läuft im Programm so lange um, bis der O/V/OFF-Schalter eingeschaltet ist Es wird nun angenommen, daß der O/V/OFF-Schalter eingeschaltet sei, wobei dann das Programm durch eine Ja-Verzweigung austritt und in einen Aktionsblock eintritt, in dem der Prozessor einen »Schreibe Einrichtung !«-Befehl zusammen mit Datenbits WDßO— WDB7 zur Prozessor/Systemschnittstelle der Fig.4 überträgt.um die Erzeugung des WDVl-Signals auf der Leitung 212 zu veranlassen, das zur Zündlogik der F i g. 9 gesendet werden soll, und um den

Zählwert 16 in die Schreibdatenverriegelung und in den Abwärtszähler 224 in der zuvor beschriebenen Weise zu laden. Der Zweck, den Zählwert 16 in den Abwärtszählar 224 zu laden, besteht darin, eine Pseudounterbrechung an den Prozessor zu liefern, so daB der Prozessor mit der Ausführung des Hauptprogramms und allen anschließenden Subroutinen beginnen kann, in die ein Eintritt vom Hauptprogramm aus erfolgt

Zu diesem Zeitpunkt beginnt der Abwärtszähler mit der Abwärtszählung, während das Programm umgehend an eine S7>\Är-EinsprungsteIle weiterläuft, vergleiche Fig. 15. Der Prozessor sendet einen »Lies Einrichtung 6«-Befehl zur Prozessor/Systemschnittstelle, um das Ablesen des Drehzahlreferenzänderungsschalters durchzuführen, der durch Bit ID6BO auf den is Leitungen 66 gezeichnet ist, vergleiche Fig.4. Der Zustand des Bits ID 6BO wird nun vom Prozessor abgefragt, um festzustellen, ob der Drehzahländerungsschalter sich im Ein-Zustand befindet Der Drehzahiänderungsschalter et als ein vom Benutzer gesteuerter Schalter auf einer Konsole ausgebildet, der nicht dargestellt ist, und bildet einen Teil der Drehzahlreferenzschalter 18 (Eingangseinrichtungen 6 und 7). die von einem Benutzer betätigt werden, wenn der Benutzer wünscht die Drehzahlreferenzeingabe an den Datenprozessor zu ändern, um die Drehzahl des Motors zu ändern. Solange dieser Schalter im Ein-Zustand liegt, fährt das Programm fort und tritt durch den Ja-Zweig des Entscheidungsblocks CHANGE SPEED SW ON aus und kehrt im Programm zurück zum S7/4/?T-Punkt.

Es werde nun umgenommen, daß der Drehzahländerungsschalter nicht im Ein-Zustand liegt, wobei dann das Programm durch eine Nein-Verzweigung in einen Aktionsblock eintritt, in dem der Prozessor Befehle zur Prozessor/Systemschnittstelle sendet, um die Einrichtungen 6 und 7 über Leitungen 66 in den Prozessor einzulesen. In diesem Augenblick werden die zuvor erwähnten Drehzahlreferenzschalter, die einen Drehzahlsollwert des Motors in Umdrehungen pro Minute kennzeichnen (Bits ID6B3 bis ID6B7 und IDTBO bis ID TB T) in einem Speicherplatz im Prozessorprogramm 62 gespeichert, der als CHA LF bezeichnet ist und den Speicherplatz für den Drehzahlsollwert darstellt.

Das Programm fährt nun fort, das Vorzeichen des Platzes CHALFgemäß der Einstellung des FWD/REV-Schalters zu setzen, wobei zuerst ein »Leseeinrichtung O«-Signal zur Sy3temschnitistelle gesendet wird und Bit ID OB5 aus der Einrichtung 0 ausgelesen wird. Wenn ID OB 5 angibt, daß der Motor in Vorwärtsrichtung laufen soll, wird der Platz CHALFnicht verändert, wenn so jedoch ID OB 5 angibt, daß die Richtung des Motors in Rückwärtsrichtung laufen soll, dann wird das binäre Komplement (2's-Komplement) von CHALF genommen und folglich für CfMLFsubstituiert.

Das Programm fährt nun fort, festzustellen, ob der a ON/OFF-Schalter sich in der OFF-Stellung befindet. Wenn der Motor in der OFF-Stellung liegt, tritt das Programm durch eine Ja-Verzweigung aus und geht zurück zu BEGIN, wodurch die gerade beschriebenen Operationen wiederholt werden. Wird jedoch angenommen, daß der O/V.'OFF-Schalter nicht in der OFF-Stellung liegt, tritt das Programm aus dem letzten Entscheidungsblock durch eine Nein-Verzweigung aus und kehrt zur START-Einsprungstelle zurück, wie in Fig. 15 dargestellt ist. Das Programm setzt nun den &5 Durchlauf durch die Schleife vom STA/?7"-Punkt nach unten bis zum ON/OFF-SCHALTER AUS(OFF)-EnI-scheidungsblock fort, bis ein Unterbrechungssigna!

durch den Datenprozessor vom /ATT-Flipflop 250 in der Zündlogik 9 erhalten wird.

Wie schon in Verbindung mit dem Zündbetrieb der Logik beschrieben wurde, wird das /NT-Flipflop 250 gesetzt um ein /NT-Signal auf der Leitung 210 zum Prozessor zu schicken, wenn der Abwärtszähler einen Zählwert 0 erreicht Es ist wichtig, darauf hinzuweisen, daß das Unterbrechungssignal von der Zündlogik zu jeder Zeit während der Ausführung dieser letztgenannten Schleife (d. h. zwischen der ST/VÄT-Einsprungstelle und dem ON/OFF-SCHALTER /ti/S-Entscheidungsblock) auftreten kann. Wenn die Unterbrechung auftritt springt der Prozessor vom Hauptprogramm der F i g. 15 in eine Startstelle INTFTder Fig. 16, den Beginn des Unterbrechungsprogramms. Wie noch ersichtlich wird, kehrt bei Beendigung des Unterbrechungsprogramms, wenn alle Berechnungen abgeschlossen sind, zurück zum Hauptprogramm der Fig. 15, zu demjenigen Punkt, an dem die Unterbrechung auftrat

Es werde nun angenommen, daß der Prozessor das Unterbrechungssignal auf der Leitung 210 erzeugt hat wodurch das Programm in die Stelle STARTINTPTdtv F i g. 16 eintritt. Die erste Operation durch den Prozessor besteht darin, die Stromwerte der verschiedenen Prozessorregister, insbesondere des zuvor in Verbindung mit Fig.2 beschriebenen Zwischenspeichers, zu speichern. -Dies stellt eine Standardprozedur bei allen Betriebsprogrammen dar. wenn von einer Subroutine oder Programm zu einer anderen gesprungen wird, so daß diese Werte später wieder gespeichert werden können, wenn eine Rückkehr zum Programm erfolgt, von dem der Sprung aus gemacht wurde.

Dann fährt der Prozessor fort, einen »Lies Einrichtung O«-Befehl zur Prozessorschnittstelle der F i g. 4 zu senden, um das Bit IDOBO des OJV/OFF-Schalters auszulesen und gleichzeitig das Unterbrechungs-Flipflop zurückzusetzen oder zu löschen, wobei das KDVO-Signal vom Dekoder 126 der Fig.4 zur Zündlogik in der zuvor beschrieben^ Weise gesendet wird. Der O/V/OFF-Schalter wird nun geprüft, um festzustellen, ob er im AUS- oder OFF-Zustand ist. Sofern der Schalter im OFF-Zustand liegt, wodurch angezeigt wird, daß Leistung vom Motor abgenommen werden soll, tritt das Programm durch einen Ja-Zweig aus, und die zuvor gespeicherten Register werden nun wieder auf ihre ursprünglichen Werte zurückgespeichert, und das Programm kehrt zur Fig. 15 zurück, in der die Operationen ablaufen, wie schon beschrieben wurde. Es werde jedoch angenommen, daß der O/V/OFF-Schalter nicht im OFF (Ai/S>Zustand liegt wobei dann das Programm durch eine NEIN-Verzweigung in einen ersten CURRENT READING-Entschexdungsblock (CURFLG=O) eintritt. Im letztgenannten Entscheidungsblock wird ein Test ausgeführt, um festzustellen, ob dies der erste Stromlesewert ist. Der Test wird hier mit variablem Kennzeichen (variable flag) im Speicher vorgenommen, das CURFLG für das erste Stromlesewert-Kennzeichen bezeichnet wird. Wenn CURFLG gleich 0 ist, so zeigt dies an, daß dies der erste Stromlesewert ist, wenn CURFLG eine binäre 1 ist, so zeigt dies an, daß es der zweite Stromlesewert ist.

Unter der Annahme, daß zur Zeit CURFLG gleich 0 ist, tritt das Programm durch eine Ja-Verzweigung aus und tritt in einen Aktionsblock ein, in welchem der Prozessor einen »Lies Einrichtung 5< <-Befehl zur Prozessor/Systemschnittstelle sendet, der anweist, daß der Analog/Digitalwandler 80 die Bits ID 5BO bis

IDTBl durch den 8-Bit-Multiplexer in den Prozessor auf den Eingabedatenleitungen IDO bis ID 7 einliest. Der durch die Bits ID5B0—IDSB7 spezifizierte Wert wird in einem CRNT bezeichneten Platz im Speicher gespeichert, wobei dieser Platz ein Speicherplatz für den gemessenen Motorstrom ist. Das Programm läuft dann zu einem Entscheidungsblock weiter, in dem ein im Speicher gespeicherter konstanter Wert CURTOL mit dem Absolutwert von CRiVTverglichen wird. Der Wert von CURTOL ist "einem Wert von 1 bis 2 Prozent des Motornennstroms proportional und wird benutzt, um eine Prüfung bezüglich des diskontinuierlichen Strombetriebs vorzunehmen. Sofern CURTOL kleiner als CRNT ist, tritt das Programm durch eine Ja-Verzweigung aus und geht in den diskontinuierlichen Betrieb, während dann, wenn CURTOL größer ab CRNTist, der kontinuierliche Betrieb vorliegt, und das Programm durch die Nein-Verzweigung austritt.

Es wird zuerst angenommen, daß der Motor im diskontinuierlichen Betrieb arbeitet Wenn also durch den Ja-Zweig ausgetreten wird, setzt der Prozessor ein Betriebsart-Kennzeichen MODFLG im Speicher auf einen Wert 1, wodurch angezeigt wird, daß das System nun im diskontinuierlichen Strombetrieb arbeitet. Im Speicher sind vier Konstanten gespeichert, die GX und GI bezeichnet sind. Es sind zwei Konstanten Gl und zwei Konstanten G 2 vorhanden, wobei ein Paar verwendet wird, wenn das System im diskontinuierlichen Betrieb arbeitet, und das andere Paar der Größen Gi und GI verwendet wird, wenn das System im kontinuierlichen Betrieb arbeitet. Diese Konstanten, die für kontinuierlichen und diskontinuierlichen Strombetrieb benutzt werden, sind Verstärkungskonstanten, die gewählt sind, um die von der Motorantriebsschleife geforderte Gesamtverstärkung zu schaffen, wenn der Motor in dem einen oder dem anderen Betrieb arbeitet So wählt z. B. im diskontinuierlichen Betrieb das Programm die richtigen G\ und GI aus, die Verstärkungen von 32 bzw. 0 besitzen. Im letzteren Aktionsbl jck werden auch negative und positive obere und untere Grenzwerte (VRLIMN und VRLIMP) vom Speicher ausgelesen und in die Unterbrechungssubroutine gebracht, um beim Aufbau von oberen und unteren Grenzwerten dür die Motorspannung verwendet zu werden, die durch den Stromregler berechnet werden. «5

Bei Abschluß dieser letzten Operationen tritt das Programm in die Anschlußstelle B der Fig. 17 ein. Unter Bezugnahme auf Fig. 17 sei bemerkt, daß die Anschlußstelle A von der Fig. 16 ebenfalls in die Fig. 17 läuft. Wie schon beschrieben, erfolgt ein Einsprung an der Anschlußstelle A in die F i g. 17, sofern das System im kontinuierlichen Betrieb arbeitet. Beim Einsprung in die Anschlußstelle A sind die im ersten Aktionsblock stattfindenden Operationen dieselben wie die im letzten Aktionsblock der Fi g. 16 beschriebenen Aktionen, mit der Ausnahme, daß MODFLG für den kontinuierlichen Betrieb gleich 0 gesetzt ist. Das Programm wählt auch die richtigen G I und G 2 für den kontinuierlichen Strombetrieb (ein Beispiel für diese Verstärkungswerte ist G1 = 15 und G 2 = 11).

Beim Einsprung in die Anschlußstelle B der Fig. 17 setzt der Prozessor den Zündwinkel derart, daß eine Unterbrechung von 20° nach dem Zünden des letzten Thyristorpaars bewirkt wird. Dies wird dadurch verwirklicht, daß der Zündv/inkel FINVAL im Speicher gleich FfNVAL minus einer Zahl gesetzt wird, die proportional zu 40" ist. Wenn 40° von der Größe FINVAL subtrahiert werden, wird eine Unterbrechung zur richtigen Zeit für den zweiten Stromlesewert bewirkt Sofern TIMTGO unter Benutzung des alten Werts von FINVAL berechnet wäre, würde das Thyristorpaar 60° später gezündet werden. Durch Subtraktion von 40° vom Wert FINVAL wird der Abwärtszählerwert derart gesetzt, daß er eine Unterbrechung 20° nach der Zündung des letzten Thyristorpaars erzeugt Das Programm läuft nun ein einen Aktionsblock weiter, in welchem ein Speicherplatz DESI, der den gewünschten Stromsollwert kennzeichnet, gleich sich selbst plus einem berechneten Wert SPDESI gesetzt wird, der eine gewünschte Änderungsgeschwindigkeit des Stromsollwerts angibt

Das Programm läuft nun in eine Anschlußstelle fder Fig.20 und tritt in einen Aktionsblock ein, in dem der Prozessor nun einen »Lies Einrichtung 1 «-Befehl zur Prozessorschnittstelle schickt, um die Systemtaktbits IDiBO- IDiB 7 auf den Leitungen 190 zu lesen, wie in F i g. 4 und 5 dargestellt ist Im nächsten Aktionsblock wird das, 60°-Intervall, das durch die Bits IDXBO bis ID XB7 gekennzeichnet ist, im Plftv. KOCTgespeichert (vergleiche Tabelle 2), und die Ze-·, innerhalb des Intervalls, durch die Bits ID XB 3 bis ID XB 7 gekennzeichnet, wird in einem als TCLOCK bezeichneten Speicherplatz gespeichert.

Df- Prozessor fährt nun fort, den Wert von NEWTIM zu berechnen und setzt diesen Speicherplatz im Speicher gleich TCLOCK plus 2, was die Verzögerungszeit darstellt die zuvor zur Berechnung bei der Ableitung der T/AfTGO-Gleichung beschrieben wurde. Zu diesem Zeitpunkt wird ferner die lange Taktzählkorrektur CORR gleich 0 gesetzt Das Programm tritt nun in einen NEWTIM> 30 Entscheidungsblock ein. Sofern NEWTIM größer als 30 ist, tritt das Programm durch eine Ja-Verzweigung aus und setzt das CORR-Bh auf den Wert 1. Das Programm läuft dann in einen weiteren Entscheidungsblock NEWTIM> 31. Wenn NEWTIM32 oder größer ist, tritt das Programm durch eine Ja-Verzweigung in einen Aktionsblock oben iy> rechten Teil der F i g. 20 ein, in welchem NEWTIM entweder auf den Wert 0 oder 1 gesetzt wird, indem NEWTIM = NEWTIM-32 gesetzt wird. Sofern NEWTIM den Wert 32 Desitzt, wird diese Größe auf den Wert Null gesetzt, während NEWTlM auf den Wert 1 gesetzt wird, wenn diese Größe gleich 33 (d.h. TCLOC/C=31 +2=33) ist.

Es wird nun wiederum auf die Entscheidungsblöcke NEWTIM>30 und yV£W77Af>31 der Fig.20 Bezug genommen. Wenn eine dieser Entscheidungen negativ ist, tritt das Programm durch eine Nein-Verzweigung des betreffendem Entscheidungsblocks aus und tritt in einen Aktionsblock ein, in welchem die Nulldurchgangszahl PHA im SpeiciTer benutzt wird, um TIMTGO zu berechnen, wobei der Wert von KOCT als eine Adresse zur m-Tabelle (TABPH) verwendet wird., in dem PHA gleich TABPH gesetzt wird (vergleiche Tabelle 2). Der Prozessor fährt nun fort, TlMTGO dadurch zu berechnen, daß TlMTGO gleich FlNVAL (dem Zündwinkel), minus TABTP (die Offset-Korrektur der Tabelle 2, adressiert durch die Differenz zwischen PHA und PH) minus 8 χ TCLOCK (das gerade gelesene Zeitintervall) minus dem Wert von CORR gesetzt wird. CORR ist zu dieser Zeit entweder 0 oder 1, je nachdem, ob NEWTlM größer oder kleiner 31 war. Der Prozessor tritt dann in ehen Entscheidungsblock CURFLG=O ein, in dem wiederum ein Test durchgeführt wird, um festzustellen, ob dies der erste Stromlesewert ist. Sofern CURFLG nicht gleich 0 ist, was anzeigt, daß es der

zweite Stromlesewert ist, dann erfolgt ein Einsprung in Fig.21 an der Anschlußstelle F, wobei in einen Aktionsblock eingetreten wird, in welchem der Prozessor die Thyristorpaar- und Brückenadresse an die Einrichtung 3, das Thyristorwähl- und Antriebsrichtungsregister 268 der Fig. HB, schreibt, in dem ein WD V3-Befehi über die Leitungen 270 ausgesendet wird und die Thyristorpaar- und Brückenadresse über die Leitungen 266 als Schreibdatenbits WDBO bis WDB 7 vom Treiber 138 der Prozessor/Systemschnittstelle 4 to gesendet wird. Die Thyristorpaar- und Brückenadressen kommen von einer als OCTF bezeichneten Tabelle im Speicher, die 12 separate Adresseneinsprungstellen, 6 für die Vorwärtsthyristorbrücke und 6 für die Rückwärtsthyristorbrücke, enthält. Die Plätze in der Tabelle OCTF werden durch den Inhalt des PW-Zählers adressiert, der das zu zündende Thyristorpaar und das Richtungskennzeichen DIRFLC spezifiziert, welches ein flag-Kennzeichen im Speicher ist, das angibt, ob die Vorwärts- oder die Rückwärtsbrücke zu zünden ist.

Es sei daran erinnert, daß die Zündung der Thyristoren tatsächlich nach de^r Durchführung der Berechnung von TlMTCO (d. h. im Anschluß an das Lesen des zweiten Stroms) stattfindet, es ist daher notwendig, die Thyristorpaar- und Brückenadresse zu ändern, um die richtigen Thyristoren zu zünden. Handelt es sich dagegen um einen ersten Stromlesewert, so ist es nicht wünschenswert, die Thyristorpaar- und Brückenadresse zu ändern, da zu diesem Zeitpunkt kein Zünden erfolgt. Handelt es sich also nicht um den ersten Stromlesewert, so erfolgt ein Einspruch in Fig.21 am Punkt C aus F i g. 20, und die Aktualisierung der Thyristorpaar- und Brückenadresse wird umgangen.

Das Programm läuft nun in einen Entscheidungsblock T!MTGO<\6. Wenn TIMTGO kleiner als 16 ist, tritt das Programm durch eine Ja-Verzweigung aus und in einen Aktionsblock ein, in weichen der Prozessor die Zahl 16 zur Einrichtung 1, den Abwärtszähler, schreibt, in dem ein WDVl-Signal von der Prozessor/Systemschnittstelle zusammen mit der Zahl 16 auf den Schreibdaten-Sammelleitungen WDBO bis WDB 7 erzeugt wird, wie zuvor erläutert wurde. Der Grund für den Test TIMTGO< 16 besteht darin, daß ein minimaler Grenzwert für den Wert von TIMTGO gesetzt ist, um sicher zu stellen, daß ständig mindestens 4° Verzögerung vor der Erzeugung eines Unterbrechungssignals an den Datenprozessor vorhanden ist, so daß ein Umwandlungsbefehl zum Analog/Digitalwandler 80 gesendet wird, um die Durchführung einer neuen Umwandlung zu veranlassen.

Sofern in Fig.21 TlMTGO nicht kleiner als 16 ist, zweigt das Programm durch eine Nein-Verzweigung ab und tritt in einen Aktionsblock READ DEVICE 1 ein, in welchem der Prozessor wieder die Systemtaktbits IDiBO bis ID\B7 liest. Das Programm tritt dann über einen Entscheidungsblock ID XB 3— ID XB 7 = NEWTlM in eine Schleife ein, die durch eine Nein-Verzweigung zurück zum Aktionsblock READ- DEVICE X führt, und das Programm läuft so lange in dieser Schleife um, bis der Systemtakt gleich NEWTIM ist. Wenn diese beiden Werte gleich sind, ist es Zeit, den Abwärtszähler zu beladen, und das Programm nimmt eine Ja-Verzweigung und tritt in einen Aktionsblock ein, in dem der Prozessor nun TIMTGO in den Abwärtszähler 224 der F i g. 9 schreibt

Wie schon beschrieben, startet der Abwärtszähler, um TIMTGO abwärts gegen 0 zu zählen, wenn das nächste Taktsignal von 88 Mikrosekunden Dauer (vergleiche F i g. 9 und 10) auftritt, das dem Laden des Abwärtszählers folgt. Wenn der Abwärtszähler den Wert 0 erreicht, erzeugt der Prozessor wieder ein Unterbrechungssignal auf der Leitung 210 der F i g. 9 und erzeugt auf diese Weise eine weitere Unterbrechung für den Prozessor, wie schon beschrieben wurde. Unmittelbar nach der Übertragung der Größe TIMTGO in den Abwärtszähler geht der Prozessor von der Anschlußstelle H in Fig. 21 zur Anschlußstelle H in Fig. 22 und tritt in einen Entscheidungsblock CLWFLG=O ein.

In diesem Entscheidungsblock wird dann ein Test durchgeführt, um festzustellen, ob dies der erste Stromlesewert ist. Sofern es der erste Lesewert ist, tritt der Prozessor durch eine Nein-Verzweigung aus und in einen Aktionsblock ein, in dem der Platz CURFLG. das Stromlesekennzeichen gleich dem Wert 1 gesetzt ist, um anzugeben, daß der zweite Lesewert im nächsten Durchgang durch das Programm an der Reihe ist. Handelt es sich um den ersten Lesev/ert, so tritt da« Programm aus dem Entscheidungsblock CURFLG = O durch eine Ja-Verzweigung aus und tritt in einen Aktionsblock ein, in dem der Reihenfolgezähler oder Sequenzzähler PH gleich PH+ 1 gesetzt wird, wodurch die Thyristorpaaradresse erhöht wird, so daß das richtige Thyristorpaar bei der nächsten Berechnung von TIMTGO gezür.c'.et wird.

Der Prozessor tritt nun in einen Entscheidungsblock PH>6 sin. Sofern PH größer als 6 ist, tritt das Programm durch eine Ja-Verzweigung aus und in einen Aktionsblock ein, in dem PH nun in Vorbereitung der Zündung des Thyvistorzellenpaars, welches der PH-Adresse 1 entspricht, gleich dem Wert 1 gesetzt wird. Sofern andererseits PH nicht größer als 6 ist, wird PH nicht verändert, und das Programm tritt durch eine Nein-Verzweigung aus und in einen Aktionsblock ein, in dem der Platz CURFLG gleich 0 gesetzt wird, zur Vorbereitung auf den ersten Stromlesewert beim nächsten Durchgang durch das Programm. Die Unterbrechungssubroutine ruft nun eine Subroutine, die /?DX4CWbezeichnet ist. vergleiche F i g. 24.

Es wird nun auf F i g. 24 Bezug genommen, in der der Prozessor in eine Einsprungstelle STARTRDTACHzur /?E4Z>Tachometerroutine eintritt. In der Subroutine RDTACH liest der Prozessor zuerst die Eingangseinrichtung 1, den Systemtakt, in dem die ersten signifikantesten Bits {IDXB0-IDXB2) dieses Takts gelesen werden. Es sei daran erinnert, daß diese Bits ein 60°-Intervall der Eingangsspannung definieren, wenn die Auslesung durch den Prozessor vorgenommen wird. Der Prozessor tritt nun in einen Entscheidungsblock PHOCT= IDXBO-IDXB2 ein. In diesem Enjcheidungsblock wird ein Test durchgeführt, um festzustellen, ob ein Phasennulldurchgang seit dem letzten Durchlauf durch die Subroutine stattgefunden hat Dies wird durch einen Vergleich der drei signifikantesten Bits des 360°-Systemtakts (IDXBO-ID XB2) mit dem Platz PHOCT verwirklicht, der den Lesewert oder Wert des 60°-Intervalls vom vorausgegangenen_ Durchgang durch die Subroutine enthält Eine Änderung in IDXB0—IDXB2 bedeutet, daß ein Nulldurchgang aufgetreten ist und daß ein neuer Wert in PHOCT gespeichert werden soll, um diesen Speicherplatz für nachfolgende Tests zu aktualisierea Dies wird in einem Aktionsblock durchgeführt in den ein Eintritt von einer Nein-Verzweigung des Entscheidungsblocks PHOCT'ist gleich ID XBO-ID XB2 erfolgt, in dem PHOCTgleich IDXBQ—IDXB2 gesetzt wird. Hat andererseits keine Änderung bei den Nulldurchgängen stattgefunden, dann

tritt das Programm durch eine Ja-Verzweigung aus und kehrt von dem Punkt zu Fig.22 zurück, den es verlassen hatte, um in einen Entscheidungsblock CURFLG" 1 einzutreten.

Es wird nun wieder auf F i g. 24 Bezug genommen, und es wird angenommen, daß eine Änderung in den Nulldi'cchgängen erfolgte, wodurch der Wert von /Dl00— ID Iß2 geändert ist. Als Ergebnis tritt das Programm aus dem Entscheidungsblock PHOCT = ID ISO-ID Iß2 aus, wobei PHOCi in der zuvor angegebenen Weise gesetzt ist, und U'itt in einen Aktionsblock ein, in welchem der Prozessor nun die Einrichtung 3, den Tachoimpulszähler, liest, in dem er die Bits /D3S0— IDZBl und /D0ß4inden Prozessor liest. Unter Bezugnahme auf Fig.7 sei daran erinnert, daß das Bit ID OB 4 als dasjenige Bit identifiziert war, welches die Laufrichtung des Motors angibt. In diesem Aktionsblock wird der Wert des Tachoimpulszählers in den Prozessor gelesen, und das Vorzeichen dieses Werts wird gemäß dem Zustand von ID OB 4 gesetzt. Der Wert des Tachoimpulszählers stellt als solcher entweder eine positive oder negative Zahl dar, die angibt, daß der Motor entweder in Vorwärts- oder in Rückwärtsrichlung läuft. Im vorliegenden System bewirkt die Adressierung der Eingabeeinrichtung 3 durch den 8-Bit-MuUiplexer der Fig.4 auch, daß das Bit IDOB4 durch diesen Multiplexer gelesen und gleichzeitig mit den Bits /D300 bis IDZBl in den Prozessor eingegeben wird.

Ip Fig.24 tritt der Prozessor nun in einen Akiionsblock ein, in dem der Tachometerlesewert der Summe der zuvor abgegriffenen Lesewerte hinzu addiert wird, in dem ID3B0-ID3B7 einem Platz CACTI hinzuaddiert wird, der als Tachozähierakkumulator im Speicher festgelegt ist. Es läßt sich daher erkennen, daß bei jedem Durchgang durch die RDTACri-jübToiitins die Tacholesewerte vom Tachoimpulszähler 88 als eine Summe im Speicherplatz CACTI akkumuliert werden. Der Prozessor schreitet dann in den nächsten Aktionsblock, in dem eine Zahl des *o Lesewertzählers CKNT im Speicher aktualisiert oder um den Wert 1 erhöht wird, wobei CKNT= CKNT+1 gesetzt wird. Der Zweck des Zählers CKNT besteht darin, die Zahl der akkumulierten Lesewerte in CACTl zu verfolgen. Dies wird durch einen Entscheidungsblock «s CKNT= 3 im rechten oberen Teil der F i g. 24 angezeigt, der einen Test durchführt, um festzustellen, ob 3 Lesewerte akkumuliert sind. Sofern CKNT nicht gleich 3 ist, werden die Drehzahlstetigkeitsberechnungen nicht durchgeführt, das Programm tritt daher durch eine so Nein-Verzweigung aus und kehrt zur Unterbrechungssubroutine zurück, die es verlassen hat, um in den Entscheidungsblock CURFLG= 1 der F i g. 22 einzutreten, wie erläutert wurde.

Es wird nun in Fig.24 angenommen, daß drei Lesewerte akkumuliert sind, wobei dann das Programm durch eine Ja-Verzweigung austritt und in einen Entscheidungsblock eintritt, in dem eine nichtverstetigte Motcrdrehzahl berechnet wird. Dies wird dadurch bewirkt, daß der Platz TEMP im Speicher gleich der Summe der über die letzten zwei Durchgänge akkumulierten Tachoimpulse gesetzt wird. Dies ist die mittlere MotordrehzahL Die Summe wird dadurch verwirklicht daß TEMP= CACT gesetzt wird, wobei C4CTenien Speicherplatz darstellt, der die alte Summe der Tachometerdrehzahllesewerte mit dem Speicherplatz CACl Ί speichert welcher die Summe der neuen Tachometerlesewerte enthält In diesem Aktionsblock wird der Speicherplatz CACT auch gleich CACT/ gesetzt, so daß er die Summe der alten Lesewerte reflektiert oder wiedergibt. Ferner wird CACTI gleich dem Wert 0 gesetzt, so daß C4C77zur Akkumulierung der Summe der nächsten Lesewerte in nachfolgenden Durchgängen ausgelöst werden kann. Ferner wird ein Drehzahl-Kennzeichen SPDFLG auf eine binäre 0 gebracht. SPDFLG wird benutzt, wie noch erläutert wird, um dem Prozessor mitzuteilen, ob Drehzahlreglerberechnungen durchgeführt werden sollen oder die Drehzahlreglerberechnungen ausgelassen werden sollen. Wenn SPDFLG gleich Null ist, gibt dieses Kennzeichen dem Programm an, daß die Drehzahlreglerberechn'.igen ausgelassen werden sollen. Das Programm schreitet dann in den nächsten Aktionsblock der F i g. 24, in dem eine stetige Drehzahl berechnet wird. Dies wird dadurch bewirkt, daß ein Speicherplatz TACSMD= Platz TEMP-TACSUM gesetzt wird. Zusätzlich wird in diesem Aktionsblock ein Speicherplatz TACSUM gleich TACSUM+TACSMD gesetzt. Der Platz TACSUM enthält einen Wert, der proportional zu der stetigeren Drehzahl ist, und TACSMD ist die Drehzahlrate, die eine Ableitung von TACSUM ist. Das Programm fährt nun fort, die Gegenelektromotorische Kraft CEMF zu berechnen, die nachfolgend bei der Berechnung der Motorklemmenspannung VT benutzt wird. CEMF wird dadurch berechnet, daß ein Platz CEMF im Speicher gleich KV, multipliziert mit dem Speicherplatz TEMP, gesetzt wird. KV ist eine Konstante, die im Speicher gespeichert ist und einen Wert besitzt, der aus der Formel KV= CEMF(VOLTS). dividiert durch Umdrehungen pro Minute, abgeleitet ist.

Wenn die Drehzahlberechnungen nun angeschlossen sind, kehrt der Prozessor zur Unterbrechungssubroutine in Fig.22 zurück und tritt in den Entscheidungsblock CURFLG= 1 ein. In diesem Entscheidungsblock führt das Programm keine Siföm-Drchzahlreglerberechnungen aus, wenn CURFLG gleich 1 ist, wodurch angezeigt wird, daß dies der zweite Stromlesewert ist. Das Programm nimmt dann eine Ja-Verzweigung, die zi;r Stelle / am oberen Ende der F i g. 22 eintritt, in der die Zwischciiregister wieder hergestellt werden, wie beschrieben wurde, und das Programm zum Hauptprogramm an der Unterbrechungsstelle in Fig. 15 zurückkehrte. Es soll jedoch angenommen werden, daß CURFLG nicht gleich 1 ist, wodurch angezeigt wird, daß dies der erste Stromlesewert ist und der Prozessor tritt dann in eine Anschlußstelle /der F i g. 23 ein, in der das Drehzahl-Kennzeichen SPDFLG gleich SPDFLG+1 gesetzt wird. In einem Entscheidungsblock SPDFLG =1 wird nun ein Test durchgeführt um festzustellen, ob das Drehzahl-Kennzeichen gesetzt ist. Wenn das Drehzahl-Kennzeichen gesetzt ist werden Drehzahlreglerberechnungen durch das Programm durchgeführt welches durch eine Ja-Verzweigung dieses Entscheidungsblocks austritt und in einen Aktionsblock eintritt, um einen Drehzahlfehler zu berechnen.

Der Drehzahlfehler wird dadurch berechnet daß ein Platz ERRACT im Speicher, der gleich dem Speicherplatz zur Speicherung des Drehzahlfehlers ist gleich dem Inhalt des Platzes CHALF, dem Drehzahlsollwert minus dem Inhalt des Platzes CACT, der alten Summe der Drehzahllesewerte oder der Drehzahl vor der Verstetigung, gesetzt wird Beim Westersehreiten durch das Programm, löst der Prozessor nun die Berechnung des Stromsollwerts aus, wobei gesetzt wird:

Speicherplatz ERRACT= -GtxTACSMD.

G 3 χ ERRACT

G 3 und G 4 sind Reglerverstärkungen, die gemäß dem speziellen Antriebsmotor gesetzt sind, um die gewünschte Drenzahlantwort abzugeben. In dieser Ausführungsforni wurden Werte G3 = 1 und G4= 16 verwendet.

Der Prozessor fährt nun fort, den Stromsollwert zu berechnen, wobei ein Wert TDESI= TDESI+ ERRACT gesetzt wird. Das Programm läuft nun weiter in einen Entscheidungsblock TDES1> CURLMP am oberen Ende der F i g. 23. Im vorliegenden Antriebssystem wird ein maximaler Grenzwert für den Motorstrom festgelegt, es wird daher ein Test durchgeführt, um festzustellen, ob der Wert von TDESI, der berechnete Motorstrom, größer oder kleiner als die festgelegten Stromgrenzwerte CURLMP und CURLMN sind. CURLMP ist der positive Stromgrenzweri, und CURLMN ist der negative Grenzwert, wie in einem Entscheidungsblock TDESI>CURLMN der Fig.23 angegeben ist. Sofern TDESI größer als CURLMP ist, tritt das Programm durch eine Ja-Verzweigung aus und tritt in einen Aktionsblock ein, in welchem TDESI gleich dem maximalen Stromgrenzwert CURLMP gesetzt wird. Ist andererseits CURLMP nicht größer als TDESl, so tritt das Programm durch eine Nein-Verzweigung aus und in einen Entscheidungsbicck TDESI < CURLM ein. Sofern dieser Test positiv ist, tritt das Programm durch eine Ja-Verzweigung aus, in der TDESl gleich CURLMN gesetzt wird. Sofern andererseits der Test negativ ist, tritt das Programm durch eine Nein-Verzweigung aus und in einen Aktionsblock ein, in welchem der Stromänderungssollwert nun berechnet wird. Der Stromänderungssollwert wird dadurch berechnet, daß ein Platz im Speicher, der SPDESI bezeichnet ist (Stromsollwcrtänderung) gleich TDESl (dem berechneten Stromsollwert) minus DESI (Stromsollwert) gesetzt wird und die Differenz durch 3 geteilt wird. Der Divisor 3 wird verwendet, um die Durchschnittsbildung des Stromänderungssollwerts über 3 Durchgänge durch das Stromreglerberechnungsprogramm für jede Drehzahlreglerberechnung in Betracht zu ziehen.

Für den Stromänderungssollwert SPDESI wird ebenfalls ein Stromänderungsgrenzwert (current rate limit) festgelegt. Dies wird dadurch bewirkt, daß das Programm nun in einen Entscheidungsblock SPDESI > RA TLMP eintritt, in dem ein Test durchgeführt wird, um festzustellen, ob SPDESl größer als RATLMP ist, was eine positive Änderungsgrenze darstellt Sofern es größer ist, dann tritt das Programm durch eine Ja-Verzweigung in einen Aktionsblock SPDESI = RATLMP, der die maximale positive Änderungsgrenze für SPDESI festlegt Ist andererseits SPDESI kleiner als RATLMP, dann tritt das Programm durch eine Nein-Verzweigung aus und tritt in einen Entscheidungsblock SPDESl<RATLMN ein. In diesem Entscheidungsblock tritt das Programm, sofern SPDESI kleiner als RATLMN ist durch eine Ja-Verzweigung aus, wodurch SPDESI=RaTLMN gesetzt wird und eine minimale Änderungsgrenze hergestellt wird. Sofern SPDESI nicht kleiner als RATLMN ist dann tritt das Programm durch eine Nein-Verzweigung aus und tritt in die Stelle /der F i g. 22 ein, in der die zuvor bewahrten Prozessorregister wieder hergestellt wer&n und das Programm an der Unterbrechungsstelle zurück zum Hauptprogramm zurückkehrt, wie zuvor beschrieben wurde.

Es wird weiter in F i g. 23 auf den Entscheidungsblock SPDFLG= 1 Bezug genommen. Sofern SPDFLG gleich 1 ist, zeigt dies an, daß die Drehzahlreglerberechnungen ausgelassen werden sollen, so daß das Programm von diesem Block durch eine Nein-Verzweigung austritt und zur Stelle / der F i g. 22 zurückkehrt, wie gerade beschrieben wurde.

Es wird nun auf F i g. 16, und zwar den Entscheidungsblock erster Stromlesewert CURFLG = O Bezug genommen, in dem ein Test durchgeführt wird, um festzustellen, ob das Programm den ersten oder den zweiten Stromlesewert nimmt. Wenn CURFLG nicht gleich Null ist, zeigt dies an, daß der erste Stromlesewert gerade genommen wurde, wie schon erläutert wurde, daß der zweite Stromlesewert genommen werden soll, und daß die Stromreglerberechnungen durchgeführt sind. Unter dieser Bedingung tritt der Prozessor nun durch eine Nein-Verzweigung an der Anschlußstelle C aus und tritt in Fig. 18 ein.

Die erste in Fig. 18 stattfindende Operation besteht darin, daß der Prozessor einen »Lies Einrichtung 5«-Befehl sendet, um den Analog/Digitalstromwandler 80 auszulesen und die Bits 1D5B0-ID5B7 im Speicherplatz CRNT zu speichern, wobei dieser Speicherplatz zur Speicherung des tatsächlichen Motorstroms oder des Ist-Wertes des Motorstroms dient. Der Prozessor tritt nun in einen Aktionsblock und berechnet den Stromfehler dadurch, daß der Speicherplatz IDlFF gleich dem Speicherplatz DESl. den Stromsollwert, minus CRNT, den tatsächlichen Motorstrom, gesetzt wird. In einem Entscheidungsblock IDIFF> + IDLfM wird ein Test durchgeführt, um festzustellen, ob der Stromfehler größer als ein positiver Stromfehlergrenzwert ist, der durch die Konstante + IDLIM gegeben ist. Sofern IDIFF größer als +IDLIM ist, zweigt das Programm durch einen Ja-Ausgang ab und tritt in einen Aktionsblock, in dem ein /D/FFgleich + IDLIM gesetzt wird. Sofern andererseits IDIFF nicht größer als + IDLIM ist, tritt das Programm durch eine Nein-Verzweigung aus und tritt in einen Entschsidungsblock IDIFF-IDLIM ein. In diesem Block wird dieselbe Art von Entscheidung getroffen, um festzustellen, ob IDIFF kleiner als ein negativer oder minimaler Stromfehlergrenzwert ist. Ist dies der Fall, tritt das Programm durch eine Ja-Verzweigung aus, in der /D/FFgleich -IDLIM gesetzt wird. Ist andererseits IDIFF nicht größer als - IDLIM, tritt das Programm durch eine Nein-Verzweigung aus und tritt in einen Aktionsblock ein, in dem die

Motorklemmenspannung durch den Regler berechnet wird.

Die Motorklemmenspannung wird dadurch berechnet, daß ein Speicherplatz VR, der einen mittleren Wert bei der Berechnung darstellt gleich (G Ix IDIFF) -(G 2 χ IDIFFO) gesetzt wird. Die Verstärkungen G1 und GI wurden oben festgelegt Die Verstärkung 1 (Gl) für den diskontinuierlichen Strombetrieb ist normalerweise das 2- bis 3fache des Werts für den kontinuierlichen Strombetrieb, und die Verstärkung 2 ist für den diskontinuierlichen Strombetrieb gleich 0. Der Term IDIFFO stellt einen Speicherplatz im Speicher dar, der den alten Wert von IDIFF speichert Das Programm schreitet dann zu einem Entscheidungsblock DIRFLG=O fort In diesem Entscheidungsblock wird

öS ein Test vorgenommen, um festzustellen, ob die Vorwärtsbrücke gezündet werden soll, wobei der Zustand der Größe DIRFLG getestet wird, die ein Kennzeichen im Speicher darstellt welches angibt

welche Brücke gezündet werden soll. Wenn DIRFLG nicht gleich Null ist, wodurch angezeigt wird, daß die Thyristoren der Rückwärtsbrücke gezündet werden sollen, erfolgt der Ausgang durch eine Nein-Verzweigung und VR wird gleich VRO- VR gesetzt, wobei VRO von einem Platz im Speicher herkommt, der den alten Wert von VR speichert. Sofern DlRFLC gleich 0 ist, wodurch angezeigt wird, daß die Thyristoren der Vorwärtsbrücke gezündet werden sollen, tritt das Programm durch eine Ja-Verzweigung in einen Aktionsblock, in dem Vi? gleich VRO+ VR gesetzt wird.

Bei Vollendung der Berechnung von VR tritt das Programm in einen Entscheidungsblock VR> VRLIMP. Es gibt zwei Konstanten (VRLIMP und VRLIMN). die im Speicher gespeichert sind und positive und negative Grenzwerte für das Maximum und das Minimum der berechneten Spannung angeben. Sofern VR größer als VRLIMP ist, erfolgt ein Ausgang von diesem Entscheidungsbiock durch eine Ja-Verzweigung in einen Aktionsblock, in dem VR gleich VRLlMP gesetzt wird. Andererse.?s wird, sofern VR nicht größer als VRLIMP ist, eine Nein-Verzweigung genommen, und es erfolgt ein Einsprung in einen Entscheidungsblock VR< VRLIMN. In diesem Block wird eine Ja-Verzweigung genommen, in der VT? gleich VRLIMN gesetzt wird, sofern VR kleiner als VRLlMN ist. Ist dies nicht der Fall, wird eine Nein-Verzweigung genommen, und VRO, der Platz zur Speicherung des alten Werts von VR, wird durch das Setzen von VRO= VR aktualisiert.

Das Programm tritt nun in die Stelle D ein, wobei es F i g. 18 verläßt und in die Stelle D der F i g. 19 eintritt. Beim Eintreten in Fig. 19 tritt der Prozessor in einen Entscheidungsblock MODFLC=O ein, in dem ein Test durchgeführt wird, um festzustellen, ob das System im kontinuierlichen oder diskontinuierlichen Strombetrieb arbeitet. Sofern MODFLG nicht gleich 0 ist, zeigt dies an, daß das System im kontinuierlichen Betrieb arbeitet. Der Prozessor tritt dann aus einer Nein-Verzweigung aus und tritt in einen Entscheidungsblock DlRFLG-O ein. Im Flußdiagramm der Fig. 19 wird die Entscheidung getroffen, ob es passend ist, die Richtung des Motors umzukehren. Das Kriterium für die Richtungsumkehr des Motors besteht darin, daß das System im diskontinuierlichen Strombetrieb arbeiten muß und das Vorzeichen des Stromsollwerts (DESI) dem Richtungs-Kennzeichen (DlRFLG) entgegen gesetzt sein muß. Diese Bestimmung der Stromumkehr wird folgendermaßen erläutert. Sofern der Entscheidungstest MODFLG=O positiv ist, tritt der Prozessor durch eine Ja-Verzweigung aus und zeigt damit einen diskontinuierlichen Betrieb in einem Vorzeichen des Entscheidungsblocks DESl OPP DlRFLG an. Im letzteren Entscheidungsblock wird die Feststellung getroffen, ob DESI der Größe DlRFLG entgegengesetzt ist Sofern DESl nicht entgegangesetzt ist, wird eine Nein-Verzweigung genommen, und das Programm tritt in den Entscheidungsblock DIRFLG=O, wie schon beschrieben wurde. Wenn jedoch DESI der Größe DIRFLG entgegengesetzt ist, nimmt das Programm eine Ja-Verzweigung und tritt in einen Aktionsblock, in dem das Richtungs-Kennzeichen DIRFLG gegenüber dem augenblicklichen Zustand umgekehrt wird. Wie in diesem Aktionsblock gezeigt ist, wird, wenn DIRFLG gleich dem Wert 1 gesetzt ist, dadurch angezeigt, daß der Strom in der Rückwärtsbrücke und nicht in der Vorwärtsbrücke fließt. Wenn DIRFLG gleich 0 gesetzt ist, dann wird die Vorwärtsbrücke gezündet Das Programm läuft nun weiter in den Entscheidungsblock D//?FLG = O,umdie relative Polarität der Größe CEM^C und der Spannung von der Brücke festzustellen. Sofern die Rückwärtsbrücke gezündet werden soll, wird die Nein-Verzweigung von diesem Entscheidungsblock genommen, und es erfolgt ein Einsprung in einen Aktionsblock, in dem die gewünschte Klemmenspannung VTdadurch berechnet wird, dsß VT= CEMF(die Gegen-EM K) minus VR (die Motorspannung, da die Polaritäten entgegengesetzt sind) gesetzt wird. Wenn die Vorwärtsbrücke gezündet werden soll, wie durch DlRFLG=0 angezeigt wird, dann erfolgt ein Einsprung durch den Ja-Zweig in einen Aktionsblock, in dem die gewünschte Motorklemmenspannung VT dadurch berechnet wir_, daß VT=CEMF+ VRgesetzt wird, um die richtige Polarität zu liefern.

Im vorliegenden System sind der Motorklemmenspannung positive und negative Grenzwerte auferlegt, die der Berechnung von VTunmittelbar folgender Tests müssen also bestimmen, ob VT gleich oder kleiner als die positiven und negativen Grenzwerte ist. Der erste Entscheidungsblock nach der Berechnung von VT hat zum Inhalt VT> VTLIMP. Sofern VT über dem positiven Grenzwert liegt, wird ein Ja-Zweig in einen Aktionsblock genommen, in dem VT gleich d"=:m maximalen positiven Grenzwert VTLIMP gesetzt wird. Sofern andererseits VT kleiner als VTLlMP ist, wird eine Nein-Verzweigung genommen, und ein ähnlicher Test für VT< VTLlMN ausgeführt. Sofern VT kleiner als die minimale Grenze ist, wird eine Ja-Verzweigung genommen, und VTgleich VTLlMN gesetzt Sofern dies nicht der Fall ist, wird eine Nein-Verzweigung vom Entscheidungsblock VT< VTLIMN genommen und ein Einsprung in einen Aktionsblock der F i g. 19 vorgenommen, in welchem der Zündwinkel FlNVAL zur Erzeugung der gewünschten VT aus der Wertetabelle genommen wird, die aufgrund der zuvor angegebenen Beziehung

F//VVAL=245,8COS-' (3 VT/π Vl_n)

berechnet ibt, wie oben angegeben ist. Es sei daran erinnert, daß diese Werte der Größe FlNVAL oben geschildert und in Tabelle 1 dargestellt sind. Diese Art des Einsprungs in eine Tabelle ist bekannt und stellt eine geradlinige Art dar, die Tabelle mit einer Adresse zu adressieren, die durch den Wert von VT angegeben ist, und wobei der Wert des adressierten Platzes als Zündwinkel FINVAL benutzt wird.

Das Programm verläßt nun F i g. 19 an der Anschlußstelle fund tritt in die Anschlußstelle E der F i g. 20 ein, in der der Systemtakt durch den Prozessor in eine' schon geschilderten Weise ausgelesen wird. Das Programm setzt seine Ausführung in Fig.20 nicht fort und kehrt bei seiner Ausführung schließlich zurück zur Unterbrechungsstelle des Hauptprogramms in der schon geschilderten Weise.

Das erfindungsgemäße Verfahren umfaßt somit ein Hauptprogramm, das kontinuierlich in einer Schleife umläuft, um die Drehzahlreferenzschalter und die Motorrichtungsschalter auszulesen und den Geschwindigkeitssollwert für den Motor zu berechnea Das Unterbrechungsprogramm erhält die Drehzahlsollwertdaten vom Hauptprogramm und 'liest die Morordrehzahl, den Ankerstrom und die Zeit, die durch den 360°-Systemtakt gemessen werden. Das Unterbrechungsprogramm berechnet ferner den gewünschten Zündwinkel der Thyristoren und steuert den Prozessor, daß dieser Daten, deren Wert proportional zum Zündwinkel ist, an einen Zähler im System, und ein

Adressenwort an eine Thyristorwählanordnung sendet, um die Generatoren von Steuerimpulsen für die direkte digitale Zündung der Thyristoren, die durch die Adressendaten ausgewählt sind, zu veranlassen, ein umkehrbares Dreiphajen-Motorantriebssystem zu regeln und zu steuern. Das Programm ist mit dem Zünden der Thyristoren dadurch synchronisiert, daß eine Unterbrechung bei jedem Thyristorzündvorgang erzeugt wird, um die Reglerberechnungen zu starten, um den Zähler zur richtigen Zeit zu beladen, um dadurch die to Zündzeit für einen nächsten, zu zündenden Thyristor zu steuern.
Der Prozessor des Systems liest den Ankerstrom zweimal pro 60 elektrischen Graden aus- Eine erste Ankerstromauslesung wird zu einer vorgegebenen Zeit (z. 3. 4 Grad) bevor der nächste Thyristor gezündet werfen soll, vorgenommen. Diese erste Strdmauslesung bzw. Stromlesewert wird verwendet, um die Art des Stromreglerbetriebs (kontinuierlich oder diskontinuierlich) zu bestimmen. Ene zweite Stromaustesung bzw Stromlesewert wird vorgenommen, und die Reglerberechnungen werfen ungefähr 20° nach der vorausgegangenen Zündung eines Thyristors gestartet. Dei zweite Stromlesewert wird durch das Stromreglerpro gramm als Stromrückkopplung zur Steuerung de; Gesamtstromreglers verwendet

Hierzu 25 Blatt Zeichnungen

Claims (9)

FfK XfS s* ·ί**ι Patentansprüche:

1. Verfahren zum Regeln eines Parameter^ eines Verbrauchers in einem einen Diteriprözessor '5 enthaltenden System, der zur Berechnung eines-' Zündwinkels programmiert ist, um einen Zündim-ü^r puls zur Zündung eines steuerbaren Gleichrichters zu" erzeugen, der zwischen einer Wechselstromque^ Ie und dem Verbraucher liegt, wobei in dem Prozessor Kennwerte gespeichert sind, die proportional zum Sollwert des Parameters und zum Zündwinkel sind, und ein Unterbrechungssignal an den Prozessor_ngeliefert_f.wjrd,,der.^Prozessor als

Istwert des Parameters proportionalen,Wert abliest: und einen das Zündsignal bestimmenden Wert-aus: "'der Differenz^ zwsfcheiV ^;cSoil^ und^; Istwert des; Parameters berechnet' ^::äadurch -gefcennzeichnetj

a) daß der Verbraucher ein Gleichstrommotor und der Parameter die !Drehzahl jst, j

b) , daß,, der_; Prozessor"/ als Antwort auf das

Ünterbrechungssighal cebeü'"'einem ider Dreh-.-.''"■ zahl, proportionalen Wert einerr Motorstronv .·; wertjabljest.w.öbeijäer das Zündsigrial bestim- : mende; Wert der".Zü_ndwihkel ^ üer abhängig ist von der Differenz zwischen der'Motor-Solldrehzahl und der Motor-Istdrehzahl, von der Differenz zwischen einem abgelesenen und einem zuvor abgelesenen Motorstromwert und von dem zuvor berechneten, den Zündwinkel bestimmenden Wert,

c) daß der Prozessor auf de. Grundlage des berechneten, den Zündwinkel bestimmenden Wertes einen der gespeicherten Zündwinkel auswählt,- - -----

d) daß der Prozessor zu dem dem ausgewählten Zöndwinkel entsprechenden Zeitpunkt die Erzeugung eines Zündimpulses für den Gleichrichter veranlaßt und

e) daß die Schritte b) bis d) unter Verwendung des Zündimpulses als Unterbrechungssignal wiederholt werden.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Erzeugung des Zündimpulses eine dem gewählten Zündwinkel entsprechende Zahl in einem Zähler (224) eingespeichert wird, der Zähler- se inhalt mit einer vorgegebenen Frequenz gezählt wird und der Zündimpuls erzeugt wird, wenn der Zähler (224) einen vorgegebenen Zählwert erreicht.

3. Verfahren nach Anspruch 1 oder 2 in einem System mit mehreren steuerbaren, zur Zündung vom Prozessor auszuwählenden Gleichrichtern, dadurch gekennzeichnet, daß der Prozessor in Abhängigkeit vom Unterbrechungssignal von der Wechselstromquelle abgeleitete, ein Zeitintervall der Wechsel-Stromquelle darstellende Kennwerte ausliest, einen der gespeicherten Zündwinkel auf der Basis des berechneten Wertes und einen durch die Kennwerte vorgegebenen, zu zündenden Gleichrichter auswählt und den Wert der Kennwerte um eine festgelegte Größe ändert, um einen nächsten, zu zündenden Gleichrichter auszuwählen.

4. Regelsystem zur Durchführung des Verfahrens nach Anspruch 1, mit einem Prozessor, der so - -~ ^yda^jer SysteropafainetexjabHest, und eine Recheneinrichtung aufweist, die ansprechend auf ein UnterbrechungssignaF Sinter Verwendung gespeicherter Werte und gerjädjijalögelesener Werfe^j;erai:Digifälsignal berechlqeij^ässjianen die Erzeugnng^-desijZünpsignals besommeriden Wert aufweist*,ΏίίΦίϊξΓ Einrichtung'zum Äbfühlen eines

.Ejnrichnigg^zum*. Erzeugen eines Taktsighak mit einer Vorgegeßenen Frequenz?! dadurch ^gekennzeichnet,

a) daß der Prozessor so programmiert ist, daß er als Systemparameter die Motor-Solldrehzahl,

_ '3-'· ^die^Motofilstdrehzahl-und ,-den· Motprstrom ablies^Cunä'eine'Einrichtung-zumSpeich'eni-vdn Werten, die''zuvor;} abgelesenen ^Parametern ·■-.λ proportional sind, enthält,, ^

b) daß das vöii der Recheneinrichtung Berechnete Digitalsignal einen den Zündwinkel bestimmenden Wert hat, - - : _: -

c) daß ^vEihrichtungen zum .Abfühlen de? Motorstromes und der Motor-IstdrehzahPund zum Zuführen dazu proportionaler Werte zum Prozessor vorgesehen sind und

d) daß eine Einrichtung'einschließlich eines Zählers (224) 2ϊλγ Aufnahme des berechneten Wertes von dem Prozessor zu einem vom Prozessor bestimmten Zeitpunkt vorgesehen ist,

wobei der Zähler ansprechend auf das Taktsignal, mit der vorbestimmten Frequenz zählt und zum Zünden des Gleichrichters einen Zündimpuls liefert, wenn der Zähler einen vorgegebenen Zählwert erreicht, und wobei der Zähler das Unterbrechungssignal an den Prozessor abgibt, um den Prozessor zum Berechnen eines weiteren, einem Zündwinkel proportionalen Wertes zu veranlassen. ......

5. Regelsystem nach Anspruch 4, dadurch gekennzeichnet^ daß die Takteinrichtungen (60) eine Phasendetektoreinrichtung · enthalten, die an die Wechseistromquelle (106) angeschlossen ist und digitale Signale als Kennwerte zum Prozessor (10) liefert, die das Phasenintervall der Wechseistromquelle (106) definieren, wobei die Takteinrichtungen (60) eine Zündlogik (72) einschließlich Zählereinrichtungen (170,168,174) enthalten, die vom Prozessor (10) einen berechneten Digitalwert zugeführt erhalten, der proportional zum Zündwinkel und vom Taktsignal abhängig ist, um die vorgegebene Frequenz zu zählen, und daß die Zündlogik einen Zündimpuls zum Zünden eines der Gleichrichter (16) erzeugt, wenn der Zähler einen bestimmten Zählwert erreicht, und ferner dem Prozessor (10) signalisiert, die Parameter und Kennwerte auszulesen und den Zündwinkel zur nächsten Gleichrichterzündung zu berechnen.

6. Regelsystem nach Anspruch 5, dadurch gekennzeichnet, daß die Kennwerte erste digitale Signale, die das Phäsenintervall der Wechselstromquelle (106) kennzeichnen, und zweite digitale Signale enthalten, die einen Zeitpunkt innerhalb des Phasenintervalls kennzeichnen, zu dem der Prozessor die Kennwerte liest, und daß die Zündlogik (72) den Zähler (224) zum Empfang des ersten digitalen Werts vom Prozessor (10) an dem durch den zweiten digitalen Wert festgelegten Zeitpunkt enthält, daß

der Zähler (224) auf das Taktsignal anspricht und mit dieser vorbestimmten Frequenz zählt und daß die Zündlogik (72) einen Zündimpuls zum Zünden einer der Gleichrichter (16) und das Unterbrechungssignal erzeugt

7. Regelsystem nach einem der Ansprüche 4 bis 6 zur Zündung von Gleichrichtern in einem vollgesteuerten Brückengleichrichter in Anüparallelschaltung, um die Drehzahl und die Richtung der Motordrehung vorzugeben, dadurch gekennzeichnet, daß Wähleinrichtungen (84) an den Brückengleichrichter (96, 98) angeschlossen sind, um eine berechnete Gleichrichteradresse vom Prozessor (10) zu empfangen, wens die Wähleinrichtungen (84) vom Prozessor (10) adressiert sind.

8. Verfahren nach einem der Ansprüche 1 bis 3, vorgesehen für kontinuierlichen und diskontinuierlichen Sirombetrieb, dadurch gekennzeichnet

daß der Motorstrom ein erstes Mal in den Prozessor eingelesen wird,

da3 dieser Motorstrom im Prozessor mit einem gespeicherten Wert verglichen wird, der proportional zu einem vorgegebenen Strom ist, wobei gemäß den Ergebnissen dieses Vergleiches eine Jer beiden Strombetriebsarten eingestellt wird,
daß im Prozessor gemäß der eingestellten Betriebsart ein gespeicherter Wert ausgewählt wird, der proportional zu einer vorgegebenen Systemverstärkung ist,

daß nach einer vorgegebenen Verzögerung dem Prozessor signalisiert wird, die Systemparameter auszulesen und auch den Motorstrom ein zweite«; Mal abzulesen, einen Wert aus den Systemparameiern und der gewählten Systemverstärkung zu berechnen, der proportional zu einer geforderten Motorklemmenspannung ist, und einen gespeicherten digitalen Wert unter Verwendung des durch die berechnete Motorklemmenspannung spezifizierten Werts auszuwählen, der proportional zu dem Zündw^:nkel ist,

daß die Größe des gewählten Zündwinkels inkrementell geändert wird, und daß ein Zündimpuls zum Zünden des Gleichrichters geliefert wird, wenn die Größe des Zündwinkels einen vorbestimmten Wert erreicht.

9.■Regelsystem nach Anspruch 7 zum Durchführen eines Verfahrens nach Anspruch 8, dadurch gekennzeichnet,

daß aufgrund des Vergleiches von Motorsirom und gespeichertem WV^rt eine der beiden Strombetriebsarten gemäß dem Ergebnis des Vergleichs als ein erstes Kriterium für die Motorrichtungsumkehr eingestellt wird,

daß dem Prozessor nach der vorgegebenen Verzögerungszeit signalisiert wird, neben dem Auslesen des Motorstroms zum zweiten Mal die Polaritäten des zuvor berechneten gewünschten Motorstroms und eines zuvor eingestellten Werts, der den zur Zeit gewählten Gleichrichter angibt, zu vergleichen und, sofern die Polaritäten entgegengesetzt sind, ein zweites Kriterium für die Motör-Riehtungsumkehr zu schaffen, einen entgegengesetzten Gleichrichter zum Zünden auszuwählen, sofern das erste aufgestellte Kriterium die diskontinuierliche Strombetriebsart kennzeichnet und das erste Kriterium erfüllt war, einen der geforderten Motorklemmenspannung proporf ^:onalen Wert aus zuvor ausgelesenen Systemparametern zu berechnen, einen gespei-

cherten digitalen Wert unter Verwendung des durch die berechnete Motorklemmenspannung spezifizierten Werts auszuwählen, der proportional dsm Zündwinkel ist,

und daß ein Zündimpuls zum Zünden des ausgewählten Gleichrichters geliefert wird, wenn die Größe des Zündwinkels einen bestimmten Wert überschreitet, um eine Motorumkehr durchzuführen, so als sei ein entgegengesetzter Gleichrichter ausgewählt worden.