DE2735742A1 - Verfahren und vorrichtung zur elektrischen identifizierung von integrierten schaltungen - Google Patents
Verfahren und vorrichtung zur elektrischen identifizierung von integrierten schaltungenInfo
- Publication number
- DE2735742A1 DE2735742A1 DE19772735742 DE2735742A DE2735742A1 DE 2735742 A1 DE2735742 A1 DE 2735742A1 DE 19772735742 DE19772735742 DE 19772735742 DE 2735742 A DE2735742 A DE 2735742A DE 2735742 A1 DE2735742 A1 DE 2735742A1
- Authority
- DE
- Germany
- Prior art keywords
- integrated circuit
- identification
- circuit
- signals
- arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 22
- 230000001419 dependent effect Effects 0.000 claims description 2
- 238000003860 storage Methods 0.000 description 18
- 239000011159 matrix material Substances 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 10
- 230000007547 defect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009415 formwork Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- PNDPGZBMCMUPRI-UHFFFAOYSA-N iodine Chemical compound II PNDPGZBMCMUPRI-UHFFFAOYSA-N 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000007655 standard test method Methods 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 238000009333 weeding Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/006—Identification
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
BLUMEACM - WESER BÜ^Sri · KRAMER
PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN
Patentcor.sull RadecfcestraBe 43 SCOO München 60 Telefon (089) 883603/fl33404 Telex 05 212313 Telegramme P.iientconsult
Paienlconsult Sormcnbergcr Straße 43 A?üO Wiesboden Telefon (06121) 562943/!>61998 Telex 01-1S6737 Telegramme Paientconsull
WESTERN ELECTRIC COMI5ANY Panousis, P.T. 6-4-5
Incorporated
NEW YORK (N.Y.) 10007 USA
Verfahren und Vorrichtung zur elektrischen Identifizierung von integrierten Schaltungen
Die Erfindung betrifft ein Verfahren zur Herstellung programmierbarer
integrierter Schaltungen, bei dem eine Vielzahl integrierter Schaltungen so erzeugt wird, daß unterschiedliche Gruppen von Schaltungen
unterschiedliche Verbindungen besitzen, die bestimmte gespeicherte Informationen darstellen.
Es ist bekannt, bestimmte integrierte Schalrungsanordnungsn,
beispielsweise Festwertspeicher (nur Lesespeicher - ROM) bei der Herstellung (unter Verwendung unterschiedlicher Masken) zu programmieren,
derart, daß eine bestimmte, vom Verwender angegebene Informationsdarstellung mit vielen Wörtern erzeugt wird. In der
Praxis kann eine solche Allzweck-Anordnung in hunderten von verschiedenen Variationen oder Codierungen hergestellt werden,
809807/0728
München: R. Krame; Dipl. Ing. ■ W. Weser Dipl.-Phys. Dr. rer. na!. - P. Hirsdi D'pl.-Ing. · ti. P. Brehm Dipl.-Chcm. Dr. piiil. nat.
Wiesbaden: P. G. Blumbach Dipl.-Ing. . P. Borger, Dipl.-Ing. Dr. jur. · G. 7*rirner Dipl.-Ing. Dipl.-W.-Ing.
die entsprechend hunderte von unterschiedlichen Informationsdarstellungen speichern. Eine Identifizierung und Aussonderung
einer so großen Zahl von visuell praktisch nicht unterscheidbaren aber elektrisch verschiedenen integrierten Schaltungspläftchen
während des Herstellungsverfahrens ist eine schwierige und teure Aufgabe.
Es besteht daher ein Bedarf nach einem Weg für eine einfache Bestimmung der Codierung einer maskenprogrammierten Anordnung,
derart, daß die Anordnung geprüft und später zur Markierung sortiert werden kann, ohne daß während des gesamten Herstellungsverfahrens
Aufzeichnungen hinsichtlich der Identität vorgenommen werden mUssen.
Zur Lösung dieses Problems geht die Erfindung von einem Verfahren der eingangs genannten Art aus und ist gekennzeichnet durch die
Verfahre nsschritfe:
Erzeugen von gemeinsamen signalempfindlichen Identifiziercodierungen
in jeder Gruppe von integrierten Schaltungen, wobei die Identifiziercodierungen sich von denen anderer Gruppen unterscheiden,
Anlegen von elektrischen Abfragesignalen an jede integrierte Schaltung zur Feststellung ihrer Identifiziercodierung,
800807/0728
wodurch eine Identifizierung ohne physikalische Markierung der Schaltung erreicht wird.
Zur Lösung der Aufgabe ist die Erfindung außerdem gerichtet auf ein integriertes Schaltungsplättchen mit einer Vielzahl von
Eingangssignalleitungen und einer Vorspannungsleitung, und ist dadurch gekennzeichnet, daß die Vorspannungsleitung wahlweise
an eine Bezugsspannung oder an eine vorgeschriebene Vorspannung anschaltbar ist, daß eine Identifizierschaltung an die Leitungen
angeschlossen ist und abhängig von der Anschaltung der Vorspannungsleitung an das Bezugspotential und dem Anlegen von Abfragesignalen
einer bestimmten Polarität an die EingangssignaIleitungen , auf diesen eine durch die Auslegung der Identifizierschaltung
bestimmte , mehrziffrige binäre Darstellung erzeugt, und daß die
Identifizierschaltung abhängig von der Anschaltung der Vorspannungsschaltung an die vorgeschriebene Vorspannung auf den Eingangssignalleitungen
identische Spannungen beim Anlegen von Signalen der bestimmten Polarität erzeugt.
Bei einem Ausführungsbeispiel der Erfindung wird bei der Herstellung
einer Schaltungsanordnung mit einer Vielzahl von möglichen Konfigurationen eine Identifizierschaltung auf einem integrierten
809807/0726
Schallungsplöttchen erzeugt. Das Verbindungsmuster der Identifizierschaltung
ist so ausgebildet, daß es die jeweilige, gerade in der Schaltungsanordnung verwirklichte Konfiguration eindeutig
darstellt. Nachfolgend, beispielsweise beim Prüfen und Sortieren
einer Vielzahl unterschiedlich codierter SchaltungEplüttchen, wird
ein Plättchen durch Anlegen von Abfragesignalen an die Eingangs leitungen der Schaltungsanordnung identifiziert. Unter Ansprechen
auf die Abfragesignale erscheint ein besonderes Muster von Spannungen, die die Codierung des Plättchens darstellen, auf den Eingangs-(und/oder
Ausgangs-)Leitungen. Wenn jedoch während des eigentlichen Betriebs der Schaltungsanordnung Betriebsspannung an das Plättchen angelegt wird,
so wird die Identifizierschaltung automatisch von den Eirgangsleitungen
der Schaltungsanordnung abgetrennt. Die Identifizierschaltung ist demgemäß für den Anwender der Schaltungsanordnung
"transparent", d.h. das Vorhandensein der Identifizierschaltung
auf dem Plättchen ist für einen Verwender nicht erkennbar. Entsprechend weiteren Merkmalen der Erfindung werden jedoch andere
Identifizierverfahren verwendet, von denen einige für einen Verwender nicht transparent sind. In jedem Fall macht jedoch die
Anwendung solcher Verfahren eine physikalische Markierung oder im anderen Falle eine dauernde Aufzeichnung der Plättchencodierungen
809807/0728
während des gesamten Herstellungsverfahrens entbehrlich . Eine
pysikalische Markierung oder Stempelung wird mit Vorteil hinausgeschoben,
bis die Schaltungsplätlcheri mit einem Gehäuse versehen und als fehlerfrei festgestellt sind.
In den Zeignungen zeigen:
Fig. 1 eine Schaltungsanordnung nach dem Stand
der Technik;
Fig. 2 ein spezielles Beispiel für eine Schaltungs
anordnung, die entsprechend den Grundgedanken der Erfindung hergestellt ist.
Die Prinzipien der Erfindung lassen sich auf eine Anzahl von Schaltungsanordnungen anwenden, die jeweils eine Vielzahl von
Konfigurationen zulassen. Zur Erläuterung eines speziellen Beispiels ist eine solche Anordnung 10 schematisch innerhalb der strichpunktierten
Linien in Fig. 1 dargestelli. Diese bekannte Schaltungsanordnung ist eine sog. Festwert-Speichereinheit (ROM).
Die Speichereinheit 10 weist eine Matrixanordnung 12 auf, die eine Vielzahl horizontaler und vertikaler Leitungen enthält,
809807/0728
welche Schnittpunkte ohne Kontaktbildung definieren. In bekannter
Weise lassen sich diese Schnittpunkte so gruppieren, daß sie eine Vielzahl von Mehrbitwörtern darstellen. Der Aufbau
jedes Wortes wird dadurch bestimmt, ob ein Bauteil, beispielsweise ein Transistor oder eine Diode zwischen die sich rechtwinklig
schneidenden Leitungen geschaltet ist oder nicht, welche jeden Schnittpunkt definieren. Das Vorhandensein eines Bauteils an einen
Schnittpunkt kann daher eine "Eins" und das Nichtvorhandensein eines Bauteils eine "Null" oder umgekehrt darstellen. Durch Anwendung
eines der beiden Formate kann jede vom Verwender angegebene Darstellung einer Vielzahl von Mehrbitwörtern in der
dargestellten Speichereinheit erzeugt werden.
Als spezielles Beispiel sei angenommen, daß die Matrixanordnung
12 der Speichereinheit 10 16.384 Schnittpunkte aufweist, die auf
übliche Weise so organisiert sind, daß sie 2.048 Wörter mit 8 Bits darstellen. Die Speichereinheit 10 wird demgemäß auf übliche Weise
als 16K ROM bezeichnet.
Auf bekannte Weise läßt sich jedes bestimmte Wort der 2.048 in der
Matrixanordnung 12 in Fig. 1 gespeicherten Wörter dadurch
809807/0726
adressieren, daß der Speichereinheit 10 ein entsprechendes
Ad ressor iwor t mit 11 Bits zugeführt wird. Die jeweiligen
Ziffern eines solchen Adressenwortes weiden auf die Eingangsleitungen 14, 15 ... N gegeben. Aufgrund eines solchen Adressenwortes
wählen Eingangsschaltungen 16, die übliche Puffer, Decodierer
und Treiber umfassen, ein bestimmtes, in der Matrixanordnung 12 gespeichertes Wort mit 8 Bits. Die Bits des gewählten Wortes
werden dann über Standard-Ausgangsschaltungen 18 auf Ausgangsleitungen
20, 21 ... M gegeben.
Es können zusätzliche, als Plättchenauswahl-Eingongssignale (chip-select) bekannte Eingangssignale (in Fig. 1 nicht gezeigt)
vorgesehen sein, um eine bestimmte ROM-Speichereinheit aus mehreren solchen Einheiten auszuwählen. Diese zusätzlichen
Eingänge werden für die Zwecke der Schaltungsidentifizierung auf genau die gleiche Weise wie die Adresseneingänge 14, 15... N
behandelt (alternativ kann die Plättchenauswahl durch Anlegen von Betätigungssignalen an die Ausgangsschaltungen 18 erreicht
werden.)
Es sind Mikrominiatur-Ausführungen der Speichereinheit 10 in
809807/0728
-■43-
Fig. 1 als integrierte Schaltungen unfer Verwendung d^r hok
als Transistor-Logil;1"(T;TL.)"t3ezciclM'icten-Technologie-h&rr.L.·-ieIIt
worden. Bei einerffto-lcheh TT-L-Auisführunriiboii.prcl -wu-cJ-i-jSjicher-.
weise eine Klemrriciiöile"zwischen jode. Eincjangineitung uyiJeinen
Bezugsspannufigspunkt tbeispielswe-iseErde^gelcgt. In Fig. 1
sind drei solche Eirigangsdioden 22, 24 und 26 dargesieüt. Di^se
Dioden sind ty pi se herweise ab-Transistoren konstruiert, deren Basis-
und Kollektoranschlüsse miteinander verbunden sind. .
In Fig. 1 sind zwei zusätzliche Eingangsleifungen 28 und 29
dargestellt, die als Stromversorgungsleitungen für die Speichereinheit 10 dienen. Die Leitung 29 istmit einem Bezugspotential
(beispielsweise Erde)"und die Leitung 28 mit einer Spannung
bestimmter Höhe (beispielsweise +5 V)mit Bezug auf Erde zu verbinden.
'.:-". .. _ - -
Eine ROM-Speichereinheit 10 der irr Pig^:T; datgestellten
Art ist eine AHzv/eckanordnung,:die als Grundba.uteiIrin einer
Vielzahl von Anlagen verwendet werden kann. In der Praxis können hunderte von ufiterschiedlichen Speichcrformafen von
Anwendern angegeben werden, die in den Matri'xanordnungen
COPY
dor Spcicheieinheiten zu speichern sind. In typischer Weise
wird jedes solche Format in einer Speichereir.heit wohrc-nd
ihrer Herste! lungdurch Anschciltcn ode: Ni.chranschalten eines
Bauteils, beispielsweise eines Transistors oder einer Diode an
jedem der definierten Schnittpunkte der Matrixanordnung verwirklich!. Wenn eine solche Speichereinheit in integrierter
Form hergestellt wird, so wird eine codierte Maske vorbereitet, die das vom Anwender angegebene Speicherformat in der Matrixanordnung
besiimmt. Mit Hilfe der Maske wird dann eine Halbleiterscheibe
aufübiichc Weise unter Bildung einer Vielzahl von Plättchen verarbeitet, die je eine ROM-Speichereinheit mit
einem angegeben Muster von. Bauteilen an den Schnittpunkten der Matrixanordnung besitzen.
Eine besonders, vorteilhafte Einrichtung zur Bildung der vorgenannten
codierren Masken ist in der US-PS 3.900.737 (19. Aug. 1975) mit dem Titel "Elektronenstrahi-Belichtungssystem" beschrieben.
Mit einer solchen rechnergesteuerten Anlage ist es leicht, eine einzige Hau pi maske nstruk tür herzustellen, dis mehrere unterschiedlich
codierte Masken enthält. Bei der Bearbeitung einer Halbleirerscheibe.mit.
einer-solchen Hauplmaskc .zur Herstellung mehrerer
8GS807/0728
copy
- «is -
Plättchen, die je eine ROM-Speichercinheit enthalten, können mehrere unterschiedliche Speichercodierungen in den Plättchen
während eines einzigen Herstellungsverfahrens verwirklicht weiden.
Alternativ kann eine solche rechnergesteuerte Anlage benutzt werden, um eine Halbleiterscheibe direkt so zu bearbeiten, daß
auf ihr viele identische oder unterschiedliche ROM-Spsichereinheiren
erzeugt werden.
Eine gegebene Halbleiterscheibe kann also entweder viele identische
ROM-Speichereinheiten oder eine Anzahl von unterschiedlich codierten ROM-Speichereinheiten enthalten. Unter den praktischen
Gegebenheiten der Produktion, bei der eine Anzahl von Haltleiterscheiben bearbeitet wird, ergibt sich dann, daß die Erstellung ·
und Verfolgung von Aufzeichnungen, die eine absolute Übereinstimmung zwischen einem bestimmten Plättchen und seiner Codebezeichnung
herstellen, eine langwierige, anspruchsvolle und teure Aufgabe ist. (Eine physikalische Markierung von Mikrominiaturplättchen
während der frühen Verfahrensstufen ihrer Herstellung ist im allgemeinen nicht ohne weiteres durchführbar.)
Entsprechend einem Merkmal der Erfindung wirde jede Schaltungs-
809807/0728
anordnung der oben beschriebenen Art während ihrer Herstellung
so gestaltet, daß sie eine Identifizierschallung enthält. Die Idenlifizierschaliung jeder Schaltungsanordnung ist konstruktiv
so ausgelegt, daß sie ein bestimmtes, in der Matrixanordnung
der ROM-Speichereinheit hergestelltes Speicherformat eindeutig
identifiziert.
Fig. 2 zeigt eine Allzweck-Schaltungsanordnung 30 mit einem speziellen Ausführungsbeispiel einer Identifizierschaltung nach
der Erfindung. Wiederum zur Erläuterung eines speziellen Ausführungsbeispiels angenommen werden, daß die Schaltungsanordnung 30 eine
ROM-SpeiaSereinheit ist. Außerdem soll angenommen weiden, daß
die Eingangs- und Ausgangsschaltungen sowie die Matrixanordnung in der Einheit 30 identisch mit den entsprechenden Bauteilen in
der Einheit 10 gemäß Fig. 1 sind. Demgemäß werden die für diese Bauteile in Fig. 1 benutzten Bezugsziffern auch in Fig. 2 verwendet.
Darüberhinaus sind alle Eingangs- und Ausgangs leitungen in den
Fig. 1 und 2 identisch bezeichnet.
Die Speichereinheit 30 in Fig. 2 enthält ebenfalls Klemmdioden,
die mit den gleichen Bezugsziffern wie in Fig. 1 versehen sind.
809807/0726
-IT-
Ebenso wie in Fig. 1 ist eine Elektrode (beispielsweise die
Kathode) jeder Klemmdiode 22, 24 und 26 auch in Fig. 2 direkt mit jeweils einer Eingangsleitung 14, 15 .. .N verbunden. Entsprechend
einem Merkmal der Erfindung ist jedoch die andere Elektrode jeder Diode 22, 24 und 26 bei der Herstellung der
Speichereinheit 30 entsprechend einem Programm entv/eder mit
Erde oder dem Emitter eines zugeordneten Transistors verbunden worden. Die erste Verbindungsart (direkte Verbindung mit Erde)
kann beispielsweise als Darstellung einer "0" und die zweite
Verbindungsart als Darstellung "1" angesehen werden. Unter Anwendung dieser speziellen Übereinkunft ergibt sich, daß die
Verbindung der Dioden 22, 24 und 26 in Fig. 2 den Code "1", "0", "lu darstellen. Wenn die Speichereinheit 30 11 solcher
Eingangsleitungen mit Klemmdioden aufweist, so zeigt sich, daß bei der Herstellung der Speichereinheit 30 ein Identifizierwort
mit 11 Bits erzeugt werden kann, indem jede Diode selektiv
entweder mit Erde oder ihrer zugeordneten Identifizierschaltung verbunden wird.
32 mit dem Emitter eines Transistors 34 verbunden. Das Zwischen-
809807/0728
-stg-
glied 32 soll eine metallische Verbindung darstellen, die
während der Herstellung einer Halbleilerscheibe auf einem Plättchen einer integrierten Schaltung erzeugt worden ist.
Das Zwischenglied kann beispielsweise selektiv auf der Metal I-Verbindurgsebene
des Halbleiterplättchens programmiert werden oder es konn auf übliche Weise eine elektrische Verbindung
zu dem Zwischenglied nach einem Programm dadurch hergestellt
werden, daß selektiv Kontaktfenster zwischen einer Standard-Metallisierung
und dem jeweiligen Schaltungselement geöffnet werden. Die Zwischenglieder 36 und 38 sind auf entsprechende
Weise hergestellt.
Auf die beschriebene Weise kann mit 11 wahlweisen Verbindungen
ein Identifizierwort mit 11 Bits in der auf jedem Plättchen enthaltenen
Eingangsschaltung gebildet werden. Das geschieht während der Herstellung des Plättcheris und das Identifizierwort
stellt eindeutig die jeweilige, in der Matrixanordnung 30 erzeugte Speicherkonfiguration dar. Jeder unterschiedlichen
Speicherkonfiguration in der Matrixanordnung 30 ist ein unterschiedliches Identifizierwort zugeordnet. Gibt man dieses Wort
einer rechnergesteuerten Maskenherstellungseinrichtung an, so wird
809807/0726
eine Hauptmaske gebildet, die dann benutzt wird, um ein bestimmtes
Verbindungsmuster in der Eingangsidentifizierschaltung jedes mit der Maske herzustellenden Halbleiterplättchens zu verwirklichen.
Wie oben bereits angegeben, wird der Emitter des Transistors 34
über das Zwischenglied 32 mit der Anode der Diode 22 verbunden. Die Basis des Transistors 34 liegt über eine Diode 40 an Erde und
ist außerdem über einen Widerstand 42 mit dem Kollektor des Transistors verbunden. Der Kollektor ist über eine Leitung 44 an
die Stromversorgungs-Eingangsleitung 28 angeschlossen. Zur Erläuterung ist jede der in Fig. 2 dargestellten Transistoranordnungen identisch mit der beschriebenen, der Eingangsleitung
14 zugeordneten Anordnung.
Gemäß Fig. 2 ist jeder Eingangsleitung 14, 15... N eine individuelle
Transistoranordnung zugeordnet. Alternativ kann bei einigen Ausführungsbeispielen von praktischem Interesse eine einzelne Transistoranordnung dieser Art ausreichen, um als Identifizierschaltung nach
der Erfindung zu dienen. In diesem Fall ist der Emitter eines einzelnen
Transistors mit den Anoden gewählter Eingangsklemmdioden verbunden. Es können auch entsprechend der Darstellung in Fig. 2 individuelle
Transistoren jeweils den Eingangsleitungen zugeordnet sein, wobei
809807/0726
aber die Basis und der Kollektor jedes dieser Transistoren mit einem einzelnen, gemeinsam verwendeten Paar von Bauteilen
verbunden isl, beispielsweise der Diode 40 und dem Widerstand
42.
Es sei angenommen, daß mehrere Einheiten von der in Fig. 2 gezeigten Art auf einer einzelnen Halbleiterscheibe hergestellt
worden sind. Weiterhin sei angenommen, daß diese Einheiten in ihren Matrixanordnungen mehrere unterschiedliche Speicherformate
besitzen und daß in jeder Einheit eine Identifizierschattung entsprechend der Erfindung erzeugt worden ist, die das jeweilige
Speicherformat eindeutig darstellt. Zur Prüfung dieser Einheiten mit Hilfe üblicher Prüfverfahren ist es zunächst erforderlich,
den in jeder Einheit erzeugten Code zu identifizieren. Dies geschieht nach der Erfindung auf einfache und zuverlässige Weise,
ohne daß irgendwelche zugeordneten Afuzeichnungen erforderlich sind.
Zur elektrischen Identifizierung des Formats oder Codes jeder Einheit nach Art der Fig. 2 wird zunächst die Stromversorgungs-Eingangsleitung
28 der Einheit mit Erde verbunden. Dann ist jede der dargestellten Transistoranordnungen mit geerdetem Kollektor
809807/0726
wirkungsmäßig nach Art einer Basis-Emitterdiode geschaltet. Das heißt, in denjenigen Fällen, in denen der Emitter eines Transistors
mit der Anode der zugeordneten Klemmdiode verbunden ist, liegen zwei gleichsinnig in Reihe geschaltete Dioden zwischen Erde und
der jeweiligen Eingangsleitung. Wenn dann Abfragesignale an die Eingangsleitungen angelegt werden, die einen Stromfluß von rechts
nach links bewirken, so wird eine Spannung gleich etwa zwei Diodenspannungsabfällen (etwa -1,4 V) auf jeder Eingangsleitung
erzeugt, an die zwei solche gleichsinnig in Reihe geschalteten Dioden angeschlossen sind. Bei denjenigen Eingangsleitungen,
bei welchen die Klemmdioden nicht mit den zugeordneten Transiitoranordnungen
verbunden sind (beispielsweise bei der Eingangsleitung 15 in Fig. 2) wird eine Spannung gleich einem einzigen Diodenspannungsabfall
(etwa -0,7 V) erzeugt. Wenn demgemäß -1,4 V eine 1T und -0,7 V eine 11O" darstellen, ergibt sich, daß das bei
der Abfrage auf den Eingangsleitungen festgestellte Signalmuster mit mehreren Bits der besonderen, bei der Herstellung der Einheit
in der Identifizierschaltung gebildeten Darstellung entspricht.
Während der Prüfung (oder später während des praktischen Betriebs)
einer Einheit der in Fig. 2 gezeigten Art ist die Spromversorgungs-
809807/0728
leitung 21 an eine Spannung r.iii einem bestimmten Wert (bcispielsweise
+ 5 V) mit Bezug auf Erde gelegt. Domgemäß liegt der
Kollektor jedes Transistors der in Fig. 2 gezeigten !dentifizierschaltunrj
ebenfalls an +5 V. Dann erzeugt die an die Basis jedes Transistors angeschaltete
Diode (beispielsweise die Diode 40) an der Basis eine
Spannung, die um einen Diodenspannunysabfall oberhalb von
Erdpotential liegt. Immer dann, wenn die Klemmdiode 22 und der Transistor 34 leiten, liegt der Emitter des Transistors demgemäß
auf Erdpotential. (Verfolgt man einen Weg vom Emitter des Transistors 34 zur geerdeten Kathode der Diode 40, so zeigt sich,
daß die Basis-Emitterdiode des Transistors 34 und die Diode 40 gegensinnig in Reihe geschaltet sind.) Im Ergebnis ist die Klemmwirkung
jeder Diode, deren Anode an eine zugeordnete Transistoranordnung angeschaltet ist, im wesentlichen die gleiche wie bei
einer Diode, deren Anode direkt an Erde liegt. In beiden Fällen bringt eine aktivierte Klemmdiode ihre zugeordnete Eingangs leitung
auf etwa - 0,7 V. Weder während der Prüfung noch während der praktischen Verwendung wird also die Betriebsweise der Einheit
durch die hier betrachtete Identifizierschaltung nachteilig beeinflußt.
809807/0726
Bei einem speziellen Ausführungsbeispiel der in Pig. 2 gezeigten
Einheit 30 enthält eine interne Bezugsspannungskette in Reihe
geschaltete Widerslände und Dioden. Diese weiden zweckmäßig benutzt, um die in den Transistoranordnungen gemäß Fig. 2
enthaltenen Widerstands- Diodennetzwerke (beispielsweise die Bauteile 40 und 42) zu bilden. Außerdem können die in Fig. 2
gezeigten Kollektorleitungen (beispielsweise die Leitung 44)
mit irgendeiner in der Einheit 30 verfügbaren Bezugsspannung verbunden werden, die normalerweise höher ist als ein Diodenspannungsabfall
und die auf Erdpotential immer dann geht, wenn die an die Eingangsleitung 28 angelegte Spannung auf Erdpotential
gelangt.
In einer automatischen Prüfeinrichtung wird das oben erläuterte
Abfrageverfohren benutzt, um das jeweilige, in einer Einheit verwirklichte Format zu identifizieren. Diese Identifizierung
kann wiederum beispielsweise als Grundlage für den Abruf einer
das jeweilige Format in der Einheit darstellenden Wahrheitstabelle aus einer Programmbibliothek dienen. Die Prüfung beinhaltet
eine systhema tische Adressierung der Einheit durch sequentielles Zuführen von Eingangswörtern. Jedes dadurch aus derEinheit
809807/0728
gewonnene Ausgangsworl wird mit der entsprechenden Eintragung
in der Wahrhfiitstabelle verglichen. Eine Diskrepanz zeigt einen
Fehler in der geprüften Einheit an.
Anschließend werden fehlerfreie Einheiten von der Halbleiterscheibe
abgetrennt und individuell mit Gehäusen versehen. Während dieser Verfahrensschritte brauchen weder physikalische Codemarkierungen
auf den Einheiten noch zugeordnete schriftliche Aufzeichnungen der jeweiligen Identitäl der verschiedenen Einheiten benutzt werden.
In der Praxis wird dadurch dieser Teil des Gesamtherstellungsverfahrens
wesentlich vereinfacht.
Nach der Montage in Gehäuse wird jede entsprechend den Grundgedanken
der Erfindung hergestellte Einheit auf die oben beschriebene Weise elektrisch abgefragt, um das jeweils verwirklichte Codeformat
festzustellen. Dann wird die Einheit wiederum unter Bezugnahme auf
eine Standard-Wahrheitstabelle, die den jeweiligen Code angibt,
geprüft. An diesem rVinkt wird jede als fehlerfrei festgestellte Einheit
zum erstenmal physikalisch mit Codezeichen markiert.
Entsprechend einem Merkmal der Erfindung enthält also eine
809807/0728
fs-
Schahungsanordnung, die eine Vielzahl von Konfigurationen zuläßt, ein besondeies Netzwerk, das elektrisch zur Feststellung
der jeweiligen, in der Anordnung verwirklichten Konfiguration abgefragt werden kann. Dadurch wird die Aufgabe, während der
Herstellung der codierten Anordnungen Aufzeichnungen bezüglich ihrer Identität zu haben, wesentlich vereinfacht. Während der
normalen Betriebsbedingungen ist die jeweilige Identifizierschaltung entsprechend der obigen Erläuterung für den Verwender
transparent.
Es ist zwar besonderes Gewicht auf eine spezielle transparente Schaltung in einer Schaltungsanordnung für eine elektrische
Abfrage gelegt worden, aber es sei darauf hingewiesen, daß für Identifizierungszwecke auch andere Schaltungen benutzt
werden können, die während des normalen Betriebs der Anordnung wirkungsmäßig nicht abgetrennt sind, Beispielsweise könnte
man eine Klemmschaltung vorsehen, die jeder Eingangsleitung (oder Ausgangsleitung) der Anordnung entweder eine oder zwei
Dioden zuordnet. Ein solches Muster von Klemmschaltungen läßt sich so auslegen, daß es unter Ansprechen auf Abfragesignale
eine eindeutige Angabe der Konfiguration oder des
809807/0728
-Q6 -
Code der Anordnung liefert.
Alternativ kann man auf einfache Weise eine Klemmschaltung
(beispielsweise eine einzelne Diode) an jede Eingangs- (oder
Ausgangs-)Leitung der Anordnung anschalten oder nicht anschalten, um eine Basis für eine eindeutige Identifizierung der
Anordnung durch eine elektrische Abfrage zu schaffen. Eine solche Technik ist natürlich ebenfalls nicht transparent für den
Benutzer der Anordnung.
Darüberhinaus kann man auf einfache Weise einen gewissen Teil der internen Speicherkapazität einer ROM-Speichercinheit
für Identifizierzwecke reservieren. Anders gesagt, einige der regulären Adressen innerhalb der Speicheranordnung der Einheit
können zur Angabe eines vorgegebenen Code benutzt werden. Diese Identifizierungstechnik, die natürlich ebenfalls für einen
Verwender der Einheit nicht transparent ist, stellt eine zweckmäßige Alternative in einigen Fällen von praktischem Interesse dar.
Weiterhin kann man mit gewissen Programmieranstrengungen das Identifizierverfahren für den Benutzer vollständig transparent
80Θ807/0726
machen, ohne daß zusätzliche Schaltungen erforderlich sind. Unterschiedliche ROM-Einheiten sind natürlich in der Tat
verschieden, und wenn man eine Programmsuche in der Wahrheitstabelle einer gegebenen Gruppe solcher Einheiten durchführt, so
kann man eine begrenzte Anzahl von Adressen identifizieren, die für die individuellen Einheiten der Gruppe besondere Informationen
enthalten. Indem man dann zunächst diese gewählten Adressen liest, erhält man ein Datenmuster, das einen individuellen Code
eindeutig identifiziert.
Entsprechend einem weiteren Merkmal der Erfindung machen also
sie oben erläuterten oder verwandte Identifizierungsverfahren transparenter oder nichttransparenter Art eine physikalische Markierung
oder Aufzeichnung der Codierungen für die Einheiten während des gesamten Herstellungsverfahrens überflüssig. Die physikalische
Markierung wird mit Vorteil verschoben, bis die Einheiten schließlich in Gehäuse eingebracht und als fehlerfrei festgestellt
worden sind.
80*807/0726
-28-Leerseite
Claims (7)
- WESTERN ELECTRIC COMPANY Panousis, P.T. 6-4-5IncorporatedNEW YORKPATENTANSPRÜCHEVerfahren zur Herstellung programmierbarer integrierter Schaltungen, bei dem eine Vielzahl integrierter Schaltungen so erzeugt wird, daß unterschiedliche Gruppen von Schaltungen unterschiedliche Verbindungen besitzen, die bestimmte gespeicherte Informationen darstellen,gekennzeichnet durch
die Verfahrensschritte:Erzeugen von gemeinsamen signalempfindlichen Identifiziercodierungen in jeder Gruppe von integrierten Schaltungen, wobei die Identifiziercodierungen sich von denen anderer Gruppen unterscheiden;Anlegen von elektrischen Abfragesignalen an jede integrierte Schaltung zur Feststellung ihrer Identifiziercodierung, wodurch eine Identifizierung ohne physikalische Markierung809807/0728der Schaltung erreicht wird. - 2. Verfahren nach anspruch 1,dadurch gekennzeichnet, daß elektrische Prüfsignale an jede integrierte Schaltung entsprechend einem besonderen Prüfprogramm angelegt wird, das dem jeweiligen Identifiziercode der integrierten Schaltung entspricht, und daß die von jeder integrierten Schaltung unter Ansprechen auf die Prüfsignale gewonnenen Ausgangssignale mit einer Standardgruppe von Ausgangssignalen verglichen wird, um den Fehlerzustand der unmarkierten integrierten Schaltung zu bestimmen.
- 3. Verfahren nach Anspruch 2,dadurch gekennzeichnet, daß jede als fehlerfrei festgestellte integrierte Schaltung in ein Gehäuse montiert wird, daß elektrische Abfragesignale an jede physikalisch unmarkierte, in ein Gehäuse eingebrachte integrierte Schaltung zur Feststellung ihres Identifiziercode angelegt werden,daß elektrische Prüfsignale an jede in ein Gehäuse eingebrachte integrierte Schaltung entsprechend dem809807/0728-f-speziellen Prüfprogramm angelegt werden, welches dem jeweiligen Identifiziercode der integrierten Schaltung entspricht,daß von jeder integrierten Schaltung aufgrund der Prüfsignale gewonnenen Ausgangssignale mit einer Standardgruppe von Ausgangssignalen verglichen v/erden, um den Fehlerzustand der integrierten Schaltung festzustellen, und daß zum erstenmal während des Herstellungsverfahrens jede fehlerfreie, in ein Gehäuse eingebrachte integrierte Schaltung physikalisch mit ihren jeweiligen Codeangaben markiert wird.
- 4. Integriertes Schaltungsplättchen mit einer Vielzahlvon EingangssignaIleitungen und einer Vorspannungsleitung,dadurch gekennzeichnet, daßdie Vorspannungsleitung (28) wahlweise an eine Bezugsspannung oder an eine vorgeschriebene Vorspannung anschaltbar ist,daß eine Identifizierschaltung (32, 34, 36, 38) an die Leitungen angeschlossen ist und abhängig von der Anschaltung der Vorspannungsleitung an das Bezugspotential80Ö807/0728und dem Anlegen von Abfragosignalen einer bestimmten Polarität an die Eingangssignalleitungcn (14, 15... N) auf diesen eirc durch die Auslegung der Identifizier se haltung bestimmte, mehiziffrige binäre Darstellung erzeugt, und daß die Identifizierschaltung abhängig von der Anschaltung der Vorspannungsschaltung an die vorgeschriebene Vorspannung auf den Eingangssignalleitungen identische Spannungen beim Anlegen von Signalen der bestimmten Polarität erzeugt.
- 5. Integriertes Schaltungsplättchen nach Anspruch 4mit einer eine Vielzahl von Konfigurationen zulassenden Anordnung (12)/dadurch gekennzeichnet, daß die Identifizierschaltung während der Herstellung so ausgelegt wird, daß sie die Konfiguration der Anordnung eindeutig darstellt.
- 6. Integriertes Schaltungsplättchen nach Anspruch 5, dadurch gekennzeichnet, daß die Anordnung eine programmierbare Festwert-Speichereinheit enthält.809807/0720
- 7. Integriertes Schaltungsplöttchen nach Anspruch ό,dadurch gekennzeichnet,daß die Zuführungseinrichtung eine Vielzahl von Klemmdioden (22, 24, 26) aufweist, von denen jeweils eine Elektrode an eine andere EingangssignaIleitung angeschaltet ist,daß die Identifizierschaltung Bauteile (34) enthält, die an die andere Elektrode gewählter Klemmdioden angeschaltet sind,daß die Bauteile mit der Vorspannungsleitung verbunden sind, unter Ansprechen auf das Anlegen der Vorspannungsleitung an die vorgeschriebene Vorspannung die andere Elektrode der gewählten Klemmdioden im wesentlichen auf das Bezugspotential bringt, dagegen unter Ansprechen auf das Anschalten der Vorspannungsleitung an die Bezugsspannung eine Diode (Basis-Emitter von 34) gleichsinnig in Reihe zu jeder gewählten Klemmdiode schaltet, und daß Mittel (36) die andere Elektrode der nichtgewählten Klemmdioden mit dem Bezugspotential verbindet.809807/0726
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/713,910 US4055802A (en) | 1976-08-12 | 1976-08-12 | Electrical identification of multiply configurable circuit array |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2735742A1 true DE2735742A1 (de) | 1978-02-16 |
DE2735742C2 DE2735742C2 (de) | 1987-07-30 |
Family
ID=24868040
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19772735742 Granted DE2735742A1 (de) | 1976-08-12 | 1977-08-08 | Verfahren und vorrichtung zur elektrischen identifizierung von integrierten schaltungen |
Country Status (9)
Country | Link |
---|---|
US (1) | US4055802A (de) |
JP (1) | JPS58120B2 (de) |
BE (1) | BE857663A (de) |
CA (1) | CA1083671A (de) |
DE (1) | DE2735742A1 (de) |
FR (1) | FR2361717A1 (de) |
GB (1) | GB1585847A (de) |
IT (1) | IT1082274B (de) |
NL (1) | NL7708875A (de) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5834456B2 (ja) * | 1974-03-14 | 1983-07-27 | トウアネンリヨウコウギヨウ カブシキガイシヤ | カルボンサン ノ セイゾウホウ |
US4183460A (en) * | 1977-12-23 | 1980-01-15 | Burroughs Corporation | In-situ test and diagnostic circuitry and method for CML chips |
DE2905271A1 (de) * | 1979-02-12 | 1980-08-21 | Philips Patentverwaltung | Integrierte schaltungsanordnung in mos-technik mit feldeffekttransistoren |
DE2905294A1 (de) * | 1979-02-12 | 1980-08-21 | Philips Patentverwaltung | Integrierte schaltungsanordnung in mos-technik mit feldeffekttransistoren |
US4281392A (en) * | 1979-05-01 | 1981-07-28 | Allen-Bradley Company | Memory circuit for programmable machines |
JPS5634177A (en) * | 1979-08-29 | 1981-04-06 | Canon Inc | Electronic equipment |
US4321667A (en) * | 1979-10-31 | 1982-03-23 | International Business Machines Corp. | Add-on programs with code verification and control |
JPS5671888A (en) * | 1979-11-15 | 1981-06-15 | Nec Corp | Readout circuit of code name for read only memory (rom) |
JPS6051199B2 (ja) * | 1980-11-13 | 1985-11-12 | 富士通株式会社 | 半導体装置 |
JPS57105898A (en) * | 1980-12-23 | 1982-07-01 | Fujitsu Ltd | Field programmable element |
EP0057645A1 (de) * | 1981-02-04 | 1982-08-11 | FAIRCHILD CAMERA & INSTRUMENT CORPORATION | Elektrisch kodierte Identifizierung von integrierten Schaltungsanordnungen |
US4451903A (en) * | 1981-09-14 | 1984-05-29 | Seeq Technology, Inc. | Method and device for encoding product and programming information in semiconductors |
US4480199A (en) * | 1982-03-19 | 1984-10-30 | Fairchild Camera & Instrument Corp. | Identification of repaired integrated circuits |
WO1983003488A1 (en) * | 1982-03-30 | 1983-10-13 | Lockheed Corp | Automatic circuit identifier |
US4651284A (en) * | 1984-07-27 | 1987-03-17 | Hitachi, Ltd. | Method and system of circuit pattern understanding and layout |
JPH0662485B2 (ja) * | 1986-01-14 | 1994-08-17 | 出光石油化学 株式会社 | カルボン酸の製造方法 |
US4922193A (en) * | 1988-08-24 | 1990-05-01 | Siemens Aktiengesellschaft | Printed circuit card for a personal computer |
US5680353A (en) * | 1988-09-14 | 1997-10-21 | Sgs-Thomson Microelectronics, S.A. | EPROM memory with internal signature concerning, in particular, the programming mode |
FR2636464B1 (fr) * | 1988-09-14 | 1990-10-26 | Sgs Thomson Microelectronics | Memoire eprom avec signature interne concernant notamment le mode de programmation |
JP2582439B2 (ja) * | 1989-07-11 | 1997-02-19 | 富士通株式会社 | 書き込み可能な半導体記憶装置 |
JPH03241598A (ja) * | 1990-02-19 | 1991-10-28 | Fujitsu Ltd | シグネチャー回路 |
KR920007535B1 (ko) * | 1990-05-23 | 1992-09-05 | 삼성전자 주식회사 | 식별회로를 구비한 반도체 집적회로 칩 |
JP3659981B2 (ja) * | 1992-07-09 | 2005-06-15 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ダイ特定情報に特徴付けられるダイ上の集積回路を含む装置 |
US5644144A (en) * | 1994-09-23 | 1997-07-01 | Advanced Micro Devices, Inc. | Device and method for programming a logic level within an integrated circuit using multiple mask layers |
JP2001230164A (ja) * | 2000-02-18 | 2001-08-24 | Mitsubishi Electric Corp | 半導体装置の製造履歴情報搭載方法およびその方法により製造された半導体装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3872452A (en) * | 1974-04-17 | 1975-03-18 | Ibm | Floating addressing system and method |
US3900737A (en) * | 1974-04-18 | 1975-08-19 | Bell Telephone Labor Inc | Electron beam exposure system |
DE2256688B2 (de) * | 1972-11-18 | 1976-05-06 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren zum auftrennen von leiterbahnen auf integrierten schaltkreisen |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2115371B2 (de) * | 1971-03-30 | 1973-11-15 | Siemens Ag, 1000 Berlin U. 8000 Muenchen | Gegen Überlastung gesicherte Auswahlmatrix fur einen Datenspeicher mit wahlfreiem Zugriff |
GB1379588A (en) * | 1971-12-01 | 1975-01-02 | Int Computers Ltd | Systems for testing electrical devices |
US3784907A (en) * | 1972-10-16 | 1974-01-08 | Ibm | Method of propagation delay testing a functional logic system |
US3761695A (en) * | 1972-10-16 | 1973-09-25 | Ibm | Method of level sensitive testing a functional logic system |
JPS5346576B2 (de) * | 1974-05-09 | 1978-12-14 | ||
US3969618A (en) * | 1974-11-29 | 1976-07-13 | Xerox Corporation | On line PROM handling system |
-
1976
- 1976-08-12 US US05/713,910 patent/US4055802A/en not_active Expired - Lifetime
-
1977
- 1977-05-31 CA CA279,537A patent/CA1083671A/en not_active Expired
- 1977-08-08 DE DE19772735742 patent/DE2735742A1/de active Granted
- 1977-08-09 GB GB33319/77A patent/GB1585847A/en not_active Expired
- 1977-08-10 BE BE180063A patent/BE857663A/xx not_active IP Right Cessation
- 1977-08-11 IT IT68852/77A patent/IT1082274B/it active
- 1977-08-11 FR FR7724767A patent/FR2361717A1/fr active Granted
- 1977-08-11 NL NL7708875A patent/NL7708875A/xx not_active Application Discontinuation
- 1977-08-12 JP JP52096227A patent/JPS58120B2/ja not_active Expired
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2256688B2 (de) * | 1972-11-18 | 1976-05-06 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren zum auftrennen von leiterbahnen auf integrierten schaltkreisen |
US3872452A (en) * | 1974-04-17 | 1975-03-18 | Ibm | Floating addressing system and method |
US3900737A (en) * | 1974-04-18 | 1975-08-19 | Bell Telephone Labor Inc | Electron beam exposure system |
Also Published As
Publication number | Publication date |
---|---|
BE857663A (fr) | 1977-12-01 |
IT1082274B (it) | 1985-05-21 |
FR2361717A1 (fr) | 1978-03-10 |
JPS5323285A (en) | 1978-03-03 |
NL7708875A (nl) | 1978-02-14 |
GB1585847A (en) | 1981-03-11 |
DE2735742C2 (de) | 1987-07-30 |
US4055802A (en) | 1977-10-25 |
FR2361717B1 (de) | 1980-04-11 |
CA1083671A (en) | 1980-08-12 |
JPS58120B2 (ja) | 1983-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2735742A1 (de) | Verfahren und vorrichtung zur elektrischen identifizierung von integrierten schaltungen | |
DE3234117C2 (de) | ||
DE2007787B2 (de) | Datenspeicher- und Datenspeicheransteuerschaltung | |
DE2010366A1 (de) | Verfahren und Einrichtung zum elektronischen Einschreiben in einen nur zum Ablesen bestimmten Impedanzspeicher | |
DE2328869A1 (de) | Verfahren zur pruefung eines digitalen speichersystems sowie zur durchfuehrung dieses verfahrens dienendes selbstpruefendes digitales speichersystem | |
EP1141960B1 (de) | Schreib-/lesearchitektur für mram | |
DE19614443A1 (de) | Inhalts-adressierbarer Speicher | |
DE2646163B2 (de) | Schaltungsanordnung zum Ersetzen fehlerhafter Informationen in Speicherplätzen eines nicht veränderbaren Speichers | |
DE2646162B2 (de) | Schaltungsanordnung zum Ersetzen fehlerhafter Informationen in Speicherplätzen eines nicht veränderbaren Speichers | |
DE1249926B (de) | Einrichtung zum Umadressieren fehlerhafter Speicherstellen eines beliebig zuganglichen Hauptspeichers in einer Datenverarbeitungsanlage | |
DE2261786A1 (de) | Nur-lese-speicher hoher dichte | |
DE4334946A1 (de) | Halbleiterspeichervorrichtung | |
EP0263470A2 (de) | Verfahren und Anordnungen zum Testen von MEGA-Bit-Speicherbausteinen mit beliebigen Testmustern im Multi-Bit-Testmodus | |
DE10138142B4 (de) | Verfahren zur Analyse einer integrierten elektrischen Schaltung | |
DE1499650A1 (de) | Einrichtung zur Speicherung und Verarbeitung von Daten | |
DE2335824C3 (de) | Schaltungsanordnung und Verfahren zum Prüfen der Richtigkeit von Verbindungen | |
DE1774741A1 (de) | Mehrstabile Speicherzelle | |
DE1295656B (de) | Assoziativer Speicher | |
DE2729361A1 (de) | Speicherschaltung | |
DE3016738C2 (de) | Verfahren zur Übertragung eines Bitmusterfeldes in einen Speicher und Schaltungsanordnung zur Ausübung des Verfahrens | |
DE2554707C2 (de) | Direktzugriffsspeicher | |
DE1280934B (de) | Verfahren zum Abfragen eines assoziativen Speichers und Vorrichtung zur Durchfuehrung des Verfahrens | |
DE3202495A1 (de) | Verfahren und vorrichtung zur ueberwachung einer kritischen anzahl von loesch- und/oder schreibzyklen eines elektrisch loeschbaren, programmierbaren nur-lese-speichers | |
DE1474380A1 (de) | Matrixspeicheranordnung | |
EP0740838B1 (de) | Verfahren zum test von digitalen speichereinrichtungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
8125 | Change of the main classification |
Ipc: G01R 31/26 |
|
8126 | Change of the secondary classification |
Free format text: G11C 11/34 G06F 7/08 |
|
8128 | New person/name/address of the agent |
Representative=s name: BLUMBACH, P., DIPL.-ING., 6200 WIESBADEN WESER, W. |
|
8127 | New person/name/address of the applicant |
Owner name: AT & T TECHNOLOGIES, INC., NEW YORK, N.Y., US |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |