-
Verfahren zum Einfügen von taktsynchronen Informationsflüssen
-
beliebiger Struktur in ein taktsynchron empfangene Informationsflüsse
von jeweils in einem Grundrahmen mit n Worten von k Bit mit einen Synchronwort angeordneten
PCM-Grundsystemen rahmensynchron zusammenfassendes Zeitmultiplex-Sekundärsystem
Die Erfindung bezieht sich auf die Zusammenfassung von mehreren primären takt synchronen
Informationsflüssen einer Primärbitrate von beispielsweise 2,048 !Ebit/s zu einem
einzigen Sekundär-Informationsfluß einer Sekundärbitrate von beispielsweise 8,448
Mbit/s mit Hilfe eines synchronen digitalen Multiplexers. In einem solchen Multiplexer
kann, wie dies aus der DU-OS 2 301 431 bekannt ist, zur rahmensynchronen Zeitmultiplexübertragung
der taktsynchronisierten Informationsflüsse von beispielsweise 4 PCM-Grundsystemen,
die jeweils in einem Grundrahmen mit n Worten von k Bit mit einem Synchronwort am
Rahmenanfang angeordnet sind und deren Informationsflüsse zunächst in je einen den
gesamten Grundrahmen aufnehmenden Vollspeicher wortweise geordnet eingeschrieben
werden, in der Weise verfahren werden, daß die in den vier Vollspeichern wortweise
gespeicherten Informationen durch in einer für alle Grundsysteme zentralen Einrichtung
erzeugte Leseadressen derart abgerufen und zusammengefaßt werden, daß nach einem
Synchronisierwort zu Beginn des tberrahmens zunächst alle Synchronisierworte der
Grundrahmen und danach wortweise kanalgeordnet verschachtelt die Informationen der
Grundsysteme
übertragen werden, wobei für jeweils vier Worte ein
Leerbit eingefügt ist, so daß in der Mitte des überrahmens mindestens ein freier
k-Bit-Zeitkanal verbleibt. Bei einer solchen rahmensynchronen Zusammenfassung der
Informationsflüsse solcher jeweils in einem Grundrahmen mit n Worten von k Bit einschließlich
eines Synchronworts an Rahmenanfang angeordneter PCM-Grundsysteme kann es sich beispielsweise
um die Zusammenfassung von vier PCM-30/32-Fernsprechsystemen handeln, wobei eine
solche Zusammenfassung insbesondere im Hinblick auf in der zweiten Ebene einer Digital-Hierarchie
vorgesehene PCM-Vermittlungen zweckmäßig sein kann.
-
Im Zusammenhang mit einer solchen Zusammenfassung taktsynchroner primärer
Informationsflüsse zu einem einzigen sekundären Informationsfluß hat es sich nun
als wünschenswert erwiesen, und diese Aufgabe liegt auch der Erfindung zugrunde,
ggf. auch taktsynchrone Zubringernysteme (gleicher Primärbitrate) mit beliebig strukturiertem,
insbesondere auch vollstransparentem Informationsfluß einbeziehen zu können, wobei
es sich bei einem solchen Informationsfluß z.B. um die digitale Übertragung von
Musik, Bildtelephoniesignalen oder schnellen Daten handeln kann.
-
Die Erfindung betrifft ein Verfahren zum Einfügen von taktsynchronen
Informationeflüssen beliebiger Struktur in ein takt synchrone Informationsflüsse
von PCM-Grundsystemen, die jeweils in einem Grundrahmen mit n Worten von k bit mit
einem Synchronwort am Rahmenanfang angeordnet sind und deren Informationsflüsse
zunächst in Je einen Speicher wortweise eingeschrieben werden, wonach die in den
Speichern wortweise gespeicherten Informationen durch in einer für alle Grundsysteme
zentralen Einrichtung erzeugte Leseadressen derart abgerufen und zusammengefügt
werden, daß nach einem Synchronisierwort zu Beginn des tberrahmens zunächst alle
Synchronisierwörter der Grundrahmen und danach wortweise kanalgeordnet verschachtelt
die Informattnen der Grundsysteme übertragen werden, rahmensynchron
zusammenfassendes
Zeitmultiplex-Sekundärsystem, in dem jeweils für eine der Anzahl der Primärsysteme
entsprechende Anzahl von Worten ein Leerbit eingefügt ist, so daßin der Mitte des
Überrahmens mindestens ein freier k-Bit-Zeitkanal verbleibt, insbesondere nach DSP...(deutsche
Patentanmeldung P 23 01 431.5); dieses Verfahren ist erfindungsgemäß dadurch gekennzeichnet,
daß ein solcher taktsynchroner Informationsfluß beliebiger, ggf. von der Struktur
eines PCM-Grundsystems abweichender Struktur unabhängig von etwa unterschiedlichen
Verbindungskanalzugehörigkeiten seiner Bits lediglich in einen k-Bit-Serienparallelumsetzer
in damit gebildeten Blocks von k Bits eingeschrieben wird, die von dort innerhalb
des Zyklus, in dem die wortweise gespeicherten Informationen von PCM-Grundsystemen
aus den diesen zugeordneten Speichern abgerufen werden, abgerufen und wie PCM-Worte
verschachtelt mit den PCM-Worten der PCM-Grundsysteme übertragen werden.
-
Die Erfindung bringt den Vorteil mit sich, in einfacher und wirtschaftlicher
Weise auch von ganz unterschiedlichen Diensten stammende digitale Informationsflüsse
getrennter Eingangs- bzw.
-
Zubringersysteme (PCM 30/32-Systeme, digitale Tonprogrammübertragung,
schnelle Datenübertragung, Bildtelephonie) zusammenfassen zu können.
-
Anhand von Zeichnungen werden im folgenden Funktion und Wirkungsweise
der Erfindung noch näher erläutert. Dabei zeigt Fig. 1 in einem zum Verständnis
der Erfindung ausreichendem Umfange ein Blockschaltbild einer zur Durchführung des
Verfahrens nach der Erfindung geeigneten Schaltungsanordnung zur Ineinanderfügung
der Informationsflüsse von vier Zubringer-bzw. Eingangssystemen I...IV; Fig.2 zeigt
einen dazugehörigen Impuleplan.
-
In der Schaltungsanordnung nach Fig.1 wird der Informationsfluß eines
durch ein PCM-Orundsystem gegebenen ersten Eingangssystems I zunächst in (aus der
DT-OS 2 301 431) bekannter Weise
wort- und rahmensynchronisiert
in einen einen vollen Grundrahmen aufnehmenden Vollspeicher S2 wortweise geordnet
mit einem von einer Steuereinrichtung St abgegebenen Takt T0 (s.auch Fig.2) eingeschrieben,
wonach die im Vollspeicher S2 wortweise gespeicherte Information sukzessive 8-bit-weise
parallel über die Leitungen EI in einen Parallelserienwandler tt1 übernommen werden;
dieser Parallelserienwandler bildet zusammen mit weiteren derartigen Parallelserienwandlern
#S2, tS3, P»4 einen 32-Bit-Speicher, der danach mit einem Takt T2, der gemäß Fig.2
in (aus der DT-OS 2 301 431) bekannter Weise nach jedem 32-ten Bit eine Lücke von
einem Bit aufweist, seriell ausgelesen wird. Gleichzeitig damit, daB in den Lücken
des Taktes T2 mit einem TaktÜ(siehe Fig.2) über die Leitungen EI vom Speicher S2
her die vom Eingangssystem I herrührenden Informationen 8-bit-weise parallel in
den 32-Bit-Speicher #S1 - 2 - »83 - »84 übernommen werden, werden in entsprechender
Weise auch von den Eingangssystemen II, III herrührende Informationen, die ebenfalls
zunächst von Vollspeichern aufgenommen sein können, über die Leitungen EII, EIII
in den 32-Bit-Speicher PS1 - it2 - tS3 -übernommen. In Fig.1 ist dazu angedeutet,
daß die Takte T2 und 8 ebenso wie auch der Eingangssystemtakt T0 von der Steuereinrichtung
St abgegeben werden.
-
In Fig.1 ist nun angedeutet, daß ein von einem Eingangssystem IV gelieferter
Informationsfluß Inf4 gleicher Primärbitrate von beispielsweise 2,048 Mbit/s, der
dabei von beliebiger Struktur sein und insbesondere auch von der Struktur eines
PCM-Grundsystems abweichen kann, unabhängig von etwa unterschiedlichen Verbindungskanalzugehörigkeiten
seiner Bits nicht in einen Vollepeicher, sondern lediglich in einen 8-Bit-Serienparallelumsetzer
SR4 in damit gebildeten Blocks von 8 Bits takt synchron zu den Signalfüssen der
übrigen Eingangssysteme I...III mit dem Takt To eingeschrieben wird.
-
Mit dem Steuertakt 2 werden die einzelnen Bit-Blocks dann jeweils
in Paralleldarstellung über die Leitungen EIV in den Parallel-Serien-Wandler vS4
übernommen, um von dort zusammen mit den in den weiteren Parallel-Serienwandlern
Vt1, tS2, tS3 gerade enthaltenen Bits im Takt T2 seriell ausgelesen zu werden.
-
Damit werden die im Serienparallelumsetzer SR4 gebildeten Blocks von
jeweils 8 Bits innerhalb des Zyklus, in dem die wortweise gespeicherten Informationen
eines das Eingangs system I bildenden PCM-Grundsystems aus dem diesem zugeordneten
Vollspeicher S2 abgerufen und in entsprechender Weise die wortweise gespeicherten
Informationen der Eingangssysteme II und III aus den ihnen zugeordneten Speichern
abgerufen werden, ebenfalls abgerufen und wie PCM-Worte verschachtelt mit den PCM-Worten
der PCM-Grundsysteme weiterübertragen. Wie eine solche Weiterübertragung im einzelnen
vor sich gehen kann, ist bereits (aus der DT-OS 2 301 431) bekannt und braucht daher
hier nicht näher erläutert zu werden.
-
In Fig.2 sind einige Signalzustände der Schaltungsanordnung nach Fig.1
dargeste. Dabei ist in der ersten Zeile der Eingangssystemtakt T0 dargestellt; einer
zweiten Zeile ist ein Ausschnitt aus dem Informationsfluß Inf4 des Eingangs systems
IV angedeutet.
-
Die mit Z1...Z8 bezeichneten Zeilen verdeutlichen in Abhängigkeit
von der Zeit die Signalzustände der einzelnen Speicherstufen des Serienparallelumsetzers
SR4. In der drittletzten Zeile ist der Ubernahmetakt. 2 angedeutet, mit welchem
Informationen parallel in den 32-Bit-Speicher v - 2 - Vt3 -übernommen werden, und
in der vorletzten Zeile ist der Takt T2 dargestellt, mit welchem die Informationen
aus diesem 32-Bit-Speicher seriell ausgelesen werden. In der letzten Zeile schließlich
ist der auf der Leitung I1 der Schaltungsanordnung nach Fig.1 auftretende, dem Informationsfluß
Inf4 entsprechende frequenztransformierte Informationsfluß angedeutet.
-
Die vorstehende Erläuterung von Funktion und Wirkungsweise der Erfindung
anhand der Fig.1 geht davon aus, daß nur für den Informationsfluß Inf4 des Eingangssystems
IV ein 8-Bit-Serienparallelumsetzer vorgesehen ist, in dem der
Informationsfluß
Inf4 unabhängig von etwa unterschiedlichen Verbindungskanalzugehörigkeiten seiner
Bits in damit gebildeten Blocks von jeweils 8 Bits zwischengespeichert wird, die
von dort innerhalb des Zyklus, indem die wortweise gespeicherten Informationen von
PCM-Grundsystemen aus den diesen zugeordneten Speichern (S2) abgerufen werden, abgerufen
und wie PCM-Worte verschachtelt mit den PCM-Worten der PCM-Grundsysteme übertragen
werden, während für den Informationsfluß des Eingangs systems I ein Voll speicher
S2 vorgesehen ist, wie er in entsprechender Weise auch für die weiteren Eingangesysteme
II, III vorgesehen sein kann. Es ist bei einem solchen gemischten Betrieb aber auch
möglich, den Informationsfluß weiterer Eingangs systeme lediglich in einen 8-Bit-Serienparallelumsetzer
einzugeben, was es gegebenenfalls ermöglicht, unterschiedliche Eingangssysteme in
unterschiedlichen Anzahlen miteinander zu kombinieren. In diesem Zusammenhang sei
besonders bemerkt, daß dort, wo der Informationsfluß unabhängig von etwa unterschiedlichen
Verbindungskanalzugehörigkeiten seiner Bits lediglich einen 8-Bit-Serienparallelumsetzer
in damit gebildeten Blocks von 8 Bits durchläuft, dieser Informationsfluß zwar von
beliebiger Struktur sein und insbesondere auch von der Struktur eines PCM-Grundsystems
abweichen kann, daß er dies aber nicht muß; im Rahmen der Erfindung ist es vielmehr
auch möglich, in einen lediglich durch einen solchen 8-Bit-Serienparallelumsetzer
gegebenen Speicher den Informationsfluß eines PCM-Grundsystems in Blocks von jeweils
8 Bits einzuschreiben und diese-von dort innerhalb eines Zyklus, in dem wortweise
gespeicherte Informationen von anderen PCM-Grundsystemen aus diesen zugeordneten
Speichern abgerufen werden, abzurufen und mit den Worten der übrigen PCM-Grundsysteme
verschachtelt zu übertragen. Ein solches Vorgehen, mit dem der Vorteil einer entsprechend
hohen Wirtschaftlichkeit verbunden ist, kann insbesondere solange zweckmäßig sein,
wie kein Zusammenwirken des Multiplexers mit in der zweiten Ebene einer Digital-Hierarchie
vorgesehenen PCM-Vermittlungen vorgesehen ist, vielmehr lediglich Ubertragungszwecke
verfolgt werden.
-
1 Patentanspruch 2 Figuren
L e e r s e i t e