DE2729705A1 - Verfahren zur reduzierung unauffindbarer fehler beim lesen magnetischer baender sowie detektor zur durchfuehrung des verfahrens - Google Patents

Verfahren zur reduzierung unauffindbarer fehler beim lesen magnetischer baender sowie detektor zur durchfuehrung des verfahrens

Info

Publication number
DE2729705A1
DE2729705A1 DE19772729705 DE2729705A DE2729705A1 DE 2729705 A1 DE2729705 A1 DE 2729705A1 DE 19772729705 DE19772729705 DE 19772729705 DE 2729705 A DE2729705 A DE 2729705A DE 2729705 A1 DE2729705 A1 DE 2729705A1
Authority
DE
Germany
Prior art keywords
data
character
read
magnetic tape
redundant character
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19772729705
Other languages
English (en)
Inventor
Edward R Besenfelder
Jack L Gooding
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bull HN Information Systems Italia SpA
Original Assignee
Honeywell Information Systems Italia SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell Information Systems Italia SpA filed Critical Honeywell Information Systems Italia SpA
Publication of DE2729705A1 publication Critical patent/DE2729705A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Detection And Correction Of Errors (AREA)
  • Error Detection And Correction (AREA)
  • Television Systems (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zur Reduzierung unauffindbarer Fehler beim Lesen magnetischer Bänder im Zusammenhang mit DV-Systemen sowie auf einen Detektor zur Durchführung des Verfahrens. Der Detektor zur Auffindung variabler zyklischer redundanter Zeichen kann im Zusammenhang mit 7- oder 9-Spur-Magnetbändern mit Zeichendichten von 800, 556 oder 200 Zeichen pro inch (cpi = characters per inch) verwendet werden.
Bekannte Anordnungen zur Feststellung eines zyklischen Prüfzeichens (CCC = cyclic check character) und/oder eines longitudinalen Prüfzeichens (LCC = longitudinal check character) sind feste, nicht-variable Anordnungen, die das Zeichen LCC oder CCC zu einem festen Zeitpunkt, nachdem der Datenblock gelesen ist oder der Datenblock scheinbar fehlerhaft gelesen worden ist, feststellen müssen. Es sind keine Anordnungen bekannt, die eine Verdichtung oder Erweiterung der Zeitperiode, ausgehend vom Ende des Datenblocks bis zum Auftreten des Zeichens CCC oder LCC vornehmen. Demzufolge wird der Datenblock bei den bekannten Anordnungen als fehlerhaft angesehen, wenn das betreffende Zeichen CCC, das vier Zeichenstellen hinter dem Ende des Datenblockes auftreten sollte, auf Grund einer unbeabsichtigten Schreibweise beispielsweise fünf Zeichensteilen hinter dem Datenblock auftritt.
Es ist daher die Aufgabe der vorliegenden Erfindung, ein Verfahren sowie einen Detektor anzugeben, durch die das entsprechende Zeichen auch ermittelt werden kann, wenn es nicht an der richtigen Stelle eingeschrieben worden ist. Die Lösung dieser Aufgabe gelingt gemäß dem im Anspruch 1 gekennzeichneten Verfahren. Ein Detektor sowie dessen zweckmäßige Ausgestaltung ist den Unteransprüchen entnehmbar.
Gemäß der Erfindung werden einen Wiederanlauf eines Magnetbandes verhindernde Lesefehler reduziert, indem ein variables Lesefenster erzeugt wird, das eine Synchronisation des Empfangs
809808/0615
der Zeichen CCC und/oder LCC mit ihren zugeordneten Datenblöcken auch dann erlaubt, wenn die Zeichen CCC und/oder LCC nicht in das richtige Zeitfenster, wie durch die Schreibspezifikation des vorliegenden Bandes verlangt, eingeschrieben worden sind. Das scheinbare Fehlen eines zyklischen Prüfzeichens (CCC), das manchmal auch als zyklisches redundantes Prüfzeichen bezeichnet wird, oder eines longitudinalen Prüfzeichens (LCC), das manchmal auch als longitudinales redundantes Prüfzeichen bezeichnet wird, führt somit zu keinem Lesefehler, sofern dieses Zeichen, wenn auch nicht an der richtigen Stelle, vorliegt. Der Detektor für die variablen, zyklischen, redundanten Prüfzeichen gestattet eine automatische Einstellung des Zeitfensters, d. h. der erwarteten Zeitbandsprosse, in der bei dem gewünschten Zeitintervall das CCC- oder LCC-Byte aufzutreten hat. Wenn beispielsweise ein 9-Epur-Magnetband mit 8OOcpi gelesen wird und das Zeichen CCC vier Zeichenstellen hinter dem Datenblock zu erwarten ist, so wird der Detektor anfänglich so eingestellt, daß er das Zeichen CCC zu irgendeinem Zeitpunkt bis zu vier Zeichenstellen hinter dem Datenblock zu lesen versucht. Werden keine Daten festgestellt, so wird ein Leerstellen-CCC in die geeigneten Register eingelesen. Da das Zeichen CCC entweder eine gerade oder ungerade Parität oder Leerstellen aufweisen kann, wird das Zeichen CCC als gültig angenommen und es wird das Zeichen LCC gelesen und auf ungerade Parität geprüft.
Wenn die geeignete Parität durch das Einlesen eines Leerstellen-CCC in die Register nicht erhalten wird oder wenn der Inhalt des CCC-Registers nicht dem Wert 727g entspricht, so wird das Magnetband erneut gelesen und der Zeichenstellen-Zähler wird zurückgestellt, um das Fenster weiter von dem Datenblock hinwegzubewegen und festzustellen, ob das Zeichen CCC zu einem späteren Zeitpunkt auftritt. Durch wiederholtes erneutes Lesen des Datenblockes und die nachfolgende Verschiebung des Fensters kann das Zeichen CCC festgestellt und gelesen werden, wenn es am Ende des Datenblocks geschrieben worden ist.
809808/0615
Wenn ein Leerstellen-CCC nicht zu einem nachfolgenden Zeichen LCC mit ungerader Parität in jeder Spur führt oder wenn der Inhalt des CCC-Registers nicht dem Wert 727ß entspricht und ein wiederholtes erneutes Lesen der Daten mit veränderlicher Fenstertiefe nicht zur Feststellung eines Zeichens CCC innerhalb einer geeigneten Anzahl von Zeichenstellen führt, wobei diese Anzahl im allgemeinen nicht über sechs Zeichenstellen vom Ende des Datenblocks hinausgeht, so werden die Daten als ungültig erklärt und eine geeignete Fehleranzeige im Steuerschaltkreis der Magnetbandsteuerung erzeugt.
Durch die Erfindung wird somit die Anzahl der ungültigen vom Magnetband gelesenen Datenblöcke vermindert. Dies geschieht durch die Erzeugung eines variablen Detektorfensters für die Zeichen CCC und/oder LCC.
Anhand eines in den Figuren der beiliegenden Zeichnungen dargestellten Ausführungsbeispieles sei die Erfindung im folgenden näher erläutert. Es zeigen:
Fig. 1 die Beschriftung eines typischen Magnetbandes und
Fig. 2 bis 4 das Schaltungsdiagramm eines erfindungsgemäßen Detektors.
Um die Wirkungsweise des erfindungsgemäßen Detektors für variable zyklische redundante Zeichen besser zu verstehen, ist es erforderlich, zu erläutern, wie die Zeichen CCC und LCC erzeugt werden und wie ihre Zuordnung zu dem Rest des Datenblockes ist.
Fig. 1 zeigt das Aufzeichnungsformat eines eoOcpi-NRZI-Magnetbandes, wie es von dem USA-Standardcode für den Informationsaustausch vorgegeben und durch die Norm des USA-Normeninstituts genehmigt ist. Die Bandanfangsmarkierung BOT-101 (BOT = beginning of tape) gemäß Fig. 1 stellt den Teil des Bandes 100
809808/0615
dar, der die folgenden Datenblöcke anzeigt. Eine vorbestimmte Lücke 102 nach dem Beginn der Bandanfangsmarkierung beginnen die neun Datenspuren, die in der aus der Zeichnung ersichtlichen Weise angeordnet sind. Eine Anzahl von Bytes zwischen einem Minimum von 18 und einem Maximum von 204 8 können in jedem vorgegebenen Datenblock vorliegen. In einer vorbestimmten Entfernung vom Ende der Daten, im allgemeinen vier Bytestellen 103 danach, sollte das Zeichen CCC auftreten. Vier Bytestellen später sollte das Zeichen LCC auftreten. Unmittelbar nach dem Zeichen LCC und vor dem nächsten Datenbyte ist eine Zwischenblock lücke gemäß Flg. 1 erforderlich. Diese Reihenfolge der Bandbeschriftung erstreckt sich über das gescimte Band.
Wie zuvor erwähnt, wird ein Zeichen CCC nur in einem 800cpi-NRZI-Bandformat aufgefunden. Ein CCC-Register ist in dem logischen Schaltkreis 205 gemäß Fig. 2 enthalten. Da die Daten von dem Zeichenregister II (CRII) 2O4 in den logischen Schaltkreis 205 übertragen werden, wird ein Zeichen CCC aus den Daten gespeichert. Wenn das auf dem Band eingeschriebene Zeichen CCC in den logischen Schaltkreis 205 eingelesen wird, so löscht es das in dem Register gespeicherte Zeichen CCC, so daß, falls keine Fehler aufgetreten sind, der Ausgang des CCC-Registers in allen Stellen den Wert Null aufweist, nachdem alle Bits, außer jenen der Spuren 2 und 4/invertiert worden sind. Sowohl die Codierung des Zeichens CCC auf dem Magnetband, als auch die Decodierung des Zeichens CCC durch den logischen Schaltkreis beinhaltet einen komplexen Algorithmus, auf welchem das Zeichen CCC basiert. Das Zeichen CCC besitzt ferner noch eine zusätzliche Funktion. Das Paritäts-Ausgangssignal 423 gemäß Fig. 4 zeigt an, ob eine gerade oder ungerade Anzahl von Datenbytes von dem Ausgangspuffer 202 der Schräglauf-Korrekturregister 200, 201 und 202 in das Zeichenregister I (CRI) 203 Übertragen worden ist, wobei das Zeichen CCC so aufgebaut ist, daß seine Parität auf dem Bytepegel mit der des Ausgangssignales 423 gemäß Fig. 4 übereinstimmen muß, was später noch im einzelnen erläutert wird. '
809808/0615
Das Zeichen LCC arbeitet andererseits in einer einfacheren Weise. In dem logischen Schaltkreis gemäß Fig. 2 werden neun Flip-Flops jedesmal dann angesteuert, wenn das Register CRII-204 gelesen wird. Die Ausgänge dieser Flip-Flops zeigen an, ob von jeder der neun getrennten Datenspuren eine gerade oder ungerade Anzahl von "1"-Bits gelesen worden ist. Das Zeichen LCC weist immer auf dem Bytepegel eine ungerade Parität bei einem 8OOcpi-NRZI-Magnetband auf. Im Falle eines richtigen Aufbaues veranlaßt daher das Zeichen LCC immer diese Flip-Flops zur Anzeige, daß eine gerade Anzahl von "!"-Bits auf jeder Magnetbandspur gelesen worden ist. Es sei ferner darauf verwiesen, daß das Zeichen CCC in diese Reihe von Flip-Flops eingelesen wird und daher den Aufbau des Zeichens LCC beeinflußt.
Die Erfindung kann bei der Verwendung verschiedener Magnetbandcodes, wie beispielsweise 200, 556 oder eoOcpi-NRZI-Bandnormen verwendet werden. Weder die 200 noch die 556cpi-Bänder weisen in ihrem Format ein Zeichen CCC auf;und es müssen daher geeignete Korrektursignale durch die Magnetband-Steuereinheit erzeugt werden, um den richtigen Betrieb bei. der Verwendung dieser beiden Bänder sicherzustellen.
Wenn das Magnetband unter den Leseköpfen einer Magnetbandeinheit vorbeibewegt wird, so werden neun getrennte Datenspuren 220 bis 229 gemäß Fig. 2 hinsichtlich magnetischer Flußänderungen auf dem Magnetband überwacht. Im NRZI-Modus tritt eine Flußänderung nur auf, wo eine "1" eingeschrieben worden ist t und es ist eine geeignete Decodierungslogik erforderlich, um die Daten in das übliche "1"- und "0"-Format umzuwandeln, wie für die MTü-Logikschaltkreise erforderlich. Sind die Daten einmal umgewandelt, so werden sie in einer Reihe von Schräglauf-Korrekturregistern gemäß Fig. 2 abgespeichert. Während die Zeichnung nur drei Reihen von Entschrägungsregistern dar stellt, können fünf oder mehr Register verwendet werden, sofern ernsthafte Entschragungsprobleme zu erwarten sind.
809808/0615
Der Schräglauf selbst ist als die longitudinale Veränderung in der Positionierung der neun Bits eines jeden Bytes definiert, was entweder durch eine Fehlausrichtung der Bits beim Schreiben auf das Band oder durch eine Fehlausrichtung der Leseköpfe selbst beim Lesen verursacht werden kann. Durch ein selektives Takten der Entschrägungsregister werden die Datenbits richtig ausgerichtet und bei entsprechender Ausrichtung in dem Aumgangspuffer der Schräglauf-Korrekturregister wird ein übertragungstaktsignal 234 erzeugt, durch welches die in dem Auscjangspuffer 202 gespeicherten Daten in das Register CRI-203 gemäß Fig. 2 tibertragen werden.
An diesem Punkt des Datenflusses greift der Detektor ein. Gemäß Fig. 3 ist das Nicht-Leerstellen-Ubertragungstaktsignal der "UND"-verknüpfte Ausgang des Ubertragungstaktsignales 234 mit dem Leerstellen-Detektorsignal 231 des Gatters 300. Das Übertragungstaktsignal v/ird immer dann erzeugt, wenn der Ausgangspuffer der Schräglauf-Korrekturregister aufgefüllt ist und bereit für eine übertragung an das Register CRI ist. Gleichzeitig mit der Übertragung der Daten löscht das Ubertragungstaktsignal ebenfalls den Ausgangspuffer. Wie aus Fig. 2 ersichtlich, wird das Leerstellen-Detektorsignal 231 nur erzeugt, wenn der Ausgangspuffer 202 der Entschrägungsregister lauter Leerstellen enthält und der Datentakt 230 vorliegt. Die Register 210 bis 213 richten das Signal 231 im Hinblick auf den zugeordneten Datenblock aus. Das Nicht-Leerstellen-Übertragungssignal 235 wird nur erzeugt, wenn die Daten in dem Ausgangsregister zur übertragung bereit sind und diese Daten nicht ein Byte mit lauter Nullstellen bilden; in diesem Fall wird das Signal 235 den Eingängen J und K des Flip-Flops 400 in Fig. 4 zugeführt. Das Flip-Flop 400 wird durch den Datentakt 230 umgeschaltet, welcher einen 10 MHz-Takt darstellt, der immer vor liegt, wenn das System eingeschaltet ist und mit welchem alle anderen Signale synchronisiert sind. /
809808/0615
Der Ausgang Q des Flip-Flops 400 weist immer dann den hohen Pegel auf, wenn eine ungerade Anzahl von Bytes vom Ausgangspuffer 202 in das Register CRI tibertragen worden ist. Dieses Signal wird im Gatter 401 einer "UND"-Verknüpfung mit dem Signal 42O unterzogen. Das Signal 420 veranschaulicht, daß das gelesene Magnetband ein Neun-Spur-eoOcpi-NRZI-Magnetband ist, sofern es den hohen Pegel aufweist. Demzufolge zeigt der Ausgang des Gatters 401 an, welche Parität das CCC-Byte aufweisen soll, wenn es vom Magnetband gelesen wird. Der Ausgang Q des Flip-Flops 400 wird in dem Gatter 406 mit dem Signal einer "UND"-Verknüfung unterzogen. Der Ausgang des Gatters repräsentiert die Parität des Zeichens LCC. Dies kommt daher, daß für den Fall, daß das Signal 420 den niedrigen Pegel aufweist, die Eingänge des Gatters 406 nur dann den hohen Pegel aufweisen können, wenn der 200 oder 556cpi-Bandmodus vorliegt. Die Ausgänge der UND-Gatter 401 und 406 werden sodann im Gatter
402 einer "ODER"-Verknüpfung unterzogen und das verknüpfte Ausgangssignal wird seinerseits als ein Eingang dem NAND-Gatter
403 zugeführt. Der andere Eingang des NAND-Gatters 403 wird durch das LCC/CCC-Fenstersignal 440 gebildet, welches später noch näher erläutert wird. Der Ausgang des Gatters 403 wird sodann im Gatter 404 mit Signalen 421 und 232 einer "ODER"-Verknüpfung unterzogen, um das Signal 423 zu bilden, welches die Parität des Zeichens CCC vorhersagt. Als Eingangssignal für das Gatter 404 ergibt das Signal 421 immer dann eine gerade Parität, wenn ein Sieben-Spur-Magnetband mit binärcodierten dezimalen Bytes gelesen wird und das Signal 232 führt zur Anzeige eines Paritätssignales 423 mit gerader Parität immer dann, wenn ein Byte mit lauter Nullstellen im Ausgangspuffer der Schräglauf-Korrekturregister vorliegt.
Gemäß Fig. 3 werden das Signal 231 und das Signal 234 im Gatter 300 einer "UND"-Verknüpfung unterzogen, um das Signal 315 zu bilden. DasSignal 315 taktet den Binärzähler 411 gemäß Fig. 4 immer dann, wenn ein Datenbyte mit lauter Nullstellen in das Register CRI übertragen wird. Das Signal 315
809808/0615
wird ebenfalls dem Eingang J des Flip-Flops 301 zugeführt. Der Ausgang Q des Flip-Flops 301 wird zusammen mit dem Signal 311 in dem UND-Gatter 302 einer "UND"-Verknüpfung unterzogen, wobei der Ausgang des Gatters 302 seinerseits dem Eingang K des Flip-Flops 301 und dem Eingang J des Flip-Flops 3O3 zugeführt wird. Das Signal 311 wird durch die Flip-Flops 305 und 306 gemäß Fig. 3 erzeugt. Der Eingang J des Flip-Flops 305 wird durch das Signal 313 beaufschlagt, welches, sofern es sich auf dem hohen Pegel befindet, anzeigt, daß das Register CRI leer ist und der Schräglauf-Korrektur-Ausgangspuffer gefüllt ist. Das Signal 313 weist ebenfalls den Zustand eines hohen Pegels vor der Erzeugung eines Ubertragungstaktes 234 auf. Der anfängliche Zustand des Ausganges Q des Flip-Flops 306 entspricht dem hohen Pegel und der des Ausganges Q des Flip-Flops 305 entspricht dem niedrigen Pegel; Hierbei sind alle Flip-Flops zwischen den Datenblöcken durch ein Haupt-Rückstellsignal 310 zurückgestellt worden. Die Ausgänge Q und Q der Flip-Flops 305 und 306 werden sodann im Gatter 307 einer "UND"-Verknüpfung unterzogen und der Ausgang dieses Gatters wird sodann als Eingangssignal dem Eingang K des Flip-Flops 305 und dem Eingang J des Flip-Flops 306 zugeführt. Wenn der erste Impuls 230 erzeugt wird und das Signal 313 den hohen Pegel aufweist, so schaltet der Ausgang Q des Flip-Flops 305 auf einen hohen Pegel um, wodurch angezeigt wird, daß die Daten von dem Schräglauf-Korrektur-Ausgangspuffer in das Register CRI übertragen worden sind. Der Eingang J des Flip-Flops 306 befand sich auf dem niedrigen Pegel, da der Ausgang des UND-Gatters 307 den niedrigen Pegel aufwies und das Signal 236, welches an zeigt, daß das Register CRII gemäß Fig. 2 durch den logischen Schaltkreis gelesen worden ist und nunmehr gelöscht werden kann, ebenfalls den niedrigen Pegel aufweist, da während der Initialisierung alle Register gelöscht waren. Beide Eingänge J und K des Flip-Flops 306 weisen demnach den niedrigen Pegel auf, wenn der erste Impuls 230 erzeugt wird und der Ausgangszustand des Flip-Flops bleibt daher erhalten. Nachdem die
809808/0615
Daten in das Register CRI eingelesen worden sind, weisen die Eingänge der Flip-Flops 305 und 306 folgende Werte auf: Das Signal 313 wird sich auf dem niedrigen Pegel befinden, da nunmehr das Register CRI nicht länger leer ist, der Eingang K am Flip-Flop 305 wird den hohen Pegel einnehmen und am Flip-Flop 306 wird der Eingang J den hohen Pegel einnehmen, während der Eingang K noch den niedrigen Pegel aufweisen wird. Beim nächsten Impuls 230 schaltet der Ausgang Q des Flip-Flops auf den niedrigen Pegel um, der Ausgang Q des Flip-Flops 306 schaltet auf den hohen Pegel um und der Ausgang Q des Flip- . Flops 306 schaltet demgemäß vom hohen auf den niedrigen Pegel um. Diese Ereigniskette veranlaßt das Ausgangssignal des UND-Gatters 302 zur Annahme des niedrigen Pegels, wodurch die Signale an den Eingängen J und K der Flip-Flops 303 und 301 entsprechend geändert werden. Zu diesem Zeitpunkt weist der Q-Ausgang 312 des Flip-Flops 303 den niedrigen Pegel auf und zeigt dadurch an, daß, obgleich sich Daten im Register CRII befinden, diese Daten nicht aus lauter Nullstellen bestehen.
Wie beschrieben worden ist, werden Daten eingelesen und es wird ihre Position in dem Ausgangspuffer der Schräglauf-Korrekturregister CRI oder CRII notiert. Zur gleichen Zeit wird die Parität der gespeicherten Daten notiert und aufrechterhalten. Am Ende des Datenblockes sollte vier Zeichenplätze später oder Leerzeichenplätze später ein CCC-Byte auftreten, wobei das Leerzeichenintervall 1,45 Datenintervallen entspricht. Durch das Signal 435 wird die durch die Signale 43O bis 433 gebildete Binärzahl in den Binärzähler 411 geladen. Die Signale 430 bis 433 können entweder für ein festes Fenster fest verdrahtet sein oder sie können entweder durch die Firmware oder die Software zwecks Errichtung eines gleitenden Fensters variiert werden, um das CCC-Byte auch an anderer Stelle festzustellen. Der Gleitfenstereffekt wird jedesmal hervorgerufen, wenn der Datensatz erneut gelesen wird, indem eine unterschiedliche Zahl in den Binärzähler
809808/0615
geladen wird. Auf diese Weise, z. B. durch Laden des binären Zählstandes 1110 wird das Fenster für das dritte, vierte und fünfte Leorstellenintervall geöffnet. Dies wird folgendermaßen ermöglicht: Dor erste Impuls 315 veranlaßt den Binärzähler 411 zur Zählung von 1111, wobei der Binär/Dezimalwandler 412 gemäß Fig. 4 den binären Zählstand 1111 nicht erkennt und daher auf diesen Zählstand nicht reagiert. Dor nächste Impuls 315 taktet den Binärzähler auf OOOO, der nächste Impuls 315 auf 0001 usw. Auf diese Weise wird das Fenster tatsächlich auf die dezimalen Zählständo 1, 2 und 3 geöffnet, wobei dies durch den dritten bis fünften Impuls geschieht. In gleicher Weine wird durch Laden des binären Zählstandes 1110 da« Fenster auf vier Leerstellen-Zählstände oder den Dezimalcode Null bis Drei eingestellt, wobei nur während der Zählstände 1, 2 und 3 nach dem Zeichen CCC Ausschau gehalten wird. Unter der Annahme, daß der binäre Zählstand 0000 in die Zähler geladen wurde, was normalerweise v/ährend des ersten Durchlaufs der Fall ist, schaltet der erste Impuls 315 danach den Binärzähler auf den Zählstand 1 um, wobei zu diesem Zeitpunkt der Binär/Dezimalwandler 412 an seinem Ausgang 1 ein "1"-Signal ausgibt. Da die Standard-Magnetbandspezifikation fordert, daß wenigstens ein Leerstellenintervall zwischen dem Ende des Datenblockes und dem Zeichen CCC auftritt, um Daten von Prüfzeichen unterscheiden zu können, sollen während dieser Zeit keine Daten gelesen werden und demzufolge hat das "1"-Signal am Ausgang Null keinen Einfluß auf den Detektor. Wenn beim zweiten Ubertragungstakt keine Daten gelesen worden sind, so verbleibt das Eingangssignal 232 an den Gattern 404 und 414 auf dem niedrigen Pegel, wodurch das UND-Gatter 414 gesperrt bleibt und das Ausgangssignal des Gatters 404 den hohen Pegel einnimmt. Die Signale 232 und 231 bilden Eingänge des NAND-Gatters gemäß Fig. 3 und werden mit dem Ubertragungstakt 234 einer "UND"-Verknüpfung unterzogen, um das Signal 315 zu erzeugen, welches anzeigt, daß eine Leerstelle in den Ausgangspuffer der Entschrägungsregister eingefügt worden ist und daß diese Daten
809808/0615
nunmehr bereit zur übertragung nach dem Register CRI sind. Solange das UND-Gatter 414 gesperrt int und der Binär/Dezimalwandler noch nicht seinen Zählstand Drei erreicht hat, bleibt das UND-Gatter 407 gesperrt. Sollten die in die Entschrägungsregister gelesenen Daten das Signal 232 zur Annahme des hohen Pegels veranlassen und das UND-Gatter 414 in die Lage versetzen, auf die Ausgangssignale des Wandlers 412 zu antworten oder wenn keine Daten zuvor in den Wandler 412 zur Erreichung des Zählstandes Drei eingelesen worden sind, so liefert in diesem Zeitpunkt das ODER-Gatter 415 ein Ausgangssignal mit hohem Pegel, wodurch das UND-Gatter 407 vorbereitet wird und das Übertragungstaktsignal 234 an den Eingang J des Flip-Flops 408 weiterreicht. Wenn dieser Fall vorliegt, so taktet der nächste Impuls 230 eine "1" in den Ausgang Q des Flip-Flops 408, wodurch angezeigt wird, daß nunmehr das Zeichen CCC sich in dem Register CRI befindet. Sobald der Eingang 310 des UND-Gatters 409 den hohen Pegel einnimmt, wodurch angezeigt wird, daß das Register CRII nunmehr leer ist und in dieses eingelesen werden kann, so schaltet der nächste Takt den Ausgang Q des Flip-Flops 410 vom hohen auf den niedrigen Pegel um, wodurch angezeigt wird, daß das Zeichen CCC sich in dem Register CRII befindet. Diese Umschaltung wird ermöglicht, da die Ausgangspegeländerung des Gatters 409 ebenfalls als Eingang J für das Flip-Flop 410 verwendet wird, wobei es jedoch erforderlich ist, daß der Eingang 310 des UND-Gatters 409 zum gleichen Zeitpunkt ebenfalls den hohen Pegel aufweist. Wie früher erwähnt, zeigt ein hoher Pegel am Eingang 310 an, daß das Register CRII leer ist und nunmehr bereit ist, ein anderes Datenbyte aufzunehmen. Wenn das Zeichen CCC aus dem Register CRII ausgelesen worden ist, schaltet das Signal 236, das dem Eingang K des Flip-Flops 410 zugeführt ist, vom niedrigen auf den hohen Pegel um und der nächste Impuls 230 schaltet das Ausgangssignal 422 auf den niedrigen Pegel um, wodurch angezeigt wird, daß das Zeichen CCC sich nicht länger in dem Register CRII befindet.
809808/0615
Für den Fall, daß kein 8OOcpi-NRZ!-Magnetband gelesen wird und kein CCC-Byte in das Band eingeschrieben ist, kann der vorstehend für das 8OOcpi-NRZI-Magnetband beschriebene Schaltkreis für die Feststellung des Zeichens LCC verwendet werden· Bei einer derartigen Verwendung wird das Signal 420, das bei einem eoOcpi-NRZI-Magnetband den hohen Pegel aufweist, so interpretiert, daß immer dann, wenn es den niedrigen Pegel aufweist, die geeigneten Signale so erzeugt werden, daß die verschiedenen Logikschaltkreise, die im allgemeinen das Vorhandensein oder die Abwesenheit eines CCC-Zeichens angeben, nunmehr das Vorhandensein bew. die Abwesenheit eines LCC-Zeichens interpretieren. Auf diese Weise wird ein Gleitfenster für dia Beobachtung des Zeichens IjCC erzeugt.
809808/0615 ORIGINAL INSPECTED
L e e r s e
i r e

Claims (7)

  1. HONEYWELL INFORMATION SYSTEMS INC. 30. Juni 1977
    Smith Street 2729705 5202585 Ge
    WaItham, Mass., USA
    Verfahren zur Reduzierung unauffindbarer Fehler beim Lesen magnetischer Bänder sowie Detektor zur Durchführung des Verfahrens.
    Patentansprüche:
    Verfahren zur Reduzierung unauffindbarer Fehler beim Lesen
    magnetischer Bänder im Zusammenhang mit DV-Systemen, gekennzeichnet durch a.) Lesen der auf dem Magnetband aufgezeichneten Daten; b.) Parallelausrichtung jedes Bits des Datenbytes;
    c.) Feststellung, ob ein oder mehrere Bits des Datenbytes den Wert "1M aufweisen;
    d.) Vorbereitung des Lesens eines zyklischen redundanten Zeichens, wenn sich im Schritt c.) ein Byte mit "0" in allen Stellen ergibt;
    e.) Einfügung eines zyklischen redundanten Zeichens mit lauter Leerstellen, wenn ein zyklisches redundantes . Zeichen nicht innerhalb einer vorgegebenen Anzahl von Byte-Stellen nach dem letzten Nicht-Null-Datenbyte gelesen wird;
    f.) Vergleichen des berechneten Wertes des zyklischen redundanten Zeichens mit dem tatsächlich gelesenen zyklisch redundanten Zeichen;
    g.) Wiederholung der Schritte a.) bis f.) hinsichtlich der gleichen Datenaufzeichnung mit einer unterschiedlich vorgegebenen im Schritt e.) eingefügten Anzahl, wenn der Wert des errechneten zyklisch redundanten Zeichens nicht
    809808/061*
    UBIQINAL INSPECTED
    dem tatsächlichen Wert des zyklisch redundanten Zeichens
    entspricht;
    h.) Wiederholung der Schritte a.) bis g.) bis das korrekte zyklisch redundante Zeichen gelesen ist oder festgestellt
    ist, daß der Datenblock ungültig ist; und i.) Lesen der nächsten Datenaufzeichnung vom Magnetband.
  2. 2. Detektor zur Durchführung des Verfahrens nach Anspruch 1 in einer Magnetband-Einheit eines DV-Systems, gekennzeichnet durch
    a.) eine Diskriminatoreinrichtung zur Feststellung, ob Daten oder eins Leerstelle vom Magnetband gelesen wurden und welche Codierung beim Schreiben der Daten auf das Magnetband benutzt wurde;
    b.) eine an die Diskriminatoreinrichtung angeschlossene Daten-Verschiebeeinrichtung zur Ausrichtung und Verschiebung der von dem Magnetband gelesenen Daten, wobei die Daten-Verschiebeeinrichtung mehrere Datenregister enthält; c.) an die Daten-Verschiebeeinrichtung angeschlossene Logikeinrichtungen zur Feststellung, ob das zyklisch redundante Zeichen gelesen wurde, wo es sich in der Daten-Verschiebeeinrichtung befindet und ob das zyklisch redundante Zeichen eine Leerstelle war;
    d.) eine an die Logikeinrichtungen angeschlossene Steuersignaleinrichtung zur Erzeugung der erforderlichen Signale für die Logikeinrichtungen, um die von dem Magnetband gelesenen Daten zu interpretieren;
    e.) eine an die Logikeinrichtungen angeschlossene Zähleinrichtung zur Veränderung des Zeitrahmens für die Ausschau nach dem zyklisch redundanten Zeichen auf dem Magnetband; und f.) eine an die Daten-Verschiebeeinrichtung angeschlossene Paritüts-Prüfeinrichtung zur Feststellung der Gültigkeit der von dem Magnetband gelesenen Daten.
    809808/0615
  3. 3. Detektor nach Anspruch 2, dadurch gekennzeichnet , daß die Diskriminatoreinrichtung weiterhin umfaßt:
    Eine Vergleichseinrichtung zur Feststellung, ob eine "1" in wenigstens ein Bit des Datenbytes eingeschrieben ist; und eine Band-Interpretationseinrichtung zur Feststellung des beim Schreibon des Hagnetbandes verwendeten Codes.
  4. 4. Detektor nach Anspruch 2, dadurch gekennzeichnet , daß die Logikeinrichtungen umfassen: Einen ersten Logikschaltkreis zur Anzeige des Vorliegens eines zyklisch redundanten Zeichens in einem der Daten-Verschieberegister;
    einen zweiten Logikschaltkreis zur Anzeige des Vorliegens eines zyklisch redundanten Zeichens in einem zweiten Daten-Verschieberegister;
    einen dritten Logikschaltkreis zur Anzeige, daß das zyklisch redundante Zeichen eine Leerstelle ist; und einen vierten Logikschaltkreis zur Anzeige, daß das zweite Daten-Verschieberegister durch die Paritätsprüfeinrichtung gelesen und daß das Register gelöscht worden ist.
  5. 5. Detektor nach Anspruch 2,dadurch gekennzeichnet , daß die Zähleinrichtung ferner umfaßt: Einen ladbaren, programmierbaren Zähler; eine auf mehrere ausgewählte Zählerausgänge ansprechende Decodiereinrichtung zur Erzeugung eines Ausgangssignales nur dann, wenn eine vorbestimmte Zahl und ein zyklisch redundantes Nicht-Leerstellen-Zeichen vor dem vorbestimmten Zählstand gezählt worden ist.
  6. 6. Detektor nach Anspruch 2, dadurch gekennzeichnet , daß die Daten-Verschieberegister ferner umfassen:
    Mehrere Datenregister, die selektiv auf Steuersignale zwecks Ausrichtung der Daten ansprechen; und mehrere Zwischenregister zur Speicherung der ausgerichteten Daten.
    809808/0615
  7. 7. Detektor nach Anspruch 2, dadurch gekennzeichnet , daß die Paritätsprüfeinrichtungen ferner umfassen:
    Eine Recheneinheit zur Durchführung des geeigneten Algorithmus mit den Daten der Daten-Verschiebeeinrichtung zur Errechnung des Wertes des zyklisch redundanten Zeichens;
    Paritäts-Logikgatter zur Feststellung der Parität des zyklisch redundanten Zeichens; und eine Fchier-Zmzeigeeinrichtung, um anzuzeigen, daß das von dem Hagnetband gelesene zyklisch redundante Zeichen mit dem errechneten Zeichen nicht übereinstimmt.
    809808/0615
DE19772729705 1976-07-02 1977-07-01 Verfahren zur reduzierung unauffindbarer fehler beim lesen magnetischer baender sowie detektor zur durchfuehrung des verfahrens Withdrawn DE2729705A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US05/702,158 US4044329A (en) 1976-07-02 1976-07-02 Variable cyclic redundancy character detector
FR7725602A FR2401466A1 (fr) 1976-07-02 1977-08-22 Detecteur de caractere de redondance cyclique variable

Publications (1)

Publication Number Publication Date
DE2729705A1 true DE2729705A1 (de) 1978-02-23

Family

ID=26220173

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772729705 Withdrawn DE2729705A1 (de) 1976-07-02 1977-07-01 Verfahren zur reduzierung unauffindbarer fehler beim lesen magnetischer baender sowie detektor zur durchfuehrung des verfahrens

Country Status (7)

Country Link
US (1) US4044329A (de)
JP (1) JPS538116A (de)
AU (1) AU513546B2 (de)
CA (1) CA1085506A (de)
DE (1) DE2729705A1 (de)
FR (1) FR2401466A1 (de)
GB (1) GB1581685A (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4109236A (en) * 1977-06-17 1978-08-22 Honeywell Information Systems Inc. Apparatus for digital data recovery from mass storage devices
GB2035014B (en) * 1978-11-06 1982-09-29 British Broadcasting Corp Cyclic redundancy data check encoding method and apparatus
JPS573208A (en) * 1980-06-05 1982-01-08 Nec Corp Parity check system for data of data processor
US4357702A (en) * 1980-11-28 1982-11-02 C.N.R., Inc. Error correcting apparatus
JPS59186415A (ja) * 1983-04-08 1984-10-23 テクトロニクス・インコ−ポレイテツド スキユ−検出器
US4593393A (en) * 1984-02-06 1986-06-03 Motorola, Inc. Quasi parallel cyclic redundancy checker
US6785077B2 (en) * 2001-04-02 2004-08-31 Seagate Technology Llc Disc drive pattern zero verification test

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2972127A (en) * 1954-12-27 1961-02-14 Sperry Rand Corp Error responsive system
US3519988A (en) * 1965-05-17 1970-07-07 Honeywell Inc Error checking arrangement for data processing apparatus
US3585619A (en) * 1969-01-14 1971-06-15 Mohawk Data Sciences Corp Magnetic tape readout system with means to generate artificial signals
US3670304A (en) * 1970-09-28 1972-06-13 Ibm Method and apparatus for detecting errors read from moving-magnetic-storage device with digital interface
US3708783A (en) * 1971-06-18 1973-01-02 Ampex Interchannel time displacement correction method and apparatus
US3725861A (en) * 1971-11-10 1973-04-03 Ibm Apparatus and method for establishing exact record reorientation after error condition in a data storage subsystem
US3774154A (en) * 1972-08-21 1973-11-20 Ibm Error control circuits and methods
US3812531A (en) * 1972-12-26 1974-05-21 Ibm Verifying status while initializing readback channels in a multichannel magnetic record readback system
US3792436A (en) * 1973-01-04 1974-02-12 Honeywell Inf Systems Deskewing buffer arrangement which includes means for detecting and correcting channel errors
US3789400A (en) * 1973-01-26 1974-01-29 Honeywell Inf Systems Apparatus for deskewing data signals in a multi-track recording system
US3882459A (en) * 1974-05-02 1975-05-06 Honeywell Inf Systems Deadtracking system

Also Published As

Publication number Publication date
US4044329A (en) 1977-08-23
FR2401466A1 (fr) 1979-03-23
GB1581685A (en) 1980-12-17
AU513546B2 (en) 1980-12-11
CA1085506A (en) 1980-09-09
AU2669777A (en) 1979-01-04
JPS538116A (en) 1978-01-25

Similar Documents

Publication Publication Date Title
DE2853892C2 (de)
DE3420169C2 (de)
DE3742098C2 (de)
DE2364212C3 (de) Schaltungsanordnung zur Codierung von Binärziffern
DE2427463C3 (de)
DE60223649T2 (de) Verfahren und Vorrichtung zur Dekodierung Manchester-kodierter Signale
DE2834094A1 (de) Schaltungsanordnung zur beseitigung von schraeglauf- bzw. bitversatzeffekten in einem datenverarbeitungssystem
DE2460979A1 (de) Verfahren und schaltungsanordnung zur kompensation von impulsverschiebungen bei der magnetischen signalaufzeichnung
DE3238157C2 (de) Schaltungsanordnung zum Ermitteln der Synchronisierung von Eingangs-Datenblöcken
DE69904618T2 (de) Detektionstechnik von speicherabschnittfehlern und einzel-, doppel und triplebitfehlern
DE3743705C2 (de)
DE3009713C2 (de) Schaltungsanordnung zum Dekodieren eines selbsttaktierenden Informationssignals
DE2157829C2 (de) Anordnung zum Erkennen und Korrigieren von Fehlern in Binärdatenmustern
DE2729705A1 (de) Verfahren zur reduzierung unauffindbarer fehler beim lesen magnetischer baender sowie detektor zur durchfuehrung des verfahrens
DE2944191C2 (de)
DE2047868A1 (de) Schaltung zur Korrektur von Einzel fehlern in den Wortern eines zyklischen (n, k) Codes
DE2254696A1 (de) Schaltungsanordnung und verfahren zur neuorientierung nach einer fehlbedingung in einem speichersystem
DE1901225B2 (de) Fehlerprüf-Verfahren und -Schaltungsanordnung für Aufzeichnungen binär codierter Informationen
DE3131062C2 (de)
DE69010372T2 (de) Fehlerkorrekturkontrollapparat.
DE2138877A1 (de) Schaltungsanordnung zur Wiedergewin nung von Informationsworten, die auf einem magnetischen Aufzeichnungsmedium redundant aufgezeichnet sind
DE2951766C2 (de)
DE3812664C2 (de)
DE3342638C2 (de)
DE2946995A1 (de) Digitales system zur datenwiedergewinnung

Legal Events

Date Code Title Description
8141 Disposal/no request for examination