DE2715751B2 - Speicheranordnung mit defekten Modulen - Google Patents
Speicheranordnung mit defekten ModulenInfo
- Publication number
- DE2715751B2 DE2715751B2 DE2715751A DE2715751A DE2715751B2 DE 2715751 B2 DE2715751 B2 DE 2715751B2 DE 2715751 A DE2715751 A DE 2715751A DE 2715751 A DE2715751 A DE 2715751A DE 2715751 B2 DE2715751 B2 DE 2715751B2
- Authority
- DE
- Germany
- Prior art keywords
- module
- modules
- column
- circuit
- good
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Hardware Redundancy (AREA)
- Dram (AREA)
Description
Die Erfindung betrifft eine Speicheranordnung nach dem Oberbegriff des Patentanspruchs 1. Im einzelnen
betrifft die Erfindung eine Speicheranordnung, die normalerweise unter Umschaltung auf eine vorher
vorbereitete Hilfsspeichermoduleinheit arbeiten kann,
auch wenn eine Mehrzahl von Speichermodulen, welche die Anordnung bilden, teilweise defekt ist bzw. wird.
Neuere Entwicklungen der Halbleitertechnologie können nur mit dem Wort phantastisch bezeichnet
werden. So kann ein !Computerspeicher bereits durch eine integrierte Schaltungsanordnung gebildet werden,
ίο und es steht bereits ein Speicher zur Diskusion, der auf
einem einzigen Scheibchen, einem sogenannten Wafer, aufgebaut werden kann. Das Hauptproblem bei der
Realisierung eines Speichers auf einem Scheibchen besteht darin, die Ausbeute bei der Herstellung zu
ι ·> verbessern. Wenn man die Chips für die Speichermodule aus dem Wafer durch übliche Methoden herausschneidet, läßt sich in einfacher Weise ein System
aufbauen, wobei lediglich die guten Module herausgeschnitten und auf eine gedruckte Schaltungsplatte
montiert werden, auch wenn verschiedene defekte Module auf einem Wafer vorhanden sind. Soll jedoch
ein System auf einem einzigen Wafer selbst aufgebaut werden, so müssen andererseits alle Speichermodule auf
dem Wafer insgesamt aus guten Modulen bestehen.
Dies erscheint jedoch auch bei der heutigen Halbleitertechnologie noch ziemlich unmöglich zu sein. Daher
wurden verschiedene Methoden in die Diskussion gebracht, um die gleichen Verfahren auf dem Wafer
auszuführen, als da sind die guten Modulchips in der
jo derzeit üblichen Weise herauszuschneiden.
Hierzu kann beispielsweise eine diskrete Verdrahtung angeführt werden. Bei dieser Methode werden im
wesentlichen mehr Speichermodule vorbereitet als voraussichtlich defekte Speichermodule vorhanden
sind, und die Anschlüsse werden lediglich bei den guten Speichermodulen hergestellt, nachdem jedes Speichermodul geprüft worden ist
Nach diesem Verfahren kann ein bestimmtes Modul herausgenommen werden. Diese Maßnahme ist jedoch
ίο aus folgenden Gründen nicht besonders zweckmäßig:
Zum einen bringt dies ein Anwachsen der Anschlußarbeiten und die Notwendigkeit einer besonderen Maske
für die Anschlüsse jedes Wafers mit sich. Die Kompliziertheit der Maskenherstellung auf der Grund
lage des Untersuchungsergebnisses und die daraus
resultierende Schwierigkeit erhöht die Herstellungskosten.
Es ist ferner möglich, einen Teil der Anschlußarbeiten zu vereinfachen, indem bereits die Anschlüsse vorher
vorbereitet und eine teilweise Verdrahtung entsprechend dem Prüfergebnis durchgeführt wird. In diesem
Falle ist jedoch die Selektion des gewünschten Moduls im allgemeinen nicht möglich, was zu einer Abnahme
der Anwendungsmöglichkeiten der Module führt und
was nicht sehr zur Verbesserung der Ausbeute beiträgt.
Andererseits sind verschiedene andere Verfahren vorgeschlagen worden, bei denen die Speicher Mittel
zur Anzeige defekter Module durch bestimmte Maßnahmen und elektrische Schaltkriese enthalten, wo-
durch defekte Module gegen gute Module ausgetauscht werden können, Beispielsweise wird bei einer Modulgruppe in Form einer Matrix, die ein defektes Modul
enthält, die Reihenadresse mit dem defekten Modul gespeichert und, falls diese Adresse von außen
aufgerufen wird, wird diese erkannt, und eine Umschaltung auf eine Reihe mit Hilfsmodulen durchgeführt.
Dieses Verfahren ist bereits ebenso bekannt wie das oben angeführte Verfahren. Es gibt ferner eine ähnliche
Methode, bei der eine Umschaltung in Spaltenrichtung
erfolgt Diese Verfahren erfordern jedoch Speichermittel zur Anzeige der defekten Adressen, und allgemein
wird die Zugriffszeit zu diesen Speichermitteln oft zu der des Moduls selbst hinzuaddiert In diesem Falle wird
darüber hinaus eine Umschaltung der Reihe oder Spalte als Einheit durchgeführt und die daraus resultierende
Effizienz bei der Modulanwendung ist nicht besonders gut, so daß nur eine geringe Verbesserung bei der
Ausbeute erreicht wird. Wird andererseits die Einheit für die Umschaltung klein gemacht so läßt sich die
Effizienz bei der Anwendung natürlich verbessern. Andererseits ist jedoch die Umschalteinrichtung kompliziert da viele Schaltkreise erforderlich sind, sodaß die
Ausbeute und die Zuverlässigkeit der Umschaltkreise selbst problematisch wird und zusätzlich eine große
Speicherkapazität für die notwendige Speicherung der defekten Speicheradresse erforderlich ist Daher erscheint diese Methode ebenfalls nicht besonders
praktikabel.
Gemäß der vorliegenden Erfindung werden die oben beschriebenen Schwierigkeiten beseitigt
Der Erfindung liegt die Aufgabe zugrunde, eine Speicheranordnung derart zu realisieren, ddJ jedes
beliebige defekte Modul auf nahezu jedes gewünschte Hilfsmodul umgeschaltet werden kann.
Die Lösung dieser Aufgabe ist gegeben
durch Adressenumwandlungsmittel, die für jede Modulspalte vorgesehen sind und die Reihenadressen
umwandeln, die von außen in die Speicheranordnung für jede Spalte eingegeben werden, wobei eine frei
wählbare Umwandlungsinformation, die die Art der Adressenumwandlung festlegt für jedes Adressenumwandlungsmittel dauernd festliegt
durch ein Modelzustandsanzeigemittel, welches mindestens ein Bit speichert entsprechend jedem Modul
von mindestens m Reihen und (n—i) Spalten, mit
Ausnahme einer Spalte am Rande, und welches beim Zugriff zu dem jeweiligen Modul die Werte »gut« oder
»nicht gut« speichert wenn zu diesem Modul zugegriffen wird,
und durch Modulauswahlmittel, welche nur eine bestimmte Anzahl von guten Moduln aus π zugegriffenen Moduln gleichzeitig entsprechend der Anzeige des
Modulzustandsanzeigers auswählen und diese mit den Eingangs-/Ausgangsleitungen verbinden.
Die Umschaltung läßt sich durch eine einfache i Bit-Information steuern, welche angibt ob das jeweilige
Modul gut oder defekt ist. Die Umschaltung läßt sich unter Hinzufügen eines nur kurzen Zeitraumes zu der
Zugriffszeit des Moduls selbst realisieren. Die Umschaltung des defekten Moduls kann von außerhalb der
Matrix ohne Anbringen einer besonderen Schaltungsanordnung in der Modulmatrix durchgeführt werden. So
ist es leicht eine IC-Anordnung nur mit geringem Hardware-Aufwand einzuführen. Alle Module, einschließlich der Hilfsmodule können von außen geprüft
werden ohne Einfluß der Ausbeute und Zuverlässigkeit der Umschaltkreise auf die Ausbeute und Zuverlässigkeit des Systems als Ganzes gesehen und ohne
zusätzliche besondere Prüfwege und Prüfschaltungen. Darüber hinaus IaBt sich die Umschaltung zwischen
beliebigen Modulen lediglich durch Verwendung der Hilfsmodule ausführen, die in der erwarteten Anzahl der
defekten Module vorgesehen sind.
Die Erfindung ist im einzelnen anhand der Zeichnungen nachfolgend beschrieben.
einer Speicheranordnung gemäß der Erfindung,
Fig.2 zeigt ein detailliertes Blockschaltbild eines
anderen A'tsführungsbeispiels für eine Speicheranordnung gemäß der Erfindung,
F i g. 3 und 4 sind Tafeln mit Beispielen der Verteilung von defekten Modulen,
F i g. 5 zeigt das Blockschaltbild einer Modulauswahlschaltung.
Fig.6 zeigt das Schaltbild einer Ausführungsform
ίο eines a-Multip[iers,
F i g. 7 zeigt ein Schaltbild einer Ausführungsforui der
Additionsschaltung (+1-Schaltung),
Fig.8 zeigt ein Blockschaltbild einer Ausführungsform eines Demultiplexers,
F i g. 9 zeigt die Leitungsführung bei einer Additionsschaltung (-I-1 -Schaltung),
F i g. 10 zeigt ein weiteres Ausführungsbeispiel für die
Verteilung defekter Module,
AusführunEsform der «-Multiplier- oder +1 -Schaltung,
Fig. 12 zeigt das Schaltbild eine/' Ausführungsform
des Demultiplexers gemäß F i g. 5(b),
F i g. 13 zeigt das Schaltbild einer Ausführungsform des Demultiplexers in F i g. 8.
F i g. 1 zeigt das grundlegende Blockdiagramm einer Speicheranordnung nach der Erfindung.
Mit dem Bezugszeichen 1 ist ein Adressenbus (Adressenvielfachleitung) zur Übertragung der Adresse
zum Auswählen eines Moduls aus einer Anzahl m
vorgesehen, die jeweils eine ModulspaJte bilden, Mit 2
sind die Adressenänderungsschaltungen, mit 3 die Modulmatrix mit m Reihen und π Spalten, mit 4 die
Modulauswahlschaltung (k von n-Schaltung) und mit S
der Modulzustandsspeicher bezeichnet Mit 6 ist die
Adressenänderungsschaltung für den Zustandsspeicher
und mit 7 der Eingangs-Ausgangssignalbus der Pk-Bits
bezeichnet
Die Modulmatrix 3 besteht aus einer zahlenmäßigen Anordnung der Module in m Reihen und η Spalten, die
teilweise defekte Module enthalten. Diese Module haben eine angenommene Konfiguration von jeweils ρ
Bits und q Worten, aber in einem seltenen Fall ist es ebenfalls möglich, daß diese Konfiguration nur durch 1
Bit gebildet ist Um ein einzelnes Modul aus einer
Anzahl m auszuwählen, die jede Modulspalte bilden,
wird die Adresse im allgemeinen an die Adressenumwandlungsschaltung jeder Spalte über den Adressenbus
1 gesendet Die Information des Adressenbus 1 wird in der Adressenumwandlungsschaltung 2 umgewandelt
die jeder Modulspalte zugeordnet ist und auf jede
bus 1 ferner an den Modulzustandsspeicher 5 parallel mit der oben geschilderten Operation gesecdet Wenn
der Zugriff zu dem Modulzustandsspeicher 5 über die Adressenumwandlungsschaltung 6 hergestellt ist wird
die Information, die anzeigt ob die ausgewählten
η-Module in Ordnung oder fehlerhaft sind, gleich
ausgelesen und darauf in die Modulauswahlschaltung 4 (k von n-Schaltung) eingegeben, k ist definier; zu l/P,
wenn die Anzahl der erforderlichen Datenbits mit /-Bits
angenommen wird. Die Modulauswahlschaltung 4,
welche die Information bezüglich der Funktionsfähigkeit für jeden der η Module erhalten hat verbindet k
Module aus den η Modulen, ausgenommen die defekten Module, mit dem Eingangs-Ausgangsbus 7.
Die Adressenumwandlungsschaltung 2 und die Adressenumwandlungsschaltung 6 führen dabei jeweils
die gleiche Umwandlung aus.
Im Fälle eines realisierten Systems können, — wenn die Gesamtzahl der fehlerhaften Module in der
mxn-Modulmatrix kleiner als (n-k)xm ist, — JIr
Module, die für eine Reihe erforderlich sind, nicht erhalten werden, wenn die Zahl der fehlerhaften
Module einer solchen Reihe den Wert ti- k übersteigt.
In einem solchen Fall kann sogar bei der vorliegenden
Erfindung die Adressenumwandlung durch eine Adressenumwandlungsschaltung 2 derart ausgeführt werden,
daß die Zahl der fehlerhaften Module, die in der Auswahl von π Modulen enthalten sind, geringer als die
Anzahl n—k ist. Wenn, wie oben erwähnt, die Adresse derart umgewandelt wird, daß die Zahl der defekten
Module, die unter den η Modulen jeder gewählten Reihe vorhanden sind, gleichzeitig kleiner als n—k ist,
unterscheidet die Modulauswahlschaltung 4 in Ordnung befindliche Module mit der Anzahl k von η Modulen auf
der Grundlage des »gut« oder »nicht gut« Signals, das der Indikatorspeicher abgibt. Diese Adressenumsetzerschaltung
2 wird allgemein durch eine einfache Schaltung gebildet, und der Einfluß auf die Zugriffszeit
ist im Vergleich zu dem bekannten Reihenumschaltsystem wesentlich verringert.
Da das Umschalten fehlerhafter Module solange möglich ist, bis nahezu alle Ersatzmodule vollständig
verbraucht sind, genügt es, so eine große Zahl von Reservespeichermodulen vorzubereiten, wie es der
berechneten Ausbeute im Verhältnis zu den einzelnen Modulen entspricht. Dadurch werden sowohl die
Anwendungsmöglichkeiten wirksam verbessert als auch gleichzeitig die Ausbeute erheblich erhöht. Die Adressenumwandlungsschaltung
6 des Modulzustandsspeichers kann sooft wie erforderlich vorgesehen sein oder in anderen, später beschriebenen Fällen weggelassen
werden.
F i g. 2 zeigt als Ausführungsform der Erfindung das Schaltbild einer Modulmatrix mit acht Reihen und zehn
Spalten. Dort ist mit 2 die Adressenumwandlungsschaltung und mit 4 die Modulauswahlschaltung bezeichnet; 8
bezeichnet die Modulanordnung, welche auch den Modulzustandsspeicher umfaßt. Mit 9 ist ein Modulauswahldekoder,
mit 10 ein Speichermodu! und mit Ii die
Schreibklemme eines elektrisch programmierbaren Nur-Lesespeichers bezeichnet. 12 bezeichnet eine
Vervielfacherschaltung, d. h. eine sogenannte ot-MuItiplierschaltung.
13 die Demultiplexeranordnung, 14 ein Diodenelement als Speicherzustandsanzeiger und 15 die
Eingangsklemme iur die Reihenauswahladressen. 16 ist
die Eingabeklemme für die Adressenumwandlungsinformation, 17 ein Exklusiv-ODER-Gatter, 18 ein Eingangs-/
Ausgangs-Pufferspeicher, 19 die Eingangs-/Ausgangs-Datenleitung, 20 die Leseleitung für den Nurlese-Speicher,
21 eine Klemme zur Vorbereitung des Galois-FeldelementsfO/9(«2)-Element
Dabei sind die wirklich genutzten Module die 8 χ 8-Anordnung, und die Module in 8 χ 2-Anordnung
stellen die Ersatzmodule dar. In der Figur ist die Leitungsführung für die Adressierung zur Auswahl der
Speicherzellen in jedem Modul fortgelassen und lediglich die Leitungsführung zur Adressierung für die
Auswahl eines Moduls unter acht Modulen in jeder Spalte darstellt. Darüber hinaus sind in F i g. 2 die Lese-
und Schreibleitungen jedes Moduls insgesamt durch eine Linie 19 zur Vereinfachung dargestellt Tatsächlich
ist es jedoch möglich, die Eingangs- und Ausgangsleistungen jeweils in Multibitkonfiguration anzugeben.
Bei dem Ausführungsbeispiel nach Fig.2 ist der
Modulzustandsindikator in der Modulanordnung eingebaut. Als Modulzustandsindikator dient ein I-Bit-Nur-Lesespeicher d. h. die Diode 14, zu welcher gleichzeitig
durch den Modulauswahlsdekoder 9 für jedes Modul zugegriffen wird. Natürlich ist es möglich, den
Modulzustandsanzeiger an der Außenseite der Modulmatrix konzentriert anzuordnen, wie dies bei dem
ίο Ausführungsbeispiel nach F i g. 1 gezeigt ist
In der Ausführungsform nach Fig.2 sind keine
Zustandsanzeiger in der äußersten rechten Modulspalte vorgesehen. Der Sinn dieser Anordnung ist, daß wenn
durch die «-Multiplierschaltung angegeben wird, ein
ι ■> Modul am äußersten rechten Ende zu wählen, und dieses
Modul defekt ist, daß dann der Wafer nicht mehr länger benutzt werden kann.
Die Adressenumwandlungsschaltung besteht aus Exklusiv-OOER-Gattern, die die vom Adressensignaleingang
(Adressenbus 15) mit den 3 Bit zur Reihenauswahl kommende Reiheninformation mit Hilfe der
vorher an die drei Eingabeklemmen 16 gelegten Information für jede Reihe umwandelt.
Die Modulauswahlschaltung 4 bringt die Daten aus
Die Modulauswahlschaltung 4 bringt die Daten aus
Ji dem defekten Modul im nichtangewählten Zustand nach
Erhalt der Information »nicht gut« vom Modulzustandsindikator. während auf die Information »gut« die Daten
in den Zustand der Anwahl gebracht werden und verbindet diesen mit dem Eingangs-ZAusgangspuffer-
JO speicher 18. Diese Funktion wird später beschrieben.
Bei einem Waferspeicher mit einer solchen Konfiguration unterliegt die Modulmatrix 8 der Prüfung bei der
Vollendung des Herstellungsprozesses. Zu diesem Zeitpunkt ist der Signalzustand »0« an allen Setzklem-
J5 men 16 für die Adressenumwandlungsinformation einer
jeden Spalte. Zusätzlich wird beim Prüfen der Matrix der Hauptmodule ot° an die Galois-Feld GF(Ot2)-Voreinstellklemme
21 gelegt, und «2 wird beim Prüfen der
Reservemodulanordnung gesetzt. Allein durch die obenangegebenen Operationen können alle Speichermodule
von außen unter den gleichen Bedingungen wie im tatsächlichen Betrieb der Speichermodule geprüft
werden. Prüfleitungen und komplizierte besondere Kontrollschaltungen sind nicht erforderlich.
Auf diese Weise läßt sich die Prüfung für alle Module nach dem obenbezeichneten Verfahren ausführen, und
die Programmierung des NUR-Lese-Speichers läßt sich bei jedem Modul in Übereinstimmung mit dem Ergebnis
des genannten Prüfvorganges durchführen.
so Beispielsweise wird bei dieser Programmierung«<riethode
ein Modul entsprechend dem ROM 14, in den eine
»1« eingeschrieben werden soll, mittels der Adresse ausgewählt, und die vorgeschriebene Spannung an die
ΛΟΜ-Schreibklemine 11 der zugehörigen Spalte gelegt,
wobei die Diode 14 durchgebrannt wird
Wenn die Information »nicht gut« vorliegt ist angenommen, daß eine »1« programmiert ist, und dies
wird so ausgewertet, daß dort 16 defekte Module
vorliegen, was zahlenmäßig der Anzahl der Reserve-Speichermodule
entspricht
F i g. 3(a) ist ein Beispiel der Verteilung von defekten
Modulen in diesem Falle. Fig.3(a) entspricht einer Speichermodulmatrix von 8 Reihen χ 10 Spalten, wie
sie in F i g. 2 gezeigt ist Drei Bits in der linken Spalte
es jeder Reihe sind die Reihenauswahladressen (15),
während drei Bits in der oberen Spalte jeder Spalte die Adressenumsetzungsinformation (16) darstellen.
Im Falle dieses Beispiels sind die defekten Module bei
den Reihenadressen (000) und (001) konzentriert, und für diese Reihen können die notwendigen acht Module
nicht erreicht werden. Aber mittels Durchführung der Adressenumwandlung für jede Reihe werden diese
defekten Module verteilt. Beispielsweise sei der Ersatz von zwei defekten Modulen in der 3. Spalte von links
angenommen. Wenn (010) als Adressenumwandlungsinformatioj' für die Module in der 3. Spalte angenommen
wird, so werden die gegebenen Adressen (000) bzw. (001) in die Adressen (010) bzw. (011) umgesetzt, indem
eine Exklusiv-ODER-Verknüpfung zwischen der Reihenadresseninformation,
die von außen gegeben ist und dieser Umsetzungsinformation erhalten wird. Schließlich
werden die Module mit den Adressen (000) bzw. (001) ausgewählt, wenn die Adressen (010) bzw. (011)
von außen vorgegeben werden. Von außen betrachtet bedeutet dies in äquivalenter Weise, daß die defekten
Module mit den Adressen (000) bzw. (001) durch die Adressen (OiO) und (Oi i) ersetzt sind, in ähnlicher Weise
ist es ferner möglich, 16 defekte Module zu ersetzen, so daß immer acht gute Module von zehn Modulen, falls
erforderlich mit angepaßter Änderung für jede Adresse gewählt werden können. Ein entsprechendes Ausführungsbeispiel
ist in F i g. 3(b) dargestellt.
Unter diesen Bedingungen und unter der Annahme, daß zu der Adresse (010) zugegriffen werden soll, lautet
das aus dem Nur-Lese-Speicher zu dieser Zeit ausgelesene Informationsmuster (0011000000) und dieses
wird in die Λ-Multiplierschaltung 12 und in die
Multiplexerschaltung 13 der Modulauswahlschaltung 4 jo eingegeben, nachdem es über die /?OM-Leseleitung
übertragen wurde.
Die Adressenumwandlungsinformation (16) kann als Wert eines Nur-Lese-Speichers mittels Durchbrennen
einer Diode, wie im Falle des Modulzustandsindikators )'> oder durch Einschreiben in ein Serienschieberegister
mit der erforderlichen Anzahl von Bits vorgegeben werden, welch letztere an den Klemmen 16 (im
vorliegenden Beispiel 3 χ 10 Klemmen = 30 Bits) nach Eingabe verfügbar sind.
F i g. 4(a) zeigt ein anderes Verteilungsbeispiel mit 16 defekten Modulen in der Matrix und Fig.4(b) zeigt die
äquivalente Anordnung von defekten Modulen nach der Adressenumwandlung. Da sinngemäß gleiche Verhältnisse
wie bei F i g. 3(a), (b) vorliegen, ist eine nähere Erläuterung fortgelassen.
F i g. 5 dient der Erläuterung der Modulauswahlschaltung und F i g. 5(a) zeigt das Profil der «-Multiplierschaltung,
während F i g. 5(b) das Verbindungsdiagramm zwischen dem Demultiplexer und dem Eingangs-/Ausgangspuffer
versinnbildlicht. F i g. 6 zeigt das Verbindungsdiagramm als Beispiel für eine «-Multiplierschaltung.
Hierbei bedeutet λ das Primitivelement des Galoisfeldes GF (22Y Die a-Multiplierschaltung 12 liefert ein
Ausgangssignal durch Vervielfachung von <x an den Eingang entsprechend mit der Information von »1« oder
»0« aus dem Nur-Lese-Speicher, das bedeutet vornehmlich, wenn ein mit »1« bezeichnetes Modul erscheint, so
ist dieses defekt. Es wird ein Ausgangssignal ohne die obige Multiplikation abgegeben, wenn »0« erscheint,
was ein gutes Modul bedeutet Der Demultiplexer 13 in der nächsten Stufe schaltet die Verbindung unter
Benutzung von «°,«'. <x2 als Ergebnis der arithmetischen
Operation der a-Multiplierschaltung als Schaltbefehl um. Wenn beispielsweise ein Zugriff zu der Reihenadresse (010) der Modulmatrix ausgeführt wird, und
jedes Bit des Informationsmusters (0011000000) aus dem Nur-Lese-Speicher entsprechend in die «-Multiplierschaltung 12 eingegeben ist, so wird <x° an der
Voreinstellklemme 21 des Galoisfeldes GF(22) vervielfacht mit a°, somit 1 oder «', somit λ, wobei einer der
Werte «°, λ1, λ2 wie in F i g. 5(a) wieder abgegeben wird.
Wird der Wert <x° an die Prüfklemme gelegt, so verbindet die Demultiplexerschaltung 13 die Eingangs-/
Ausgangsklemme 19 (I/O) des Moduls und die λ° Ausgangsklemme von Fig.2, und wenn λ' angelegt
wird, so verbindet diese ModuleingangS'/Ausgangsklemme
und die λ1 Ausgangsklemme. Während ä2
eingegeben wird, ist die ModuleingangsVAusgangsklemme
und die λ2 Ausgangsklemme verbunden.
Diese Verbindungsoperation wird jedoch nur ausgeführt, wenn die ausgelesene Festwertspeicherinformation
(ROMIN) zu »0« angenommen wird. Im anderen Falle ist die Eingangs-/Ausgangsklemme des Moduls
mit keinem Ausgang verbunden. Die «-Multiplierschaltung
i2 setzt sich beispielsweise aus den logischen Schaltungen gemäß Fig. 6 zusammen, a" ist die
Vorgabeeingangsklemme für ein Element im Galoisfeld GF (22), und ROM IN ist ein Eingangssignal vom
Zustandsspeicher. Wird das Element des Galoisfeldes durch einen Vektor angegeben, so kann λ° ausgedrückt
werden zu (1,0), während ix1 angegeben werden kann zu
(0,1) und (x2 zu(l,1). Somit kann «°. d.h. (1,0) als an den
Eingang zur Zeit angelegt angenommen werden, und das Signal ROM IN sei zu »0« (gutes Modul)
angenommen. Damit läßt sich λ°, d.h. (1,0) auf der Ausgangsseite erhalten. Wird die Verbindung derart
ausgeführt, daß das Ausgangssignal der Schaltung, die in Fig.6 dargestellt ist, a° oder λ1 nacheinander an die
zehn (10) Λ-Multiplierschaltung 12 gelegt wird, so ist
jedes Ausgangssignal «°, «', a2 des Demultiplexers 13
und des Eingangs-/Ausgangspufferspeichers 18 durch eine Leitung, wie in F i g. 2 verbunden sind, so
erscheinen von außen gesehen zehn Module entsprechend der Adresse (010) mit der Eingangs-/Ausgangspufferschaltung
18 verbunden, wie in Fig. 5(b) gezeigl
ist. In diesem Falle wird die Zeitdauer vom Lesen der
Information auf dem Nur-Lese-Speicher bis zur Vollendung der obengenannten Umschaltoperation
natürlich problematisch. Diese wird jedoch parallel mit der Operation des Speichermoduls ausgeführt und
bedeutet daher solange kein Problem, als die Lesezeit für den Festwertspeicher kürzer als die Zugriffszeit zum
einzelnen Speichermodul ist.
Für den Fall eines Zugriffs zu zehn Modulen mit anderen Adressen wird die obengenannte Operation
ebenfalls ausgeführt, und diese können von außen betrachtet ganz gut als 8 χ 8-Modulmatrix verwendet
werden.
In Fig.? wird die a-Multiplierschaltung 12 nach F i g. 6 als Modulauswahlschaltung 4 verwendet, jedoch
kann diese durch eine Addierschaltung (+1 -Schaltung)
ersetzt werden. Das bedeutet, daß wenn die Anzahl der Hauptmodule und Reservemodule entsprechend erhöht
wird, die Anzahl der Schaltungen nicht so stark ansteigt,
auch wenn die Anzahl der Bits sich vergrößert. Daher wird die Schaltungsanordnung unter Verwendung der
a-Multiplierschaltung 12 und des Elementes des Galoisfeldes für die Steuerung des Demultiplexers 13
vereinfacht Darin besteht der Vorteil dieses Verfahrens. Werden jedoch weniger Module verwendet so wird die
Schaltungsanordnung ziemlich einfach durch die Verwendung der +1-Schaltung und üblicher binärer
Information. Nachstehend wird die Verwendung einer + !-Schaltung erläutert Näher betrachtet ist die
+ !-Schaltung Bestandteil der in Fig. 7 dargestellten Schaltungsanordnung. Wenn eine »0« in die Informationseingangsklemme
des Nur-Lese-Speichers (ROM IN) eingegeben wird, so liefert diese Schaltung direkt
die 2-Bit-lnformation zum Umsteuern des Schaltkreises (Demultiplexer), welche an die Eingangsklemme IN
gelegt wird. Wenn eine »I« an die ΛΟΛί-lnformationseingangsklemrne
gelegt wird, liefert die Schaltung eine 2-Bit-lnformalion +1. In diesem Falle ist der Schaltkreis
(Demultiplexer) 13 der gleiche wie in der Schahungsanordnung gemäß F i g. 2 von der Funktion her gesehen.
Tatsächlich besteht jedoch ein kleiner Unterschied zwischen diesen Schaltungen. In Fig. 2 dienen die
Werte λ° (1.0), λ1 (0,1), λ2 (1.1) als Steuerinformation,
ledoch in Fig. 8 ist eine normale binäre Information (00), (10), (01) in Gebrauch. Wenn daher das Bitmuster
(0011000000) aus dem Nur-Lese-Speicher ausgelesen wird, wie dies im Falle von F i g. 5(a) erfolgt, so entsteht
die in Fig. 9 gezeigte Einstellung. Daher führt der Demultiplexer 13 dieselbe Verbindungsoperation wie
im Fall von F i g. 5(b) aus. Im Beispiel des Zustandes von F i g. 2 wird I Bit pro Modul für den Modulzustandsindikator
verwendet, und die Umschaltung wird in Moduleinheiten durchgeführt. Es ist jedoch beispielsweise
möglich, das Umschalten in Einheiten von 1/4 Modul unter Verwendung von 4 Bits für jedes Modul
auszuführen. Sogar unter der gleichen Bedingung wie im Falle, daß das Modul für die Adressenumwandlung nicht
geteilt ist, können in diesem Falle 6 defekte Module in einer Reihe noch gerettet werden, wie dies in Fig. 10
durch unterteiltes Ausführen der Umschaltung in Einheiten von 1/4 Modul möglieh ist.
Bei Betrachteng in der Einheit von Modulen seien sechs Module (2), (4), (6), (7), (8) und (9) defekt. Bei
Betrachtung ir. Einheiten von 1/4 Modul beispielsweise, wenn 1/4 Modul in der rechten oberen Ecke jedes
Moduls angenommen wird, sind nur die Module (2) und (8) defekt.
In ähnlicher Weise gibt es nuf ein oder zwei defekte Module in jedem 1/4 Modul in der oberen linken Ecke
ίο sowie unten rechts und unten lilnks bei jedem Modul.
Daher kann im Falle von Fig. 10 bei der vorliegenden
Erfindung eine erhebliche Ersparnis erreicht werden.
In diesem Falle genügt es, die «-Multipliersehaltung
abzuwandeln oder die +!-Schaltung gemäß Fig. 1!.
Die ROM-Information von 4 Bits (20) aus jedem Modul
wird einmal an die ΛΟΜ-Bit-Selektionsschaltung 22
gegeben. Dort wird nur ein von vier Bits mittels der Adresse für die Auswahl von l/4Modul ausgewählt. Die
selektierte l-Bit-KOM-lnformation wird der Schaltung
12 zugeführt, die genau der «-Multiplierschaltung in F i g. 6 oder der + 1 -Schaltung in F i g. 7 bezüglich der
/?OM-Informationseingänge entspricht.
Wie oben erläutert, können wahlweise die defekten Module auf die schon ausgewählten Reservemodule
umgeschaltet werden, ohne die Zugriffszeit zu beeinträchtigen und ohne besondere Schaltungen in der
Modulmatrix vorzusehen, wenn die vorliegende Erfindung angewendet wird. Bei Realisierung eines Speichers
auf einem Wafer kann dadurch die Effizienz bei der Modulanwendung verbessert und gleichzeitig die
Ausbeute wesentlich erhöht werden.
Hierzu 8 Blatt Zeichnungen
Claims (3)
1. Speicheranordnung, die auf einem Scheibchen (Wafer) ausgebildet und in Module aufgeteilt ist, die
jeweils mindestens eine Speicherzelle umfassen und eine Matrix aus m Reihen und η Spalten bilden und
von denen eine feststellbare Anzahl defekt ist, gekennzeichnet durch Adressenumwandlungsmittel, die für jede Modulspalte vorgesehen
sind und die Reihenadressen umwandeln, die von außen in die Speicheranordnung für jede Spalte
eingegeben werden, wobei eine frei wählbare Umwandlungsinformation, die die Art der Adressenumwandlung festlegt, für jedes Adressenumwandlungsmittel dauernd festliegt,
durch ein Modulzustandsanzeigemittel, welches mindestens ein Bit speichert entsprechend jedem
Modul von mindestens m Reihen und (n— 1) Spalten,
mit Ausnahme einer Spalte am Rande, und welches beim Zugriff zu dem jeweiligen Modul die Werte
»gut« oder »nicht gut« speichert, wenn zu diesem Modul zugegriffen wird,
und durch Modulauswahlmittel, welche nur eine bestimmte Anzahl von guten Moduln aus π
zugegriffenen Moduln gleichzeitig entsprechend der Anzeige des Modulzustandsanzeigers auswählen
und diese mit den Eingangs-AAusgangsleitungen
verbinden.
2. Speicheranordnung nach Anspruch 1, gekennzeichnet durch eine derartige Ausbildung der
Modulauswahlmittel, daß a-MultipIierschaltungen
für jede Spall*, vorgesehen und miteinander in Serie
geschaltet sind und direkt mi* ihrem Ausgang das Element x' eines Galoisfeldes darstellen, welches
von der Schaltung in der vor ingehenden Stufe geliefert wird, wenn die Anzeige für das betreffende
Modul im Zustandsanzeiger »gut« angibt und ein Ausgangssignal <x'+l abgibt, wenn der Anzeiger
»nicht gut« angibt, und gekennzeichnet durch eine Demultiplexerschaltung, die ebenfalls für jede Spalte
vorgesehen ist und in Obereinstimmung mit dem Ausgangssignal der «-Multiplierschaltung entsprechend der Spalte und der Anzeige des Modulzu
Standsanzeigers die Verbindung zwischen dem zu erreichenden Modul und der entsprechenden Spalte
und den Eingangsleitungen schaltet
3. Speicheranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Modulauswahlmittel aus
(+\yAddierschaltungen bestehen, die jeweils für
jede Spalte vorgesehen und in Serie miteinander verbunden sind und direkt die binären Ausgangswerte aus der vorangehenden Stufe enthalten, wenn die
Anzeige des Modulzustandes »gut« ist oder den erwähnten Binärwert plus den Wert 1 abgeben,
wenn der Zustand »nicht gut« ist und gekennzeichnet durch Demultiplexerschaltungen, die ebenfalls
für jede Spalte vorgesehen sind und in Übereinstimmung mit dem Ausgangssignal der (+1)-Addierschaltung entsprechend jeder Spalte und der
Anzeige des Modulzustandsanzeigers die Verbindung zwischen den zuzugreifenden Modulen in der
entsprechenden Spalte steuern.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4145476A JPS52124826A (en) | 1976-04-12 | 1976-04-12 | Memory unit |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2715751A1 DE2715751A1 (de) | 1977-10-20 |
DE2715751B2 true DE2715751B2 (de) | 1979-08-30 |
DE2715751C3 DE2715751C3 (de) | 1986-10-02 |
Family
ID=12608810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2715751A Expired DE2715751C3 (de) | 1976-04-12 | 1977-04-07 | Speicheranordnung mit defekten Modulen |
Country Status (3)
Country | Link |
---|---|
US (1) | US4089063A (de) |
JP (1) | JPS52124826A (de) |
DE (1) | DE2715751C3 (de) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS559260A (en) * | 1978-07-03 | 1980-01-23 | Nec Corp | Information processing system |
DE2852985C2 (de) * | 1978-12-07 | 1983-04-14 | Siemens AG, 1000 Berlin und 8000 München | Verfahren für die Ansteuerung eines Speichers, insbesondere in Fernsprechvermittlungsanlagen |
FR2453449B1 (fr) * | 1979-04-06 | 1987-01-09 | Bull Sa | Procede et systeme d'exploitation d'une memoire adressable permettant l'identification de certaines adresses particulieres |
US4281398A (en) * | 1980-02-12 | 1981-07-28 | Mostek Corporation | Block redundancy for memory array |
US4365318A (en) * | 1980-09-15 | 1982-12-21 | International Business Machines Corp. | Two speed recirculating memory system using partially good components |
JPS57155642A (en) * | 1981-03-23 | 1982-09-25 | Nissan Motor Co Ltd | Computer capable of using correcting memory |
JPS57189396A (en) * | 1981-05-14 | 1982-11-20 | Nec Corp | Controller for plural storage parts in data processing system |
US4413339A (en) * | 1981-06-24 | 1983-11-01 | Digital Equipment Corporation | Multiple error detecting and correcting system employing Reed-Solomon codes |
US4827445A (en) * | 1982-02-18 | 1989-05-02 | University Of North Carolina | Image buffer having logic-enhanced pixel memory cells and method for setting values therein |
JPS58153293A (ja) * | 1982-03-05 | 1983-09-12 | Hitachi Ltd | 半導体メモリ |
US4461001A (en) * | 1982-03-29 | 1984-07-17 | International Business Machines Corporation | Deterministic permutation algorithm |
US4489403A (en) * | 1982-05-24 | 1984-12-18 | International Business Machines Corporation | Fault alignment control system and circuits |
JPS58183703U (ja) * | 1982-05-31 | 1983-12-07 | 松下電工株式会社 | 点滅灯 |
US4485471A (en) * | 1982-06-01 | 1984-11-27 | International Business Machines Corporation | Method of memory reconfiguration for fault tolerant memory |
US4483001A (en) * | 1982-06-16 | 1984-11-13 | International Business Machines Corporation | Online realignment of memory faults |
US4520453A (en) * | 1982-11-01 | 1985-05-28 | Ampex Corporation | Address transformation system having an address shuffler |
JPH0670880B2 (ja) * | 1983-01-21 | 1994-09-07 | 株式会社日立マイコンシステム | 半導体記憶装置 |
US4566102A (en) * | 1983-04-18 | 1986-01-21 | International Business Machines Corporation | Parallel-shift error reconfiguration |
SE441872B (sv) * | 1984-04-06 | 1985-11-11 | Ericsson Telefon Ab L M | Anordning for overvakning av ett databehandlingssystem |
US4653050A (en) * | 1984-12-03 | 1987-03-24 | Trw Inc. | Fault-tolerant memory system |
US4996641A (en) * | 1988-04-15 | 1991-02-26 | Motorola, Inc. | Diagnostic mode for a cache |
EP0389203A3 (de) * | 1989-03-20 | 1993-05-26 | Fujitsu Limited | Halbleiterspeichergerät beinhaltend Information, die die Anwesenheit mangelhafter Speicherzellen anzeigt |
EP0446002B1 (de) * | 1990-03-05 | 1997-08-06 | Fujitsu Limited | Auf einem Wafer integrierter Speicher mit Multibitzugang und System mit demselben Speicher |
US5200922A (en) * | 1990-10-24 | 1993-04-06 | Rao Kameswara K | Redundancy circuit for high speed EPROM and flash memory devices |
US5289377A (en) * | 1991-08-12 | 1994-02-22 | Trw Inc. | Fault-tolerant solid-state flight data recorder |
US5524231A (en) * | 1993-06-30 | 1996-06-04 | Intel Corporation | Nonvolatile memory card with an address table and an address translation logic for mapping out defective blocks within the memory card |
GB9323096D0 (en) * | 1993-11-09 | 1994-01-05 | Lucas Ind Plc | Memory device,manufacture of such a device and a method of simulating a contiguous memory |
US5758056A (en) * | 1996-02-08 | 1998-05-26 | Barr; Robert C. | Memory system having defective address identification and replacement |
US6551857B2 (en) | 1997-04-04 | 2003-04-22 | Elm Technology Corporation | Three dimensional structure integrated circuits |
US7162594B2 (en) * | 2003-11-19 | 2007-01-09 | Buffalo Inc. | Memory module indicator device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3714637A (en) * | 1970-09-30 | 1973-01-30 | Ibm | Monolithic memory utilizing defective storage cells |
US3845476A (en) * | 1972-12-29 | 1974-10-29 | Ibm | Monolithic memory using partially defective chips |
US3803560A (en) * | 1973-01-03 | 1974-04-09 | Honeywell Inf Systems | Technique for detecting memory failures and to provide for automatically for reconfiguration of the memory modules of a memory system |
US3995261A (en) * | 1975-02-24 | 1976-11-30 | Stanford Research Institute | Reconfigurable memory |
US4047163A (en) * | 1975-07-03 | 1977-09-06 | Texas Instruments Incorporated | Fault-tolerant cell addressable array |
US4019033A (en) * | 1975-12-29 | 1977-04-19 | Honeywell Information Systems, Inc. | Control store checking system and method |
-
1976
- 1976-04-12 JP JP4145476A patent/JPS52124826A/ja active Granted
-
1977
- 1977-04-07 DE DE2715751A patent/DE2715751C3/de not_active Expired
- 1977-04-08 US US05/785,825 patent/US4089063A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE2715751C3 (de) | 1986-10-02 |
JPS6114539B2 (de) | 1986-04-19 |
JPS52124826A (en) | 1977-10-20 |
DE2715751A1 (de) | 1977-10-20 |
US4089063A (en) | 1978-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2715751B2 (de) | Speicheranordnung mit defekten Modulen | |
EP0499695B1 (de) | Speicherprogrammierbare Steuerung | |
DE2619159C2 (de) | Fehlererkennungs- und Korrektureinrichtung | |
DE68928112T2 (de) | Masken-rom mit Ersatzspeicherzellen | |
EP0038947B1 (de) | Programmierbare logische Anordnung | |
DE2010366C3 (de) | Verfahren und Einrichtung zum Einschreiben von Informationen in einen nur zum Ablesen bestimmten Speicher | |
DE2364785C3 (de) | Integrierter Halbleiterspeicher mit nach guten und defekten Speicherzellen sortierten Speicherzellen | |
DE3032630C2 (de) | Halbleiterspeicher aus Speicherbausteinen mit redundanten Speicherbereichen und Verfahren zu dessen Betrieb | |
DE68924639T2 (de) | Matrixspeicher, der Standardblöcke, Standard-Unterblöcke, einen redundanten Block und redundante Unterblöcke beinhaltet, und integrierter Kreis, der eine Vielzahl solcher Matrixspeicher beinhaltet. | |
DE2652706A1 (de) | Numerisch gesteuerte produktionsmaschinen | |
DE2128790A1 (de) | Einrichtung zum Verwenden mehrerer betriebsfähiger Schaltungen in einem in tegrierten Schaltungsplättchen | |
DE69020384T2 (de) | Integrierte Halbleiterspeicherschaltung mit Möglichkeit zum Maskieren des Schreibens im Speicher. | |
DE2926322C2 (de) | Speicher-Subsystem | |
DE2404146A1 (de) | Digitales, hierarchisch in wenigstens drei hierarchie-stufen aufgebautes speichersystem | |
DE3844032C2 (de) | Chip-Karte | |
DE3618136C2 (de) | ||
DE3209679A1 (de) | Halbleiter-speichereinrichtung | |
DE3043100C2 (de) | ||
DE2935101C2 (de) | ||
DE3024153A1 (de) | Speicher-subsystem | |
DE19922786B4 (de) | Halbleiterspeicher mit Testeinrichtung | |
DE69122001T2 (de) | Integrierte Schaltung mit einer Standardzelle, einer Anwendungszelle und einer Prüfzelle | |
EP0009625A2 (de) | Datentransferschalter mit assoziativer Adressauswahl in einem virtuellen Speicher | |
DE3337850C2 (de) | ||
DE102005018790A1 (de) | Integrierter Schaltkreis und Verfahren zum Betreiben und parallelen Testen von integrierten Schaltkreisen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8228 | New agent |
Free format text: REINLAENDER, C., DIPL.-ING. DR.-ING., PAT.-ANW., 8000 MUENCHEN |
|
8225 | Change of the main classification |
Ipc: G11C 8/00 |
|
8281 | Inventor (new situation) |
Free format text: TAKEZONO, TAKASHI, DIPL.-ING., KAWASAKI, JP KANIE, TAKASHI, DIPL.-ING., TAMA, TOKIO/TOKYO, JP |
|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |