DE2638867A1 - Verfahren zum herstellen eines selbstleitenden mos-feldeffekttransistors - Google Patents

Verfahren zum herstellen eines selbstleitenden mos-feldeffekttransistors

Info

Publication number
DE2638867A1
DE2638867A1 DE19762638867 DE2638867A DE2638867A1 DE 2638867 A1 DE2638867 A1 DE 2638867A1 DE 19762638867 DE19762638867 DE 19762638867 DE 2638867 A DE2638867 A DE 2638867A DE 2638867 A1 DE2638867 A1 DE 2638867A1
Authority
DE
Germany
Prior art keywords
ions
ohmic layer
self
high ohmic
implanted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19762638867
Other languages
English (en)
Inventor
Guenter Dipl Phys Ott
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19762638867 priority Critical patent/DE2638867A1/de
Publication of DE2638867A1 publication Critical patent/DE2638867A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

  • Verfahren @m Herstellen eines
  • selbstleitenden ;40S-Feideffektrans istors Die Erfindung betrifft ein Verfahren zum erstellen eines selbstleitenden MÜS-Feldeffekttransistors. Derartige Feldeffekt transistoren vom sogenannten "Verarmungstyp" weisen bereits ohne Steuerspannung einen leitenden Kanal auf.
  • Er entsteht beispielsweise dadurch, daß man die in der Oxydschicht über dem Kanalbereich stets bereits vorhandenen Ladungen wirksam werden läßt. Sie verursachen schon bei einer Spannung O an der Steuerelektrode gegenüber der Sourceelektrode eine Inversion des p-leitenden Substrats unmittelbar unter der Oxydschicht, so daß ein n-leitender Kanal zwischen den gleichfalls n-leitenden Drain- und Sourcezonen zustandekommt. Man kann aber einen Feldeffekttransistor vom Verarmungstyp auch dadurch herstellen, daß man den anal in Form einer schwach dotierten Zone unterhalb der Steuirelektrode durch einen zusätzlichen Diffusionsprozeß erzeugt.
  • Es hat sich nun bei logischen Verknüpfungsschaltungen mit MOS-Pelde£rekttransistoren gezeigt, daß sich in diesen Transistoren eine Substratvorspannung einstellt, wenn über sie die Lastkapazitat geladen wird. Diese unerT,/.inschte Substratvorspannung erhö'-lt die Schwellenspannung des Feldeffe#:ttransistors, was zu einer Abnahme des Stromes durch den Lasttransistor und damit zu einer Vergrößerung der Scltzeit führt. Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zum Herstellen von selbstleitenden MOS-Fe3deffekttransistoren anzugeben, bei denen die Abhängigkeit der Schwellenspannung von einer Substratvorspannung geringer oder überhaupt nicht vorhanden ist. Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß nach der Herstellung der für die Aufnahme des Steuerkontaktes vorgesehenen dünnen Isoliersicht durch diese Isolierschicht in den Halbleiterkörper zur Erzeugung einer hochohmigen Schicht Ionen einer nichtdotierenden oder kompensierenden Ionensorte eingebracht werden und daß danach durch eine zweite Ionenimplantation mit dotierenden Ionen der Kanal erzeugt wird, dessen Eindringtiefe im Halbleiterkörper geringer ist als die der hochohmigen Schicht.
  • Die hochohmige Schicht isoliert den Kanal vom Substrat, so daß bei diesem Aufbau der Feldeffekttransistoren die Substratvorspannung keinen Einfluß auf die Schwellenspannung mehr hat. Zur Erzeugung der hochohmigen Schicht unter dem Kanalgebiet haben sich insbesondere Neon- oder Siliziumionen als geeignet erwiesen.
  • Die Erfindung und ihre weitere vorteilhafte Ausgestaltung wird noch anhand eines Ausführungsbeispieles näher erläutert.
  • In der Figur 1 ist im Schnitt ein Halbielterkörper 1 daigestellt, dessen Ausgangskörper 2 beispielsweise n-dotiert ist.
  • Der Halbleiterkörper, der vorzugsweise aus einkristallinem Silizium besteht, ist an seiner Oberfläche mit einer Oxydschicht 2 bedeckt. In diese Oxydschicht wurde ein Fenster 8 eingebracht, das den Abmessungen des herzustellenden Feldeffekttransistors entspricht. Dieses Fenster 8 wird wiederum mit einer dünnen Oxydschicht 4 bedeckt, die nur über dem Kanalbereicji auf der Halbleiteroberfläche belassen wird.
  • Diese dünne Oxydschicht ist beispielsweise 0,1 bis 0,3 /um dick. Danach wird die Halbleiteroberfläche einer Ionenstrahlung 5 ausgesetzt, die aus nicht dotierenden oder kompensierenden Ionen, beispielsweise Silizium- oder Neonionen, besteht. Diese Ionen treffen beispielsweise mit einer Dosis von 100 keV auf die ISalbleiteroberfläche auf und verursachen im Halbleiterkörper eine extrem schwach dotierte und damit hochohmige Halbleiterzone 6, die beispielsweise eine Eindringtiefe von 1 bis 2 /um aufweist.
  • Danach wird die Halbleiteroberfläche einer zweiten Ionenstrahlung ausgesetzt, die nun allerdings dotierende im Halbleiterkörper beispielsweise den p-Leitungstyp erzeugende Ionen enthält. Bei einem n-leitenden Crundkörper werden so beispielsweise Borionen in den Haibleiterkörper implantiert. Die Strahlungsenergie dieser Borionen bet beispielsweise 20 bis 50 keV bei einer Dosis von ca. 1012 Borionen/cm3. Auf diese Weise erhält man ein p-leitendes Kanalgebiet 7 mit einer Störstellenkonzentration von ca.
  • 1017 Atomen/cm3 und einer Eindringtiefe von einigen Zellntel um Wie sich aus der Figur 2 ergibt, werden nun noch die Zonen 9 und 10 in den Halbleiterkörper eindiffundiert. Hierbei wirkt die Oxydschicht 4 über dem Kanalgebiet als Diffusionsmaske. Die Sourcezone 9 ist somit über das Kanalgebiet 7 mit der Drainzone 10 bei der Steuerspannung 0 verbunden.
  • An die Sourcezone 9 und an die Drainzone 10 werden schließlich noch die zugehörigen Anschlußkontakte 11 und 12 angebracht, während auf der Oxydschicht 4 der Steuer- oder Gatekontakt 13 angeordnet ist.
  • Es hat sich gezeigt, daß nach dem geschilderten Verfahren hergestellte Feldeffekttransistoren eine Schwellenspannung aufweisen, die von einer sich einstellenden Substratvorspannung fast völlig unabhängig ist.

Claims (2)

  1. P a t e n t a n s p r ü c h e O Verfahren zum Herstellen eines seibstieltenden MOS-Peldeffekttransistors, dadurch gekennzeichnet, daß nach der Herstellung der für die Aufnahme des Steuerkontaktes vorgesehenen dünnen Isolierschicht durch diese Isolierschicht in den Halbleiterkörper zur Erzeugung einer hochohmigen Schicht Ionen einer nichtdotierenden oder kompensierenden lonensorte eingebracht werden und daß danach durch eine zweite Ionenimplantation mit dotierenden Ionen ein Kanal erzeugt wird, dessen Eindringtiefe im Halbleiterkörper geringer ist als die der hochohmigen Schicht.
  2. 2) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Erzeugung der hochohmigen Schicht Neon- oder Siliziumionen in den Halbleiterkörper eingebracht werden.
DE19762638867 1976-08-28 1976-08-28 Verfahren zum herstellen eines selbstleitenden mos-feldeffekttransistors Pending DE2638867A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19762638867 DE2638867A1 (de) 1976-08-28 1976-08-28 Verfahren zum herstellen eines selbstleitenden mos-feldeffekttransistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19762638867 DE2638867A1 (de) 1976-08-28 1976-08-28 Verfahren zum herstellen eines selbstleitenden mos-feldeffekttransistors

Publications (1)

Publication Number Publication Date
DE2638867A1 true DE2638867A1 (de) 1978-03-02

Family

ID=5986619

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762638867 Pending DE2638867A1 (de) 1976-08-28 1976-08-28 Verfahren zum herstellen eines selbstleitenden mos-feldeffekttransistors

Country Status (1)

Country Link
DE (1) DE2638867A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0012889A2 (de) * 1978-12-29 1980-07-09 International Business Machines Corporation Vorrichtung zum Reduzieren der Empfindlichkeit der Schwellenspannung eines MOSFET oder eines MISFET gegen Schwankungen der am Substrat angelegten Spannung
FR2616271A1 (fr) * 1987-06-03 1988-12-09 Mitsubishi Electric Corp Circuit integre comprenant en particulier un mesfet protege contre les courants de fuites, sur substrat semi-isolant
US6714712B2 (en) 2001-01-11 2004-03-30 Dsm N.V. Radiation curable coating composition

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0012889A2 (de) * 1978-12-29 1980-07-09 International Business Machines Corporation Vorrichtung zum Reduzieren der Empfindlichkeit der Schwellenspannung eines MOSFET oder eines MISFET gegen Schwankungen der am Substrat angelegten Spannung
EP0012889A3 (en) * 1978-12-29 1981-12-30 International Business Machines Corporation Device for diminishing the sensitivity of the threshold voltage of a mosfet or a misfet to variations of the voltage applied to the substrate
FR2616271A1 (fr) * 1987-06-03 1988-12-09 Mitsubishi Electric Corp Circuit integre comprenant en particulier un mesfet protege contre les courants de fuites, sur substrat semi-isolant
US6714712B2 (en) 2001-01-11 2004-03-30 Dsm N.V. Radiation curable coating composition
US6838515B2 (en) 2001-01-11 2005-01-04 Dsm Ip Assets B.V. Process for the preparation of esters of (meth)acrylic acid

Similar Documents

Publication Publication Date Title
DE3012363C2 (de) Verfahren zur Bildung der Kanalbereiche und der Wannen von Halbleiterbauelementen
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE3500528C2 (de) Verfahren zur Bildung eines Paares komplementärer MOS-Transistoren
DE69018744T2 (de) MOSFET aus Silizium mit einer durch eine Germanium-Dotierung verlängerten Lebensdauer.
DE2634500A1 (de) Halbleiteranordnung mit zonen herabgesetzter traegerlebensdauer und verfahren zur herstellung
DE2160427C3 (de)
DE2553838B2 (de) Verfahren zur herstellung von anreicherungs-feldeffektransistoren
DE2512373A1 (de) Sperrschicht-oberflaechen-feldeffekt- transistor
DE2425382A1 (de) Verfahren zur herstellung von isolierschicht-feldeffekttransistoren
DE2047777A1 (de) Oberflachenfeldeffekttransistor mit einstellbarer Schwellspannung
DE2547828B2 (de) Verfahren zur Herstellung eines Speicherelements mit einem Doppelgate-Isolierschicht-Feldeffekttransistor
DE261631T1 (de) Integrierter licht-geregelter und licht-geloeschter, statischer induktionsthyristor und sein herstellungsverfahren.
DE2404184A1 (de) Mis-halbleitervorrichtung und verfahren zu deren herstellung
DE1965799C3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE1614356B2 (de) Verfahren zur Herstellung einer integrierten Halbleiterbaugruppe mit komplementären Feldeffekttransistoren und Material zur Durchführung des Verfahrens
DE3324332A1 (de) Verfahren zur herstellung von cmos-transistoren auf einem siliziumsubstrat
DE2160462C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2425185A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE69105621T2 (de) Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung.
DE3149101C2 (de)
DE3751313T2 (de) Verfahren zur Herstellung von CMOS- und Hochspannungs-elektronische-bauelemente beinhaltende Halbleiterbauelemente.
DE2545871A1 (de) Feldeffekttransistor mit verbesserter stabilitaet des schwellwertes
DE3423776C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2638867A1 (de) Verfahren zum herstellen eines selbstleitenden mos-feldeffekttransistors
DE3139169A1 (de) Verfahren zur herstellung von feldeffekttransistoren mit isolierter gate-elektrode

Legal Events

Date Code Title Description
OAM Search report available
OC Search report available
OHJ Non-payment of the annual fee