DE2636214A1 - Feldeffekttransistor und verfahren zu seiner herstellung - Google Patents

Feldeffekttransistor und verfahren zu seiner herstellung

Info

Publication number
DE2636214A1
DE2636214A1 DE19762636214 DE2636214A DE2636214A1 DE 2636214 A1 DE2636214 A1 DE 2636214A1 DE 19762636214 DE19762636214 DE 19762636214 DE 2636214 A DE2636214 A DE 2636214A DE 2636214 A1 DE2636214 A1 DE 2636214A1
Authority
DE
Germany
Prior art keywords
zone
field effect
drain
effect transistor
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762636214
Other languages
English (en)
Other versions
DE2636214C2 (de
Inventor
Richard Carlton Joy
Ingrid Emese Magdo
Jun Alfred Phillips
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=24464629&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE2636214(A1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2636214A1 publication Critical patent/DE2636214A1/de
Application granted granted Critical
Publication of DE2636214C2 publication Critical patent/DE2636214C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/053Field effect transistors fets
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/167Two diffusions in one hole

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

FELDEFFEKTTRANSISTOR UND VERFAHREN ZU SEINER HERSTELLUNG
Die Erfindung bezieht sich auf einen verbesserten Feldeffektransistor mit in einem Halbleitersubstrat ersten Leitfähigkeitstyps angeordneten Zonen zweiten Leitfähigkeitstyps für Source und Drain und insbesondere auf einen solchen Transistor mit neuartiger Ausbildung der Drain, wodurch eine verbesserte Stabilisierung der Spannungsschwellwerte erzielt wird. Die Erfindung bezieht sich ferner auf ein dazugehöriges Herstellungsverfahren.
Feldeffekttransistoren sind allgemein bekannt. Sie bestehen aus einer Gate-Elektrode, die durch ein Dielektrikum isoliert auf der Oberfläche eines entsprechend dotierten Halbleiterkörpers ersten Leitfähigkeitstyps angeordnet ist. Source- und Drain-Elektroden werden durch gutleitende Zonen entgegengesetzten Leitfähigkeitstyps im Halbleiter-
709813/0663
NACHGEREICHT
j körper gebildet, Ein elektrisches Feld, das normalerweise ■ von der leitenden Gate-Elektrode erzeugt wird, beein- i flusst die rJ?rägerdichte in der leitenden Kanalzone zwischen den Source- und Drain-Elektroden. I
Die Entwicklung von Halbleitereleraenten und besonders von Feldeffekttransistoren verfolgt das iäiel, die Leistungsfähigkeit zu verbessern durch Erhöhen der Packungsdichte, Vermindern der Kapazität und Verbessern der Empfindlichkeit und der Arbeitsgeschwindigkeit, 2ur Erhöhung der Dichte wurde die Kanalzone verkürzt, wodurch nicht nur die Elemente in geringeren Abständen angeordnet werden konnten, sondern auch schneller schalteten. Durch Verkürzung der Kanallänge wurde allerdings die Arbeitsspannung des Elementes beschränkt. Die Durchbruchspannung von N-Kanal-Feldeffekttransistoren mit isoliertem Gate ist ziemlich niedrig, Für eine gegebene Arbeitsspannung ist damit die minimale Kanallänge und umgekehrt bei gegebener Kanallänge die maximale Arbeitsspannung festgelegt. Bei einem bestimmten FET kurzer Kanallänge ist die elektrische Feldstärke in der Nähe der Drain-Zone sehr hoch. Wenn die Spannung zwischen Source und Drain ansteigt, geschieht
Fi 975 009 - 2 - 7098 13/0663
1 nachsereichtJ
zuerst ein lawinenartiger Durchbruch bei der Drain-Zone an der Oberfläche. Bei diesem Avalanche-Effekt werden Elektronen und Löcher erzeugt, wobei ein Teil der Elektronen im Dielektrikum zwischen Gate und Halbleiterkörper bleiben. Dadurch entsteht eine dauernde negative Ladung, die die Schwellwertspannung der Vorrichtung beeinflusst. Infolgedessen wird die zulässige Arbeitsspannung zwischen Source und Drain desto kleiner, je kürzer der Kanal des Feldeffekttransistors wird. Dieselbe Erscheinung tritt, wenngleich in geringerem Ausmass, auch bei P-Kanal-Transistoren auf,
Im Dielektrikum der Gate-Isolierung können Elektronen auch eingefangen v/erden und den Schwellwert des FET im Betrieb auch ungünstig beeinflussen, bevor eine Lawine auftritt. Im normalen Bereich des FET liegt eine Spannung zwischen Source und Drain. Infolge des elektrischen Feldes fliesst ein Strom von Elektronen, Beim Stromfluss durch das Halbleitermaterial treten stets einige energiereiche Elektronen auff die die durch die Gate-Isolierung gebildete Barriere durchdringen. Solche Elektronen können auch im Dielektrikum eingefangen werden. Wenn das Dielektrikum, aus Si3N4 und geschichtet ist, ist die Wahrscheinlichkeit des Ein-
FI 975 009 - 3 -
709813/066
NACHGEREICHT
fangens mehrere Grössenordnungen höher als bei einer einfachen SlO^-Isolierung. Eingefangene Elektronen erzeugen eine dauernde Ladung im Dielektrikum, die die Schwellwertspannung und andere elektrische Eigenschaften beeinflusst. Je kürzer der Kanal, desto grosser ist das erzeugte elektrische Feld. Je grosser das Feld, desto grosser ist die Wahrscheinlichkeit eines Elektrons, genügend Energie zu erlangen, um die Barriere zu durchdringen. Da die Tendenz bei der Konstruktion von Feldeffekttransistoren zu kleineren Elementen mit kürzeren Kanallängen geht, wird die Verschlechterung der Schwellwertspannung infolge von in der Gate-Isolierung eingefangenen Elektronen stets bedeutender und tritt schliesslich störend in Erscheinung, Das gilt auch für P-Kanal-Feldeffekttransistoren, jedoch in geringerem Ausmass als bei den zuvor genannten N-Kanal-Elementen.
Ziel der Erfindung ist ein Feldeffekttransistor mit wesentlich verbesserter Stabilität der Schwellwertspannung.
Ein weiteres Ziel der Erfindung ist ein verbesserter Feldeffekttransistor mit kurzer Kanallänge und relativ hoher Arbeitsspannung,
FI 975 009 - 4 -
709813/0663
Ein weiteres Ziel der Erfindung ist die Angabe einer neuartigen Drain-Zone in einem Feldeffekttransistor, die den Stromfluß in der Kanalzone von der Oberfläche weg in die Tiefe verdrängt. Schließlich ist die Herstellung eines verbesserten Feldeffekttransistors mit grösserer Schwellwertstabilität ein Ziel der Erfindung.
Diese Ziele werden bei einem Feldeffekttransistor der oben genannten Art durch die im Patentanspruch 1 angegebenen Maßnahmen erreicht. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen charakterisiert.
Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen unter Zuhilfenahme der Zeichnungen näher erläutert.
Es zeigen:
Fig. 1,2,4 und 6 je im Querschnitt einen Feldeffekt-
transistor während verschiedener Herstellungsschritte;
709813/0 6 63
Fl ο-7
NACHQEREICHT
Fig. 3 Darstellung der Dotierungskonzentration im Halbleiterkörper entlang der Linie AÄ in Fig. 2.
Fig. 5 Darstellung der Dotierungskonzentration im Halbleiterkörper entlang der Linie BB in Fig. 4.
Fig, Tf 9 und 12 Querschnitte eines weiteren Ausführungsbeispiels eines Feldeffekttransistors,
Fig. 8 Dotierungskonzentration im Halbleiterkörper entlang der Linie CC der Fig.
Fig. 10 Dotierungskonzentration entlang der
Linie DD der Fig, 9.
Fig, 11 Dotierungskonzentration entlang der
Linie EE der Fig. 9.
Die Elektroneninjektion in das Gate-Dielektrikum eines Feldeffekttransistors wird reduziert, wenn es gelingt, die Energie der Elektronen in der kritischen Zone, d.h, in der
FI 975 009 - 6 -
709813/0663
NACHeEREICHT]
AO
unmittelbar an die Drain-Zone angrenzenden Zone nahe der Oberfläche, zu reduzieren. Die Energie von Elektronen wird verkleinert, einmal durch Phonon-Kollisionen und zum anderen durch Stoss-Ionisation. Im vorliegenden, verbesserten Feldeffekttransistor soll der Elektronen-Strom insbesondere in unmittelbarer Nachbarschaft der Drain-Zone tiefer in die Kanalzone verlegt werden. Wenn die Elektronen tiefer im Halbleiterkörper fliessen, entsteht eine Pufferschicht aus Halbleitermaterial zwischen dem hauptsächlichen Flussweg und dem qj^te-Dielektrikum, wobei die Energie der Elektronen durch die beiden erwähnten Effekte verkleinert wird. Wenn dies gelingt, wird die Zahl der Elektronen, die am ftebergang zwischen Halbleiter und Dielektrikum auftreten, wesentlich Verringert und die Stabilität der Schwellwertspannung somit verbessert.
Beim vorliegenden Feldeffekttransistor wird der Weg der Elektronen beeinflusst durch eine Drain-Zone, die in einer gewissen Tiefe unter der Halbleiteroberfläche, d.h. in sicherer Entfernung von der Trennungsfläche zwischen Halbleiter und Isolation, einen besonders geringen Widerstand aufweist, Damit der notwendige Ohm'sche Kontakt zur
FI 975 009 - 7 -
709813/0663
[ NACHGEREICHT [
26362U
Drain-Zone hergestellt werden kann, ist eine zweite Zone innerhalb der Drain-Zone vorgesehen, die einen geringen Widerstand an der Oberfläche auf v/eist. Die Einzelheiten des Feldeffekttransistors und die Art seiner Herstellung r/erden nun im einzelnen beschrieben,
ig, 1 zeigt den ersten Schritt bei der Herstellung des Vorliegenden Feldeffekttransistors, Eine Maskierschicht 1 wird auf dem monokristallinen Halbleiterkörper 2 hergestellt, beispielsweise durch thermische oxidation der Oberfläche des Körpers, Der Körper 2 ist üblicherweise mit einer geeigneten Dotierung versehen, beispielsweise der lonzentration von 2»10 - 6«10 Atomen/cm wenn es sich um Silicium handelt. Eine Oeffnung 3 wird in der Maskierschicht 1 photolithographisch festgelegt und ausgeätzt, wie allgemein üblich, Die Oeffnung 3 bestimmt die Lage der Drain-Zone des fertigen Transistors. Durch Diffusion eines Dotierungsstoffes wird unterhalb der Oeffnung 3 die Zone 4 gebildet* Die Dotierung in der Zone 4 ist derjenigen des Halbleiterkörpers 2.entgegengesetzt, Die Oberflächenkonzentration der Zone 4 hangt davon ab, ob es sich um eine P-* oder eine N-Dotierung handelt. Bei einer Üi-Zonef wie in Fig, 1 angegeben, liegt die Oberflächen-
FI 975 009 - 8 -
7098 13/0663
19 21
dotierung normalerweise im. Bereich von 10 - 10 Ato- ;men/cm . Wenn eine P-Zone in einem Substrat 2 mit N- !Dotierung erzeugt wird, liegt die Oberflächenkonzentration
1R 2O "5
!normalerweise im Bereich von 10 - 5·10 Atomen/cm .
Die Maskierschicht 1 wird entfernt und eine epitaktische Schicht 5, wie Fig, 2 zeigt, auf dem Halbleiterkörper 2 niedergeschlagen. Dabei diffundiert die Dotierung in Zone 4 nach oben, so dass die Η-Zone sich im wesentlichen durch die Schicht 5 hindurch erstreckt. Fig, 3 zeigt das Profil 6 der Dotierungskonzentration in Abhängigkeit von der Tiefe unter der Oberfläche, Es ist ersichtlich, dass die höchste Konzentration in der Zone 4 am Uebergang zwischen Halbleiterkörper 2 und epitaktischer Schicht 5 auftritt. Die Dicke der epitaktischen Schicht liegt im Bereich von 0,4-3 um, vorzugsweise zwischen 0,5 und 1f5 \m. Die Dotierungskonzentration am uebergangf d.h. die Spitze der Kurve 6 in Fig, 2, hängt auch von der Dotierungsart der Zone 4 ab. Wenn die Zone N-Leitfähigkeit aufweist, liegt die höchste Konzentration vorzugsweise im Bereich von 1019 - 10 Atomen/cm , Wenn es sich um P-Leitfähigkeit handelt, liegt die höchste Konzentration im Bereich von 1018 - 5ΊΟ20 Atomen/cm3. In beiden Fällen ist die Konzen-
FI 975 009 - 9 -
709813/0663
NAOHGEREICHT]
tration der Dotierung in Zone 4 an der Oberfläche wesent-
17 19 lieh geringer und liegt im Bereich von 10 - 10 bei
16 18 3
N-Leitfähigkeit und von 10 - 10 Atomen/cm bei P-Leitfähigkeit der Zone 4.
Anschliessend wird eine zweite Maskierschicht 7 auf der Oberfläche der epitaktischen Schicht 5 erzeugt, wie Fig. 4 zeigt. In der Schicht 7 werden die Oeffnungen 8 und 9 durch übliche Photolithographie und Aetzung hergestellt. Durch diese Oeffnungen werden mittels Diffusion die zweite Zone in der Drain-Elektrode sowie die Source-Zone des Transistors eingebracht. Wie Fig. 4 zeigt, liegt Oeffnung δ innerhalb der von der Drain-Zone bedeckten Fläche, Eine geeignete Dotierung wird durch die Oeffnungen eindiffundiert und bildet die Zonen 10 und 11, Wie Kurve 12 in Fig. zeigt f liegt dabei die höchste Dotierungskonzentration an der Oberfläche der Schicht 5, Die Oberflächenkonzentration der Zonen 10 und 11 muss genügend hoch sein, um einen Ohmschen Kontakt für die Source- und die Drain-Zone zu ermöglichen. Wenn die Zone P leitfähig ist, muss die Oberflä-
18 3 chenkonzentration wenigstens 10 Atome/cm betragen. Wenn die Zone N-leitfähig ist, muss die Oberflächenkonzentration wenigstens 10 Atome/cm3 betragen.
FI 975 009 - 10 -
709813/066 3
, nachgereicht]
Fig. 6 zeigt den fertiggestellten Feldeffekttransistor, bei
i
welchem eine relativ dicke Isolierschicht 13 über dein Element angebracht wurde und eine relativ dünne Isolierschicht 14 über der Kanalzone, Metallisierte Kontakte für Source und Drain sowie eine Gate-Elektrode wurden auf bekannte Weise angebracht ,
Die Fign. 1 bis 6 zeigen eine Ausführung, deren Drain-Elektrode aus zwei konzentrischen Zonen 4 und 10 besteht mit einer einzelnen Source-Zone 11, Die Source-Elektrode kann jedoch ebenfalls aus zwei Zonen, ähnlich den für die Drain-Elektrode gezeigten, bestehen. Eine solche Ausführung hat den Vorteil, dass der Feldeffekttransistor vertauschbare Anschlüsse hat, d.h. Source und Drain können vertauscht werden. Beim Betrieb fHessen die Elektronen zwischen Source und Drain infolge der am üebergang zwischen Epitaxie 5 und Halbleiterkörper 2 vorliegenden höheren Leitfähigkeit tiefer als im Bereich des grössten elektrischen Verarmungsfeldes des Draingebietes, Energiereiche Elektronen, die soviel Energie aufweisen, dass sie das Gate-Dielektrikum durchdringen können, sind von diesem durch eine erhebliche Strecke von Halbleitermaterial getrenntf die eine Pufferschicht darstellt, in welche Elektronen ihre Energie verlieren, bevor sie das Dielektrikum erreichen.
FI 975 009 - 11 -
709813/0663
NACHGEREICHT [
Die Fig, 7 bis 12 zeigen eine andere Äusführungsart des verbesserten Feldeffekttransistors, In Fig, 7 ist der Halbleiterkörper 2 mit einer Maskierschieht 15 bedeckt, die eine Oeffnung 16 aufweist für die Implantation der Drain-Zone, Durch eine erste Ionen-Implantation eines geeigneten Dotierungsstoffes wird die 2one 17 hergestellt. Die Implantationsenergie wird so bemessen, dass die grosste Dotierungsdichte in gewisser Tiefe unterhalb der Oberfläche des Halbleiterkörpers 2 auftritt, Das Profil der Dotierungskonzentration ist als Kurve 1G in Fig, 8 dargestellt. In Fig, 9 wurde die Maskierschieht 15 entfernt und der Halbleiterkörper 2 mit einer zweiten Maskierschieht 19, welche die Oeffnungen 20 und 21 aufweist, versehen, Durch Ionenimplantation durch diese Oeffnungen wird die Source-Zone und eine zweite Drain-Zone 23 gebildet. Hier wird die Implantationsenergie so eingestellt r dass die maximale Dotierungsdichte in den Zonen 22 und 23 an der Oberfläche auftritt,, wie durch Kurve 24 in Fig. 10 gezeigt ist. Dadurch wird die Herstellung von Ohm'sehen Kontakten für Source und Drain ermöglicht. Zum Implantieren der Zone 17 sollte ein Dotierungsstoff gewählt werden, der möglichst tief in den Halbleiterkörper eindringt. Eine K-Dotierung, die diese Eigenschaft vorzüglich aufweistf kann mit Phosphor vorge-
FI 975 009 - 12 -
7098 13/0663
nommen werden und in geringerem Mass mit Arsen und Antimon, jP-Dotierungsstoffe dieser Eigenschaft sind Bor und Gallium. Ein Profil der Dotierungskonzentration in der Drain-Zone ■ist in Fig. 11 gezeigt. Es ist zu bemerken, dass die Kurve
j25, die die Dotierung entlang dem Schnitt EE in Fig, 9 \
angibt, zeigt, dass die Zone 17 gegenüber der Zone 23 relativ eine geringe Dotierung auf v/eist. Fig. 12 schliesslich zeigt den fertiggestellten Transistor mit elektrtrischen Kontakten für Source, Drain und Gate. Wie bei der zuerst beschriebenen Ausführung kann es a,uch hier vorteilhaft sein, auch die Source-Elektrode mit zwei Zonen auszurüsten, wie es vorgehend für die Drain-Sone beschrieben wurde. Im übrigen kann die Zone 23 auch durch Diffusion hergestellt werden, wie es in Verbindung mit Fig. 6 erwähnt wurde,
FI 975 009 - 13 -
709813/0663
Leerseite

Claims (10)

  1. PATENTANS PRÜCH E
    Feldeffekttransistor mit in einem Halbleitersubstrat ersten Leitfähigkeitstyps angeordneten Zonen zweiten Leitfähigkeitstyps für Source und Drain dadurch gekennzeichnet, daß mindestens die Drain-Zone eine erste Zone (4, 17), deren Dotierungskonzentration bis zu einem Maximalwert mit der Tiefe von der Oberfläche zunimmt, sowie innerhalb der ersten Zone (4, 17) eine zweite Zone (10, 23) gleichen Leitfähigkeitstyps umfaßt, deren maximale Dotierungskonzentration an der Oberfläche liegt.
  2. 2. Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß die maximale Dotierungskonzentration der ersten Zone in einer Tiefe von 0,1 bis 2 jum unter der Halbleiteroberfläche liegt.
  3. 3. Feldeffekttransistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die maximale Dotierungskonzentration der ersten Zone (4, 17) der im Bereich 10 bis 10 Atome/cm3 liegt.
  4. 4. Feldeffekttransistor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die zweite Zone (10, 23) in der Mitte der ersten Zone (4, 17) angeordnet ist.
  5. 5. Feldeffekttransistor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Abstand zwischen Source (11, 2.2) und Drain (4, 17) zwischen 0,5 und 20y*jm beträgt.
  6. 6. Feldeffekttransistor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Dotierungskonzentration an der Oberfläche der Source-Zone (11, 22) und der zweiten Zone (10, 23)
    18 21 3
    der Drain zwischen 10 und 2,5-10 Atomen/cm liegt.
    709813/0663
    Fl 975-009 - 14-
  7. 7. Feldeffekttranststor mindestens nach Patentanspruch 1, mit einem "Substrat aus monokristallinem Silicium, auf dem eine epitaktische Schicht angeordnet ist, dadurch gekennzeichnet, daß die maximale Dotierungskonzentration der ersten Zone (4) etwa in der Tiefe des Übergangs vom Halbleitersubstrat (2) zur epitaktischen Schicht (5) vorliegt (Fig. 3).
  8. 8. Feldeffekttransistor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß Source und Drain den gleichen aus jeweils zwei Zonen bestehenden Aufbau aufweisen.
  9. 9.. Verfahren zum Herstellen eines Feldeffekttransistors nach einem oder mehreren der Ansprüche 1 bis 8, gekennzeichnet durch folgende Schritte:
    a) Herstellen einer ersten Maskierschicht (1) auf einem Halbleiterkörper (2) mit einer Dotierung ersten Typs zur Festlegung einer Drain-Zone;
    b) Einführen einer Dotierung zweiten Typs in den Körper durch die Drain-Zone festlegende Öffnung (3);
    c) ■ Entfernen der Maskierschicht;
    d) Aufbringen einer epitaktischen Schicht (5) mit einer Dotierung ersten Typs;
    e) Aufbringen einer zweiten Maskierschicht (7) auf die epitaktische Schicht;
    f) Ausbilden einer zweiten Öffnung (8) in der zweiten Schicht innerhalb der durch die Öffnung (3) in der ersten Schicht (1) festgelegten Zone (4) sowie einer dritten Öffnung (9) in bestimmtem Abstand von der festgelegten Zone zur Festlegung einer Source-Zone (11);
    709813/0863
    Fl 975-Onq ■ - 15 -
    g) Einführen einer Dotierung zweiten Typs in die epitaktische Schicht;
    h) Herstellen von Source- und Drain-Anschlüssen sowie einer Gate-Elektrode oberhalb des zwischen Source und Drain gelegenen Bereichs.
  10. 10.' Verfahren zum Herstellen eines Feldeffekttransistors nach einem oder mehreren der Ansprüche 1 bis 8 oder nach Anspruch 9, dadurch gekennzeichnet, daß mindestens einer der Dotierungsschritte mittels Ionen-Implantation durchgeführt wird.
    709813/0663
    Fl 975-009 - 16 -
DE2636214A 1975-09-22 1976-08-12 Isolierschicht-Feldeffekttransistor und Verfahren zu seiner Herstellung Expired DE2636214C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/615,251 US4028717A (en) 1975-09-22 1975-09-22 Field effect transistor having improved threshold stability

Publications (2)

Publication Number Publication Date
DE2636214A1 true DE2636214A1 (de) 1977-03-31
DE2636214C2 DE2636214C2 (de) 1983-09-22

Family

ID=24464629

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2636214A Expired DE2636214C2 (de) 1975-09-22 1976-08-12 Isolierschicht-Feldeffekttransistor und Verfahren zu seiner Herstellung

Country Status (10)

Country Link
US (3) US4028717A (de)
JP (1) JPS5239381A (de)
CA (1) CA1049154A (de)
CH (1) CH600575A5 (de)
DE (1) DE2636214C2 (de)
FR (1) FR2340621A1 (de)
GB (1) GB1497626A (de)
IT (1) IT1074051B (de)
NL (1) NL7609801A (de)
PT (1) PT65536B (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2399126A1 (fr) * 1977-04-15 1979-02-23 Hitachi Ltd Dispositif semi-conducteur a effet de champ du type a grille isolee, montage utilisant ce dispositif et procede de fabrication de ce dernier
EP0266768A1 (de) * 1986-11-07 1988-05-11 Kabushiki Kaisha Toshiba Herstellungsverfahren zur Ausbildung eines MOS-Transistors durch Selbstausrichtung der Source/Drain-Gebiete
WO1992000608A1 (de) * 1990-06-23 1992-01-09 El-Mos Elektronik In Mos-Technologie Gmbh Verfahren zur herstellung eines pmos-transistors, sowie pmos-transistor
US5550069A (en) * 1990-06-23 1996-08-27 El Mos Electronik In Mos Technologie Gmbh Method for producing a PMOS transistor

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4028717A (en) * 1975-09-22 1977-06-07 Ibm Corporation Field effect transistor having improved threshold stability
JPS52124166U (de) * 1976-03-16 1977-09-21
US4145233A (en) * 1978-05-26 1979-03-20 Ncr Corporation Method for making narrow channel FET by masking and ion-implantation
US4225875A (en) * 1978-04-19 1980-09-30 Rca Corporation Short channel MOS devices and the method of manufacturing same
US4263057A (en) * 1978-04-19 1981-04-21 Rca Corporation Method of manufacturing short channel MOS devices
DE2821975C2 (de) * 1978-05-19 1983-01-27 Siemens AG, 1000 Berlin und 8000 München Metall-Halbleiter-Feldeffekttransistor (MESFET) und Verfahren zu dessen Herstellung
JPS5553462A (en) * 1978-10-13 1980-04-18 Int Rectifier Corp Mosfet element
US4218267A (en) * 1979-04-23 1980-08-19 Rockwell International Corporation Microelectronic fabrication method minimizing threshold voltage variation
US4257826A (en) * 1979-10-11 1981-03-24 Texas Instruments Incorporated Photoresist masking in manufacture of semiconductor device
US4369072A (en) * 1981-01-22 1983-01-18 International Business Machines Corp. Method for forming IGFET devices having improved drain voltage characteristics
JPS5833870A (ja) * 1981-08-24 1983-02-28 Hitachi Ltd 半導体装置
JPS5950562A (ja) * 1982-09-17 1984-03-23 Toshiba Corp 半導体装置
US4602965A (en) * 1984-03-13 1986-07-29 Communications Satellite Corporation Method of making FETs in GaAs by dual species implantation of silicon and boron
JPH0612822B2 (ja) * 1984-07-27 1994-02-16 株式会社日立製作所 半導体装置
US4680603A (en) * 1985-04-12 1987-07-14 General Electric Company Graded extended drain concept for reduced hot electron effect
US4691433A (en) * 1985-04-12 1987-09-08 General Electric Company Hybrid extended drain concept for reduced hot electron effect
JPS63302535A (ja) * 1987-06-03 1988-12-09 Mitsubishi Electric Corp ガリウム砒素集積回路
US5024960A (en) * 1987-06-16 1991-06-18 Texas Instruments Incorporated Dual LDD submicron CMOS process for making low and high voltage transistors with common gate
US5021851A (en) * 1988-05-03 1991-06-04 Texas Instruments Incorporated NMOS source/drain doping with both P and As
US5006477A (en) * 1988-11-25 1991-04-09 Hughes Aircraft Company Method of making a latch up free, high voltage, CMOS bulk process for sub-half micron devices
GB8907898D0 (en) * 1989-04-07 1989-05-24 Inmos Ltd Semiconductor devices and fabrication thereof
US5397715A (en) * 1993-10-21 1995-03-14 Micrel, Incorporated MOS transistor having increased gate-drain capacitance
US5453392A (en) * 1993-12-02 1995-09-26 United Microelectronics Corporation Process for forming flat-cell mask ROMS
US5744372A (en) * 1995-04-12 1998-04-28 National Semiconductor Corporation Fabrication of complementary field-effect transistors each having multi-part channel
FR2794898B1 (fr) 1999-06-11 2001-09-14 France Telecom Dispositif semi-conducteur a tension de seuil compensee et procede de fabrication
US7259072B2 (en) * 2004-04-21 2007-08-21 Chartered Semiconductor Manufacturing Ltd. Shallow low energy ion implantation into pad oxide for improving threshold voltage stability
US7419892B2 (en) * 2005-12-13 2008-09-02 Cree, Inc. Semiconductor devices including implanted regions and protective layers and methods of forming the same
US7807555B2 (en) * 2007-07-31 2010-10-05 Intersil Americas, Inc. Method of forming the NDMOS device body with the reduced number of masks

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2404184A1 (de) * 1973-02-07 1974-08-08 Hitachi Ltd Mis-halbleitervorrichtung und verfahren zu deren herstellung

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3408543A (en) * 1964-06-01 1968-10-29 Hitachi Ltd Combination capacitor and fieldeffect transistor
US3397326A (en) * 1965-03-30 1968-08-13 Westinghouse Electric Corp Bipolar transistor with field effect biasing means
US3340598A (en) * 1965-04-19 1967-09-12 Teledyne Inc Method of making field effect transistor device
US3434021A (en) * 1967-01-13 1969-03-18 Rca Corp Insulated gate field effect transistor
GB1280022A (en) * 1968-08-30 1972-07-05 Mullard Ltd Improvements in and relating to semiconductor devices
US3614555A (en) * 1968-12-23 1971-10-19 Bell Telephone Labor Inc Monolithic integrated circuit structure
JPS4936514B1 (de) * 1970-05-13 1974-10-01
US4005450A (en) * 1970-05-13 1977-01-25 Hitachi, Ltd. Insulated gate field effect transistor having drain region containing low impurity concentration layer
US3974516A (en) * 1970-11-21 1976-08-10 U.S. Philips Corporation Method of manufacturing a semiconductor device having at least one insulated gate field effect transistor, and semiconductor device manufactured by using the method
NL7017066A (de) * 1970-11-21 1972-05-24
US3879236A (en) * 1971-03-26 1975-04-22 Ibm Method of making a semiconductor resistor
US3793721A (en) * 1971-08-02 1974-02-26 Texas Instruments Inc Integrated circuit and method of fabrication
US3895390A (en) * 1972-11-24 1975-07-15 Signetics Corp Metal oxide semiconductor structure and method using ion implantation
JPS5636585B2 (de) * 1973-07-02 1981-08-25
US3986903A (en) * 1974-03-13 1976-10-19 Intel Corporation Mosfet transistor and method of fabrication
US3959025A (en) * 1974-05-01 1976-05-25 Rca Corporation Method of making an insulated gate field effect transistor
JPS6014512B2 (ja) * 1975-03-04 1985-04-13 日本電信電話株式会社 絶縁ゲ−ト型電界効果トランジスタ
US4028717A (en) * 1975-09-22 1977-06-07 Ibm Corporation Field effect transistor having improved threshold stability

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2404184A1 (de) * 1973-02-07 1974-08-08 Hitachi Ltd Mis-halbleitervorrichtung und verfahren zu deren herstellung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IBM Technical Disclosure Bulletin, Bd.18, Nr.1, Juni 1975, S.95,96 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2399126A1 (fr) * 1977-04-15 1979-02-23 Hitachi Ltd Dispositif semi-conducteur a effet de champ du type a grille isolee, montage utilisant ce dispositif et procede de fabrication de ce dernier
EP0266768A1 (de) * 1986-11-07 1988-05-11 Kabushiki Kaisha Toshiba Herstellungsverfahren zur Ausbildung eines MOS-Transistors durch Selbstausrichtung der Source/Drain-Gebiete
WO1992000608A1 (de) * 1990-06-23 1992-01-09 El-Mos Elektronik In Mos-Technologie Gmbh Verfahren zur herstellung eines pmos-transistors, sowie pmos-transistor
US5550069A (en) * 1990-06-23 1996-08-27 El Mos Electronik In Mos Technologie Gmbh Method for producing a PMOS transistor

Also Published As

Publication number Publication date
US4089712A (en) 1978-05-16
IT1074051B (it) 1985-04-17
US4154626A (en) 1979-05-15
JPS5626146B2 (de) 1981-06-17
US4028717A (en) 1977-06-07
PT65536A (en) 1976-09-01
GB1497626A (en) 1978-01-12
JPS5239381A (en) 1977-03-26
DE2636214C2 (de) 1983-09-22
NL7609801A (nl) 1977-03-24
CA1049154A (en) 1979-02-20
FR2340621A1 (fr) 1977-09-02
CH600575A5 (de) 1978-06-15
FR2340621B1 (de) 1979-03-02
PT65536B (en) 1978-02-22

Similar Documents

Publication Publication Date Title
DE2636214A1 (de) Feldeffekttransistor und verfahren zu seiner herstellung
DE3505393C2 (de) Verfahren zum Herstellen eines vertikalen, diffundierten Feldeffekttransistors
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
EP0003231B1 (de) MIS-Feldeffekttransistor mit kurzer Kanallänge und Verfahren zu dessen Herstellung
DE2703877C2 (de) MIS-Transistor von kurzer Kanallänge und Verfahren zu seiner Herstellung
EP0879481B1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE68913444T2 (de) Dünnfilm-SOI-MOSFET und Verfahren zur Herstellung.
DE19642538A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE3709708C2 (de) Halbleitervorrichtung sowie Verfahren zur Herstellung eines Feldeffekttransistors
DE3428067C2 (de) Halbleiter-Überspannungsunterdrücker mit genau vorherbestimmbarer Einsatzspannung und Verfahren zur Herstellung desselben
DE2542153A1 (de) Halbleiterbaustein und verfahren zur herstellung desselben
DE3856150T2 (de) Halbleiteranordnung und verfahren zur herstellung
DE102015209570A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE68916182T2 (de) Halbleitereinrichtung, z.B. Feldeffekttransistor, und Verfahren zur Herstellung derselben.
DE2545871A1 (de) Feldeffekttransistor mit verbesserter stabilitaet des schwellwertes
DE2502547A1 (de) Halbleiterkoerper mit bipolartransistor und verfahren zu dessen herstellung
DE3011778A1 (de) Feldeffekttransistor
DE2833068A1 (de) Integrierte halbleitervorrichtung
DE1514855B2 (de) Halbleitervorrichtung
DE4401470A1 (de) Eine Bimos-Vorrichtung mit einem bipolaren Transistor und einem Mostriggertransistor und ein Verfahren zu deren Herstellung
DE112018002359T5 (de) Halbleiterbauteil
DE102006012447B4 (de) Verfahren zur Herstellung einer Transistorstruktur
DE2205991B2 (de) Verfahren zur bildung eines fuer lawinendurchbruch vorgesehenen uebergangs in einem halbleiter-bauelement
DE1439758B2 (de) Verfahren zur herstellung von transistoren
DE3208500A1 (de) Spannungsfester mos-transistor fuer hoechstintegrierte schaltungen

Legal Events

Date Code Title Description
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: GAUGEL, H., DIPL.-ING., PAT.-ASS., 7030 BOEBLINGEN

8126 Change of the secondary classification

Ipc: H01L 21/18

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee