DE2635369A1 - Verfahren zur herstellung von halbleitervorrichtungen - Google Patents

Verfahren zur herstellung von halbleitervorrichtungen

Info

Publication number
DE2635369A1
DE2635369A1 DE19762635369 DE2635369A DE2635369A1 DE 2635369 A1 DE2635369 A1 DE 2635369A1 DE 19762635369 DE19762635369 DE 19762635369 DE 2635369 A DE2635369 A DE 2635369A DE 2635369 A1 DE2635369 A1 DE 2635369A1
Authority
DE
Germany
Prior art keywords
gate electrode
ohmic contacts
metal
deposited
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19762635369
Other languages
English (en)
Inventor
Marina Buiatti
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Leonardo SpA
Original Assignee
Selenia Industrie Elettroniche Associate SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Selenia Industrie Elettroniche Associate SpA filed Critical Selenia Industrie Elettroniche Associate SpA
Publication of DE2635369A1 publication Critical patent/DE2635369A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/139—Schottky barrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/143—Shadow masking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

COHAUSZ & FLORACK
PATENTANWALTS BÜRO 2 V 3 O 3 D ν?
D-4 DÜSSELDORF · SCHUMANNSTR 97
PATENTANWÄLTE:
Dipl.-Ing. W. COHAUSZ · Dipl.-Ing. W. FLORACK ■ Dipl.-Ing. R. KNAUF · Dr.-Ing., Dipl.-Wirtsch.-Ing. A. GERBER ■ Dipl.-Ing. H. 8. COHAUSZ
SELEOA-Industrie Elettronicke Associate S.p.A.
401 Via Medina
¥eapel, Italien 5· August 1976
Verfahren zur He£stellung_von_Halbleiteryorrichtungen
Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleitervorrichtungen. Insbesondere betrifft sie ein Verfahren zur Herstellung der selbstausrichtenden Torelektrode für Feldeffekttransistoren nit einer Schiottky-Barrierentorelektrode.
Die Erfindung wird unter besonderer Bezugnahme auf das Ausführungsbeispiel der selbstausrichtenden Torelektrode für Feldeffekttransistoren der genannten Art beschrieben, wobei es sich jedoch versteht, daß die Erfindung allgemeine Anwendung in der Herstellung von anderen Halbleitervorrichtungen und in der Technik integrierter Schaltkreise finden kann.
Bei der Serstellung von Feldeffekttransistoren mit einer Schottky-Bairierentorelektrode (NES FET), die besonders zum Arbeiten mit Frequenzen in der Gräßenordnung von mehreren GHz bestimmt sind, ist es erforderlich, daß der Metallstreifen, der die Torelektrode bildet, üblicherweise ein Streifen mit einer Breite von eaedn «der zwei Mikron und einer I&nge von einigen Hundert Mikron, sorgfältig zwischen zwei ohasehen Kontakten angeordnet wird (Quelle und Abfluß), die zwei flächige Kanten haben und in einem Abstand von einigen Mikron voneinander angeordnet sind. Der Abstand zwischen den Kanten der ohmschen Kontakte und den Seiten des Metallautreifens, der die Torelektrode bildet, liegt in der Größenordnung von einem oder zwei Mikron.
50 253
Wa/Ti 709808/0828 -2-
Bei bekannten Methoden werden Körper dieser Art dadurch hergestellt, daß mit bekannten photolithograph!sehen Methoden die ohmsehen Kontakte gebildet werden und anschließend die Steuerelektrode im Raum zwischen den beiden ohmschen Kontakten durch einen Abdeckungsausrichter ausgerichtet wird.
Während verschiedene Techniken bekannt sind, um selbstausrichtende Torelektroden für Feldeffekttransistoren zu erhalten, ist es beim Stand der Technik nicht möglich, in zufriedenstellender Weise eine selbstausrichtende Torelektrodenkonstruktion zu erhalten, wenn es sich bei der Torelektrode um eine Schottky-Barrierenausfuhrung handelt.
Die Erfindung ist nachstehend an Hand eines Aueführungebeispiels nnter Bezugnahme auf die Zeichnung näher erSläutert, in der in Fig. 1 bis 6 die verschiedenen Phasen zur Herstellung einer selbstausrichtenden Torelektrode in Schottky-Barrierenausführung gezeigt sind.
In der folgenden Beschreibung wird auf eine Torelektrode als Aueführungsbeispiel bezug genommen, die aus Aluminium auf einem Ialbleitersubstrat wie Silizium oder Galliumarsenid besteht. Bas Verfahren kann in gleicher Weise mit anderen Metallen angewendet werden, die ehemisch geätzt werden können, und zwar in kontrollierter Weise, ehne daS das Halbleitersubstrat geätzt wird, uemafi der Zeichnung wird «in Substrat aus einem Halbleitermaterial 1, dessen Oberseite in bekannter Weis· vorbereitet worden ist, zum Beispiel durch Aufdampfen unter Vakuum mit einer Metallschicht 2 (Aluminium) in einer Dicke von einem Mikron gröBenordnungsmäBig beschichtet (Fig. 1)·
Auf die Aluminiumschicht wird ein Streifen 3 aus einem Material aufgesetzt, das gegen die chemischen Mittel resistent ist, mit denen anschließend das umgebende Metall geätzt wird, beispielsweise aus einem Streifen aus Photoresist, das £yier «der fünf Mikron breit ist und dem Baum zwischen zwei ohmso&en Eestakt«B entspricht, die anschliefend ausgebildet werden (Fig. 2}.
709808/0828 - 3 -
Sie anschließende Phase ist die des chemischen Ätzens der Metallschicht 2 in kontrollierter Weise, so daß eine Unterätzung 4 entsteht, die den Raum »wischen dem nicht geäz-tzten Metall 2' und den Seiten der ohm sehen Kontakte bildet, die dann ausgebildet werden.
Wenn das Metall 2 Aluminium ist und das Substrat 1 Galliumarsenid ist, kann das Ätzen in geeigneter Weise durch eine 5#ige Lesung Fluorwasse stoff saure in Wasser vorgenommen werden.
Ein typischer Wert für die Unterätzung 4 kann in der Größenordnung Ton ein oder swei Mikron liegen (Pig. 3).
Sann werden die ohmschen Eontakte 5, 6 durch Ablagern geeigneter Werkstoffe unter Vakuum hergestellt) beispielsweise im Falle von Galliumarsenid wird Indium abgelagert. Es ist auch mSglicb, binäre Au-Ge-Yerbindungen au benutzen.
In dieser Ablagerungsphase entsteht auch eine Beschichtung der Oberseite der Lage 7 des leiste 3. Sa bekanntlich die Ablagerung einer Dampfphase durch im wesentlichen parallele Molekularstrahlen gesohicht, werden die Seiten der ohmsohen Kontakte 5, 6 genau durch den Schatten des BaLstetrelfens 3 definiert, um damit die Selbstausriohtung des dünnen Streifens 2< aus Aluminium zu erhalten, das durch das «chemische Itζen übriggeblieben ist, und das bildet die Sohottky-■arrierentorelektrode (Fig. 4)·
Sas Sesist 3 und die darüberliegende Metallschicht 7 werden in bekannter Weise entfernt, beispielsweise durch Auflesen des Resists durch ein lösungsmittel. Samit entsteht der KSrper nach Fig. 5· Anschließend werden in bekannter Weise die ohmschen Kontakte 5» e" legiert. Während dieser Phase kann die zuvor erhaltene Geometrie durch eine Schicht eines inerten Materials bewahrt werden, beispielsweise CaF2 (Fig. 6).
Sas erfindungsgemäBe Verfahren, wie es vorstehend beschrieben worden ist, ist besonders gut für die Herstellung von Transistoren der
709808/0828 "4"
MES-FST-Type geeignet, die als Oszillatoren und Verstärker bis zu Frequenzen in der Größenordnung von 10 GHz Band X) brauchbar sind.
Weil das erfindungsgemäfle Verfahren die Ausrichtung für die Torelektrode unnötig macht, erhält man die folgenden Yorteile:
a) Die teuren Torrichtungen für das Ausrichten sind nicht mehr erforderlich.
b) Die arbeitszeit wird verkürzt.
c) Keine spezialisierte Arbeit ist für den schwierigen Ausrichtung s-Yorgang erforderlich.
d) Sie Geometrie (und damit die elektrischen Eigenschaften) läßt sich Mcht wiederholen.
Weil ferner die !Forelektrode und die Sehottky-Verbindung im lalbleiterpiättchen hergestellt werden, ehe irgendein anderes Material darauf abgelagert wird, erhält man außerdem die folgenden Torteilet
a) Jegliches chemisches itzen kann für das Tiefreinigen der Oberfläche angewendet werden, ohne daß die Gefahr einer Beschädigung von anderen Werksteffen oder einer Zerstörung der photolithographischen Definition besteht.
b) Es ist möglich, das Tormaterial aeißabzulagern, um damit bessere Verbindungen zu erhalten.
c) Sie photolithograph!sehe Definition durch Kontakt wird auf einer ebenen Fläche ohne Diskontinuität durchgeführt, wie sie durch die ohmschen Kontakte entsteht, so daß die Defainition der Geometrie präziser ist. d)
d) Sie Abdeckung für die photolithographische Sefinition enthält keine sehr hochwertigen Geometrien (ca. 5 Mikron anstatt die Grölenordnung Ton einem Mikron).
Demgemäß kann die Abdeckung mit einfacheren Verfahren und Vorrichtungen hes$estllt werden, und deren Kosten werden stark reduziert.
Ansprüche
7 ö 3 H 0 e / 0 3 2 8

Claims (4)

  1. Ansprüche
    ( 1./Verfahren zur Herstellung von Halbleitervorrichtungen, insbesondere der selbstausrichtenden (Torelektrode für Feldeffekttransistoren mit einer Schottky-Barrierentorelektrode, dadurch gekennzeichnet» daß
    a) ein Substratplättchen aus Salbleitermaterial in eine bestimmte Lage gebracht wird,
    b) auf die freiliegende Fläche des Plättchens ein Metall abgelagert wird, das die Schottky-Verbindungstorelektrode bildet,
    c) mittels photolithographischer Techniken ein langgestreckter Teil gebildet wird, der eine Breite hat, die größer als die Endbreite der Torelektrode ist und der von zwei ohmachen Kontakten Seite an Seite entspricht,
    d) das die Torelektrode bildende Metall chemisch geätzt wird, bis eine Unterätzung entsteht, bezogen auf den Teil gemäß c),
    e) die zur Bildung der ohmschen Kontakte bestimmten Materialien aufgedampft werden,
    f) der unter c) definierte Teil unter Belassen des darunterliegenden Tormetalls entfernt wird,
    g) die ohmechen Eontakte gegebenenfalls unter Schutz durch ein inertes Material legiert werden.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das die Torelektrode bildende Metall Alumin-ium ist.
  3. 5. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, dafl das Substrat Galliumarsenid ist.
  4. 4. Verfahren nach einem der Ansprüche 1 bis 5, dadurch g e kennzeichfcnet, daß der photolithographisch definierte Teil aus Resist besteht.
    5· Verfahren nach einem der Ansprüche 1 bis 4» dadurch gekennzeichnet, daß das chemische Ätzen mittels einer verdünn* ten Lesung aus Fluorwasserstoffsäure vorgenommen wird.
    709608/ ü 828
    Lee rs e
    ite
DE19762635369 1975-08-08 1976-08-06 Verfahren zur herstellung von halbleitervorrichtungen Pending DE2635369A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT50889/75A IT1041193B (it) 1975-08-08 1975-08-08 Perfezionamenti nei procedimenti per la fabbricazione di dispositivi a semiconduttor

Publications (1)

Publication Number Publication Date
DE2635369A1 true DE2635369A1 (de) 1977-02-24

Family

ID=11274039

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762635369 Pending DE2635369A1 (de) 1975-08-08 1976-08-06 Verfahren zur herstellung von halbleitervorrichtungen

Country Status (5)

Country Link
US (1) US4048712A (de)
DE (1) DE2635369A1 (de)
FR (1) FR2320632A1 (de)
GB (1) GB1510293A (de)
IT (1) IT1041193B (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2348574A1 (fr) * 1976-04-16 1977-11-10 Thomson Csf Procede de realisation d'une source d'ondes millimetriques et adaptation d'une telle source a la transmission par guide d'ondes
US4253229A (en) * 1978-04-27 1981-03-03 Xerox Corporation Self-aligned narrow gate MESFET process
DE2821975C2 (de) * 1978-05-19 1983-01-27 Siemens AG, 1000 Berlin und 8000 München Metall-Halbleiter-Feldeffekttransistor (MESFET) und Verfahren zu dessen Herstellung
GB1603260A (en) * 1978-05-31 1981-11-25 Secr Defence Devices and their fabrication
GB1602498A (en) * 1978-05-31 1981-11-11 Secr Defence Fet devices and their fabrication
GB1601059A (en) * 1978-05-31 1981-10-21 Secr Defence Fet devices and their fabrication
DE2824026A1 (de) * 1978-06-01 1979-12-20 Licentia Gmbh Verfahren zum herstellen eines sperrschicht-feldeffekttransistors
US4213840A (en) * 1978-11-13 1980-07-22 Avantek, Inc. Low-resistance, fine-line semiconductor device and the method for its manufacture
US4358891A (en) * 1979-06-22 1982-11-16 Burroughs Corporation Method of forming a metal semiconductor field effect transistor
US4379005A (en) * 1979-10-26 1983-04-05 International Business Machines Corporation Semiconductor device fabrication
US4310570A (en) * 1979-12-20 1982-01-12 Eaton Corporation Field-effect transistors with micron and submicron gate lengths
US4325181A (en) * 1980-12-17 1982-04-20 The United States Of America As Represented By The Secretary Of The Navy Simplified fabrication method for high-performance FET
JPS5950567A (ja) * 1982-09-16 1984-03-23 Hitachi Ltd 電界効果トランジスタの製造方法
GB2127751B (en) * 1982-10-06 1986-04-23 Plessey Co Plc Producing narrow features in electrical devices
US4400257A (en) * 1982-12-21 1983-08-23 Rca Corporation Method of forming metal lines
US4586063A (en) * 1984-04-02 1986-04-29 Oki Electric Industry Co., Ltd. Schottky barrier gate FET including tungsten-aluminum alloy
US4985369A (en) * 1987-01-21 1991-01-15 Ford Microelectronics, Inc. Method for making self-aligned ohmic contacts
US4829347A (en) * 1987-02-06 1989-05-09 American Telephone And Telegraph Company, At&T Bell Laboratories Process for making indium gallium arsenide devices
US4927782A (en) * 1989-06-27 1990-05-22 The United States Of America As Represented By The Secretary Of The Navy Method of making self-aligned GaAs/AlGaAs FET's
US5011785A (en) * 1990-10-30 1991-04-30 The United States Of America As Represented By The Secretary Of The Navy Insulator assisted self-aligned gate junction

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2027546B1 (de) * 1968-11-22 1976-03-19 Tokyo Shibaura Electric Co
DE2037589C3 (de) * 1970-07-29 1974-02-21 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum Herstellen eines Sperrschicht-Feldeffekttransistors
US3711745A (en) * 1971-10-06 1973-01-16 Microwave Ass Inc Low barrier height gallium arsenide microwave schottky diodes using gold-germanium alloy

Also Published As

Publication number Publication date
FR2320632A1 (fr) 1977-03-04
FR2320632B3 (de) 1979-05-04
IT1041193B (it) 1980-01-10
GB1510293A (en) 1978-05-10
US4048712A (en) 1977-09-20

Similar Documents

Publication Publication Date Title
DE2635369A1 (de) Verfahren zur herstellung von halbleitervorrichtungen
DE2945533C2 (de) Verfahren zur Herstellung eines Verdrahtungssystems
EP1508164B1 (de) Verfahren zur herstellung eines halbleiterbauelementes und danach hergestelltes halbleiterbaulelement
EP0057254B1 (de) Verfahren zur Erzeugung von extremen Feinstrukturen
DE3130122C2 (de)
DE1930669C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2723944C2 (de) Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster
DE4002352A1 (de) Verfahren zum herstellen von luftbruecken-metall-zwischenverbindern
DE3043289C2 (de)
DE3939319A1 (de) Asymmetrischer feldeffekttransistor und verfahren zu seiner herstellung
DE68916166T2 (de) Herstellen von selbstjustierenden Kontakten ohne Maske.
EP0030640A2 (de) Verfahren zum Anbringen einer selbstausrichtenden Gateelektrode in einem V-Metalloxid-Feldeffekttransistor
DE60124704T2 (de) Verfahren zur musterbildung
DE3933965C2 (de)
DE2556038C2 (de) Verfahren zur Herstellung von Feldeffekttransistoren mit Schottky-Gate für sehr hohe Frequenzen
DE2132034A1 (de) Verfahren zur Herstellung von Zwischenverbindungen fuer elektrische Baueinheiten auf Festkoerpern
DE3930621A1 (de) Feldeffekt-transistor und -transistoranordnung fuer mikrostreifenleitertechnik
DE2230171A1 (de) Verfahren zum herstellen von streifenleitern fuer halbleiterbauteile
DE2620998A1 (de) Verfahren zur herstellung von traegern fuer die verarbeitung von ic-chips
DE69132301T2 (de) Verfahren zur Herstellung eines Verbindungshalbleiterbauelements und damit hergestelltes Verbindungshalbleiterbauelement
DE1614233B2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE3034980A1 (de) Verfahren zur herstellung von verbundkoerpern
DE3538855C2 (de)
EP0429697B1 (de) Halbleiterscheibe mit dotiertem Ritzrahmen
DE2132099A1 (de) Verfahren zur Zwischenverbindung elektrischer Baueinheiten

Legal Events

Date Code Title Description
OD Request for examination
OHW Rejection