DE1614233B2 - Verfahren zur Herstellung eines Halbleiterbauelements - Google Patents
Verfahren zur Herstellung eines HalbleiterbauelementsInfo
- Publication number
- DE1614233B2 DE1614233B2 DE1614233A DEN0030308A DE1614233B2 DE 1614233 B2 DE1614233 B2 DE 1614233B2 DE 1614233 A DE1614233 A DE 1614233A DE N0030308 A DEN0030308 A DE N0030308A DE 1614233 B2 DE1614233 B2 DE 1614233B2
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- gate electrode
- source
- layer
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004065 semiconductor Substances 0.000 title claims description 34
- 238000000034 method Methods 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000010410 layer Substances 0.000 claims description 36
- 230000005669 field effect Effects 0.000 claims description 13
- WUPHOULIZUERAE-UHFFFAOYSA-N 3-(oxolan-2-yl)propanoic acid Chemical compound OC(=O)CCC1CCCO1 WUPHOULIZUERAE-UHFFFAOYSA-N 0.000 claims description 9
- 229910052980 cadmium sulfide Inorganic materials 0.000 claims description 9
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 239000002344 surface layer Substances 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 238000010849 ion bombardment Methods 0.000 claims description 5
- 230000000873 masking effect Effects 0.000 claims description 5
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910000623 nickel–chromium alloy Inorganic materials 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000002349 favourable effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 150000003346 selenoethers Chemical class 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 150000004763 sulfides Chemical class 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/42—Bombardment with radiation
- H01L21/423—Bombardment with radiation with high-energy radiation
- H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
- Y10T29/49099—Coating resistive material on a base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
60
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Halbleiterbauelements mit mindestens
einem Feldeffekttransistor, wobei der Transistor mit mindestens einer Source- und einer Drainzone und
mindestens einer Gate-Elektrode, die mit einem zwischen den Source- und Drainzonen liegenden Teil
der Halbleiteroberfläche verbunden ist, versehen ist.
Halbleiterbauelemente mit mindestens einem Feldeffekttransistor der oben beschriebenen Art sind in
verschiedenen Ausführungsformen bekannt. Bei ihnen werden Source- und Drainelektroden in Form von
leitenden Streifen in sehr kurzem Abstand nebeneinander angebracht und die Gate-Elektrode wird in Form
einer vorzugsweise durch eine dünne Isolierschicht vom Halbleiter getrennten Metallschicht auf dem dazwischenliegenden
Teil des Halbleiterkörpers angebracht. Unter Gate-Elektrode wird in diesem Zusammenhang
und im folgenden sowohl die Metallschicht als auch die erwähnte etwa vorhandene Isolierschicht verstanden.
Das Anbringen der in sehr kurzem Abstand voneinander liegenden Source- und Drainelektroden, z. B. durch
selektives Aufdampfen durch eine Maske, ergibt in der Praxis oft Schwierigkeiten. Dies gilt insbesondere für
die Anordnung von Source- und Drainelektroden in bezug auf die Gate-Elektrode, wobei z. B. die Gate-Elektrode
die Source- und Drainelektroden nicht überlappen darf, während die Source- und Drainelektroden
dennoch möglichst dicht an der Gate-Elektrode anliegen müssen. Dieses Problem wird bei Feldeffekttransistoren
mit isolierter Gate-Elektrode durch ein aus der DE-AS 12 07 513 bekanntes Herstellungsverfahren
gelöst.
Der Erfindung liegt demgegenüber die Aufgabe zugrunde, ein Verfahren zu schaffen, nach dem auf
einfache Weise Source- und Drainzonen mit sehr geringem gegenseitigem Abstand auf einem Feldeffekttransistor
der eingangs erwähnten Art angebracht werden können.
Der Erfindung liegt u. a. die Erkenntnis zugrunde, daß durch Verwendung der Gate-Elektrode oder eines
Teiles derselben als Maske bei einem Ionen- oder Elektronenbeschuß gut leitende, voneinander getrennte,
als Source- und Drainzonen wirksame Oberflächenschichten in einem Halbleiterkörper gebildet werden
können, wobei auf sehr einfache Weise die gewünschte Anordnung der Gate-Elektrode und der Source- und
Drainzonen in Bezug aufeinander, ohne Überlappung erhalten wird und wobei diese Schichten nach dem
Anbringen eines Kontaktes sehr günstige elektrische Eigenschaften aufweisen, z. B. ohmsche Verbindungen
bilden.
Es sei hier erwähnt, daß es an sich bekannt ist, Elektronenbündel-Techniken bei der Herstellung von
Halbleiterbauelementen anzuwenden (Electronics (1964) 11, 82-91). Zur Bildung von Source- und
Drainzonen eines Feldeffekttransistors durch Ionenoder Elektronenbeschuß unter Verwendung einer
Gate-Elektrode als Maske ist diese Technik bisher nicht angewendet worden.
Ausgehend von der genannten Erkenntnis ist das Verfahren nach der Erfindung dadurch gekennzeichnet,
daß zuerst wenigstens ein Teil der Gate-Elektrode auf der Halbleiteroberfläche angebracht wird, und daß,
unter Verwendung der Gate-Elektrode oder eines an die Halbleiteroberfläche grenzenden Teiles derselben
als Maske, die Halbleiteroberfläche einem Ionen- oder Elektronenbeschuß ausgesetzt wird, wodurch gut
leitende, voneinander getrennte, als Source- und Drainzone wirksame Oberflächenschichten in dem
Halbleiterkörper gebildet werden.
Die unter der (den) ganz oder teilweise angebrachten Gate-Elektrode(n) befindlichen Gebiete der Halbleiteroberfläche
werden dabei dem Ionen- oder Elektronenbeschuß nicht ausgesetzt, wodurch an der Oberfläche
gut leitende Kontaktschichten in sehr geringem Abstand voneinander verwirklicht werden können,
welche Schichten dann ggf. an weiter voneinander entfernt liegenden Stellen kontaktiert werden können.
Dadurch wird die gewünschte gegenseitige Lage von Gate-Elektrode und Source- und Drainzonen auf
einfache Weise erhalten, während eine. Überlappung vermieden wird. Außerdem bietet sich dabei der Vorteil,
daß auf diesen Kontaktschichten ein ohmscher Kontakt mit Metallen wie Gold und Platin gebildet werden kann,
die durch ihren niedrigen spezifischen Widerstand und ihre Korrosionsbeständigkeit als Elektrodenmaterial
besonders geeignet sind, jedoch mit vielen Halbleiterwerkstoffen wie Sulfiden oder Seleniden von Kadmium
oder Zink oder einem Mischkristall von diesen Verbindungen ohne weiteres keinen öhmschen Kontakt
bilden.
Die Gate-Elektroden lassen sich auf verschiedene Weise anbringen. Dabei kann eine Gate-Elektrode als
Ganzes vor dem Ionen- oder Elektronenbeschuß angebracht werden. Auch kann, wenn z. B. eine
Gate-Elektrode über eine Isolierschicht mit der Halbleiteroberfläche verbunden ist, zunächst diese
Isolierschicht und nach dem Ionen- oder Elektronenbeschuß der Gate-Kontakt auf dieser Isolierschicht
angebracht werden.
Gemäß einer Weiterbildung der Erfindung werden die Gate-Elektroden durch Anwendung eines Photomaskierungsverfahrens
angebracht. Auf diese Weise können die Abmessungen der Gate-Elektrode in
Richtung von Source- zu Drainzone, und damit zugleich der gegenseitige Abstand zwischen Source- und
Drainzone sehr gering gehalten werden, was zur Erreichung günstiger Transistoreigenschaften erwünscht
ist.
Als Kontaktmaterial für die Source- und Drainzonen können viele Metalle und Legierungen verwendet
werden. Mit Vorteil werden jedoch, u. a. mit Rücksicht auf die Beständigkeit gegen chemische Einflüsse und mit
Rücksicht auf die günstigen Leitungseigenschaften, die stärker leitenden Gebiete mit Kontakten aus Gold,
Platin oder einer Nickelchromlegierung versehen.
Gemäß einer Weiterbildung der Erfindung wird beim erfindungsgemäßen Verfahren eine aus Kadmiumsulfid
bestehende Halbleiterschicht verwendet.
Der Ionenbeschuß erfolgt vorzugsweise in Form einer Gasentladung zwischen der Halbleiterschicht und
einer weiteren Elektrode. Diese Gasentladung kann z. B. in derselben Vakuumanlage, in der nachher die
gebildeten, stärker leitenden Gebiete durch Aufdampfen mit Kontakten versehen werden, durchgeführt
werden.
Es ist bereits bekannt, um einen guten öhmschen Kontakt auf Kadmiumsulfid zu erhalten, die Halbleiteroberfläche
einem Ionen- oder Elektronenbeschuß auszusetzen. Dabei wird jedoch das oben beschriebene
Problem nicht gelöst, die gewünschte Anordnung von Source- und Drainzonen eines Feldeffekttransistors in
sehr geringem Abstand von der Gate-Elektrode unter Verwendung der Gate-Elektrode als Maske, ohne
Überlappung von Source- und Drainzone durch diese Gate-Elektrode zu erhalten (Solid State Electronics, f>o
Band 9, Heft 2, Februar 1966, S. 182).
Ein Ausfühiungsbeispiel der Erfindung ist in der
Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigt
Fi g. 1 eine Draufsicht eines durch Anwendung des '>">
erfindungsgemäßen Verfahrens hergestellten Feldeffekttransistors, und
Fig. 2 bis 5 einen schematischen Schnitt gemäß der
Linie If-Il durch den Feldeffekttransistor der Fig. 1 in aufeinanderfolgenden Herstellungsstufen.
Deutlichkeitshalber sind die Figuren nicht maßstäblich gezeichnet. Im folgenden Ausführungsbeispiel wird
die Herstellung eines Feldeffekttransistors vom sogenannten TFT-(thin-film = Dünnschicht-) Typ beschrieben.
Es wird ausgegangen (siehe F i g. 1 und 2) von einem Glassubstrat 1, auf das eine 0,1 μπι dicke Schicht 2 (siehe
F i g. 2) aus hochohmigem N-leitendem Kadmiumsulfid aufgedampft wird. Diese Kadmiumsulfidschicht 2 wird
danach auf die in der Halbleitertechnik übliche Weise mit einer Maske 3 aus einem gehärteten Photolack
versehen, in der sich ein Spalt 4 befindet. Unter einem Photolack werden in diesem Zusammenhang die bei den
Photomaskierungsverfahren üblichen photochemischen Stoffe verstanden. Man unterscheidet dabei einen
negativen Photolack, der durch ein photochemisches Verfahren selektiv an den belichteten Stellen gehärtet
und im zugehörenden Entwickler unlöslich wird, aber an den unbelichteten Stellen nach wie vor löslich ist, und
einen positiven Photolack, der durch ein photochemisches Verfahren an den belichteten Stellen selektiv im
zugehörenden Entwickler löslich wird, aber an den unbelichteten Stellen nach wie vor unlöslich ist. In
diesem Beispiel wird ein positiver Photolack verwendet.
Danach wird über die Kadmiumsulfidschicht 2 und die Maske 3 eine Isolierschicht 5 (siehe Fig.3) aus
Siliciumoxid mit einer Stärke von 0,05 μπι aufgedampft,
über welche Schicht zum Schluß eine Aluminiumschicht 6 mit einer Stärke von 0,06 μηι aufgedampft wird. Durch
Abspritzen mit Azeton wird danach die Photolackmaske 3 mit den darauf befindlichen Teilen der Schichten 5
und 6 entfernt, wobei (siehe F i g. 4) eine streifenförmige Gate-Elektrode 7 entsteht, die durch eine Isolierschicht
8 mit der Halbleiterschicht 2 verbunden ist.
Danach wird die Oberfläche der Kadmiumsulfidschicht Richtung der Pfeile 9 während ungefähr 4
Minuten einem Ionenbeschuß in Form einer Gasentladung unter einer Spannung von 1 kV und einem Druck,
der derart geregelt wird, daß der Entladungsstrom ungefähr 50 mA bei einer Elektrodenoberfläche von
100 cm2 beträgt, ausgesetzt. Dabei ist die Gate-Elektrode (7, 8) als Maske wirksam. Infolge dieses Ionenbeschusses
entstehen in den unbedeckten Gebieten des Kadmiumsulfids stark leitende Flächen 10 und 11. Diese
gut leitenden Kontaktschichten 10 und 11 können dann (siehe F i g. 5) an geeigneten Stellen dadurch mit
Kontakten 12 und 13 versehen werden, daß ggf. durch eine Maske, eine Goldschicht (12, 13) mit einer Dicke
von 0,05 μηι aufgedampft wird, die mit den stark leitenden Kontaktschichten 10 und 11 einen öhmschen
Kontakt bilden.
Auf diese Weise ist ein Feldeffekttransistor mit als Source- und Drainzonen wirksamen Oberflächenschichten
10 und 11 entstanden.
Die Gate-Elektrode kann, außer durch ein Photomaskierungsverfahren,
auch auf andere Weise, z. B. durch selektives Aufdampfen durch eine Maske aufgetragen
werden. Auch braucht die Gate-Elektrode nicht ganz vor dem Ionen- oder Elektronenbeschuß aufgetragen zu
werden. So kann bei dem oben beschriebenen Ausführungsbeispiel zur Maskierung gegen die Gasentladung
das Auftragen einer Oxidschicht 8 genügen, wonach zu einem späteren Zeitpunkt der Kontakt 7
angebracht wird. Weiter können als Source- und Drain-Kontakte außer Gold auch andere Metalle, z. B.
Platin oder Nickelchromlegierung verwendet werden;
auch die Halbleiterschicht kann aus anderen Werkstof- Ionenbeschuß nebst Leitfähigkeitserhöhung auch eine
fen als dem hier verwendeten Kadmiumsulfid bestehen. Inversion der Leitungsart bewirkt. Dies kann z. B. für die
Zum Schluß sei noch bemerkt, daß obwohl die Herstellung von MOST-Transistoren von Bedeutung
Erfindung insbesondere für das Anbringen von ohm- sein, bei denen dann (siehe z. B. Fig. 4) die Oberflächen-
schen Source- und Drain-Kontakten von Bedeutung ist, 5 schichten 10 und 11 Source- und Drainzonen mit dem
sie auch bei Halbleitern verwendbar ist, bei denen Rest der Schicht 2 entgegengesetzten Leitfähigkeit sind.
Hierzu 1 Blatt Zeichnungen
Claims (9)
1. Verfahren zur Herstellung eines Halbleiterbauelements mit mindestens einem Feldeffektransistor,
wobei der Tansistor mit mindestens einer Source- und einer Drainzone und mindestens einer
Gate-Elektrode, die mit einem zwischen Source- und Drainzonen liegenden Teil der Halbleiteroberfläche
verbunden ist, versehen ist, dadurch gekennzeichnet, daß zuerst wenigstens ein Teil der to
Gate-Elektrode (7, 8) auf der Halbleiteroberfläche angebracht wird, und daß, unter Verwendung der
Gate-Elektrode (7, 8) oder eines an die Halbleiteroberfläche grenzenden Teiles derselben als Maske,
die Halbleiteroberfläche einem Ionen- oder Elektronenbeschuß (9) ausgesetzt wird, wodurch gut
leitende, voneinander getrennte, als Source- und Drainzone wirksame Oberflächenschichten (10, 11)
in dem Halbleiterkörper (2) gebildet werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine Gate-Elektrode angebracht wird,
die aus einer elektrisch leitenden Schicht (7) besteht, die durch eine Isolierschicht (8) mit der Halbleiteroberfläche
verbunden ist.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die elektrisch leitende Schicht (7) eine
Metallschicht ist.
4. Verfahren nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet,
daß durch den Ionenbeschuß im Halbleiterkörper (2) von einem Leitfähigkeitstyp Oberflächenschichten
(10, 11) vom entgegengesetzten Leitfähigkeitstyp erzielt werden, welche die Source- und Drainzonen
des Feldeffekttransistors bilden.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß ein Feldeffekttransistor mit isolierter
Torelektrode in Form eines Metall-Oxid-Halbleiter-Transistors (MOST) hergestellt wird.
6. Verfahren nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet,
daß die Gate-Elektrode (7, 8) mit Hilfe eines Photomaskierungsverfahrens angebracht wird.
7. Verfahren nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet,
daß die stärker stromleitenden Oberflächenschichten (10, 11) mit Kontakten (12, 13) aus Gold, Platin
oder einer Nickelchromlegierung versehen werden.
8. Verfahren nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet,
daß als Halbleiterkörper eine Halbleiterschicht aus so
Kadmiumsulfid verwendet wird.
9. Verfahren nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet,
daß ein Ionenbeschuß in Form einer Gasentladung zwischen dem Halbleiterkörper und einer weiteren
Elektrode stattfindet.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL666604963A NL149638B (nl) | 1966-04-14 | 1966-04-14 | Werkwijze voor het vervaardigen van een halfgeleiderinrichting bevattende ten minste een veldeffecttransistor, en halfgeleiderinrichting, vervaardigd volgens deze werkwijze. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE1614233A1 DE1614233A1 (de) | 1970-05-27 |
| DE1614233B2 true DE1614233B2 (de) | 1978-04-27 |
Family
ID=19796281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1614233A Ceased DE1614233B2 (de) | 1966-04-14 | 1967-04-11 | Verfahren zur Herstellung eines Halbleiterbauelements |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US3481030A (de) |
| DE (1) | DE1614233B2 (de) |
| FR (1) | FR1519197A (de) |
| GB (1) | GB1188799A (de) |
| NL (1) | NL149638B (de) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1261723A (en) * | 1968-03-11 | 1972-01-26 | Associated Semiconductor Mft | Improvements in and relating to semiconductor devices |
| USRE28704E (en) * | 1968-03-11 | 1976-02-03 | U.S. Philips Corporation | Semiconductor devices |
| US3571913A (en) * | 1968-08-20 | 1971-03-23 | Hewlett Packard Co | Method of making ohmic contact to a shallow diffused transistor |
| JPS4812394B1 (de) * | 1968-09-30 | 1973-04-20 | ||
| US3698078A (en) * | 1969-12-22 | 1972-10-17 | Gen Electric | Diode array storage system having a self-registered target and method of forming |
| US4087902A (en) * | 1976-06-23 | 1978-05-09 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Field effect transistor and method of construction thereof |
| JPS539469A (en) * | 1976-07-15 | 1978-01-27 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device having electrode of stepped structure and its production |
| US4296424A (en) * | 1978-03-27 | 1981-10-20 | Asahi Kasei Kogyo Kabushiki Kaisha | Compound semiconductor device having a semiconductor-converted conductive region |
| GB2172744B (en) * | 1985-03-23 | 1989-07-19 | Stc Plc | Semiconductor devices |
| US4728617A (en) * | 1986-11-04 | 1988-03-01 | Intel Corporation | Method of fabricating a MOSFET with graded source and drain regions |
| US4895520A (en) * | 1989-02-02 | 1990-01-23 | Standard Microsystems Corporation | Method of fabricating a submicron silicon gate MOSFETg21 which has a self-aligned threshold implant |
| EP0935280B1 (de) * | 1998-02-04 | 2004-06-09 | Canon Kabushiki Kaisha | SOI Substrat |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2563503A (en) * | 1951-08-07 | Transistor | ||
| BE525823A (de) * | 1953-01-21 | |||
| US2787564A (en) * | 1954-10-28 | 1957-04-02 | Bell Telephone Labor Inc | Forming semiconductive devices by ionic bombardment |
| US2981877A (en) * | 1959-07-30 | 1961-04-25 | Fairchild Semiconductor | Semiconductor device-and-lead structure |
| US3311756A (en) * | 1963-06-24 | 1967-03-28 | Hitachi Seisakusho Tokyoto Kk | Electronic circuit having a fieldeffect transistor therein |
| US3298863A (en) * | 1964-05-08 | 1967-01-17 | Joseph H Mccusker | Method for fabricating thin film transistors |
-
1966
- 1966-04-14 NL NL666604963A patent/NL149638B/xx not_active IP Right Cessation
-
1967
- 1967-04-11 GB GB58370/69A patent/GB1188799A/en not_active Expired
- 1967-04-11 US US630026A patent/US3481030A/en not_active Expired - Lifetime
- 1967-04-11 DE DE1614233A patent/DE1614233B2/de not_active Ceased
- 1967-04-14 FR FR102839A patent/FR1519197A/fr not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| US3481030A (en) | 1969-12-02 |
| FR1519197A (fr) | 1968-03-29 |
| DE1614233A1 (de) | 1970-05-27 |
| NL6604963A (de) | 1967-10-16 |
| NL149638B (nl) | 1976-05-17 |
| GB1188799A (en) | 1970-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2312413B2 (de) | Verfahren zur herstellung eines matrixschaltkreises | |
| DE2160427C3 (de) | ||
| DE3043289C2 (de) | ||
| DE2631873A1 (de) | Halbleiterbauelement mit einem schottky-kontakt mit kleinem serienwiderstand und verfahren zu seiner herstellung | |
| DE1024640B (de) | Verfahren zur Herstellung von Kristalloden | |
| DE1544275C3 (de) | Verfahren zur Ausbildung von Zonen unterschiedlicher Leitfähigkeit in Halbleiterkristallen durch Ionenimplantation | |
| DE1614233B2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
| DE2160462C2 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
| DE2422120A1 (de) | Verfahren zur herstellung einer halbleiteranordnung | |
| DE1614300B2 (de) | Feldeffekttransistor mit isolierter Steuerelektrode | |
| DE1514359B1 (de) | Feldeffekt-Halbleiterbauelement und Verfahren zu seiner Herstellung | |
| DE1258518B (de) | Verfahren zum Herstellen eines Halbleiterelements mit einer gelochten Isolierschicht ueber einer eingelassenen Zone | |
| DE1764237C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE2252868A1 (de) | Feldeffekttransistor mit zwei steuerelektroden fuer betrieb bei sehr hohen frequenzen | |
| DE1614250C3 (de) | Halbleiteranordnung mit Gruppen von sich kreuzenden Verbindungen | |
| DE1564528A1 (de) | Verfahren zum Herstellen eines elektrisch leitenden Kanals in einem kristallinen Halbleiterkoerper | |
| DE1564136C3 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
| DE1813551C3 (de) | Hochfrequenz-Planartransistor | |
| DE2126303A1 (de) | Eine isolierte Gate-Elektrode aufweisender Feldeffekt-Transistor mit veränderlicher Verstärkung | |
| DE2111089A1 (de) | Verfahren zur Herstellung eines Halbleiterschaltelementes | |
| AT202600B (de) | Feldeffekt-Transistor und Verfahren zur Herstellung eines solchen Transistors | |
| DE2618550A1 (de) | Verfahren zum herstellen einer halbleitervorrichtung | |
| DE112018007456B4 (de) | Halbleitervorrichtung, Halbleiterwafer und Verfahren zum Herstellen einer Halbleitervorrichtung | |
| DE1811618A1 (de) | Halbleiteranordnung | |
| DE1957774C (de) | Verfahren zum Herstellen einer gleichrichtenden Halbleiteranordnung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8235 | Patent refused |