DE2629303C3 - Mehrschichtleiterplatte und Verfahren zu ihrer Herstellung - Google Patents
Mehrschichtleiterplatte und Verfahren zu ihrer HerstellungInfo
- Publication number
- DE2629303C3 DE2629303C3 DE19762629303 DE2629303A DE2629303C3 DE 2629303 C3 DE2629303 C3 DE 2629303C3 DE 19762629303 DE19762629303 DE 19762629303 DE 2629303 A DE2629303 A DE 2629303A DE 2629303 C3 DE2629303 C3 DE 2629303C3
- Authority
- DE
- Germany
- Prior art keywords
- circuit board
- conductor tracks
- pattern
- layer
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0002—Apparatus or processes for manufacturing printed circuits for manufacturing artworks for printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
- H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
- H05K1/029—Programmable, customizable or modifiable circuits having a programmable lay-out, i.e. adapted for choosing between a few possibilities
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
- H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
- H05K1/0289—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns having a matrix lay-out, i.e. having selectively interconnectable sets of X-conductors and Y-conductors in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09945—Universal aspects, e.g. universal inner layers or via grid, or anisotropic interposer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0548—Masks
- H05K2203/056—Using an artwork, i.e. a photomask for exposing photosensitive layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
Die Erfindung betrifft eine Mehrschichtleiterplatte mit mindestens einer inneren Leitungsmusterschicht
sowie mit auf den beiden Außenflächen der Leiterplatte aufgebrachten Leitungsmustern, die jeweils im
wesentlichen senkrecht zueinander verlaufende Leiterbahnen aufweisen, und mit durch die Leiterplatte
hindurchgeführten Verbindungselementen zum elektrischen Verbinden von Leiterbahnen der beiden äußeren
Leitungsmuster miteinander und/oder «lit einer Leiterbahn der inneren Leitungsmusterschicht. Die
Erfindung betrifft ferner ein Verfahren zur Herstellung einer solchen Mehrschichtleiterplatte.
Die Entwicklung gedruckter Schaltungen, die im folgenden auch als Schaltungskarten oder als Leiterplatten
bezeichnet werden, hat zu einer Vielzahl von Vorteilen gegenüber früheren Techniken geführt, und
zwar insbesondere bezüglich der Zuverlässigkeit, der Kostenreduzierung der Reproduzierbarkeit von
Schaltungen. Durch die Einführung von Mehrschichtleiterplatten wurden noch weitere Vorteile erzielt,
nämlich eine höhere Dichte der Verbindungen, ein kürzerer Leitungsverlauf und ein geringerer Raumbedarf.
Die Verfahren zum Entwerfen und Herstellen bekannter Mehrschichtleiterplatten benötigen einen hohen
Zeitaufwand sowohl für den Entwurf als auch für die Fertigung und verursachen daher insbesondere bei
kleineren Fertigungsserien hohe Kosten. Dies ergibt tich durch die Vielzahl unterschiedlicher Schritte, die
für die Herstellung von mehreren Leitungsmusterschichten erforderlich sind. Jeder Schritt ist mit hoher
Genauigkeit und unter Einhaltung geringer Toleranzgrenzen durchzuführen, um die e^orderliche Getamtgenauigkeit
der zusammengefügten Mehrschichtleiterplatte zu erhalten. Solche Mehrschichtleiterplatten
werden im allgemeinen speziell für eine betimmte Schaltungsart entworfen und können nur
schwer verändert oder modifiziert werden und sind ohne spezielle Kunstgriffe praktisch nicht reparierbar.
Eine solche Mehrschichtleiterplatte ist beispielsweise in der DE-OS 2059425 beschrieben.
In der DE-AS 1919421 ist eine universell verwendbare Mehrschichtleiterplatte beschrieben, bei
welcher alle Leitungsmusterschichten aus jeweils zueinander parallelen Leiterbahnen bestehen, wobei die
Leiterbahnen einer Leitungsmusterschicht quer zu den Leiterbahnen der anderen Leitungsmusterschichten
verlaufen. Diese Mehrschichtleiterplatte ist an verschiedenen Stellen mit Bohrungen versehen, welche
nach einer Metallisierung zum Herstellen eines Kontaktes zwischen Leiterbahnen verschiedener Leitungsmusterschichten
und ohne Metallisierung zum Unterbrechen von Leiterbahnen dienen. Eine solche universell verwendbare Mehrschichtleiterplatte weist
aber den Nachteil auf, daß nur eine geringe Bauelementedichte erreicht werden kann bzw. übermäßig
lange Leituingsführungen mit sehr vielen Kreuzung
stellen auftreten können.
In der DEi-OS 2 029071 ist ein Verfahren zum Herstellen
einer Mehrschichtleiterplatte, insbesondere ein Verfahren zum Durchkontaktieren derselben beschrieben.
Aus dieser Druckschrift kann nichts darüber entnommen werden, ob es sich um universell
ίο verwendbare oder um individuelle Leitungsmustci
handelt.
Aus der US-PS 3 564114 ist schließlich ein Verfahren
für die Herstellung von Mehrschichtleitcrplatten bekannt, durch welches einige der obengenannten
Nachteile vermieden werden. Bei diesem bekannten Verfahren werden vorgeformte intere Leitungsmusterschichten
mit einer Vielzahl von die Platte durchquerenden Leiterbahnen mit einer Vielzahl von Anschlußstellen
sowie speziell ausgebildete äußere Leitungsmusterschichten verwendet, die über die inneren
Leitungsmusterschichten mit /lander verbunden werden können. Dieses bekannte Verfahren beschränkt
die Leiterbahnenführung weitgehend auf die intern angeordneten Schichten und macht es erforder-
.') lieh, daß die im Innern angeordneten Leiterbannen
eine rebtiv große Länge besitzen, wodurch die Arbeitsweise bestimmter Schaltungen wesentlich beeinträchtigt
wird.
Der Erfindung liegt deshalb die Aufgabe zugrunde,
in eine Mehrschichtleiterplatte zu schaffen, die im wesentlichen
aus universell verwendbaren Leitungsmusterbahnen besteht und durch rel itiv geringfügige
Änderungen an eine individuelle Sc taltung angepaßt
werden kann, so daß eine äußerst wii tschaftliche Her-
>-, stellung und eine hohe Bauelemente-Bestückungsdichte
möglich ist.
Diese Aufgabe wird durch die im Patentanspruch 1 angegebene Erfindung gelöst. Zweckmäßige Ausgestaltungen
sowie ein Verfahren zur Herstellung einer solchen Mehrschichtleiterplatte ergeben sich aus den
Unteransprüchen.
Ce erfindungsgemäße Mehrschichtleiterplatte besteht somit aus vorgefertigten universellen inneren
Leitungsmusterschichten und universellen externen Leitungsmusterschichten, wobei die externen Leitungsmusterschichten
zur Herstellung spezieller Schaltungen geändert werden können, ohne den Aufbau
der Schaltung zu beeinträchtigen. Die Kosten und die Herstellungszeit für die Fertigung solcher Mehrschichtleiterplatten
können im Vergleich zu bekannten Mehrschichtleiterplatten wesentlich vermindert werden.
Die erfindungsgemäße Mehrschichtleiterplatte enthält universelle innere Schichten von vorbestimmten
Leitungsmustern. Die inneren Schichten können Stromzuführungs- und Masseebenen enthalten, und
können für Leiterplatten mit einer hohen Bauelementedichte ein oder zwei signalführende Schichten mit
kurzen gleichlangen Leiterbahnen besitzen, die quer
bo zu den Leiterbahr _·η der benachbarten äußeren Signalführungs-
bzw. Leitungsmusterschicht verlaufen. Elektrische Verbindungen zwischen den Schichten der
Leiterplatte werden durch durch mehrere Schichten hindurchgehende Leiter, wie beispielsweise Stifte
oder durchkontaktierte Bohrungen an vorbestimmten Stellen vorgesehen. Die Zeichnung bzw. die Vorlage
für die äußersten Schichten werden in zwei verschiedenen Graden an Leitungsführungsgenauigkeit her-
gestellt. Zuerst wird eine Vorlage für eine universelle
Leitungsführung mit Verbindungswegen und parallelen Leiterbahnen, die über die gesamte Fläche der
Schaltungskarte verlaufen, mit einem hohen Grad an Genauigkeit hergestellt. Die universelle Leitungsführungsvorlage
wird dann überlagert durch andere Leitungsführungsvorlagen einschließlich einer Komponentenmatrix
und wird verwendet, um ein kombiniertes Leiterbahnenmuster zu erhalten, welches relativ
kurze Leiterbahnen mit einem zweiten Grad an Genauigkeit besitzt, welche die parallelen Leiterbahnen
und die genannten Verbindungsleiterbahnen miteinander verbinden. Ein Werkzeug für eine spezielle äußerste
Schicht wird dann aus der kombinierten Vorlage reproduziert, und zwar unter Verwendung der
Vorlage einer anderen Schicht, um die genaue Ausrichtung mit den Zwischenschichten sicherzustellen.
Zum besseren Verständnis der Erfindung wird im folgenden anhand der Zeichnungen ein Ausführungsbeispiei
im einzelnen beschrieben. Es zeigt
Fig. 1 eine Draufsicht auf einen Teil einer gedruckten Schaltungskarte nach der vorliegenden Erfindung,
Fig. 2 einen Querschnitt längs der Linie 2-2 der Fig. 1,
Fig. 3 und 4 veranschaulichen Leitungsführungsvorlagen von gedruckten Schaltungsschichten gemäß
dem erfindungsgemäßen Verfahren,
Fig. 5 bis 10 veranschaulichen Leitungsführungsvorlagen
verschiedener gedruckter Schaltungsschichten eines Ausführungsbeispiels der Erfindung, nämlich
Fig. 5 - äußere Schicht, Signalebene, Bauelemente-Seite.
Fig. 6 - innere Schicht, Signalebene. Bauelemente-Seite,
Fig. 7 - innere Schicht, Spannungsebene,
Fig. 8 - innere Schicht, Masseebene,
Fig. 9 - innere Schicht, Signalebene, Lötseite.
Fig. 10 - äußere Schicht, Signalebene, Lötseite,
Fig. 11 veranschaulicht eine Leitungsführungsvorlage
einer Bauelementematrix gemäß dem erfindungsgemäßen Verfahren,
»n Hqc V^rfahr^n 711m
Herstellen der Leitungsfiihrungsvorlagen für das erfindungsgemäße
Verfahren.
Im folgenden werden die einzelnen Figuren unter Verwendung von Bezugszeichen im einzelnen beschrieben.
In den Fig. 1 und 2 ist ein Teil einer mehrschichtigen
Schaltungskarte 1 dargestellt, welche nach dem erfindungsgemäßen Verfahren hergestellt wurde.
Die Schaltungskarte 1 enthält eine Vielzahl ebener Schaltungsmus'ür oder Schichten 5-10 aus elektrisch
leitfähigem Material, wie beispielsweise Kupfer. Jede der Schichten 5-10 ist von der benachbarten Schaltungsschicht
durch ein oder mehrere dazwischenliegende ebene Substrate 5'-9' getrennt. Die Substrate
5'-9' können aus Epoxyharz oder einem anderen geeigneten Isolationsmaterial bestehen.
Mehrschichtige gedruckte Schaltungskarten bestehen im allgemeinen aus einer Anzahl von Leiterbahnen
tragenden Substraten, wie beispielsweise die Substrate 5'—9' in Fig. 2, die in einer bestimmten
Reihenfolge übereinandergeschichtet und miteinander verbunden sind, um eine aus einem einzigen Stück
bestehende Einheit oder Karte zu bilden, welche aus inneren und äußeren Schaltungs- bzw. Leiterbahnenschichten
bestehen. Elektrische Verbindungen zwischen den Schichten können auf verschiedene Weise
hergestellt werden, beispielsweise durch elektrisch leitende Stifte oder durch durchkontaktierte Bohrungen.
Normalerweise werden die inneren Schaltungsschichten gebildet und die äußeren Schichten als mas-'
sives Kupfer belassen, um eine Metallablagerung zu ermöglichen, falls dieses Verfahren für das Herstellen
von Verbindungen zwischen den verschiedenen Schaltungsschichten verwendet wird. Es sind verschiedene
Verfahren bekannt, um die einzelnen
1(1 Schaltungsschichten einer mehrschichtigen gedruckten
Schaltungskarte mechanisch und elektrisch miteinander zu verbinden. Das Verfahren zum Zusammenfügen
der Schaltungskarte nach dem hier beschriebenen Ausführungsbeispiel ist nicht erfin-
dungswesentlich und wird deshalb nicht näher beschrieben. Eine detaillierte Beschreibung von Herstellungsverfahren
für mehrschichtige gedruckte Schaltungskarten ist in dem Printed Circuits Handbook,
herausgegeben von C. F. Coombs, Jr.,
-' ivicGraw-Hiii, ΐ967, besciiiicucii.
Die Schaltungskarte 1 der Fig. 1 und 2 enthält ein Verbindungselement 12, welches durch eine durchkontaktierte
Bohrung 14 gebildet wird, welche eine Wand 16 aus elektrisch leitendem Material, wie bei-
■' spielsweise Kupfer, besitzt und längs einer zentralen
Achse angeordnet ist, welche durch das Zentrum eines Verbindungsfleckes 18 verläuft. Dieser Verbindungsoder Kontaktierungsfleck 18, welcher einen Teil der
Schafungsschicht 5 bildet, ist mit anderen Kontaktteil rungsflecken 20, 22 ausgerichtet, welche Teile der
Schaltungsschichten 6 bzw. 10 bilden. Die durchkontaktierte Bohrung 14 verläufi durch die Kontaktierungsflecke
18,20 und 22, wodurch durch die metallbelegte Wandung 16 eine elektrische Verbindung
)"> zwischen diesen Flecken hergestellt wird. Die mit Metall belegte Wandung 16 verläuft durch freie Stellen
24 und 26, weiche auf den inneren Schaltungsschichten 7 bzw. 8 gebildet sind.
Um die Beschreibung der mehrschichtigen ge-
w druckten Schaltungskarte 1 zu vereinfachen, sind die
planaren gedruckten Schaltungsschichten 5-10 in Fig. 2 mit Bezugszeichen versehen, die den Figurenniimmern
der Zeichnuneen entsprechen. Die Fi e. 5 bis 10 veranschaulichen »Leitungsführungsvorlagen«
4-> für die Schaltungsschichten 5-10 der Fig. 2. Als Leitungsführungsvorlage
wird im folgenden ein vergrößertes Layout oder eine Zeichnung eines gedruckten Schaltungsmusters verstanden, welches auf fotografischem
Wege zur Bildung eines »Werkzeug-Originals«
>o verkleinert werden kann. Das Werkzeug-Original
wird verwendet, um das Schaltungsmuster in Form von elektrisch leitfähigem Metall, beispielswe.sE Kupfer,
nach bekannten Verfahren auf einem Substrat zu reproduzieren. Das auf der Leitungsführungsvorlage
dargestellte Muster kann entweder ein spezielles Muster für eine bestimmte Art von Schaltungskarte sein
oder es kann ein universelles Muster sein, welches für viele Schaltungskartenarten anwendbar ist. Unter einer
»Layoutvorlage« wird im folgenden eine vergrö-
Berte genau vorbestimmte Zeichnung eines universellen
gedruckten Schaltungsmusters verstanden, welches von einem Entwickler für gedruckte Schaltungskarten verwendet wird, um eine spezielle Leitungsführungsvorlage
zu entwerfen. Sowohl die Layoutvor-
lagen als auch die Leitungsföhrungsvorlagen werden mit höchster Präzision durch spezielle Geräte, wie
beispielsweise mittels eines X-Y-Plotters hergestellt,
welcher mit vorherbestimmten oder errechneten Mu-
sterparametern aus einer externen Datenquelle, wie beispielsweise einer Datenverarbeitungsanlage, gespeist
wird.
In Fig. 5 ist eine spezielle Leitungsführungsvorlage für die äußere Schaltungsschicht 5 der Fig. 1 und 2
dargestellt. Das Schaltungsmuster 5 nimmt eine bestimmte Fläche ein, welche durch die Kanten 28-31
der Schaltungskarte 1 begrenzt wird. Das Schaltungsmus<t;r
5 enthält Elemente, welche in einem Eingabe-Ausgabe-Bereich 34 liegen, welcher sich längs
der Kante 31 der Schaltungskarte 1 erstreckt. Der Eingabe-Ausgabe-Bereich 34 enthält eine Vielzahl
von leitenden Anschlußstellen 36, welche längs der Kante 31 angeordnet sind, um Signale und Speisespannungen
zwischen der Schaltungskarte 1 und einem nicht gezeigten elektrischen Verbindungselement,
welches die Kante 31 der Schaltungskarte 1 aufnimmt, zu übertragen. Der Leiterstreifen 37 ist für
Plattierungsvorgänge vorgesehen; nach Beendigung der Fianierungsvorgänge wird er entlang der Kante
31 von den Anschlußstellen 36 abgeschnitten. Das äußere
Leitungsmuster 5 enthält eine Vielzahl von zueinander parallelen Spuren, wie beispielsweise die
Spuren 38 in den Fig. 1, 2 und 5, welche gleichmäßig die ganze Karte von dem Eingabe-Ausgabe-Bereich
34 zu der Kante 29 durchqueren. Eine Anordnung von Kontaktierungsflecken, wie beispielsweise die
Bauelementeflecke 40 und Signalflecke 42, sind ebenfalls gleichmäßig über die Schaltungskarte verteilt
und bilden zueinander parallele Reihen von Flekken, zwischen denen die Spuren 38 verlaufen, und bilder,
ferner zueinander parallel verlaufende Spalten, welche quer zu den Spuren 38 über die gesamte Karte
verlaufen. Eine Vielzahl von kleinen Spuren bzw. Spuren kurzer Länge, wie beispielsweise die kleinen
Spuren 44-46, verbinden die parallelen Spuren 38 und die Kontaktierungsflecke 40, 42. Beispielsweise
dient eine erste Art von kleinen Spuren 44 zur Verbindung vorbestimmter Punkte von Spuren 38 mit benachbarten
Kontaktierungsflecken; eine zweite Art von kleinen Spuren 45 verbindet vorbestimmte
Punkte von Spuren 38 mit anderen Punkten von benarhhartpn ^niir#»n* unH AitiA Aritf*>
Art \re\n lrl<*irn»r»
verteilt ist und eine Vielzahl von zueinander parallel laufenden Leiterbahnen 54 aufweist, die gleichmäßig
über die Schaltungskarte verteilt sind und praktisch über die gesamte Schaltungskarte verlaufen, und zwar
von der Kante 56 zu der Kante 57 in einer Richtung, die quer zu der Richtung der Spuren 38 der Fig. 5
verläuft. Eine Anordnung von Kontaktierungsflekken, wie beispielsweise Bauelemente-Kontaktierungsflecke
60 und Signal-Kontaktierungsflecke 62, sind ebenfalls gleichmäßig über die Schaltungskarte
verteilt und bilden zueinander parallele Spalten von Flecken 60 und 62, zwischen denen die parallelen
Leiterbahnen 54 verlaufen, und bilden ferner zueinander parallele Reihen von Flecken, die quer zu den
Leiterbahnen 54 verlaufen Die Anordnung von Kontaktierungsflecken 60, 62 des Schaltungsmusters 10
entspricht genau der Anordnung der Kontaktierungsflecke 40, 42 des Schaltungsmusters 5 und die Kontaktierungsflecke
innerhalb der verschiedenen Muster sind im zusammengebauten Zustand der Schaitungskarte
1 genau miteinander ausgerichtet. Eine Vielzahl von kleinen Verbindungsleiterbahnen, wie beispielsweise
die Leiterbahnen 64-66, besitzen die gleiche Aufgabe wie die kleinen Spuren 44 46 in Fig. 5. Aus
den Fig. 1 und 2 ist ersichtlich, daß die parallele Leiterbahn 54' von einem vorbestimmten Punkt 68 aus
über eine kleine Leiterbahn 64 mit dem Signalkontaktierungsfleck 62 verbunden ist. Die parallele Leiterbahn
54' ist in ihrem Längsverlauf innerhalb des Bereichs 70 in der Nachbarschaft des Verbindungspunktes 68 unterbrochen.
Aus Fig. 10 ist ersichtlich, daß die Schaltungsschicht
10 Anschlußstellen 71 und Eingabe-Ausgabe-Leiterbahnen, wie beispielsweise die Leiterbahn 72, innerhalb
des Eingabe-Ausgabe-Bereichs 34 der Schaltungskarte 1 aufweist. Die kleinen Leiterbahnen
64-66 einschließlich der benachbarten Unterbrechungen der parallelen Leiterbahnen 54 sind die einzigen
Teile des Schaltungsmusters 10, welche für eine bestimmte Art einer Schaltungskarte eigentümlich
sind. Betrachtet man die Fig. 5 und 10 zusammen dann ist ersichtlich, daß ein Signal auf einfache Weise
Spuren 46 verbindet benachbarte Kontaktierungsflecke. Unter Bezugnahme auf Fig. 1 und 2 sei darauf
hingewiesen, daß die kleine Spur 44 die parallele Spur 38' mit dem Signalkontaktierungsfleck 18 verbindet.
Die parallele Spur 38' ist in ihrer Längsführung unterbrochen, und zwar innerhalb des Bereichs 48 neben
einem vorbestimmten Verbindungspunkt 50 zwischen der Spur 38' und dem Fleck 18. Wieder unter Bezugnahme
auf Fig. 5 sei darauf hingewiesen, daß der Eingabe-Ausgabe-Bereich 34 eine Vielzahl von Eingabe-Ausgabe-Spuren,
wie beispielsweise die Spuren 52, aufweist, welche ausgewählte Anschlußstellen 36
mit den parallelen Spuren 38 verbinden. Die Schaltungsschicht 5 dient somit dazu, Signale selektiv auf
der Schaltungskarte 1 in einer Richtung zu übertragen, die im wesentlichen parallel zu den Spuren 38
verläuft. Die kleinen Spuren 44-46 einschließlich der zugehörigen Unterbrechungen der parallelen Spuren
38 und die Eingabe-Ausgabe-Spuren 52 sind die einzigen
Teile des Schaltungsmusters 5, welche für eine bestimmte Art von Schaltungsplatte eigentümlich
sind.
In Fig. 10 ist eine spezielle Leitungsführungsvorlage
für die äußere Schaltungsschicht 10 dargestellt, wobei das Leitungsmuster über die Schaltungskarte
einem beliebigen anderen Punkt einschließlich der Anschlußstellen 36, 71 mittels der zueinander senkrecht
verlaufenden Spuren 38 und Leiterbahnen 54 über eine Vielzahl verschiedener Wege geführt werden
kann.
Das in Fig. 6 dargestellte innere Schaltungsmuster 6 ist ein universelles Muster, welches allen Arten
von Schaltungskarten gemeinsam ist und besitzt eine Vielzahl von gleich langen Überquerungsleiterbahnen,
wie beispielsweise die Leiterbahn 73, von denen jede ein Paar von Überbrückungs-Signalkontaktie-
rungsflecken 20,20' verbindet. Die Fig. 1 und 2 zeigen
einen Tefl einer typischen Überbrückungsleiterbahn 73, die mit dem Signal-Kontaktierungsfleck 20
verbunden ist. In Fig. 14 ist eine andere Ansicht eines typischen Überbrückungsleiters 73 in bezug zu der
Schaltungsschicht 5 dargestellt. Die Leiterbannen 73 verlaufen quer zu den parallelen Spuren 38 der äußeren
Schicht 5 und sind voneinander durch die Schicht 5' aus Isolationsmaterial bestimmter Dicke getrennt.
Die Überbrückungsleiter 73 sind über die Fläche der
Schaltungsschicht 6 verteilt, und zwar in Übereinstimmung
mit bestimmten universalen Schaltungsparametern. Die Bestimmung der Länge und Verteilung
der Über rjrückungsleiterbahnen 73 wird weiter unten
näher beschrieben.
In Fig. 9 ist das universelle innere Schaltungsmuster 9 dargestellt, welches eine Vielzahl von Uberbrückungsleiterbahnen,
wie beispielsweise die Leiterbahn 74, aufweist, von denen jede ein Paar von Übcrbrückungs-Signal-Kontaktierungsflccken 76,
76' miteinander "erbindet. Die Leiterbahnen 74 verlaufen quer zu den parallelen Leiterbahnen 54 der
Schaltungsschiüit 10. Aus den Fig. 1 und 2 ist die
Uberbrückungsleiterbahn 74 ersichtlich, welche mit dem Signal-Kontaktierungsfleck 76 verbunden ist.
Sowohl die Überbrückungsleiterbahnen 73 als auch
die Überbrückungsleiterbahnen 74 dienen dazu, das Signalführungsvermögen der beiden äußeren Schaltungsschichten
5 und 10 zu verbessern und brauchen nur dann verwendet zu werden, wenn besonders
dichte Schaltungsverbindungsmuster erforderlich sind.
Fig. 7 veranschaulicht eine Leitungsführungsvor-
laoppinpr ^nannnnoefuhninocphpnp u/plrhp Hpr innp-—ο -i ο ο ' - -- -
ren Schaltungsschicht 7 der Fig. 2 entspricht. Das Spannungsebenenmuster der Fig. 7 ist als fotografisches
Negativ dargestellt mit Bereichen 80—82 aus elektrisch leitendem Material, wie beispielsweise
Kupfer, welches praktisch die gesamte Oberfläche der Schicht 7 bedeckt. Eine Vielzahl von Leerstellen, wie
beispielsweise die Leerstelle 24, entsprechen den elektrisch leitenden Kontaktierungsflecker» 40, 42;
20; 76; bzw. 60, 62 der anderen Schaltungsschichten 5; 6; 9 und 10 und sind mit diesen ausgerichtet.
Die Leerstellen 24 dienen dazu, um das Hindurchführen von mehrere Schichten miteinander verbindenden
Leitern 12 (siehe Fig. 2) zu ermöglichen. Jede der leitenden Flächen 80-82 in Fig. 7 enthält eine Vielzahl
von Spannungsanschlußstellen, wie beispielsweise die Anschlußstelle 84. Jede SpannungsanschlußsteHe
84 ist mit einem Paar von thermisch isolierenden Leerstellen 86 teilweise umgeben. Die
Lage der Anschlußstellen 84 ist genau festgelegt, so daß dies mit korrespondierenden Bauelemente-Kontaktierungsflecken,
beispielsweise dem Kontaktierungsfleck 88, in den Schaltungsschichten 5, 10
(Fig. 5 und 10) ausgerichtet sind.
Fig. 8 veranschaulicht eine Leitungsführungsvorlage einer Masseebene, welche der Schaltungsschicht 8 in Fig. 2 entspricht. Das Masseebenemuster
der Fig. 8 ist als fotografisches Negativ dargestellt, welches einen Bereich aus elektrisch leitfähigem Material
87, wie beispielsweise Kupfer, besitzt, welches annähernd die gesamte Fläche der Karte bedeckt.
Eine Matrix von Leerstellen, wie beispielsweise die Leerstelle 26, ist vorgesehen, um das Hindurchführen
von unterschiedliche Schichten miteinander verbindenden Leitern zu ermöglichen (siehe Fig. 2). Eine
Vielzahl von Masseverbindungsstellen, wie beispielsweise die Verbindungsstelle 89 in Fig. 8, sind vorgesehen,
um das Verbinden von Bauelementen mit Masse zu ermöglichen. Die Verbindungsstellen 89
sind in ähnlicher Weise ausgebildet wie die Verbindungsstellen 84 der Spannungszuführungsebene 7.
Die Schaltungsschicht 8 des Wer beschriebenen Ausführungsbeispiels (Fig. 8) enthält ferner spannungsführende
Bereiche 90-93, um eine gleichmäßige Verteilung der Spannungen über die gesamte Karte zu
erreichen, ohne die gleichmäßige Verteilung der Masse 87 zu beeinträchtigen. Werden die Fig. 7 and
8 zusammen betrachtet, dann ist ersichtlich, daß die Bereiche 90—92 vorgesehen sind, um die spannungsführenden
Bereiche 80, 82 wahlweise miteinander zu verbinden. Der Bereich 92 dient ferner dazu, um entweder
den spannungsführenden Bereich 80 oder 82 auf den Bereich 92 zu erweitern, um eine bessere Ver-
r> teilungsmöglichkeit zu schaffen, und zwar über zentral
gelegene Verbindungsstellen, wie beispielsweise die Verbindungsstelle 94 Die zentral angeordneten Verbindungsstellen
sind mit Leerstellen, wie beispielsweise der Leerstelle 96, des spannungsführenden Bein
reichs 81 ausgerichtet. Der Bereich 93 dient dazu, um eine gleichmäßige Verteilung der Spannung des spannungsführenden
Bereichs 81 durch Verbinden der Verbindungsstellen 98 und 99 zu erreichen.
An dieser Stelle sei noch einmal darauf hingewiej sen, daß die äußeren Signalschichten 5 und 10 sowohl
Bauelemente-Kontaktierungsflecke 40, 60 als auch
Signal-Kontaktierungsflecke 42, 66 aufweisen. Der Unterschied wird deutlich beim Betrachten der
Fig. 11 in Verbindung mit den Fig. 3 und 4. Fig. 11
n) veranschaulicht eine I .avoutvnrlaoe einer Bauelementematrix,
welche in Umrissen verschiedene Bauelemente andeutet, beispielsweise ein mit 16 Anschlußstiften
versehenes »Dual-in-Line Package« (DIP) 100, ein mit 8 Anschlußstiften versehenes »Sin-
>-> gle-in Line Package« (SIP) 102 und ein diskretes
Bauelement 104. Die Fig. 3 und 4 veranschaulichen Layoutvorlagen, aus denen Leitungsführungsvorlagen
für spezielle Schaltungsschichten, beispielsweise für die Schaltungsschichten 5 und 10, nach dem erfindungsgemäßen
Verfahren hergestellt werden können. Die schraffierten Flächen 100 in den Fig. 3 und 4 stellen
den umrandeten Bereich 100 in Fig. 11 dar, wenn die drei Layoutvorlagen übereinandergelegt und ausgerichtet
sind. Aus Fig. 3 ist ersichtlich, daß die 16
ν, äußeren Kontaktierungsflecke 40, mit denen die
DIP-Anschlußstifte verbunden sind, Bauelemente-Kontaktierungsflecke
sind und daß die anderen Kontaktierungsflecke 42 innerhalb des gestrichelten Bereiches
einschließlich der mittleren Reihe innerhalb der schraffierten Fläche Signal-Kontaktierungsflecke
sind.
Die universellen Layoutvorlagen der F'g. 3, 4, 6 und 9 für das hier beschriebene Ausführungsbeispiel
einer Mehrschichtschaltungskarte wurden unter Verwendung
von Parametern hergestellt, die sowohl durch mathematisch unterstützte Entwicklung als
auch durch empirische Tests von tatsächlichen Schaltungen gewonnen wurden. Die charakteristische Impedanz
von typischen Schaltungsleiterbahnen; die
so Verzögerung der Signalfortpflanzung, die Querkapazitäten
und das Übersprechen zwischen Leiterbahnen wurde berechnet und gemessen, und zwar in Testkarten
mit Schaltungen unterschiedlicher Länge, Dicke, Breite, Bestückungsdichte und unterschiedlichem
Abstand und mit verschiedenen dielektrischen Dikken. Die Tests und Berechnungen führten zu den folgenden
universellen Parametern für eine ECL 1. OK-Logik:
1. Die inneren Schaltungen 6, 9 sind senkrecht zu den benachbarten äußeren Schaltungen 5, 10
orientiert.
2. Die inneren Schaltungen 6,9 sind von den äußeren Schaltungen 5, 10 durch eine 0,635 mm
starke Epoxyharzplatte getrennt (e, = 4,5).
3. Die inneren Schaltungen 6, 9 sind von den benachbarten zentralen Schaltungen 7, 8 durch
0,635 mm starke Epoxyharzplatten getrennt. 4. Die Leiterbahnen sind 0,254 mm breit.
5. Din Abstände zwischen den Schaltungselementen
betragen mindestens £,016 mm.
6. Nicht mehr als zwanzig Leiterbahnen sollen eine Leiter! »ahn einer benachbarten Schicht überqueren.
7. Die maximale Länge einer Uberbrücku.igsleiterbahn
ist 2,54 cm. Die Überbrückungsleiterbahnen können in manchen Fällen unvollständig
sein, beispielsweise wenn nur einer der durch sie verbundenen Kontaktierungsflecken kontaktiert
ist.
Die universellen Layoutvorlagen, die in den Fig. 3, 4, 6 und 9 dargestellt sind, wurde digitalisiert und innerhalb
der Grenzen der oben genannten Parameter mittels eines Plotters aufgezeichnet, um in Übereinstimmung
mit den bekannten Techniken maximale Genauigkeit zu erzielen. Die Anwendung von universellen
Schaltungen, vorgefertigt und als zusammengebaute Einheit getestet, für eine Vielzahl von Anwendungsgebieten
ohne die Notwendigkeit, rechnerische oder empirische Entwurfsarbeit leisten zu müssen, befreit
den Sch: Ltungskartenentwerfer von der sehr umfangreichen Aufgabe, die normalerweise mit der
Schaffung von speziellen Mehrschichtkarten verbunden sind. Der Vorteil des erfindungsgemäßen Verfahrens
liegt zum Teil in der standardisierten Anordnungsmöglichkeit der einzelnen Module, wie beispielsweise
DIPs, wodurch die Bildung einer vorbestimmten Matrix der Komponenten und Signal-Kontaktierungsflecken
und ein regelmäßiges Netz von Leiterbahnen zum Führen von Signalen über die Schaltungskarte möglich ist, wobei all dies vorentworfen
und durch einen Plotter dargestellt ist, und zwar mit dem höchstmöglichen Maß an Genauigkeit, welche
mit dem derzeitigen Stand der Technik erreichbar ist.
Unter Bezugnahme auf die Fig. 12 bis 15 wird im
folgenden das erfindungsgemäß verwendete Verfahren zum Herstellen von Stromführungsvorlagen beschrieben.
Die Fig. 12 zeigt einen Ausschnitt der Layoutvorlagen der Fig. 3, 4 und 11 in vollem Maßstab
(beispielsweise vierfach vergrößert), wobei diese Vorlagen einander überlagert sind, um das durch die
Spuren 38 und Leiterbahnen 54 gebildete Uitternetz zu veranschaulichen. Der Modulumriß 100 durchschneidet
die Bauelemente-Kontaktierungsflecke 40, während die Signal-Kontaktierungsflecke 42 von diesem
Umriß nicht berührt werden. Die Spannungs- und Masse-Verbindungsstellen sind durch die sie umgebenden
wärmeisolierenden Leerstellen 107 bzw. 108 angedeutet. Layoutvorlagen für die Spannungs- und
Masseebenen sind für die Herstellung der Leitungsführungsvorlagen der äußeren Schichten nicht erforderlich.
Fig. 12 stellt einen Teil der Ansicht dar, wie sie sich einem Entwiclder einer speziellen Schaltungskarte vor dem Einfügen der Vielzahl von kurzen Leiterbahnen
und Spuren darbietet, welche die Eigentümlichkeit einer speziellen Schaltungskartentype
ausmachen. Es sei darauf hingewiesen, daß die Layoutvorlagen der Schaltungsschichten 6 und 7 in
Fig. 12 nicht dargestellt sind. Das Ausführungsbeispiel der Erfindung, welches unter Bezugnahme auf
die Fig. 5 und 10 beschrieben wird, wurde ohne Verwendung der Überbriickungsleiterbahnen 73 und 74
zusammengebaut; jedoch wird auch ein Beispiel in der folgenden Erläuterung beschrieben, in denen diese
Leiterbahnen verwendet werden.
Die Fig. 13 veranschaulicht ganz allgemein die
Kombination der einander überlagerten Layoutvorlagen der Fig. 12 mit einem zusätzlich darübergelcgtcn
Transparent 110 aus Pergament oder Mylar. Bei der Auswahl von Leitungsführungen markiert der Entwickler
das aufgelegte Transparent 110 mit Darstellungen von kleinen Spuren 44-46 (durch punktierte
Linien dargestellt), welche der Schaltungsschicht 5 zugeordnet sind, und mit Darstellungen von kleinen
Leiterbahnen 64—66 (mit durchgezogenen Linien dargestellt), welche der Schaltungsschicht 10 zugeordnet
sind. Unterbrechungen der Spuren 38 und der Leiterbahnen 54 sind in Fig. 13 durch kleine x-Symbole
112 bzw. 114 dargestellt. Die Darstellungen 44-46,112, welche auf dem Transparent 110 markiert
sind, werden dann als Unterlage zum Ändern der Layoutvorlage der Fig. 3 verwendet, um eine spezielle
Leiterbahnführungsvorlage 5 (siehe au^h
Fig. 5) herzustellen. Dieser Schritt ist durch Vergleichen der gleichen Bezugszahlen in den Fig. 13 und
14 veranschaulicht. Es sei darauf hingewiesen, daß der zu Veranschaulichungszwecken eingezeichnete Überbrückungsleiter
73 in Fig. 14 keinen Teil der Leitungsführungsvorlage 5 bildet.
Bei der Herstellung von Leitungsführungsvorlagcn für spezielle Schaltungskarten gemäß der vorliegenden
Erfindung ist keine Zeichenarbeit wie bei den bisher bekannten Verfahren erforderlich. Das Transparent
110 erscheint bei einer Betrachtung unabhängig von den Leitungsführungsvorlagen als ein Gewirr unzusammenhängender
Markierungen, die zufällig über das Transparent verteilt sind. Wenn das Transparent
110 fertiggestellt ist, wird es separat iuf jedes einzelne der Layoutvorlagen gelegt und die betreffende
Layoutvorlage wird dann mittels ein %s in dieser Technik
bekannten Verfahrens geändert. Die erforderlichen Änderungen zur Bildung einer speziellen Leitungsführungsvorlage
eines Schaltungsmusters, wie beispielsweise das Schaltungsmuster 5, sind ovn einem
relativ geringen Ausmaß im Vergleich zu dem Zeichnungsaufwand, der zur Herstellung einer vollständigen
Leitungsführungsvorlage erforderlich ist. Die Änderungen umfassen lediglich relativ geringe Längen
von Verbindungen zwischen benachbarten Schaltungselementen, wobei diese fciemente oereits zuvor
entworfen und genau dimensioniert wurden unter Verwendung eines ersten Genauigkeitsgrades, welcher
der höchstmögliche Genauigkeitsgrad ist, der auf dem Gebiet der Mehrschichtschaltungskarten erreichbar
ist. Die Änderungen werden herbeigeführt unter Verwendung einer Technik, welche mit einem
zweiten Genauigkeitsgrad, der niedriger als der erste Genauigkeitsgrad ist, herbeigeführt. Der Ausdruck
»Genauigkeitsgrad« ist relativ. Für die Zwecke dieser Ausführungen kann der maximale Bereich zwischen
dem ersten und dem zweiten Genauigkeitsgrad definiert werden wie derjenige zwischen der erreichbaren
Genauigkeit eines automatischen X-Y-Plotters und der erreichbaren Genauigkeit mit Streifen oder Tuschezeichnungen.
Vergleicht man nun die Fig. 13 und 15, dann ist ersichtlich, daß die auf dem Transparent 110 markierten
Darstellungen 64-66,114 als Unterlage zum Ändern
der Layoutvorlage der Fig. 4 zum Bilden einer speziellen Leitungsführungsvorlage 10 (siehe auch
Fig. 10) verwendet werden. Das Wort »benachbart« im Zusammenhang mit den kurzen Verbindungsleitungen
44—46, 64-66, beschrieben unter Bezugnahme,
auf die Fig. 5,10,14 und 15 bedeutet »relativ
nah«, d. h. die Leitung 64 in Fig. 15 verbindet den Signal-Kontaktierungsfleck 116 mit einem Punkt 118
des Leitungsverlaufs 120, wobei dieser Punkt zwei Leitungsführungen von dem Kontaktierungsfleck 116
entfernt ist. Ein solcher kurzer Leitungsverlauf kann Punkte miteinander verbinden, die bis zu etwa drei
Elementen voneinander entfernt sind; jedoch liegt die Mehrzahl der kurzen Verbindungen zwischen unmittelbar
benachbarten Spuren oder Kontaktierungsfiekken und nur in Ausnahmefällen zwischen nicht unmittelbar
nebeneinanderliegenden Stellen. Es sei darauf hingewiesen, daß die in Fig. 15 dargestellten Überbriickungsleiterbahnen
74 keinen Teil der Leitungsführungsvorlage 10 bilden.
Die speziellen Leitungsführungsvorlagen 5 und 10 können durch bekannte Verfahren, beispielsweise
durch das sogenannte »Cut and Tape«-Verfahren hergestellt werden. Durch diese Technik wird die mit
hoher Genauigkeit vorgefertigte Vorlage bzw. Zeichnung durch Entfernen bestimmter Teile der Spuren,
beispielsweise durch Wegkratzen oder anderweitiges Entfernen der fotografischen Emulsion, geändert und
es werden kurze Stücke einer fotografisch opaken Substanz, wie beispielsweise Tusche oder Streifen,
hinzugefügt, um die erforderlichen speziellen Verbindungen herzustellen. Die Erfindung sieht somit ein
schnelleres, weniger genaues und demzufolge wirtschaftlicheres Verfahren zum Herstellen einer speziellen
Vorlage oder Zeichnung für eine mehrschichtige Schaltungskarte vor, wobei gleichzeitig die
Genauigkeit, hohe Anschlußstellendichte und gleichmäßige elektrische Impedanz und Kopplung von wesentlich
teureren Schaltungskarten erhalten bleibt Dies ist möglich durch vorgefertigte Layoutvorlagen,
welche ein hohes Maß an Genauigkeit aufweisen, wie sie durch derzeit verfügbare automatische Zeichengeräte
(Plotter) erreicht werden können.
Eine fotografische Verkleinerung der fertiggestellten Leitungsführungsvorlagf wird durchgeführt unter
Verwendung der Leitungsführungsvorlage der Masseoder Spannungsebene im Maßstab 1:1, um eine Dimensionskontrolle
durchzuführen, so daß sichergestellt ist, daß alle Ebenen einen Satz von genau miteinander
ausgerichteten Schaltungskartenvorlagen mit minimalen Dimensionsabweichungen bilden.
Wenn die speziellen Schaltungsleitungsführungen vorliegen, wird ein Bohrprogramm vorbereitet, um die
spezielle Lage von Verbindung?ingen zwischen den Schaltungskarten herbeizuführen. Wie aus den
Fig. 14 und 15 ersichtlich ist, sind beispielsweise durchkontaktierte Bohrungen an denjenigen Kontaktierungsflecken
vorgesehen, welche voll ausgezogen sind; keine Verbindungen sind dagegen an solchen
Kontaktierungsfiecken vorgesehen, die nur als offene
Kreise dargestellt sind. Für eine spezielle Schaltungskartenanordnung wird eine Bohrschablone hergestellt.
Die erforderliche Anzahl von vorgefertigten universellen Schaltungskarten kann dann gebohrt
werden und die Kontaktierung durch Metallablagerung kann gleichzeitig mit der Metallablagerung bzw.
Plattierung der äußeren Schaltungsschichten 5,10 erfolgen. Nach dem Bohr- und Plattierungsarbeitsgang
kann die Schaltungsplatte mit den Bauelementen bestückt
werden. Es ist auch möglich, den Bohrvorgang durch einen Programmstreifen zu steuern oder mittels
einer Schablone alle KontaktierungsfJecken der Matrix zu bohren. Weitere und wesentliche Kostenreduzierungen
können erreicht werden durch das zuletzt beschriebene Ausführungsbeispiel durch Eliminieren
des speziellen Lochmusters. Die speziellen Verbindüngen der äußeren Schichten bewirken das gewünschte
Verbindungsmuster, indem bestimmte ausgewählte Kontaktierungsflecke in das Gesamtschaltungsmuster
einbezogen werden, während nicht Denötigte Kontaktierungsflecke unverbunden bleiben.
Ein Verfahren zum Herstellen von mehrschichtigen Schaltungskarten besteht somit darin, daß universelle
innere Schaltungsmuster und universelle äußere Schaltungsmuster vorentworfen werden, wobei die
erreichten Schaltungscharakteristiken durch die an-
schließend herbeigeführten Änderungen der äußeren Schaltungsrnustcr.dic rar Schaffung einer endgültigen
Schal tungs karten konfiguration erforderlich sind, nicht beeinträchtigt werden. Anstatt sechs separate
Schaltungsmuster für jede spezielle Schaltungskarte
:j zu entwerfen, wie dies bei den bisher bekannten Verfahren
der Fall war. ist es bei dem erfindungsgemäßen Verfahren lediglich erforderlich, geringfügige Änderungen
an zwei vorentworfenen äußeren Schaltungsmustern vorzunehmen. Das erfindungsgemäße Ver-
Jt. fahren hat zu wesentlichen Einsparungen an Kosten
und Zeit gegenüber bekannten Verfahren geführt, während die hohe Genauigkeit erhalten bleibt. Dei
erste Entwurf für die Herstellung einer speziellen gedruckten Schaltungskarte gemäß der Erfindung
is konnte in einer Gesamtzeit von 2 Wochen und 2 Tagen
durchgeführt werden, einschließlich der Zusammenstellungszeichnungen, in welche schematisch die
Lage der Anschlußstifte der verschiedenen Bauelemente eingezeichnet wurde, sowie einschließlich verschiedener
Priifschritte und der fotografischen Verkleinerung. Alle Kontaktierungsflecke wurden mittels
eines universellen Bohrbandes gebohrt. Dies ist ein ausgezeichnetes Ergebnis im Vergleich zu bekannter
Herstellungstechniken, bei denen für einen wenige ι komplexen Entwurf mindestens ein Zeitraum von viei
Wochen benötigt wurde
Das erfindungsgemäße Verfahren zum Hersteller von mehrschichtigen Schaltungskarten ist auch bekannten
Verfahren zum Herstellen solcher Schal-
-,o tungskarten, die vorgefertigte innere St lialtungsstromläufe
verwenden, überlegen, und zwar aufgrund der bei dem erfindungsgemäßen Verfahren berücksichtigten
Entwurfsparameter. Die synergistischer Ergebnisse, die mit dem erfindungsgemäßen Verfah-
;s ren erreicht werden, werden beispielsweise bei dei
Betrachtung der Fig. 5 und 10 und der gleichmäßigen Verteilung von geätztem Kupfer auf den äußeren
Schichten einer fertiggestellten Anordnung deutlich.
Μ Artschließend sei darauf hingewiesen, daß Schuti
nur im Rahmen der Patentansprüche begehrt wifd
Hierzu 11 Blatt Zeichnungen
Claims (16)
1. Mehrschicbtleiterplatte mit mindestens einer
inneren Leitungsrausterschicht aus einem universeil
verwendbaren Leitungsmuster sowie mit auf den beiden Außenflächen der Leiterplatte aufgebrachten
universell verwendbaren Leitungsmustem, die jeweils im wesentlichen senkrecht zueinander
verlaufen, und mit durch die Leiterplatte hindurchgefühlten Verbindungselementen zum
elektrischen Verbinden von Leiterbahnen der beiden äußeren Leitungsmuster miteinander und/
oder mit einer Leiterbahn der inneren Leitungsmusterschicht, dadurch gekennzeichnet, daß ι?
die äußeren Leitungsmusterschichten zusätzlich spezielle, an eine individuelle Schaltung angepaßte
Leitungsmuster aufweisen und daß die universell verwendbaren Leitungsmuster eine höhere Genauigkeit
als die speziellen Leitungsmuster aufweisen.
2. Mehrscnichtieiterpiatte nach Anspruch 1, dadurch gekennzeichent, daß die universell verwendbaren
Leitungsmuster der äußeren Leitungsmusterschichten jeweils aus einer Anzahl parallel ^
Zueinander verlaufender Leiterbahnen bestehen, die gleichmäßig über die äußeren Flächen verteilt
sind.
3. Mehrschichtleiterplatte nach Anspruch 2, dadurch gekennzeichnet, daß die universell verwendbaren
Leitungsmuster der beiden äußeren Leitungsmus: jrschichten eine Matrix von Konjlaktierungsflecken
enthalten die gleichmäßig zwischen den parallel zueinander verlaufenden Leiterbahnen angeordnet iind, wobei die einzelnen
Matrizes miteinander fluchtend ausgerichtet sind.
4. Mehrschichtleiterplatte nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet,
daß die speziellen Leitungsmuster aus einer Viel- 4<> zahl von kurzen Leiterbahnen bestehen, welche
jeweils ein bestimmtes Paar benachbarter Punkte der genannten universellen Leitungsmuster miteinander
verbinden.
5. Mehrschichtleiterplatte nach den Ansprüchen 3 oder 4, dadurch gekennzeichnet, daß jeweils
einer des ausgewählten Paares von benachbarten Verbindungspunkten auf einem der Vielzahl
von zueinander parallel verlaufenden Leiterbahnen an einer Unterbrechungsstelle desselben
und der andere des ausgewählten Paares von einander benachbarten Verbindungspunkten auf einem
der Kontaktierungsflecken liegt.
6. Mehrschichtleiterplatte nach den Ansprüchen 3 oder 4, dadurch gekennzeichnet, daß einer v,
des ausgewählten Paares von benachbarten Verbindungspunkten auf einem der Kontaktierungsflecken
und der andere des ausgewählten Paares von benachbarten Verbindungspunkten auf einem
anderen Kontaktierungsfleck liegt.
7: Mehrschichtleiterplatte nach den Ansprüchen
2 oder 4, dadurch gekennzeichnet, daß einer des ausgewählten Paares von einander benachbarten
Verbindungspunkten auf einem der Vielzahl von parallel zueinander verlaufenden Leiterbah- es
nen an einer Unterbrechungsstelle desselben und der andere des ausgewählten Paares von benachbarten
Verbindungspunkten auf einem benachbarten der Vielzahl von parallel zueinander verlaufenden
Leiterbahnen an einer Unterbrechungsstelle desselben liegt.
8. Mehrscbichtleiterplatte nach einem der vorangehenden
Ansprüche, dadurch gekennzeichnet, daß zumindest eine vorbestimmte innere Leitungsmusterschicht
zusätzliche, quer zu den Leiterbahnen der einen äußeren Leitungsmusterschicht verlaufende Leiterbahnen aufweist.
9. Mehrschichtleiterplatte nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß zumindest
eine vorbestimmte innere Leitungsmusterschicht zusätzliche, parallel zu den Leiterbahnen
der einen äußeren Leitungsmusterschicht verlaufende Leiterbahnen aufweist.
10. Mehrschichtleiterplatte nach einem der Ansprüche 8 oder 9, dadurch gekennzeichnet, daß die
genannten zusätzlichen Leiterbahnen durch eine Vielzahl gleich langer kurzer Leiterbahneil gebildet
werden, die gleichmäßig über die genannte Hache verteilt sind und jeweils ein Paar Kontakticrungsflcckcn
miteinander verbindet, die mit den Flecken der Kontaktierungsfleckenmatrix
ausgerichtet sind.
11. Mehrschichtleiterplatte nach Anspruch 10, dadurch gekennzeichnet, daß die Kontaktierungsflecken
mit den genannten durch d's Leiterplatte hindurchgefühlten Verbindungselementen fluchten.
12. Verfahren zum Herstellen einer Mehrschichtleiterplatte nach den vorangehenden Ansprüchen,
gekennzeichnet durch folgende Schritte: Zeichnen einer Leitungsführungsvorlage der inneren Leitungsmusterschicht oder -schichten
mit einem ersten Genauigkeitsgrad; Zeichnen einer Layoutvorlage der universell verwendbaren
Leitungsmuster der beiden äußeren Leitungsmusterschichten mit einem ersten Genauigkeitsgrad;
und Herstellen einer Leitungsfühningsvorlage aus der gezeichneten Layoutvorlagc mit dem genannten
zweiten Genauigkeitsgrad, um die universell verwendbaren Leitungsmuster zu ändern und die
speziellen Leitungsmuster festzulegen.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß vergrößerte Layoutvorlagen
gezeichnet w. rden und daß die geänderten Layoutvorlagen auf das Format der Leitungsführungsvorlagen
verkleinert werden, und zwar unter Verwendung der Leitungsführungsvorlagen, um
die dimensionsmäßige Übereinstimmung der Kartenvorlagen aufrechtzuerhalten.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß der Änderungsschritt aus folgenden
Einzelschritten besteht: Ubereinanderlegender gezeichneten Layoutvorlagen; Auswählen
und Markieren der Lage von speziellen Leiterbahnen; Unterbrechen der universellen Leiterbahnen
an ausgewählten der aufgezeichneten Stellen; und Hinzufügen von Darstellungen der ausgewählten
speziellen Leiterbahnen zu den Layoutvorlagen.
15. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß der Änderungsschritt folgende
Einzelschritte umfaßt: Herstellen einer Layoutvorlage einer Bauelementematrix der Leiterplatte;
Ubereinanderlegen der gezeichneten Layoutvorlagen mit der Layoutvorlage der Bauelementematrix
unter ein transparentes Blatt; Markieren des transparenten Blattes mit Darstel-
lungim der speziellen Leiterbahnen für jedes der
universellen Leitungsmuster; Ändern jeder der Layoutvorlagen der universellen Leitungsrouster,
um die speziellen Leiterbahnen festzulegen, wie sie auf dem transparenten Blatt dargestellt sind.
16. Verfahren nach den Ansprüchen 14 oder 15, dadurch gekennzeichnet, daß der Änderungsschritt durch Schneiden und Aufkleben von Streifen
durchgeführt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US59334175A | 1975-07-03 | 1975-07-03 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2629303A1 DE2629303A1 (de) | 1977-01-20 |
DE2629303B2 DE2629303B2 (de) | 1980-07-17 |
DE2629303C3 true DE2629303C3 (de) | 1981-03-26 |
Family
ID=24374344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19762629303 Expired DE2629303C3 (de) | 1975-07-03 | 1976-06-30 | Mehrschichtleiterplatte und Verfahren zu ihrer Herstellung |
Country Status (5)
Country | Link |
---|---|
JP (1) | JPS526974A (de) |
CA (1) | CA1055164A (de) |
DE (1) | DE2629303C3 (de) |
FR (1) | FR2316833A1 (de) |
GB (1) | GB1535813A (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3020196C2 (de) * | 1980-05-28 | 1982-05-06 | Ruwel-Werke Spezialfabrik für Leiterplatten GmbH, 4170 Geldern | Mehrebenen-Leiterplatte und Verfahren zu deren Herstellung |
US4498122A (en) * | 1982-12-29 | 1985-02-05 | At&T Bell Laboratories | High-speed, high pin-out LSI chip package |
US4894689A (en) * | 1984-12-28 | 1990-01-16 | American Telephone And Telegraph Company, At&T Bell Laboratories | Transferred electron device |
JPH0834340B2 (ja) * | 1988-12-09 | 1996-03-29 | 日立化成工業株式会社 | 配線板およびその製造法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1919421C3 (de) * | 1969-04-17 | 1975-03-13 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Mehrschichtleiterplatte |
GB1310880A (en) * | 1969-06-13 | 1973-03-21 | Microponent Dev Ltd | Multi-layer printed circuit board assemblies |
DE2059425A1 (de) * | 1970-12-02 | 1972-06-22 | Siemens Ag | Partieller Aufbau von gedruckten Mehrlagenschaltungen |
-
1976
- 1976-06-18 GB GB2534476A patent/GB1535813A/en not_active Expired
- 1976-06-21 CA CA255,356A patent/CA1055164A/en not_active Expired
- 1976-06-30 DE DE19762629303 patent/DE2629303C3/de not_active Expired
- 1976-07-02 FR FR7620215A patent/FR2316833A1/fr active Granted
- 1976-07-02 JP JP7880576A patent/JPS526974A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
CA1055164A (en) | 1979-05-22 |
DE2629303A1 (de) | 1977-01-20 |
FR2316833B1 (de) | 1982-01-29 |
DE2629303B2 (de) | 1980-07-17 |
GB1535813A (en) | 1978-12-13 |
JPS526974A (en) | 1977-01-19 |
FR2316833A1 (fr) | 1977-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69404838T2 (de) | Flachbandkabel | |
DE2843144C2 (de) | ||
DE3011068C2 (de) | Verfahren zur Herstellung einer Gegenplatte mit elektrisch voneinander isolierten Potential- und Masseplatten | |
DE19959565B4 (de) | Halbleiterbauelement und Entwurfsverfahren hierfür | |
DE2233578A1 (de) | Mehrschichtige gedruckte schaltungsplatte | |
DE2022834A1 (de) | Verfahren zur Herstellung integrierter Schaltungen | |
DE1616734A1 (de) | Verfahren zum wahlweisen Verbinden der in mehreren Ebenen verlaufenden flaechenhaften Leitungszuege eines mehrschichtigen Isolierstofftraegers | |
DE2702844A1 (de) | Verfahren zur herstellung einer vielschichtigen gedruckten schaltung | |
DE19734794A1 (de) | Verdrahtungsteil und Leiterrahmen mit dem Verdrahtungsteil | |
DE3447556A1 (de) | Multilayer-leiterverbindung | |
DE2758140A1 (de) | Monolithisch integrierte halbleiterschaltungen tragender modul | |
DE2816857A1 (de) | Gedruckte schaltung | |
DE1273021B (de) | Anordnung zum dichten Packen elektrischer Schaltungen in Datenverarbeitungsanlagen | |
DE4020498C2 (de) | Verfahren zum Herstellen von Multiwire-Leiterplatten mit isolierten Metalleitern und/oder optischen Leitern | |
DE69831390T2 (de) | Vorrichtung und Verfahren zur Verbindung zwischen zwei elektronischen Anordnungen | |
DE10164606A1 (de) | Flip-Chip-Halbleitereinrichtung mit außerhalb von Energiezufuhranschlussflächen angeordneten Signalanschlussflächen | |
EP0167732B1 (de) | Verfahren zur Herstellung eines Basismaterials für eine Hybridschaltung | |
DE2629303C3 (de) | Mehrschichtleiterplatte und Verfahren zu ihrer Herstellung | |
DE3245272A1 (de) | Verfahren zur herstellung miniaturisierter dick- und duennschichtschaltungen | |
DE2608521A1 (de) | Schaltungsplatte fuer elektronische schaltungen | |
WO2000004750A1 (de) | Verfahren zur herstellung von leiterplatten mit groben leiterstrukturen und mindestens einem bereich mit feinen leiterstrukturen | |
DE10259634B4 (de) | Verfahren zur Herstellung von Kontakten auf einem Wafer | |
DE3810486C2 (de) | ||
DE4326989A1 (de) | Leiterplatte | |
DE3709770C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |