DE2628847A1

DE2628847A1 - Selbstpruefende lese- und schreibschaltung

Info

Publication number: DE2628847A1
Application number: DE19762628847
Authority: DE
Inventors: Allen Denis Fergeson
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1975-06-27
Filing date: 1976-06-26
Publication date: 1977-01-13
Also published as: CA1056063A; BE843362A; SE423015B; JPS588005B2; ES449276A1; IT1081222B; US3992696A; GB1542115A; FR2317833B1; SE7607092L; FR2317833A1; JPS524748A

Description

BLUMBACH · WESER . BERGEN · KRAMER ZWIRNER - HIRSCH

PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN 2628847

Postadresse München: Patentconsult 8 München 60 Radeckestraße 43 Telefon (089)883603/833604 Telex 05-212313 Postadresse Wiesbaden: Patentconsult 62 Wiesbaden Sonnenberger StraBe 43 Teiefon (06121) 562943/561*98 Telex 04-186237

Western Electric Company, Incorporated Fergeeon 1 New York, N. Y., USA

Selbstprüfende Lese- und Schreit)schaltung

Die Erfindung betrifft eine selbstprüfende Lese- und Schreibschaltung, die zwischen eine Steuerschaltung und mehrere periphere Schaltungen geschaltet ist, mit einem Dekoder, der einen mit der Steuerschaltung verbundenen Eingang und einen mit den peripheren Schaltungen verbundenen Ausgang aufweist und in Abhängigkeit von Adressensignalen von der Steuerschaltung Treibsignale zur Erregung mehrerer der peripheren Schaltungen erzeugt, mit einer Paritätsprüfschaltung zur Erzeugung eines Paritätssignals in Abhängigkeit von Signalen und mit einem Auslesemultiplexer mit mehreren Eingängen und einem Ausgang, wobei die peripheren Schaltungen Anschlüsse umfassen, von denen jeder den Zustand je einer peripheren Schaltung anzeigt. Bei vielen Echtzeitanlagen ist es erforderlich, daß eine Anzahl peripherer Schaltungen unter

München: Kramer - Dr. Weser - Hirsch — Wiesbaden: Blumbach - D^r. Bergen · Zwirner

609882/0879

der Steuerung einer zentralisierten Steuerschaltung arbeitet, bei der es sich oft um eine ein gespeichertes Programm verarbeitende Einheit handelt. Eine Methode zur Steuerung der peripheren Schaltungen besteht darin, jede periphere Schaltung direkt mit der Steuerschaltung zu verbinden. Venn die Anzahl der peripheren Schaltungen groß wird, ist ein direktes Verbindungsschema oft unpraktisch und es wird erforderlich, die abgehenden Befehlssignale und ankommenden Daten in Zeitmultiplexform zu bringen, um die Möglichkeiten der zentralen Steuerung effizient zu nutzen.

Die Arbeit, Eingangsdaten in Multiplexforni zu bringen und abgehende Steuerschaltungen zu dekodieren, kann durch eine als Schnittstelle arbeitende Lese- und Schreibschaltung ausgeführt werden. Die zentrale Steuerung versieht die Schnittstellenschaltung (wofür auch oft der englische Ausdruck Interface-Schaltung verwendet wird) mit einer Adresse, die eindeutig eine der peripheren Schaltungen (auch Anschlußschaltungen genannt) identifiziert. Wenn die Steuerschaltung irgendeine Operation an einer peripheren Schaltung durchzuführen wünscht, wird außerdem ein Datenbefehl an die Schnittstellenschaltung gegeben. Die Schnittstellenschaltung verwendet zugeführte Adressen und Daten zur Erzeugung eines Signals, das dann auf die identifizierte periphere Einheit gegeben v/ird. Wenn die zentrale Steuerung eine periphere Einheit zur Be-

609882/0879

Stimmung von deren Zustand abzufragen -wünscht, gibt sie gleichermaßen einen Adressenkode und einen Lesebefehl auf die Schnittstellenschaltung, die dann bewirkt, daß die identifizierte periphere Einheit vorübergehend mit der Informationssammelleitung der Steuerschaltung verbunden wird. Schnittstelleneinheiten, wie die zuvor beschriebene, sind in der Computer- und der Nachrichtenvermittlungstechnik bekannt.

Wenn eine Schnittstelleneinheit zwischen Steuerung und periphere Schaltungen gesetzt wird, wird die Zuverlässigkeit der Anlage jedoch verringert, da die Schnittstelleneinheit selbst Quelle innerer Schaltkreisausfälle sein kann. Um die Zuverlässigkeit zu erhöhen, ist es übliche Praxis geworden, an der Schnittstelleneinheit Wartungsbetriebsläufe durchzuführen, um interne Ausfälle festzustellen.

Bei bekannten Anlagen wurden zur Durchführung einer Wartungsprüfung beispielsweise am Auslesemultiplexer, der die Zustände der peripheren Einheiten ausliest und auf die Steuerschaltung überträgt, die Multiplexereingänge von den peripheren Einheiten abgetrennt und mit einer Datenquelle verbunden, deren Zustände bekannt waren. Der Multiplexer wurde dann zyklisch durch alle seine Zustände betrieben und das Ausgangssignal wurde mit dem bekannten Dateneingang vergli-

609882/0879

chen, um interne Ausfälle oder Fehler festzustellen. Diese Prüfmethode für Schaltkreisausfälle war effektiv, da alle internen Schaltungsanordnungen des Multiplexers geprüft werden konnten. Sie erforderte jedoch, daß der normale Betrieb der Schaltung angehalten wurde, während der Wartungsbetriebslauf durchgeführt wurde. Man wünscht sich deshalb eine Lese- und Schreibschaltung, die eine Wartungsprüfung auf innere Schaltkreisausfälle durchführen kann, während die Schaltung in Betrieb ist.

Dieses Problem läßt sich lösen mit einer selbstprüfenden Lese- und Schreibschaltung der eingangs genannten Art", die erfindungsgemäß dadurch gekennzeichnet ist, daß jeder der Multiplexereingänge selektiv mit dem Ausgang des Dekoders und den Anschlüssen der peripheren Schaltungen verbindbar ist und der Multiplexer in Abhängigkeit von Adressensignalen und Signalen von den Eingängen ein Ausgangs signal erzeugt, daß eine Fehlerkontrollschaltung mit dem Ausgang des Multiplexers und der Paritätsprüfschaltung und mit derSteuerschaltung verbunden ist und daß die Fehlerkontrollschaltung in Abhängigkeit von einem der Paritätssignale sowie dem Ausgangssignal des Multiplexers und einem Signal von der Steuerschaltung ein Fehleranzeigesignal an die Steuerschaltung liefert, wodurch die Lese- und Schreibschaltung auf Fehler geprüft ist.

09882/0879

Bei einer erfindungsgemäßen Ausführungsform bildet eine selbstprüfende Lese- und Schreibschaltung eine Schnittstelle zwischen einer zentralen Steuerschaltung und mehreren peripheren Einheiten. Die Lese- und Schreibschaltung umfaßt einen Treibsignaldekoder, einen Adressendemultiplexer, der Adressen und Datenbefehle von der zentralen Steuerung empfängt und ein Treibsignal erzeugt, um Relais in den peripheren Schaltungen zu betätigen. Die Schaltung enthält außerdem einen' Auslesemultiplexer, der Eingangssignale von den Abtastpunkten der peripheren Schaltungen empfängt und diese Eingangssignale unter Steuerung von Adressensignalen auf die Steuerschaltung gibt. Die Selbstprüfung wird bewerkstelligt durch Verbinden von Multiplexereingängen, die geradzahligen Paritätszahlen von den Ausgängen des Treibsignaldekoders entsprechen. Die den ungeradzahligen Paritätszahlen entsprechenden Multiplexereingänge sind mit den abgetasteten Eingängen von den peripheren Einheiten verbunden. Die Ausgangssignale des Treibdekoders sind "bekannt", da sie durch die von der Zentralsteuerung empfangenen Adressen- und Datensignale bestimmt sind, während die Zustände der abgetasteten Punkte ⁿunbekannt" sind, da sie von den Zuständen der peripheren Einheiten abhängen. Wenn eine Adresse mit geradzahliger Parität an den Multiplexer gegeben wird, wird somit ein Eingang vom Treibsignaldekoder, oder ein "bekannter" Eingang, durch eine interne Multiplexeroperation direkt mit dem Ausgang des Multiplexers

809882/0879

verbunden. Vorteilhafterweise kann das bekannte Signal ein Treibsignal sein, das während eines Schreibvorgangs verwendet wird, um eine periphere Schaltung zu steuern. Wenn eine Adresse mit ungeradzahliger Parität auf den Multiplexer gegeben wird, wird ein Eingang von den Abtastpunkten, oder ein "unbekannter" Eingang, durch eine interne Multiplexeroperation mit dem Ausgang des Multiplexers verbunden. Eine an die Multiplexeradressenleitungen angeschlossene Paritätsprüfschaltung stellt fest, ob die empfangende Adresse ungeradzahlige oder geradzahlige Parität aufweist. Wenn die festgestellte Parität geradzahlig ist, wird der Ausgang des Multiplexers mit dem "bekannten" Dateneingang verglichen und somit eine Wartungsprüfung durchgeführt. Ein einziger Hardware-Ausfall in der Multiplexer-Adressenschaltungsanordnung bewirkt einen Ausfall in einer von drei Arten: Wenn irgendeiner der möglichen Adressenkodes an den Multiplexeradresseneingängen erscheint, (a) werden sowohl ein geradzahliger Paritätseingang als auch ein ungeradzahliger Paritätseingang gleichzeitig mit dem Ausgang verbunden; (b) wird ein geradzahliger Paritätseingang durch einen ungeradzahligen Paritätseingang ersetzt; oder (c) erscheint am Ausgang l:ein Signal. Ein andauernder Vergleich des Multiplexerausgangs mit dem "bekannten" Dateneingang erzeugt eine Fehlanpassung, wenn sich die Schaltung in einer der drei Fehlerarten befindet. Die Fehlanpassung zeigt einen Multiplexerschaltungsausfall an.

609882/0879

-^?- 262B847

Wenn die Paritätsprüfschaltung auf den Adressenleitungen eine Adresse mit ungeradzahliger Parität feststellt, wird das Ausgangssignal des Multiplexers auf die Steuerschaltung gegeben zur Arbeitsweise in der normalen Art. Wenn während des normalen Laufs des Schaltungsbetriebs alle Adressenzustände im Multiplexer zyklisch durchlaufen werden, werden somit zwischen die normalen Abtastvorgänge Wartungsprüfungen geschoben, und die Schaltung führt Fehlerprüfungen an ihrer eigenen Schaltungsanordnung durch, während sie in Betrieb ist. Insbesondere kann eine Wartungsfehlerprüfung jedesmal durchgeführt werden, wenn die Schaltung einen Schreibvorgang ausführt.

In der Zeichnung zeigen:

Fig. 1 ein Blockdiagramm einer selbstprüfenden Lese- und Schreibschaltung, die eine Schnittstelle zwischen einer Steuerschaltung und einer beispielsweisen peripheren Schaltung bildet; und

Fig. 2 ein schematisches Diagramm der in Fig. 1 in Blockform gezeigten Schnittstellenschaltung.

Fig. 1 der Zeichnung zeigt ein typisches Steuersystem,₍ in dem eine Steuerschaltung 1 auf mehrere periphere Schaltungen ein- ·

609882/0879

wirkt und Information von diesen empfängt. Von diesen peripheren Schaltungen ist lediglich eine periphere Schaltung 3 gezeigt. Die Steuerschaltung 1 ist mit der peripheren Schaltung 3 an der Schnittstelle über eine Lese- und Schreibschaltung 2 verbunden, die ihrerseits die periphere Schaltung 3 mittels Relais, wie Relais 31 in der peripheren Schaltung 3, steuert. Das Relais 31 wird durch Befehle betätigt, die durch die unter Steuerung der Steuerschaltung 1 arbeitende Lese- und Schreibschaltung 2 erzeugt werden. Spezifiziert ausgedrückt liefert die Steuerschaltung 1 Daten- und Adressensignale an eine Daten- und Adressendekodiereinheit 21. In Abhängigkeit von ankommenden Signalen erzeugt die Dekodiereinheit 21 ein Signal auf einer ihrer Ausgangsleitungen 211. Jede der Ausgangsleitungen 211 ist über einen Treiber, wie einen Treiber 24, mit einem einzigen Relais, wie Relais 31, verbunden.

Zusätzlich erhält die Steuerschaltung 1 Zustandinformation von der peripheren· Schaltung 3 mit Hilfe eines Kontaktes 32, der unter Steuerung von (nicht gezeigten) Überwachungsschaltungen in Schaltung 3 geöffnet und geschlossen wird. Der Zustand des Kontaktes 32 wird unter Steuerung von Adressen- und Lesebefehlssignalen, die von der Steuerschaltung 1 stammen, durch eine Ausleseschaltungsanordnung 23 abgetastet. Die Zu-

609882/0879

stände der Kontakte in den peripheren Schaltungen v/erden in "Multiplexform auf eine Steuerschaltungsinformationssammelleitung 10 gegeben, um auf die Steuerschaltung 1 geführt zu werden.

Vorteilhafterweise ist die Lese- und Schreibschaltung 2 zur Selbstprüfung auf interne Schaltungskomponentenausfälle in der Adressendekodierschaltungsanordnung 21 und der Ausleseschaltungsanordnung 23 ausgelegt. Die Selbstprüfung wird bewerkstelligt durch Verbinden von Ausgängen 211 der Dekodiereinheit 21 mit den Eingängen der Ausleseschaltungsanordnung 23 mittels Leitungen (von denen lediglich Leitungen 212 gezeigt sind) in nachstehend beschriebener Weise. Zusätzlich ist die Paritätsprüfschaltung 22 so ausgelegt, daß sie die Parität auf Adressenleitungen 213A bestimmt und die Informationsweitergabe an die Steuerschaltung 1 über eine Fehlerkontrolle 221 und die Sammelleitung 10 steuert, wie es nachstehend beschrieben ist.

Fig. 2 zeigt die Schaltungsanordnung der Lese- und Schreibschaltung 2 in größerer Ausführlichkeit. Die Lese- und Schrei'bschaltung 2 erhält von der Steuerschaltung 1 auf Adern 213A, 213B und 213C Befehle. Diese Befehle werden verwendet, um den Adressendemultiplexer 21 und den Auslesemultiplexer 23 zu steuern. Der Demultiplexer 21 ist eine Schaltung bekannten Aufbausj die einen Dateneingang und mehrere Ausgänge aufweist,

809882/0879

die unter der Steuerung von an den Adresseneingängen erscheinenden Adressensignalen auswählbar sind. Wenn an den Adresseneingängen des Demultiplexers 21 ein binäres Adressensignal erscheint, wird der mit der entsprechenden Dezimalzahl bezifferte Ausgang gewählt.

Der Auslesemultiplexer 23 ist eine bekannte Schaltung, die dem Demultiplexer 21 ähnlich ist. Der Multiplexer 23 weist mehrere Eingänge (O bis 15) auf, die unter der Steuerung von an den Adresseneirigängen (231) erscheinenden Adressensignalen selektiv mit einem einzigen Ausgang 232 verbindbar sind. Einer der mit Dezimalzahlen bezifferten Eingänge O bis 15 ist gewählt, wenn die entsprechende binäre Zahl an den Adresseneingängen 231 erscheint. Das gewählte Eingangssignal erzeugt ein invertiertes Ausgangssignal, wenn an eine Lesefreigabeleitung ein Η-Signal (hohes Potential) angelegt ist. Der Demultiplexer 21 seinerseits steuert die Zustände einer Festhalteschaltung 21A. Die Ausgangssignale der Festhalteschaltung 21A betätigen mit Hilfe von Treibern 24 Relais in den (in Fig. 2 nicht gezeigten) peripheren Schaltungen, wie es zuvor beschrieben worden ist.

Vorteilhafterweise sind die Ausgänge der Festhalteschaltung 21A außerdem mit den Eingängen eines Auslesemultiplexers 23 verbunden. Wie nachfolgend ausführlich erläutert wird, erlauben

609882/0879

die Verbindungen der Schaltung eine Selbstprüfung dadurch, daß eine Gruppe "bekannter" Eingänge vorgesehen ist, die zur Prüfung der Adressenschaltungsanordnung im Auslesemultiplexer 23 während des Betriebs der Schaltung verwendet werden. Spezifiziert ausgedrückt sind die Ausgänge 211 der Festhalteschaltung 21A mit Eingängen des Multiplexers 23 verbunden, die binären Zahlen mit geradzahliger Parität entsprechen. Folglich sind die Ausgänge 211 der Festhalteschaltung 21A mit Multiplexere ingängen 0, 3, 5, 6, 9, 10, 12 und 15 verbunden. Die anderen Eingänge des Multiplexers 23 sind mit (in Fig. 2 nicht gezeigten) Abtastpunkten mit Hilfe von Leitungen 214 verbunden, wie es nachfolgend beschrieben ist.

Insbesondere bildet die in Fig. 2 gezeigte Lese- und Schreibschaltung mit Hilfe der Abtastleitungen 214 und Ausgänge 215 der Treiber 24 eine Verbindung mit den peripheren Schaltungen. Die Abtastleitungen 214 überbringen Information von den peripheren Schaltungen (wie Schaltung 3 in Fig. 1) zum Auslesemultiplexer 23, um diese unter Steuerung der auf den Adressenleitungen 213A erscheinenden Adressensignalen auf die Zentralsteuerung weiterzuleiten. Die Adern 214 sind mit Multiplexere ingängen verbunden, die binären Zahlen mit ungeradzahliger Parität entsprechen, d. h., den Zahlen 1, 2, 4, 7, 8, 11, 13 und 14. Diese Verbindungsanordnung ist erforderlich, um der Lese-Schreib-Schaltung zu ermöglichen, daß sie die

609882/0879

Selbstprüf long ohne Abtrennung der Abtastleitungen durchführt, wie es nachfolgend beschrieben ist.

Die Lese- und Schreibschaltung 2 versorgt die Steuerschaltung 1 mit Hilfe einer Fehlerkontrollschaltung 221 mit Fehlerprüfinformation und Information betreffend den Zustand der peripheren Schaltungen. Insbesondere ist der Ausgang des Auslesemultiplexers 23 mit Gattern 26 und 27 in Schaltung 221 verbunden, die ihrerseits durch die Paritätsprüfschaltung 22 und einen Inverter 25 gesteuert werden, um den Ausgang zwischen (nicht gezeigten) Fehlerprüfschaltungen in der Zentralsteuerung über Sammelleitung 10 und der mit der Zentralsteuerung 1 verbundenen Informationssammelleitung 10 zu schalten. An den Ausgängen der Gatter 26 und 27 erscheinende Signale werden vorübergehend im Flipflop 28 bzw. 29 gespeichert. Der Ausgang des Flipflop 28 wird mittels eines Exklusiv-NOR-Gatters .210 mit dem Dateneingang 213 B verglichen. Das vom Exklusiv-NOR-Gatter 210 erzeugte Vergleichssignal wird' verwendet zur Anzeige eines Ausfalls in der internen Schaltungsanordnung der Lese- und Schreibschaltung, wie es nachfolgend erläutert ist. Somit wird das Ausgangssignal des Exklusiv-NOR-Gatters 210 auf (nicht gezeigte) Fehlerprüfüberwachungsschaltungen weitergeleitet, die in der Zentralsteuerung angeordnet sein können. Gleichermaßen werden am Ausgang des UND-Gatters 27 erscheinende Signale vorberei-

609382/0879

tend im Flipflop 29 gespeichert, von wo sie zur Zentralsteuerung 1 gesendet werden.

Das Verständnis der Arbeitsweise des in Fig. 2 gezeigten Ausführungsbeispiels einer Lese- und Schreibschaltung wird erleichtert durch die folgende Beschreibung der Schaltungsarbeitsweise in jeder der drei Funktionsarten: Schreibvorgang, Lesevorgang, Fehlerprüf Vorgang.

Schreibvorgang

Um einen Schreibvorgang einzuleiten, gibt die Steuerschaltung 1 die Adresse einer zu steuernden peripheren Schaltung auf Adressenleitungen 213A. Da in Fig. 2 lediglich acht Schaltungen gezeigt sind, wird ein Adressensignal auf Leitungen B, C und D der Leitungen 213A gegeben. Leitung A, die zur Fehlerprüfung und zum Auslesen verwendet wird, wird für den Schreibvorgang nicht benutzt. Außerdem gibt die Steuerschaltung 1 die in die periphere Schaltung zu schreibenden Daten auf Leitung 213B. In Abhängigkeit von den auf den Leitungen 213B und 213A erscheinenden Daten- und Adressensignalen gibt der Adressendemultiplexer 21 ein dem Datensignal entsprechendes Signal auf eine seiner Ausgangsleitungen 0 bis 7. Das Signal wird in der Festhalteschaltung 21A gespeichert und über den richtigen Treiber 24 mit Hilfe von Leitungen 215 an das ausge-

wählte Relais in einer der peripheren Schaltungen v/eitergegeben.

Lesevorgang

Um einen Lesevorgang einzuleiten, gibt die Steuerschaltung 1 Adressensignale auf Adressenleitungen 213A. Die Adresse zur Auswahl eines richtigen zu lesenden Kontaktes wird auf die Leitungen B, C und D der Adressenleitungen 213A gegeben. Das Signal auf Leitung A wird durch die Steuerschaltung 1 so ausgewählt und gesteuert, daß die Parität über alle Adressenleitungen 213A ungeradzahlig ist. Wie nachfolgend beschrieben· ist, führt ein Adressensignal mit ungeradzahliger Parität zu einem Lesevorgang, bei welchem das abgetastete Signal auf die Steuerschaltung weitergegeben wird, während ein Signal mit geradzahliger Parität die Schaltung in den Fehlerprüfzustand versetzt.

Zusätzlich gibt die Steuerschaltung 1 ein Η-Signal auf die Lesefreigabeleitung 213C, und dieses Η-Signal bereitet den Auslesemultiplexer 23 dazu vor, einen seiner Eingänge (invertiert) mit seinem Ausgang zu verbinden. Da die auf den Adern 213A erscheinenden Adressensignale für einen Lesevorgang ungeradzahlige Parität haben, entspricht der ausgewählte Eingang der Eingänge Q bis 15 des Auslesemultiplexers 23 einer binären Zahl mit ungeradzahliger Parität. Deshalb wird durch

609882/0879

die Adressensignale auf Ader 213A eine der mit 1, 2, 4, 7, 8, 11, 13 oder 14 bezifferten Eingangsleitungen gewählt. Diese Multiplexereingänge werden durch Adern 214 mit Kontakten (wie Kontakt 32 in Fig. 1) in den peripheren Schaltungen verbunden. Somit erscheint ein Signal, das den Zustand des ausgewählten Abtastkontaktes anzeigt, am Ausgang des Auslesemultiplexers 23. Dieses Signal wird auf die Eingänge von NAND-Gatter 26 und UND-Gatter 27 weitergegeben.

Das NAND-Gatter 26 und das UND-Gatter 27 v/erden ihrerseits durch die Paritätsprüfschaltung 22 gesteuert. Die Paritätsprüfschaltung 22 reagiert auf Signale mit ungeradzahliger Parität auf den Adressenleitungen 213, indem sie ein L-Signal (Signal niedrigen Potentials) an ihrem Ausgang liefert. Das L-Signal am Ausgang der Paritätsprüfschaltung 22 sperrt das NAND-Gatter 26 und verhindert somit einen Fehlerprüfvergleich." Außerdem wird das durch die Paritätsprüfschaltung erzeugte L-Signal durch den Inverter 25 invertiert und als Η-Signal weitergegeben, um das UND-Gatter 27 freizugeben. Das freigegebene UND-Gatter 27 leitet das am Ausgang des Auslesemultiplexers 23 erscheinende Signal an das Flipf3.op 29 weiter. Das Flipflop 29 speichert das Ausgangssignal des Auslesemultiplexers 23 in Vorbereitung für eine Weitergabe des Signals über die Informationssarnmelleitung 10 (Fig. 1) an die Steuerschaltung 1.

609882/0879

Fehlerprüfvorgang

Die Arbeitsweise der Lese- und Schreibschaltung 2 beim Fehlerprüfvorgang ist ähnlich der Arbeitsweise beim Auslesevorgang. Um die Schaltung jedoch in den Fehlerprüfbetrieb zu versetzen, gibt die Steuerschaltung 1 Adressensignale auf Leitungen 213A, steuert Leitung A jedoch so, daß die Parität der Adressensignale geradzahlig ist. Die Steuerschaltung 1 gibt außerdem ein Η-Signal auf die Lesefreigabeleitung 213C, um den Multiplexer 23 wie beim Lesebetrieb vorzubereiten. Als Folge des Erscheinens von Adressensignalen mit geradzahliger Parität an seinen Adresseneingängen verbindet der Auslesemultiplexer 23 einen seiner Eingänge, der einer Zahl mit geradzahliger Parität entspricht (Eingänge 0, 3, 5, 6, 9, 10, 12 und 15), mit seinem Ausgang. Wie Fig. 2 zeigt, sind die Eingänge geradzahliger Parität des Auslesemultiplexers 23 mit den Ausgängen der Festhalteschaltung 21A verbunden. Die Festhalteschaltung 21A empfängt gleichzeitig Signale vom Adressendemultiplexer 21, der wiederum durch die Adressensignale auf Adern 213A gesteuert ist. In Abhängigkeit von Daten- und Adresserisignalen an seinen Eingängen wählt der Demultiplexer 21 einen seiner Ausgänge aus und erzeugt an seinem ausgewählten Ausgang ein Signal entsprechend dem auf Leitung 213B erscheinenden Datensignal. Die Ausgänge des Demultiplexers 21 sind über die Festhalteschaltung 21A mit den Eingängen des Auslesemultiplexers 23 verbunden, so daß das

609882/0879

in Abhängigkeit vom Adressen- und Datensignal vom Demultiplexer 21 erzeugte Signal mit demjenigen Eingang des Auslesemultiplexers 23 verbunden ist, der durch die auf Ader 213A erscheinenden Adressensignale ausgewählt ist.

Im einzelnen sind die Leitungen B, C und D der Adressenleitungen 213A mit dem Adressendemultiplexer 21 verbunden, während die Leitungen A, B, C und D der Adressenleitungen 213A mit dem Auslesemultiplexer 23 verbunden sind. Zusätzlich ist die interne Adressenschaltungsanordnung des Auslesemultiplexers 23 so angeordnet, daß Leitung A der Leitungen 213A der niedrigstwertigen Ziffer der binären Adresse und Leitung D der höchstwertigen Ziffer entspricht. Diese Anordnung stellt sicher, daß der ausgewählte Ausgang des Demultiplexers 21 dem ausgewählten Eingang des Multiplexers 23 entspricht. Beispielsweise wird angenommen, daß von der Steuerschaltung 1 die binäre Adresse 010 auf die Leitungen D, C bzw. B gegeben ist. Dies entspricht einer Dezimalzahl 2, und somit wählt der Demultiplexer 21 seine Ausgangsleitung 2 und gibt auf diese das auf Leitung 213B erscheinende Datensignal. Um die Lese- und Schreibschaltung in den Fehlerprüfbetrieb zu versetzen, muß die Parität über alle Leitungen A, B, C und D, wie zuvor beschrieben, geradzahlig sein. Deshalb muß die Steuerschaltung 1 auf Leitung A eine 1 geben. Wenn dem Multi-

609882/0879

plexer 23 die binäre Adresse 0101 auf den Leitungen D, C, B bzw. A der Leitungen 213A angeboten wird, wählt er seinen Eingang 5 aus, was die entsprechende Dezimalzahl ist. Der Ausgang 2 des Demultiplexers 21 ist mit Eingang 5 des Multiplexers 23 verbunden. Deshalb ist das auf Leitung 213B erscheinende Signal über den Demultiplexer 21, die Festhalteschaltung 21A und den Auslesemultiplexer 23 mit dem Ausgang des Auslesemultiplexers 23 verbunden. Ähnliche Verbindungen werden für alle anderen binären Adressen hergestellt.

Das am Ausgang des Multiplexers 23 erscheinende Datensignal wird auf die Gatter 26 und 27 gegeben, die ihrerseits durch die Paritätsprüfschaltung 22 gesteuert sind. Die Paritätsprüfschaltung 22 gibt ein Η-Signal auf ihren Ausgang, wenn auf Adern 213A Adressensignale mit geradzahliger Parität erscheinen. Dieses Η-Signal wird durch den Inverter 25 invertiert und als L-Signal weitergegeben, um das UND-Gatter 27 zu sperren und damit zu verhindern, daß das Ausgangssignal des Auslesemultiplexers 23 auf die Steuerschaltung 1 v/eitergegeben wird. Das Η-Signal am Ausgang der Paritätsprüfschaltung gibt das NAND-Gatter 26 frei, das das Ausgangssignal des Auslesemultiplexers 23 auf das Flipflop 28 weiterleitet. Das Flipflop 28 speichert das Signal am Ausgang des Auslesemultiplexers 23 und gibt dieses Signal auf einen Eingang des

60988270879

Exklusiv-NOR-Gatters 210 weiter. Der andere Eingang des Exklusiv-NOR-Gatters 210 ist mit der Dateneingangsleitung 213B verbunden. Wenn die Leseschaltungsanordnung und insbesondere der Auslesemultiplexer 23 richtig arbeiten, sind somit beide Signale an den Eingängen des Exklusiv-NOR-Gatters gleich. Bei gleichen Signalen an jedem seiner Eingänge erzeugt das Exklusiv-NOR-Gatter 210 ein Η-Signal, das auf die Steuerschaltung 1 v/eitergegeben wird, um ein richtiges Arbeiten der Lese- und Schreibschaltung 2 anzuzeigen. Wenn jedoch im Demultiplexer 21 oder in der Festhalteschaltung 21A ein Schaltungsfehler entsteht, erscheint am Ausgang des Auslesemultiplexers 23 ein unrichtiges Signal, was dazu führt, daß an den Eingängen des Exklusiv-NOR-Gatters 210 unterschiedliche Signale auftreten. Dieser Zustand führt dazu, daß das Exklusiv-NOR-Gatter 210 ein L-Signal erzeugt, das auf die Steuerschaltung 1 v/eitergegeben wird und einen Fehlerzustand anzeigt'.

Vorteilhaftervreise vermag die als Beispiel dienende Lese- und Schreibschaltung zusätzlich zur Prüfung der internen Schaltungsanordnung des Demultiplexers 21 und der Festhalteschaltung 21A während eines Schreibvorgangs der Schaltung eine Fehlerprüfung für Einzelkomponentenausfälle der internen Adressenschaltungsanordnung des Auslesemultiplexers 23 durchzuführen. Wie nachfolgend beschrieben ist, führt ein Ausfall

609882/0879

in der Adressenschaltungsanordnung des Auslesemultiplexers 23 dazu, daß in der Multiplexerschaltung eine von drei Ausfall- oder Fehlerarten auftritt:

(a) Wenn an den Adresseneingängen eine spezielle Adresse erscheint, werden zwei Eingangsleitungen, die geradzahligen und ungeradzahligen Paritätszahlen entsprechen, am Ausgang einer ODER-Verknüpfung unterzogen;

(b) wenn am Adresseneingscng eine bestimmte Adresse erscheint, erscheint am Ausgang kein Signal; oder

(c) wenn an den Adresseneingängen eine bestimmte Adresse erscheint, wird ein Eingang, der einer Zahl der einen Parität entspricht, gewählt, anstelle eines Eingangs, der einer Zahl der entgegengesetzten Parität entspricht.

Zum Beispiel enthält eine bestimmte beispielsweise Multiplexerschaltung, die vorteilhaft erfindungsgemäß benutzt werden kann, eine Vielzahl Signalgatter, von denen eines jedem Eingang des Multiplexers entspricht. Jedes der Signalgatter erhält ein Eingangssignal von der Lesefreigabeleitung und ein Eingangssignal vom entsprechenden Multiplexereingang. Die Signalgatter erhalten ferner Eingangssignale von der Adressendekodierschal tungs anordnung, die Inverter und Puffer enthält, welche auf das Adressensignal einwirken. Die Adressendekodierschaltungsanordnung ist mit den Signalgattern in einem Dekodiernetzwerk verschaltet. Wenn Adressensignale und ein Lesefrei-

609882/0879

gabesignal vorhanden sind, sind deshalb alle Eingänge eines Signalgatters freigegeben, und das Signal am entsprechenden MuItiplexereingang passiert das freigegebene Gatter. Die Ausgänge aller Signalgatter unterliegen einer ODER-Verknüpfung und somit wird das Ausgangssignal des freigegebenen Signalgatters auf den Ausgang des Multiplexers v/eitergeleitet. Durch eine einfache Schaltungsanalyse und andere einem Fachmann geläufige Methoden kann man zeigen: Wenn einer der Inverter in der Adressendekodierschaltungsanordnung versagt, ergibt sich daraus, daß Signalgatter freigegeben werden, die nicht freigegeben sind, wenn die Multiplexerschaltung richtig arbeitet. Wenn bestimmte mögliche Adressenkodes an den Adresseneingängen erscheinen, können zwei Signalgatter, kann kein Signalgatter, oder kann ein vom normalen Gatter verschiedenes Gatter freigegeben sein. Ferner zeigt eine einfache Schaltungsanalyse, daß den Eingängen der entgegengesetzten Parität entsprechende Gatter betroffen sind, was zu den zuvor diskutierten drei Versagungsarten führt.

Bei der vorliegenden Ausführungsform sind Eingänge geradzahliger Parität mit den Ausgängen des Demultiplexers 21 über die Festhalteschaltung 21A verbunden. Deshalb sind die an diesen Eingängen erscheinenden Signale "bekannt", da sie durch Signale auf den Leitungen 213A und 213B bestimmt sind, die während eines Schreibvorgangs durch die Steuerschaltung 1 er-

809882/0879

zeugt werden können. Signale, die an Eingängen des Auslesemultiplexers 23 mit ungeradzahliger Parität erscheinen, sind "unbekannt", da sie durch die Zustände der Abtastkontakte in den peripheren Schaltungen bestimmt sind. Somit bewirkt ein Versagen in der Adressenschaltungsanordnung des Auslesemultiplexers 23, daß am Ausgang des Auslesemultiplexers 23 ein bekanntes und ein unbekanntes Signal zusammen einer ODER-Verknüpfung unterzogen werden, daß ein bekanntes Signal durch ein unbekanntes Signal ersetzt wird, oder daß am Ausgang des Auslesemultiplexers 23 überhaupt kein Signal erscheint. Es ist augenscheinlich, daß, wenn das Ausgangssignal des Auslesemultiplexers 23 mit dem Dateneingangssignal auf Leitung 213B verglichen wird, wie es zuvor in Verbindung mit dem Fehlerprüfvorgang beschrieben worden ist, das Vorhandensein eines unbekannten Signals während eines Fehlerzustandes schließlich für bestimmte Adressenkodes auf eine Fehlanpassung am Exklusiv-NOR-Gatter 210 und auf einen festgestellten Fehler hinausläuft.

Um sicherzustellen, daß alle möglichen Schaltungsfehler festgestellt werden, ist es erforderlich, alle möglichen Adressenkodes zu durchlaufen. Dies kann herkömmlich dadurch geschehen, daß ein Zähler an der Steuerschaltung 1 vorgesehen wird. In diesem Fall würden entsprechend der Parität der Adresse Leseoperationen zwischen Fehlerprüfungen geschoben. Es läge na-

609882/0879

türlich im Bereich der durch den Stand der Technik gegebenen Kenntnis, andere Muster von Adressenkodes zu entwickeln, um zu bewirken, daß Fehlerprüfungen mehr oder weniger häufig durchgeführt werden.

Im Rahmen der Erfindung sind Abwandlungen möglich, beispielsweise kann die die Paritätsprüfschaltung 22, den Inverter 25, die Gatter 26 und 27, die Flipflops 28 und 29 und das NOR-Gatter 210 enthaltende Fehlerprüfsteuerschaltungsanordnung üblicherweise in der Steuerschaltung 1 angeordnet sein. Die Paritätsprüfschaltung 22 kann beispielsweise mit der Adressengeneratorschaltung in der Steuerschaltung 1 kombiniert sein und es können andere einfache Abwandlungen vorgenommen werden.

Auch können die Ausgänge der Festhalteschaltung 21A mit den ungeradzahligen Eingängen des Auslesemultiplexers 23 verbunden sein, und zwar mit geeigneten Änderungen in den Abtastpunktverbindungen und der Fehlerprüfsteuerschaltungsanordnung. Eine v/eitere Abwandlung besteht darin, die Folge der Schaltungsoperationen abzuändern. Wie zuvor erwähnt, können beispielsweise die Schreib- und die Fehlerprüfvorgänge gleichzeitig durchgeführt werden. Es ist jedoch offensichtlich, daß ein Fehlerprüfvorgang auch dadurch ausgeführt werden kann, daß ein Fehlerprüf'auslesen" bekannter Daten bewirkt wird,

609882/0873

die in der Festhalteschaltung 21A durch einen vorausgehenden Schreibvorgang gespeichert waren. Bei manchen Schaltungsanwendungen ist dieses sequentielle Arbeiten wünschenswert, da es einen Fehler im Demultiplexer 21 feststellt, der zur Ursache hat, daß gleichzeitig zwei Ausgänge ausgewählt werden.

609882/0879

Claims

BLUMBACH · WESER · BERGEN · KRAMER ZWIRNER . HIRSCH PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN 26288 47 Postadresse München: Patentconsult 8 München 60 Radedcestraße 43 Telefon (089) 883603/883604 Telex 05-212313 Postadresse Wiesbaden: Patentconsult 62 Wiesbaden Sonnenberger Straße 43 Telefon (06121)562943/561998 Telex 04-186237 Western Electric Company, Incorporated Fergeson 1 Patentansprüche

1.) Selbstprüfende Lese- und Schreibschaltung, die zwischen eine Steuerschaltung und mehrere periphere Schaltungen geschaltet ist, mit einem Dekoder, der einen mit der Steuerschaltung verbundenen Eingang und einen mit den peripheren Schaltungen verbundenen Ausgang aufweist und in Abhängigkeit von Adressensignalen von der Steuerschaltung Treibsignale zur Erregung mehrerer der peripheren Schaltungen erzeugt, mit einer Paritätsprüfschaltung zur Erzeugung eines Paritätssignals in Abhängigkeit von Signalen, und mit einem Auslesemultiplexer mit mehreren Eingängen und einem Ausgang, wobei die peripheren Schaltungen Anschlüsse umfassen, von denen jeder den Zustand je einer peripheren Schaltung anzeigt, dadurch gekennzeichnet , daß jeder der Multiplexereingänge selektiv mit dem Ausgang des Dekoders (21) und den Anschlüssen der peripheren

München: Kramer. Dr. Weser · Hirsch — Wiesbaden: Blumbach ■ Dr. Bergen · Zwirner

609882/0879

Schaltungen (3) verbindbar ist und der Multiplexer (23) in Abhängigkeit von Adressensignalen und Signalen von den Eingängen ein Ausgangssignal (232) erzeugt, daß eine Fehlerkontrollschaltung (221) mit dem Ausgang des Multiplexers und der Paritätsprüfschaltung und mit der Steuerschaltung verbunden ist, und daß die Fehlerkontrollschaltung (221) in Abhängigkeit von einem der Paritätssignale sowie dem Ausgangssignal (232) des Multiplexers (23) und einem Signal von der Steuerschaltung ein Fehleranzeigesignal an die Steuerschaltung liefert, wodurch die Lese- und Schreibschaltung auf Fehler geprüft ist.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Multiplexereingänge trennbar sind in eine Gruppe geradzahliger Parität, die Eingänge entsprechend binären Zahlen mit geradzahliger Parität aufweist, und in eine Gruppe ungeradzahliger Parität, die Eingänge entsprechend binären Zahlen mit ungeradzahliger Parität aufweist, und daß die Eingänge der einen Paritätsgruppe mit den Anschlüssen der peripheren Schaltungen und die Eingänge der anderen Paritätsgruppe mit den Ausgängen des Dekoders verbunden sind.

3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Fehlerkontrollschaltung auf ein Paritäts-

609882/0879

signal hin, das dieselbe Parität wie die mit den Anschlüssen der peripheren Schaltungen verbundenen Eingangsgruppe aufweist, das Multiplexerausgangssignal an die Steuerschaltung gibt.

■6 09882/087 9

I»

Leerse ite