DE3702408A1

DE3702408A1 - Verfahren und pruefvorrichtung zum pruefen einer integrierten schaltungsanordnung

Info

Publication number: DE3702408A1
Application number: DE19873702408
Authority: DE
Inventors: Donald C Burkness
Original assignee: Individual
Current assignee: Individual
Priority date: 1986-01-30
Filing date: 1987-01-28
Publication date: 1987-08-06
Also published as: CA1242814A; DE3702408C2; GB2186094B; GB2186094A; US4680761A; GB8630614D0; JPS62254079A

Description

Die Erfindung betrifft ein Verfahren zum Prüfen einer intehrierten Schaltungsanordnung mit Ein- und Ausgängen und mit logischen Schaltungsanordnungen mit jeweils mehreren logischen Schaltungen und Speichereinheiten sowie eine Prüfvorrichtung zur Durchführung des Ver fahrens.

Bei den Gesamtkosten für alle digitalen elektronischen Bauteile, Einrichtungen und Systeme spielen die Kosten für die Prüfung, das heißt für die Prüfgeräte und das Prüfpersonal, ganz allgemein eine entscheidende Rolle. Diese Kosten können ab einer Untergrenze von etwa 20% des Verkaufspreises eines Bauteils bis zu 300% oder mehr des Preises eines Systems während der Lebensdauer desselben ausmachen. Zusätzlich zu diesen beträchtlichen Kosten ist es schwierig, Personal für die Durchführung schwieriger Prüfaufgaben zu finden, einzuweisen und zu behalten. Die vorstehend angesprochenen Probleme wer den zunehmend kritischer, da digitale elektronische Systeme im Alltag immer weitere Verbreitung finden. Digitale Systeme, wie zum Beispiel Telefone, Computer und Steuernetzwerke, müssen aber mit einem Minimum an Ausfallzeiten gewartet werden. Neue Anforderungen lassen den Bedarf an praktisch fehlerfreien Systemen immer lau ter werden, die ihre Funktion und Zuverlässigkeit jeder zeit aufrechterhalten. Das Selbstprüfen und die automati sche Reparatur werden daher zunehmend schneller zu einem wichtigen Ziel bei der Entwicklung fortgeschrittener di gitaler Systeme.

Das Bedürfnis nach verbesserten Prüfverfahren ist seit vielen Jahren bekannt. Daher wurde bereits eine Anzahl von technischen Lösungsversuchen realisiert, um die aufgezeig ten Probleme zu erleichtern bzw. möglichst klein zu halten, wobei die bisherigen Lösungsansätze in der Praxis mit un terschiedlichem Erfolg eingesetzt wurden. Es versteht sich, daß sich das Kosten/Nutzen-Verhältnis der verschie denen Prüftechniken in Abhängigkeit davon ändert, wie kri tisch und wichtig die jeweilige Schaltung bzw. das jewei lige System ist; bisher wurden jedoch noch keine insgesamt befriedigenden Lösungen gefunden.

Zu den einzelnen Zielen beim Prüfen komplexer digitaler Schaltungsanordnungen, Ausrüstungen und Systeme gehören:

1) der Wunsch, jedes aktive Bauteil, wie zum Beispiel Transistoren, Dioden usw., einzeln im aktiven Zustand (EIN) und im inaktiven Zustand (AUS) zu prüfen;
2) der Wunsch, das Arbeiten passiver Bauteile, wie zum Beispiel Widerstände, Kondensatoren usw., zu prüfen;
3) der Wunsch, alle Verbindungsleitungen auf Kurzschlüsse oder Unterbrechungen zu prüfen;
4) der Wunsch, Schaltkreise hinsichtlich aller ihrer lo gischen Zustände zu prüfen, wie zum Beispiel bei UND-, ODER-, NOR-Gattern usw.; und
5) der Wunsch, komplexe Operationen bei den normalen Be triebsgeschwindigkeiten (Taktfrequenzen) zu prüfen, um Fehler aufgrund von Verzögerungen zu ermitteln (Lauf zeitfehler).

Die Wirksamkeit einer Prüfung wird normalerweise als Ver hältnis der Anzahl der durchgeführten Prüfungen zur Anzahl der insgesamt möglichen Prüfungen in Prozenten angegeben. Ein Standardverfahren zur Durchführung der entsprechenden Berechnungen hat sich dafür noch nicht durchgesetzt. Der zeit ist es jedoch das Ziel, bei der Prüfung von hochinte grierten Schaltungen (LSI-Schaltungen) eine Prüfungswirk samkeit von 95% oder mehr zu erreichen (bei allen kriti schen Systemen wird natürlich angestrebt, einen Optimal wert von 100% oder einen diesem Wert möglichst nahekommen den Wert zu erreichen).

Weiterhin sollen folgende Wünsche erfüllt werden:

1) Die Notwendigkeit für das Entwickeln und Betreiben spezieller Prüfgeräte soll auf ein Minimum reduziert werden;
2) es sollen eingebaute Prüfeinrichtungen vorgesehen sein, die möglichst unkompliziert sind;
3) es soll die Möglichkeit zum Erfassen von Mehrfachfehlern bestehen, einschließlich solcher Fehler, die in der vorgesehenen Testlogik selbst auftreten; und
4) das Prüfen soll ohne Demontage der Anordnung, das heißt in situ, möglich sein.

Gegenwärtig werden alle Bauteile und Anordnungen bei bzw. nach der Herstellung individuell getestet. Die Bauteile werden dann nach dem Einbau in einem Schaltkreis, einer Baugruppe oder einem System getestet. Unglücklicherweise hat es sich gezeigt, daß die Fehlerprüfung bei Zunahme der Komplexität eines Systems dramatisch absinkt. Das Fehlen der Prüfbarkeit bei betriebsmäßigem Aufbau macht aber die Demontage zur Prüfung mit speziellen Prüfgerä ten erforderlich, was bei den derzeit im Einsatz befind lichen komplexeren Systemen ein sehr unerwünschtes Merk mal ist. Das Hauptziel der Elektronikindustrie besteht folglich darin, verbesserte Testprozeduren zu entwickeln.

Konventionelle Verfahren zum Prüfen einzelner digitaler Bausteine oder Anordnungen arbeiten mit der Messung elek trischer Parameter (Ausgangsspannungen, Ströme usw.) gegen bestimmte Sollwerte und mit der Funktionsanalyse der System logik, wobei man die Einheit mit digitalen Prüfmustern laufen läßt. Diese digitalen Prüfmuster werden normaler weise als Eingangssignale geliefert und als Prüfmuster zum Vergleich mit den Ausgangssignalen. Diese Art der Überprüfung der logischen Funktionen ist teuer und er weist sich als umso ineffektiver, je komplizierter die Schaltkreise im Vergleich zur Anzahl der verfügbaren Eingangs- und Ausgangsleitungen sind. Dies wird von der Industrie als das derzeit wichtigste ungelöste Problem bei der Prüfung von LSI-Schaltungen und VLSI-Schaltungen angesehen.

Andererseits werden seit den Anfängen der digitalen Elek tronik eingebaute Prüfeinrichtungen mit begrenztem Er folg eingesetzt. Grundsätzlich ist das Niveau der Fehler analyse mit diesen Systemen relativ niedrig im Vergleich zu den komplizierten, zusätzlich erforderlichen Schalt kreisen, die für eine erfolgreiche Prüfung erforderlich sind.

Beispiele für vorbekannte Prüfsysteme für integrierte Schaltungen und Bauteil-Chips finden sich beispielsweise in den US-PSen: 37 61 695; 42 25 957; 42 44 048; 42 98 980; 44 41 075; 44 93 077; 44 76 431; 45 03 537; 45 13 418; 45 19 078.

Zu den vorbekannten Prüfverfahren und -einrichtungen zur Prüfung von Bauteilen, Anordnungen und Systemen läßt sich generell folgendes sagen:

A. Prüfen auf Bauteilebene

Einzelne Stufe - Prüfen einer einfachen, digitalen Kompo nente durch Anlegen der geeigneten logischen Pegel an den Eingängen und Prüfen der Ausgangsmuster;

selbsterregte Schaltung - das Prüfen der Schaltung er folgt durch Rückführen der Ausgangssignale einer Kompo nente zu den Eingängen und durch Überwachen der Ausgangs muster;

sogenannte Signaturanalyse - Anlegen von Prüfmustern an die Eingangsleitungen und Prüfung auf korrekte Aus gangsmuster;

Selbstvergleich - paralleles Anlegen von bekannten Mu stern oder Zufallsmustern an eine "geprüfte" Komponente und eine zu prüfende Komponente und Vergleich der beiden Ausgangsmuster;

pegelempfindliche Abtastprüfung (LSSD) - Prüfverfahren, bei dem Speicherzustände (von Flip-Flops) in ein Schie beregister eingegeben werden. Man läßt bekannte Muster dann durch den Schieberegisterteil der Speicherschaltung laufen und beobachtet die Ausgangssignale von Gattern und Registern auf den Ausgangsleitungen. Dieses Prüfverfahren kann mittels eingebauter Prüfeinrichtungen durchgeführt werden;

linear rückgekoppeltes Schieberegister - bei diesem Prüf verfahren wird mit eingebauten Prüfeinrichtungen gearbei tet, wobei ein besonderer linearer Sequenzgenerator einge setzt wird, um die Eingangs-Prüfmuster zu erzeugen, und wo bei ein eingebautes Prüfwortregister die daraufhin erhal tenen Ausgangssignale prüft.

Bei einem weiteren bekannten Prüfverfahren wird mit einem linearen Sequenzgenerator als Signalquelle und mit Signa turanalyseschaltungen für die Ausgangssignale gearbeitet.

B. Prüfen auf Anordnungsebene

Die Hauptprüfverfahren auf dieser Ebene sind die Signatur analyse, der Selbstvergleich und die vorstehend beschrie benen Kombinationen von Sequenzgenerator und Prüfwort register.

C. Prüfung auf Einrichtungs- und Systemebene

Überwachen der Betriebsarten durch Anlegen von Eingangs signalen und Prüfen von Ausgangssignalen;

Computersimulation und -prüfung mittels eingebauter Prüfeinrichtungen; in der Computerarchitektur werden die Fehler bis zur Ebene der auswechselbaren Baugruppen er mittelt. Die Hauptbetriebsfunktionen werden dann einge leitet und die dabei erhaltenen Prozeßergebnisse werden geprüft und in einigen Fällen analysiert.

Eine Prüfdiagnose unterhalb der Ebene der austauschbaren Bauteile oder Baugruppen ist bei der Herstellung und War tung normalerweise nicht erforderlich. Bei der Prüfung müssen daher die einzelnen Fehler nicht als spezielle Feh ler der geprüften Einheit definiert werden, um die Prüfung effektiv zu machen. Diese Tatsache vereinfacht die Prüf probleme bei komplexen Systemen beträchtlich.

Während die vorbekannten Prüfverfahren, welche vorstehend skizziert wurden, im allgemeinen befriedigend arbeiten, sind sie selten in der Lage, für eine komplizierte Logik einen Prüfungswert von über 95% zu erreichen, selbst wenn ein System zerlegt und mit speziellen Prüfeinrichtun gen geprüft wird. Dies liegt daran, daß man zur Erzielung einer derartig hohen Prüfgenauigkeit eine große Zahl von zusätzlichen Prüfungen durchführen müßte, von denen jede nur zu einer relativ kleinen Verbesserung der Prüfgenauig keit in Richtung auf eine zu 100% exakte Prüfung führen würde. Andererseits sind die derzeit bei eingebauten Prüfeinrichtungen verwendeten Algorithmen und Verfahren normalerweise nicht geeignet, besonders sorgfältige Ein zelprüfungen oder eine große Zahl derartiger Prüfungen durchzuführen. Mit den eingebauten Prüfeinrichtungen läßt sich jedoch mit den normalen Taktfrequenzen arbeiten. Dies ist sehr erwünscht und bei vielen schnellen Bautei len und Systemen sogar erfoderlich.

Digitale logische Schaltkreisanordnungen umfassen im allge meinen mehrere Speicherelemente (Flip-Flops, Register usw.), die von einem Taktimpuls bis zum nächsten eine "1" oder eine "0" speichern, sowie Gatter (UND-, ODER-, NOR-, NAND- Gatter usw.), die ihre Eingangsignale von den Speicherele menten erhalten und logische Entscheidungen treffen, die beim nächsten Takt wirksam werden. Die Entwickler logischer Schaltungen bevorzugen es, ihre digitale Logik zu optimie ren und zu minimieren, damit die gewünschten Funktionen mit einer möglichst geringen Zahl von Schaltkreisen reali siert werden können. Auf diese Weise wird im allgemeinen eine logische Struktur in Form sequentieller Schaltkreise erhalten, die typischerweise Rückkopplungsschleifen und Verzögerungsglieder enthalten, die die Prüfung einer sol chen Anordnung erschweren. Bei einer sequentiellen Schal tung werden zusätzlich zu logischen Gattern Speicherele mente verwendet. Die Ausgangsignale der Gatter sind dabei eine Funktion der Eingangssignale derselben und des Zu stands der Speicherelemente. Der Zustand der Speicherele mente ist dabei wiederum eine Funktion der vorausgegange nen Eingangssignale. Folglich hängen die Ausgangssignale einer sequentiellen Schaltung nicht nur vom Augenblicks wert der Eingangsignale, sondern auch von vorausgegangenen Eingangssignalen ab. Das Schaltkreisverhalten läßt sich da her nur als zeitliche Folge von Eingangssignalen und inter nen Zuständen beschreiben.

Die derzeit verwendeten eingebauten Prüfsysteme orientieren sich in erster Linie an der Prüfung kombinierter Schaltun gen mit logischen Gattern, deren Ausgangssignale zu jedem Zeitpunkt direkt mit dem Augenblickswert der Eingangssig nale ohne Rücksicht auf die vorausgegangenen Eingangssig nale verknüpft sind. Mit der sogenannten LSSD-Prüfung kön nen sequentielle Schaltungen bzw. Folgen von Schaltkreisen nicht geprüft werden. Folglich wird der Entwickler bereits bei der Entwicklung von Schaltkreisen gezwungen, nur kom binierte Gatterstrukturen zwischen den als Speichern aus gebildeten Eingangsstufen von Schieberegistern einzusetzen. Auf diese Weise lassen sich beliebige Steuerungen reali sieren; andererseits werden die Schaltungen jedoch kompli zierter, so daß sich die Schwierigkeiten aufgrund interner Laufzeiten bei hohen Taktfrequenzen erhöhen.

Ein weiteres wichtiges Konzept, mit dem bei den derzeitigen Prüfsystemen gearbeitet wird, besteht im Einsatz von Se quenzgeneratoren. Diese Schaltungen, welche eine feste An zahl von Speicherkreisen und einige Gatter zur Steuerung der Rückkopplung umfassen, werden zur Erzeugung von voraus sagbaren Pseudo-Zufallsfolgen verwendet. Am weitesten ver breitet sind lineare Sequenzgeneratoren, welche eine mathe matisch vorhersagbare Zykluslänge haben und auf einer Rückkopplungs-Gatterstruktur basieren, die bezüglich der Eingangssignalmuster eine 1:1-Signalstruktur liefert. Die Generatoren können Zyklen maximaler Länge erzeugen oder nicht; in jedem Fall sind die Signalfolgen vorhersagbar.

Ein weiterer Typ der Sequenzgeneratoren wird als "nicht linearer" Sequenzgenerator bezeichnet. Dieser Generator liefert alle Kombinationen und Permutationen von Rück kopplungssignalen mit Gatterstrukturen, die bezüglich der Rückkopplungsmuster für die Eingangssignale eine 1:1-Struk tur haben können oder nicht. Die Zyklusstrukturen derarti ger Sequenzgeneratoren sind nicht mathematisch vorhersag bar. Ihre allgemeinen Eigenschaften können jedoch mit sta tistischen Mitteln bestimmt werden. Mit anderen Worten ist also die mittlere Größe der Zyklen und ihre Schrittzahl vorhersagbar, während das spezielle Muster nicht vorhersag bar ist.

Ausgehend von dem vorstehend beschriebenen Stande der Technik und den eingangs erläuterten Problemen, liegt der Erfindung die Aufgabe zugrunde, ein verbessertes Prüfver fahren bzw. eine verbesserte Prüfvorrichtung zur Durch führung dieses Verfahrens anzugeben.

Diese Aufgabe wird durch ein Verfahren mit den Verfahrens schritten gemäß Patentanspruch 1 bzw. durch eine Prüfvor richtung mit den Merkmalen des kennzeichnenden Teils des Patentanspruchs 13 gelöst.

Es ist ein besonderer Vorteil des neuen zyklisch arbeiten den analytischen erfindungsgemäßen Prüfverfahrens, daß eine Funktionsanalyse komplexer digitaler Schaltungen und/ oder Kombinationen von Schaltungen, komplexer Bauteile (LSI- und VLSI-Bausteine) und komplexer bestückter Karten bzw. Kartengruppen durchgeführt werden kann, und zwar ge gebenenfalls einschließlich der bestehenden Verbindungen, wobei eine einwandfreie Funktion der geprüften Schaltungen bzw. Schaltungsanordnungen gewährleistet ist bzw. wobei auftretende Fehler genau eingegrenzt werden, um einen Aus tausch oder eine Reparatur zu ermöglichen. Das erfindungs gemäße Verfahren besitzt dabei bei minimaler Komplexität der vorzugsweise eingebauten Prüfschaltkreise überwälti gende Möglichkeiten zur Fehlererfassung. Bei der Prüfvor richtung bzw. dem Prüfverfahren gemäß der Erfindung wird die sequentielle Originalschaltung in einer zu prüfenden auswechselbaren Einheit als nichtlinearer Binärsequenz generator verwendet, welcher einen Testzyklus erzeugen und seine eigenen Fehler aufgrund seiner eigenen fehlersiche ren Zyklusstruktur ermitteln kann. Eine einfache Prüfung des Zykluszustandes des Untersystems kann dann eine GO/ NO GO-Anzeige hinsichtlich des Zustands und der Funktion der geprüften Einheit liefern, so daß eine einmalige Prüfung für alle nachfolgenden Fertigungs- oder Reparatur operationen ausreichend ist.

Prüfverfahren und Prüfvorrichtung gemäß der Erfindung wer den zum Prüfen integrierter Schaltungsanordnungen bzw. zum Prüfen von Systemen integrierter Schaltungsanordnungen mit mehreren Eingängen, Ausgängen und logischen Schaltungen verwendet. Dabei umfaßt jede logische Schaltungsanordnung mehrere logische Schaltungen bzw. Gatter und Speicherele mente, welche einzeln oder im Zusammenhang geprüft werden könnten. Gemäß der Erfindung werden die zu prüfenden logi schen Schaltungen gegen externe Eingangssignale isoliert, und der isolierte Schaltungsteil wird so "umgebaut" bzw. ausgebildet, daß er alle zu prüfenden Schaltkreise umfaßt und als nichtlinearer, binärer Sequenzgenerator arbeitet. Nach dem Isolieren der Schaltungsanordnung gegenüber dem Umfeld werden die Speicherelemente auf eine bekannte Startbedingung bzw. auf bekannte Ausgangszustände gesetzt, woraufhin die so vorbereitete logische Schaltungsanordnung dann für die Dauer eines Testzyklus mit einer vorgegebe nen Anzahl von Schritten getaktet wird. Während des Zyklus arbeiten die Gatter- und Speicherelemente der zu prüfen den Schaltungsanordnung als nichtlinearer Binärsequenz generator. Ein solcher Generator hat aber eine einzigar tige fehlerfreie Zyklusstruktur, so daß die Speicherein heiten nur unter der Voraussetzung eines fehlerfreien Be triebes einen bekannten Endzustand erreichen, während ab weichende Speicherinhalte das Vorliegen mindestens eines Fehlers anzeigen. Die Zustände der Speichereinheiten wer den im Anschluß an den Testzyklus mit den bekannten Zu ständen bei fehlerfreiem Betrieb verglichen, und es wird eine Fehlerbedingung angezeigt, wenn sich die miteinan der verglichenen Zustände unterscheiden.

Zum Isolieren des zu prüfenden Schaltungsteils wird in je den Schaltkreiseingang ein Datenschalter eingefügt, wel cher betätigbar ist, um die zu prüfende logische Schaltungs anordnung zu isolieren. Eine Rückkopplungsverbindung von den Ausgängen der logischen Schaltungsanordnung zu den Ein gängen der Datenschalter eröffnet dabei die Möglichkeit, daß die logische Schaltungsanordnung alle zu prüfenden Schaltkreise umfaßt, während sie als nichtlinearer Binär sequenzgenerator arbeitet.

Vorzugsweise ist jeder der Datenschalter mit einer einge bauten Steuerung verbunden, welche die Datenschalter der art steuert, daß jeweils die zu prüfende logische Schal tungsanordnung gegenüber dem Umfeld isoliert wird. Außer dem steuert die Steuerung die Voreinstellung der Speicher zustände, das Takten und die Durchführung des abschließen den Vergleichs.

Ein besonderer Vorteil des erfindungsgemäßen Prüfsystems besteht darin, daß das Testsystem in die integrierte Schal tungsanordnung eingebaut werden kann und daß auf die Er zeugung spezieller Prüfeingangssignalmuster und auf eine Signaturanalyse der Ausgangssignalmuster verzichtet wer den kann. Verfahren und Prüfvorrichtung gemäß der Erfindung arbeiten vielmehr insofern mit einer Art Selbstdiagnose, als die Analysezyklen von der zu prüfenden Schaltung selbst erzeugt werden, wobei diese Schaltung ihre eigenen Fehler feststellen kann.

In Ausgestaltung der Erfindung hat es sich ferner als vor teilhaft erwiesen, wenn ein Prüfzyklus durch Fernsteuerung eigeleitet und über eine Verbindungsleitung auch durch Fern überwachung überwacht werden kann.

Weitere Einzelheiten und Vorteile der Erfindung werden nachstehend anhand von Zeichnungen noch näher erläutert und/ oder sind Gegenstand von Unteransprüchen. Es zeigen:

Fig. 1 bis 3 perspektivische Darstellungen einer inte grierten Schaltung, einer mit ICs bestück ten Karte und einer Schaltungsanordnung mit mehreren bestückten Karten, wobei es sich in allen drei Fällen um "integrierte" Schal tungsanordnungen handelt, die nach dem er findungsgemäßen Verfahren geprüft werden können;

Fig. 4 ein Flußdiagramm zur Erläuterung des er findungsgemäßen Prüfverfahrens;

Fig. 5 ein vereinfachtes Blockschaltbild einer LSI-Schaltung mit sequentiellen Schaltkrei sen und mit einem eingebauten Prüfsystem gemäß der Erfindung;

Fig. 6 und 7 Blockschaltbilder von kombinierten bzw. se quentiellen Schaltkreisen, welche die logi schen Schaltungsanordnungen der LSI-Schaltung gemäß Fig. 5 bilden;

Fig. 8 ein detailliertes Schaltbild eines typischen Datenschalters des erfindungsgemäß eingebau ten Prüfsystems;

Fig. 9 eine schematische Darstellung zur Erläu terung der erfindungsgemäßen Umgestaltung einer zu prüfenden logischen Schaltungsan ordnung zum Simulieren eines nichtlinearen Binärsequenzgenerators;

Fig. 10 ein schematisches Blockschaltbild zur Er läuterung der Voreinstellung der Speicher einheiten der zu prüfenden logischen Schal tung;

Fig. 11 eine schematische Darstellung eines Prüfzyklus und

Fig. 12 eine schematische Darstellung der Vergleichs- und Fehleranzeige-Ein richtungen einer Vorrichtung gemäß der Erfindung.

Im einzelnen zeigen Fig. 1 bis 3 elektrische Schaltkreise, nämlich eine integrierte Schaltung 2, nachstehend IC ge nannt, eine mit mehreren ICs 2 bestückte Karte 4 und eine Schaltung 6, beispielsweise einen Einschub, mit mehreren be stückten Karten 4. Diese elektrischen Schaltkreise 2, 4, 6 können nach dem erfindungsgemäßen Verfahren geprüft wer den. Ein typischer Schaltkreis, wie er gemäß der Erfindung geprüft werden soll, ist eine hochintegrierte Schaltung (LSI-Schaltung) mit etwa 100 Flip-Flops oder Speichern, 300 logischen Gattern, 6000 aktiven Bauelementen, 25 Ein gängen und Ausgängen, einschließlich Versorgungs- und Takt anschlüssen. Ein vereinfachtes Blockdiagramm einer LSI- Schaltung mit eingebautem Testsystem ist in Fig. 5 gezeigt.

Die in Fig. 2 gezeigte Leiterplatte ist typischerweise mit mehreren miteinander verbundenen Baugruppen, insbesondere LSI-Schaltungen 2, bestückt. Mehrere derartige bestückte Karten 4 können zu einer Baugruppe 6 verbunden werden, wie dies Fig. 3 zeigt. Das erfindungsgemäße Verfahren kann zum Prüfen einzelner Bausteine 2, vollständiger Karten 4 oder kompletter Anordnungen bzw. Einschübe 6 verwendet werden.

Die elektrischen Schaltkreise 2, 4, 6 sind dabei auswech selbare Einheiten. Normalerweise werden alle diese Einhei ten gleichzeitig getestet. Wenn die Komplexität des Test systems so klein wie möglich erhalten werden soll, kann die Prüfung jedoch auch nacheinander auf verschiedenen Ebe nen durchgeführt werden. In diesem Falle werden beispiels weise zunächst mögliche Fehler der Schaltungen 2 geprüft, anschließend erfolgt dann die Prüfung der bestückten Karte 4, und schließlich erfolgt die Prüfung der kompletten Ein heit 6. Das Prüfen der Anordnung auf verschiedenen Ebenen hat den Vorteil, daß sowohl die Fehler der einzelnen Schaltkreise als auch die Fehler kompletter Karten ermit telt werden, wobei außerdem die elektrischen Verbindungen, die Steckverbindungen und die Gatter geprüft werden, die sonst bei der Prüfung möglicherweise nicht erfaßt werden. Obwohl bei der Prüfung der einzelnen Ebenen in einigen Fällen nicht erkannt werden kann, welcher Baustein bzw. welcher Karte fehlerhaft ist, ist dieses Prüfverfahren nütz lich, um sicherzustellen, daß alle zu Prüfzwecken zusätz lich vorgesehenen Datenschalteinrichtungen einwandfrei ar beiten.

Nachstehend soll nunmehr anhand von Fig. 4 das erfindungs gemäße Prüfverfahren näher beschrieben werden. Der zu prüfen de Schaltkreis (die zu prüfende logische Schaltung) wird er findungsgemäß von externen Eingängen getrennt, sobald der Prüfvorgang eingeleitet wird. Während der Prüfung werden ferner die Ausgangskreise derselben mit ihren Eingangs kreisen verbunden. Die Speicherelemente der logischen Schal tung werden ferner gemäß einer vorgegebenen Startbedingung eingestellt. Anschließend daran wird die zu prüfende Schal tung mit einer vorgegebenen Anzahl von Schritten getaktet, um einen Prüfzyklus zu definieren, derart, daß die logi schen Gatter und die Speicherelemente der Schaltung als nicht-linearer Binärsequenzgenerator arbeiten. Durch Computersimulation oder dergleichen kann die Einstellung der Speicherelemente nach einer vorgegebenen Anzahl von Schritten, welche der Anzahl der Schritte des Prüfzyklus entspricht, bestimmt bzw. erkannt werden, wenn die logi schen Gatter und die Speicherelemente normal und fehler frei arbeiten. Am Ende des Prüfzyklus wird also die Ein stellung bzw. der Inhalt der Speicherelemente mit den be kannten Einstellungen bzw. Inhalten verglichen. Wenn ab weichende Einstellungen festgestellt werden, wird ein Feh ler angezeigt, so daß der Kontrolleur weiß, daß die ge prüfte Schaltung ausgewechselt werden muß.

Das erfindungsgemäße Prüfverfahren wird nachstehend in Ver bindung mit einer Prüfvorrichtung zur Durchführung der Prüfung näher beschrieben.

In Fig. 5 ist eine LSI-Schaltung 2 detaillierter darge stellt. Die Schaltung 2 umfaßt mehrere Eingänge 8 und mehrere Ausgänge 10. Jede Schaltung 2 umfaßt ferner mehrere logische Schaltkreise 12, die jeweils aus einer Kombination C verschiedener Schaltungen bestehen.

Wie Fig. 6 zeigt, umfaßt einer derartige Kombination C ein oder mehrere logische Gatter 14 mit Eingängen I und Aus gängen 0, jedoch keine Speicherelemente. Andererseits um faßt eine sogenannte sequentielle Schaltung S, wie sie in Fig. 7 dargestellt ist, ein oder mehrere Kombinationen C von Schaltungen und ein oder mehrere Speicherelemente 16, die bezüglich der Kombination C in einem Rückkopplungs zweig liegen und ebenfalls mindestens einen Eingang I und mindestens einen Ausgang 0 umfassen. Wie oben ausgeführt, ist das Ausgangssignal einer sequentiellen Schaltung S eine Funktion des Eingangssignals und des Zustands der Speicherelemente. Der Zustand der Speicherelemente ist dabei seinerseits eine Funktion der vorausgehenden Ein gangssignale. Die typische LSI-Schaltung gemäß Fig. 5 ist eine sequentielle logische Schaltung, welche mehrere Flip- Flop-Speicherschaltungen 18 umfaßt, welche die Stufen eines nichtlinearen Sequenzgenerators bilden. Die Anord nung und die Art der Verbindung der logischen Schaltungen 12 und der Flip-Flops 18 wird vom Schaltungsentwickler vorgegeben.

Das erfindungsgemäße Testsystem wird normalerweise vom Schaltungsentwickler in die zu prüfende Schaltung einge baut und macht lediglich eine prozentual sehr kleine Er weiterung der Schaltkreisarchitektur erforderlich, wo durch Kosten und Komplexität der Prüfeinrichtungen auf ein Minimum reduziert werden. Im wesentlichen umfaßt das Prüfsystem eine eingebaute Prüfsteuerung 20 (Test controller) und mehrere Datenschalter 22. Im einzelnen ist mit jedem Eingang 8 ein Datenschalter 22 verbunden, und sämtliche Datenschalter 22 sind mit der Steuerung 20 verbunden. Die Datenschalter 22 sind durch die Steuerung 20 derart steuerbar, daß sie die zu prüfende Schaltung von anderen logischen Schaltungen der Schaltungsanordnung und von allen externen Eingängen trennen. Diese Trennung von bzw. Isolation gegenüber der "Umgebung" ist erfor derlich, um sicherzustellen, daß ein Fehler in einer aus tauschbaren Einheit, die gerade geprüft wird, nicht zu anderen logischen Schaltungen wandern kann. Wenn nämlich ein solcher Fehler an benachbarte Schaltungen weiterge geben werden könnte, wäre es unmöglich, diejenige Schal tung zu identifizieren, in der der Fehler tatsächlich auftritt.

Eine andere Möglichkeit besteht darin, das Testsystem gemäß der Erfindung als separate Prüfeinheit auszubilden, die dann mit den zu prüfenden Schaltungen - IC, LSI bzw. VLSI - zu verbinden wäre. Eine derartige separate Prüfein heit umfaßt im wesentlichen eine Steuerung und mehrere Da tenschalter, einschließlich der Rückkopplungsleitungen. Ein separates Prüfgerät arbeitet in ähnlicher Weise wie eine eingebaute Prüfeinheit.

Wie Fig. 8 zeigt, umfaßt jeder Datenschalter 22 zwei logi sche Schaltungen 24, von denen jede zwei Eingänge besitzt, wobei die Ausgänge der logischen Schaltungen mit einer ODER-(summier)Schaltung 26 verbunden sind, deren Ausgang mit der zu prüfenden logischen Schaltung verbunden ist. Eine Eingangsleitung zu einem der Datenschalter ist mit einem externen Eingang 8 verbunden. Einem anderen Eingang des Datenschalters 22 wird ein Signal zugeführt, welches die beiden den Zuständen "Prüfung" und "keine Prüfung" ent sprechenden Zustände annehmen kann. Einem verbleibenden Eingang 28 des Datenschalters 22 wird schließlich ein Rück kopplungssignal vom Ausgang der zu prüfenden Schaltung zu geführt. Das Eingangssignal "Prüfung/ keine Prüfung" des Datenschalters 22 trennt bzw. verbindet die zu prüfende Schaltung von bzw. mit ihren normalen Eingängen, während es gleichzeitig die Rückkopplungsschleife einschaltet.

Wie vorstehend erläutert und wie in Fig. 5 und 9 gezeigt, verbindet die Leitung 28 den Ausgang der zu prüfenden Schaltung mit dem Eingang derjenigen Datenschalter 22, deren Ausgänge mit der zu prüfenden Schaltung verbunden sind. Auf diese Weise wird die zu prüfende Schaltung, ins besondere eine logische Schaltung, derart angeschlossen, daß die Ausgangskreise in den Betrieb des nichtlinearen Binärsequenzgenerators eingeschlossen werden. Wenn die An zahl der Ausgangsleitungen größer als die Anzahl der Ein gangsleitungen ist, werden diese durch modulo 2-Addition oder ein ähnliches Verfahren zusammengefaßt, so daß jeder Ausgang einen Eingang beeinflußt. Wenn die Anzahl der Ein gänge größer als die Anzahl der Ausgänge ist, dann können ein oder mehrere Ausgangssignale zur Ansteuerung von mehr als einem Eingang verwendet werden. Die Folge- oder Ab lauflogik innerhalb der zu prüfenden logischen Schaltung muß nicht modifiziert werden, um die Schaltung als nicht linearen Binärsequenzgenerator arbeiten zu lassen. Jedes Speicherregister innerhalb der logischen Schaltung kann nämlich hinsichtlich seines Schaltungskonzepts lediglich zu Prüfzwecken als ein Register in dem Sequenzgenerator betrachtet werden.

Die zyklischen Eigenschaften des Sequenzgenerators werden als Funktion der Gesamtzahl der logischen Gatter und ihrer logischen Zustände analysiert. Zu diesem Zweck wird während der Analyse eine Tabelle generiert, welche anzeigt, welche Gatter in welcher Weise angesprochen haben. Auf diese Weise kann ein komplettes Fehleranalyseproblem entwickelt werden, welches die Testfunktionen anzeigt, welche durchgeführt wer den, während der nichtlineare Binärsequenzgenerator einen bestimmten Teil seines Zyklus durchläuft. Diese Analyse zeigt dann möglicherweise an, daß gewisse Teile einer be stimmten Logik aufgrund einer bestimmten logischen Funktion, die zu langsam war, um sich zu ändern, nicht vollständig geprüft wurden, wie dies beispielsweise bei einem viel stufigen Binärzähler eintreten kann, welcher Stufen um faßt, deren Schaltzustand sich nur selten ändert.

Unter diesen Umständen ist es möglicherweise erforderlich, zusätzlich ein Prüf-Steuergatter vorzusehen, um die be treffenden logischen Strukturen in kleinere, schneller reagierende Strukturen aufzubrechen, deren Schaltzustände sich schneller ändern und die daher besser prüfbar sind.

Im Verlauf der Schaltungsentwicklung sollten folglich die Zykluseigenschaften des nichtlinearen Sequenzgenerators analysiert werden, um die Fehlererfassungsmöglichkeiten für die verschiedenen Teile des Zyklus sowie die ver schiedenen Prüfzeitintervalle und Rückkopplungsverbindun gen zu bestimmen. Die variablen Funktionen gestatten da bei eine optimale Auswahl für einen Testzyklus. Die Ver wendung der bekannten sequentiellen Schrittschalteigen schaften bzw. Zyklustrukturen einer solchen logischen Struktur charakterisieren die vorliegende Erfindung. Die Speicherregister dienen also dazu, jeden Fehler abzu speichern, der zu irgendeinem Zeitpunkt während eines Prüfzyklus auftreten könnte, da das System in diesem Fall von seiner bekannten Zyklusstruktur abweicht und für den Rest der Prüfphase in diesem Zustand verbleibt.

Wie Fig. 10 zeigt, umfaßt die Steuerung 20 Einrichtungen zur Voreinstellung, mit deren Hilfe an jedes Speicherele ment 18 der zu prüfenden logischen Schaltung ein Signal anlegbar ist, welches das Speicherelement 18 auf einen definierten Startzustand setzt. Die Voreinstellung er folgt vorzugsweise so, daß die normalen Leitungen für die Voreinstellung oder andere Initialisierungsschaltun gen der Schaltungsanordnung verwendet werden. Durch die Voreinstellung der Speicherelemente wird der Sequenzge nerator in einen bestimmten, bekannten Binärzustand seines Schrittschaltzyklus gebracht. Die Einrichtungen zur Vor einstellung werden normalerweise bei der Schaltungsent wicklung in die Schaltungsanordnung integriert.

Unter Steuerung durch die Steuerschaltung 20 wird die zu prüfende Schaltung für eine vorgegebene Anzahl von Schrit ten, die einen Testzyklus definieren, mit ihrer normalen Taktfrequenz getaktet. Die Speicherelemente enthalten dann den "Pseudoinhalt" des nichtlinearen Sequenzgenerators. Die Gatter und die zugeordneten Eingangskreise zu den Spei cherelementen arbeiten während des Testzyklus in üblicher Weise mit einigen relativ kleinen Ausnahmen, welche erfor derlich sind, um "langsame" logische Strukturen aufzubre chen. Der gesamte Prüfungsablauf basiert dabei im Prinzip auf der Tatsache, daß der Binärsequenzgenerator bei den verschiedenen Fehlern aus seinem normalen Zyklus in einen völlig anderen Zyklus gerät, wie dies in Fig. 11 gezeigt ist, wobei nur eine minimale Wahrscheinlichkeit dafür be besteht, daß der Generator zufällig wieder in den richti gen Zustand gelangt, so daß die Fehlerbedingung zuverläs sig angezeigt wird. Wenn andererseits alle Gatter korrekt arbeiten, durchläuft der Sequenzgenerator seinen normalen Arbeitszyklus, so daß ein einwandfreier Betriebsablauf angezeigt wird.

Es ist zu beachten, daß dann, wenn eine Gatterstruktur in all ihren logischen Zuständen ohne Fehler betrieben wird, dieses anzeigt, daß alle aktiven Schaltungen, alle inaktiven Schaltungen und alle Verbindungen arbeiten müs sen, da alle Gatter gemeinsam zusammenarbeiten, um den Betrieb des nichtlinearen Sequenzgenerators zu ermöglichen. Die Register und Gatter führen gemeinsam eine logische Funktion aus, die nicht korrekt laufen würde, wenn nicht jedes Gatter einwandfrei arbeiten würde.

Der Testzyklus läuft für ein angemessenes Zeitintervall, und zwar in Abhängigkeit von dem Fehlererfassungsziel so wie in Abhängigkeit von irgendeinem bequem verfügbaren Zähler, der für irgendeinen anderen Zweck vorhanden ist. Dabei wird die Länge des Zählvorgangs vorgegeben. Aus diesem Grunde ist die Einstellung bzw. der Zustand der Speicherelemente für den Fall, daß jedes einzelne Gatter während der gesamten Prüfzeit einwandfrei arbeitet, be kannt oder kann durch Computersimulation ermittelt werden. Wenn eine abweichende Stellung festgestellt wird, ist also an irgendeinem Punkt des Prüfzyklus ein Fehler auf getreten. Im allgemeinen gilt, daß die Qualität des Prüf vorganges umso größer ist, je länger der Prüfzyklus dauert. Typische Testzyklen bestehen aus einigen tausend bis eini gen zehntausend Schritten.

Gemäß Fig. 12 wird die Stellung bzw. der Zustand jedes Speicherelements 30 abgetastet bzw. ermittelt und mit Hilfe eines UND-Gatters 32 mit dem vorbekannten Zustand verglichen. In der Praxis kann das UND-Gatter möglicher weise nur einen Bruchteil der Speicheranordnungen abta sten, damit eine ausreichend hohe Genauigkeit für eine bestimmte Prüfanwendung erhalten wird.

Wenn die ermittelten Zustände der Speicherelemente den bekannten Sollzuständen entsprechen, ist klar, daß die zu prüfende logische Schaltung einwandfrei arbeitet und daß in der Schaltung keine Fehlerbedingungen vorhanden sind. Wenn andererseits die Zustände der Speicherelemente im Anschluß an einen Prüfzyklus von den vorbekannten Zu ständen verschieden sind, liefert das UND-Gatter ein Fehler- Ausgangssignal zu einer Fehleranzeige 34. Die Fehleranzei ge 34 enthält eine Anzeige-Lichtquelle 36, welche aufleuch tet, wenn eine Fehlerbedingung vorliegt.

Wie aus Fig. 5 deutlich wird, wird die eingebaute Prüf steuerung normalerweise durch eine Prüfvorrichtung, wie zum Beispiel eine Prüftaste, aktiviert, welche die Steue rung zu einer Prüfsequenz freigibt. Die Prüftaste kann von Hand von dem Kontrolleur betätigt werden, welcher nach Durchführung der Prüfung auf die Fehleranzeige 34 schaut, um festzustellen, ob die geprüfte Schaltung einwandfrei arbeitet. Es kann auch ein Prüfschalter mit Fernbetätigung vorgesehen sein, welcher durch ein Signal betätigt wird, welches über eine Verbindungsleitung übertragen wird. Dem entsprechend kann auch die Fehleranzeige an einer von der zu prüfenden Schaltung entfernten Stelle vorgesehen wer den.

Im Anschluß an die Prüfung einer ersten logischen Schaltung kann der nächste Schaltkreis, ein IC, eine Karte, ein Ein schub, mittels ähnlicher Prüfverfahren und -einrichtungen geprüft werden. Im einzelnen wird zu diesem Zweck die näch ste zu prüfende Schaltung isoliert und so geschaltet, daß ein nichtlinearer binärer Sequenzgenerator simuliert wird. Für die Speicherelemente erfolgt eine Voreinstellung in eine Startposition, der Schaltkreis wird getaktet und die Zustände der Speicherelemente werden mit den vorgegebenen Zuständen verglichen. Entsprechende Testzyklen können für alle zu prüfenden Einrichtungen durchgeführt werden. In vielen Systemen ist es möglich, alle logischen Schaltkrei se so auszubilden, daß die Prüfung etwa in gleich langen Prüfintervallen durchgeführt werden kann. In diesem Falle ist es möglich, alle logischen Schaltkreise gleichzeitig zu testen und die Testergebnisse sequentiell auszulesen.

Mit einigen Modifikationen können Prüfverfahren und -ein richtung gemäß der Erfindung zur Prüfung digitaler Prozes sorsysteme auf der Basis von Computerarchitekturen ver wendet werden. Digitale Prozessorsysteme bieten normaler weise einige spezielle Prüfprobleme. Diese Probleme be ziehen sich auf die nahezu konstante Übertragung von Da tenblöcken von einer logischen Einheit zu einer anderen. Außerdem haben viele Systeme busartige Verbindungen, wel che sowohl als Eingangs- wie auch als Ausgangsleitungen dienen. Zur Prüfung derartiger Systeme wird das erfin dungsgemäß durchzuführende Takten derart durchgeführt, daß sich eine Zweiphasen-Testfolge ergibt, um die Bus strukturen im Eingangszustand und im Ausgangszustand zu prüfen. Dies macht es erforderlich, daß ein Testzyklus durchgeführt wird, bei dem ein Eingangs/Ausgangs-Bus zuerst zu einem Eingangskreis gemacht wird, woraufhin dann ohne Änderung der Einstellung bzw. der Zustände in den Registern ein zweiter Testzyklus durchgeführt wird, für den der Bus als Ausgangskreis geschaltet wird. Wei terhin sollte der Testzyklus eine solche Struktur erhal ten, daß der Programmzähler des Computers als Teil des Testzyklus seinen vollständigen Zyklus durchläuft, um sicherzustellen, daß die zu prüfende Firmware oder Soft ware während des Prüfvorgangs voll läuft. Schließlich müßten die Daten- und Programmspeicher mit bekannten In formationen gefüllt werden und der Einfluß des Datenspei chers auf den Inhalt bzw. den Zustand des nichtlinearen binären Sequenzgenerators am Ende des Prüfzyklus müßte vorab berechnet werden, um dann eine Anzeige zu ermög lichen, ob ein einwandfreier Betrieb erreicht wurde oder nicht.

Zur Erfüllung der vorstehend angegebenen Forderungen ist möglicherweise ein zusätzlicher Lesespeicher (ROM) für die Test-Steuerfunktionen erforderlich, welcher den Pro grammzähler im Verlauf eines vollständigen Zyklus unter stützen würde. Zusätzlich könnte ein kleiner linearer Binär sequenzgenerator verwendet werden, um, falls erforderlich, die vorbekannte Startinformation für den Datenspeicher zu erzeugen.

Derselbe Sequenzgenerator könnte dann auch dazu verwendet werden, die Ausgangsdaten des Datenspeichers beim voll ständigen Auslesen des Speicherinhalts zu vergleichen. In diesem Fall würde ein idealer Testzyklus die Datentest folge zweimal durchlaufen, und zwar zunächst als normale Sequenz und dann als invertierte Datenfrequenz. Auf diese Weise würden alle Stufen bzw. Zellen des Speichers sowohl für den "0"-Zustand als auch für den "1"-Zustand geprüft. Wenn die gespeicherten Daten bekannt sind, wäre dieser Schritt unnötig. Wenn für eine Anzahl von (Software-)Program men eine Prüfung erforderlich wäre, könnte der Programm speicher verwendet werden, um sowohl die anfänglichen Spei cherinhalte als auch den Endzustand des Speicherregisters zu speichern (geht/geht nicht-Einstellung=GO/NO GO setting), wobei der Endzustand in einem speziellen Prüf register gespeichert und für den abschließenden Vergleich sowie die darauf folgende GO/NO GO-Entscheidung verwendet würde.

Computersysteme, welche fehlertolerant sind, erreichen ihr Ziel normalerweise mittels redundanter Systeme, die im Falle eines Fehlers eingeschaltet werden können. Die GO/NO GO-Entscheidung gemäß der vorstehend erläuter ten Computertestfolge würde bei einer derartigen kriti schen Operations-Hardware für das hohe Testniveau sorgen, welches sowohl für die Hardware als auch für die zuge ordnete kritische Firmware und/oder Software erforder lich wäre.

Bei kritischen Systemen kann es erforderlich sein, daß den Prüf-GO/NO GO-Schaltungen zusätzliche Prüfungen zu geordnet werden, um einen korrekten Betrieb zu gewähr leisten. Dies kann erreicht werden, indem man die Detek torkreise zweimal ansteuert, nämlich am Beginn der Prüfung zum Eingeben eines Fehlersignals in einen 2-Bit-Binär zähler und außerdem mit dem regulären Impuls, der die erste Stufe in den richtigen Zustand bringt. Der Detektor für die ersten beiden Stufen würde auch feststellen, daß eine Aktion in der Testdetektorlogik aufgetreten ist.

Während vorstehend eine bevorzugte Form des erfindungsge mäßen Verfahrens und Ausführungsbeispiele der Erfindung gezeigt und beschrieben wurden, stehen dem Fachmann zahl reiche Möglichkeiten für Änderungen und Ergänzungen zu Gebote, ohne daß er dabei den Grundgedanken der Erfindung verlassen müßte.

Claims

1. Verfahren zum Prüfen einer integrierten Schaltungs anordnung mit Ein- und Ausgängen und mit logischen Schaltungsanordnungen mit jeweils mehreren logischen Schaltungen und Speichereinheiten, gekennzeichnet durch folgende Verfahrensschritte:

a) Man isoliert eine zu prüfende logische Schaltungs anordnung gegenüber den anderen logischen Schal tungsanordnungen, indem man alle externen Eingänge dieser Schaltungsanordnung unterbricht;
b) man verbindet die einzelnen Schaltkreise der logi schen Schaltungsanordnung derart miteinander, daß alle zu prüfenden Schaltkreise erfaßt werden und zusammen einen nichtlinearen Binärsequenzgenerator simulieren;
c) man bringt die Speichereinheiten der zu prüfenden logischen Schaltungsanordnung jeweils in einen vor gegebenen Startzustand;
d) man taktet die zu prüfende logische Schaltungsan ordnung für eine vorgegebene Anzahl von Schritten, um einen Testzyklus zu definieren, bei dessen Durchführung die logischen Schaltungen und die Spei chereinheiten als nichtlinearer Binärsequenzgenera tor arbeiten, wobei die Speichereinheiten bei nor malen Betriebsbedingungen jeweils einen bekannten Zustand erreichen und bei Vorliegen eines Fehlers einen anderen Zustand;
e) man vergleicht die Zustände der Speicherelemente nach dem Testzyklus mit den bekannten vorgegebenen Zuständen und
f) man zeigt das Vorliegen eines Fehlers an, wenn sich die im Verlaufe des Testzyklus erhaltenen Zu stände von den bekannten Zuständen unterscheiden.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Schritte a bis f für weitere logische Schaltungs anordnungen der integrierten Schaltungsanordnung wieder holt werden.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß zusätzliche Schritte durchgeführt werden, nämlich eine Überprüfung der Unterbrechung der externen Eingänge, eine Voreinstellung und ein Takten sowie Vergleichs schritte.

4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Unterbrechungsschritt das Verbinden eines Daten schalters mit jedem Eingang einer logischen Schaltungs anordnung einer zu prüfenden integrierten Schaltungs anordnung und eine solche Steuerung der Datenschalter umfaßt, daß der mindestens eine Eingang der zu prüfen den logischen Schaltung während des Prüfvorganges aufgetrennt wird.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß bei Vorhandensein von mit einer als Ein/Ausgabe vorrichtung dienenden Busstruktur verbundenen Ein gängen der logischen Schaltungsanordnung der Test zyklus zweimal durchgeführt wird, wobei die Busstruk tur während des ersten Testzyklus als Eingangskreis und während des zweiten Testzyklus als Ausgangskreis behandelt wird.

6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Testfolge durch Fernsteuerung ausgelöst wird.

7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Schritte b bis f mittels einer separaten Prüfvor richtung außerhalb der integrierten Schaltungsanordnung durchgeführt werden.

8. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Schritte a bis f mittels eingebauter Prüfeinrich tungen der integrierten Schaltungsanordnung innerhalb derselben durchgeführt werden.

9. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß im Verlaufe zusätzlicher Prüfschritte Verbindungen zwi schen Eingängen, Ausgängen und logischen Schaltungs anordnungen der integrierten Schaltungsanordnung sowie Verbindungen auf bestückten Karten und in Schaltungs anordnungen mit mehreren Karten geprüft werden.

10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß in einem weiteren Schritt die eingebauten Prüf schaltungs-Schaltkreise der integrierten Schaltungs anordnung geprüft werden.

11. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in einem weiteren Schritt eine Kombination von Firmware und Hardware geprüft wird.

12. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine Voreinstellung der Speichereinheiten auf mehrere bekannte Startzustände erfolgt, denen bei fehlerfreiem Betrieb jeweils eine bekannte Schlußein stellung am Ende des Testzyklus zugeordnet ist.

13. Vorrichtung zur Durchführung des Prüfverfahrens nach einem der Ansprüche 1 bis 12, gekennzeichnet durch folgende Merkmale:

a) Mit jedem Eingang (8) der jeweils zu prüfenden logi schen Schaltungsanordnung (12) sind Trenneinrich tungen (22) verbunden, durch welche diese Eingänge (8) für die Dauer des Prüfvorgangs gegen externe Signale sperrbar sind, welche über die Eingänge der anderen logischen Schaltungsanordnungen (12) zugeführt werden;
b) es sind Prüfsteuereinrichtungen (20) vorgesehen, welche mit jeder der Trenneinrichtungen (22) ver bunden sind, um die Prüffolge der zu prüfenden logischen Schaltungsanordnung (12) zu steuern und welche folgende Elemente umfassen:
- 1) Umschalteinrichtungen, mit deren Hilfe die Verbindungen zwischen den Schaltkreisen der logischen Schaltungsanordnung (12) derart um schaltbar sind, daß alle zu prüfenden Schalt kreise verbunden werden, um einen nichtlinearen binären Sequenzgenerator zu simulieren;
- 2) Voreinstelleinrichtungen zur Voreinstellung der Speichereinheiten auf einen bekannten Start zustand;
- 3) Taktgebereinrichtungen zum Takten der logischen Schaltungsanordnung für eine vorgegebene Anzahl von Schritten, um einen Testzyklus zu definieren, bei dessen Durchführung die logischen Schaltun gen und die Speichereinheiten als nichtlinearer Binärsequenzgenerator arbeiten, wobei die Spei chereinheiten bei normalen Betriebsbedingungen jeweils vorgegebene Zustände und bei Vorliegen eines Fehlers einen anderen Zustand erreichen;
- 4) Abtasteinrichtungen zum Erfassen der Zustände der Speichereinheiten nach einem Testzyklus und zum Vergleichen der Zustände mit den be kannten Einstellungen und
c) Anzeigeeinrichtungen (34), welche mit den Vergleichs einrichtungen (32) verbunden sind, um eine Fehler bedingung anzuzeigen, wenn die Zustände der Spei chereinheiten von dem vorgegebenen Zustand ver schieden sind.

14. Vorrichtung zur Durchführung des Verfahrens nach Anspruch 13, dadurch gekennzeichnet, daß die Trenn einrichtungen (22) mehrere Datenschalter (22) umfas sen, die mit den einzelnen Eingängen (8) verbunden sind.

15. Vorrichtung nach Anspruch 14, dadurch gekennzeichnet, daß Rückkopplungskreise vorgesehen sind, welche die Ausgänge der logischen Schaltungsanordnung (12) mit Eingängen der Datenschalter (22) derart verbinden, daß die logische Schaltungsanordnung derart umschaltbar ist, daß sie alle zu prüfenden Schaltkreise umfaßt, um einen nichtlinearen Sequenzgenerator zu simulieren, derart, daß die Speichereinheiten Fehler während eines Testtaktzyklus erfassen und speichern.

16. Vorrichtung nach Anspruch 15, dadurch gekennzeichnet, daß die Vergleichseinrichtungen ein UND-Gatter (32) um fassen.

17. Vorrichtung nach Anspruch 16, dadurch gekennzeichnet, daß bei solchen integrierten Schaltungsanordnungen, bei denen mit den Eingängen der logischen Schaltungs anordnungen Buseinrichtungen verbunden sind, die als Ein/Ausgabekreise dienen, jeder Testzyklus zweifach durchgeführt wird, derart, daß die Buseinrichtungen bei einem ersten Testzyklus als Eingangskreis und bei einem zweiten Testzyklus als Ausgangskreis be handelt werden.

18. Vorrichtung nach Anspruch 17, dadurch gekennzeichnet, daß Betätigungseinrichtungen zum Betätigen der Prüf steuereinrichtungen (20) zur Einleitung eines Test zyklus vorgesehen sind.