DE2628532A1 - Halbleiteranordnung - Google Patents
HalbleiteranordnungInfo
- Publication number
- DE2628532A1 DE2628532A1 DE19762628532 DE2628532A DE2628532A1 DE 2628532 A1 DE2628532 A1 DE 2628532A1 DE 19762628532 DE19762628532 DE 19762628532 DE 2628532 A DE2628532 A DE 2628532A DE 2628532 A1 DE2628532 A1 DE 2628532A1
- Authority
- DE
- Germany
- Prior art keywords
- charge
- layer
- electrodes
- conductivity type
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 127
- 238000003860 storage Methods 0.000 claims description 72
- 239000002800 charge carrier Substances 0.000 claims description 38
- 230000005669 field effect Effects 0.000 claims description 35
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 27
- 238000009826 distribution Methods 0.000 claims description 17
- 230000005855 radiation Effects 0.000 claims description 17
- 230000000694 effects Effects 0.000 claims description 16
- 230000005684 electric field Effects 0.000 claims description 10
- 239000000969 carrier Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 6
- 230000015556 catabolic process Effects 0.000 claims description 5
- 230000001419 dependent effect Effects 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 321
- 230000032258 transport Effects 0.000 description 114
- 238000001444 catalytic combustion detection Methods 0.000 description 62
- 239000000758 substrate Substances 0.000 description 38
- 229920005591 polysilicon Polymers 0.000 description 20
- 229910052782 aluminium Inorganic materials 0.000 description 19
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 19
- 238000012546 transfer Methods 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 239000004020 conductor Substances 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 238000012545 processing Methods 0.000 description 14
- 230000004048 modification Effects 0.000 description 10
- 238000012986 modification Methods 0.000 description 10
- 230000035945 sensitivity Effects 0.000 description 9
- 238000001514 detection method Methods 0.000 description 8
- 239000011810 insulating material Substances 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 8
- 230000008901 benefit Effects 0.000 description 7
- 210000004027 cell Anatomy 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 230000001066 destructive effect Effects 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 238000011161 development Methods 0.000 description 4
- 230000018109 developmental process Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000002787 reinforcement Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- KTGRHKOEFSJQNS-BDQAORGHSA-N (1s)-1-[3-(dimethylamino)propyl]-1-(4-fluorophenyl)-3h-2-benzofuran-5-carbonitrile;oxalic acid Chemical compound OC(=O)C(O)=O.C1([C@]2(C3=CC=C(C=C3CO2)C#N)CCCN(C)C)=CC=C(F)C=C1 KTGRHKOEFSJQNS-BDQAORGHSA-N 0.000 description 1
- 238000001015 X-ray lithography Methods 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 238000010351 charge transfer process Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000006735 deficit Effects 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76816—Output structures
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
Landscapes
- Power Engineering (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Non-Volatile Memory (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Semiconductor Memories (AREA)
Description
Die Erfindung bezieht sich auf eine Halbleiteranordnung,
insbesondere eine ladungsgekoppelte Anordnung •der Art, bei der inforinationdarstellende Ladung z\jischen
Speicherstellen in einer Halbleitez-schicht über das Innere der Schicht transportiert wird· Die informationdarstellende
Ladung besteht in der Regel aus Majoritätsladungsträgern, d*h, Ladungsträgern, die in der Halbleiterschicht
in der Mehrheit sind, für den Fall, dass diese Schicht elektrisch neutral ist. Derartige ladungsgekoppelte
Anordnungen werden manchmal als "BuIk-CCD1S"
bezeichnet und unterscheiden sich von sogenannten Oberflächen-CCD's ("Surface-CCD1s), in denen der Ladungs-
609886/1026
16*6.76.
2623532
transport zwischen Speicherstellen in der Nähe der Oberfläche
einer Halbleiterschicht an der Grenzfläche zwischen Isolierschicht und Halbleiter stattfindet.
"Bulk—CCD's" weisen verschiedene Vorteile auf und der
wichtigste dieser Vorteile ist, dass bei Ladungstransport zwischen angrenzenden Speicherstellen der' Transport des
letzten Bruchteiles eines Ladungspakets in einem erheblichen Abstand von der Halbleiterschicht in der Masse der Schicht
erfolgt, in der die Driftfelder beträchtlich höher als an der Grenzfläche zwischen Isolierschicht und Halbleiter
sind» Dies ergibt viel kürzere üebertragungszeiten.
Da der Ladungstrnasport nicht an der Grenzfläche zwischen Halbleiter und Isolierschicht stattfindet} üben die
Oberflächenzustände keinen Einfluss auf den Ladungstransportgrad
("trensfer efficiency") aus, wie dies bei einer:Oberflächen-CCD
wohl der Fall ist.
Zum Auslesen der Information, die durch ein Ladungspaket in einer ladungsgekoppelten Anordnung dargestellt
wird, sind verschiedene Strukturen bekannt und die Anwendung jeder dieser Strukturen hängt von der Form
der ladungsgekoppelten Anordnung, ihrer besonderen Anwendung
und den Ladungsdetektionsempfindlichkeitsanordnungen im Zusammenhang mit der gegebenen Anwendung ab» Wenn also
z.B. eine ladungsgekoppelte Anordnung für· Bildaufnahme—
zwecke bei'einem niedrigen Lichtpegel ausgeführt ist,
609886/1025
16.6.76.
1st eine hohe Ladungsdetektionsempfindlichkeit eine wesentliche Anforderung. Diese Anforderung besteht auch
bei gewissen ladungsgekoppelten Anordnungen für Signalverarbeitung
.
Bei Oberflächen-CCD's ist ein allgemein verwendetes
Ladungsausleseglied der sogenannten "Floating gate amplifier". Diese Struktur umfass* eine Feldeffekttransistorstruktur
mit isolierter Gate-Elektrode in demselben Halbleiterkörper wie der Transportkanal, über den
die Signalladung transportiert ward. Die Source- und
Drain-Gebiete des Transistors sind gegen den Signalladungsübertragungskanal
isoliert. Das Gate des Transistors ist elektrisch "floating" (schwebend) und enthält einen
Teil, der sich über dem Ladungstransportkanal erstreckt und gegen diesen Kanal isoliert ist. Eine Elektrode, die
einen Teil des Elektrodensystems bildet, das für den Ladungsübertragungsvorgang angebracht ist, ist über dem
oberhalb des Signalladungstransportkanals liegenden Teil der "Floating gate" angeordnet und gegen diesen
Teil isoliert» Das Potential der "Floating gate"-Elektrode
wird von unterliegender Signalladung in dem Kanal über
die kapazitive Kopplung zwischen dem "Floating gate" und dem unterliegenden Halbleiterüberflächengebiet,
das die Signalladung enthält, moduliert. Diese Modulation des Potentials des "Floating gate" wird wieder dazu
609886/1025
PHB. 16.6.76.
verwendet, den Strom zwischen "Source"- und "Drain"-Elektrode des Feldeffekttransistors mit isolierter Gate-Elektrode
proportional zu modulieren. Dieser Strom ist daher ein Mass für die GrÖ*sse des Ladungspakets in der Nähe der
Halbleiteroberfläche unter dem betreffenden Teil des "Floating gate". Der "Floating gate amplifier" hat den
Vorteil, dass er ein nichtdestruktives Ausleseglied ist und dass die Gesamtkapazität des "Floating gate" innerhalb
angemessener Grenzen gehalten werden kann. Für Anwendung in einer "BuIk-CCD", wobei eine hohe Detektionsempfindlichkeit
bei einem niedrigen Rauschpegel erforderlich ist, ist eine "Floating gate amplifier"-Auslesestufe jedoch
nicht ganz befriedigend, weil der grössere Abstand zwischen dem "Floating gate" und der Ladungsspeicherstelle im
inneren der Schicht die Modulation des Potentials des "Floating gate" durch die Ladungsträger herabsetzt.
Dadurch wird das Signal-Rausch-Verhältnis verschlechtert.
Eine andere Ladungsauslesestruktur, die bereits für Anwendung in Oberflächen-CCD·s vorgeschlagen wurde,
ist der sogenannte "Distributed floating gate amplifier".
Diese Struktur ist tatsächlich eine Reihe von "Floating ga-ue amplifiers", die entlang eines Ladungstransportkanals
angeordnet und mit additiven Ausgängen versehen sind, die entlang einer Hilfsladungstransportleitung angebracht
sind, an deren Ende sich ein Ausgangsverstärker befindet,
609886/1025
PHB.
·· 5 —
Theoretisch ermöglicht der "Distributed floating gate
amplifier" eine erhebliche Verbesserung in dem Signal-Rausch-Verhältnis
um einen Faktor gleich der Quadratwurzel der Anzahl Stufen im Vergleich zu einem einstufigen
"Floating gate amplifier". Ein Nachteil ergibt sich aber dadurch, dass, weil sich in jeder Stufe eine "Floating
gate"-Elektrode befindet, die zwischen Isolierschichten vergraben ist, eine unbestimmte Menge fester Ladung
an jedem Gate vorhanden sein wird. Es ist nicht gut möglich, die Herstellung der Anordnung derart zu regeln,
dass die Menge dieser festen Ladung für alle Gates gleich und konstant ist. Eine Aenderung in der Menge fester
Ladung an den Gates der unterschiedlichen Stufen kann zu einer Aenderung in der Verstärkung der unterschiedlichen
Stufen führen, was zur Folge hat, dass die Verbesserung des Signal-Rausch-Verhältnisses im Vergleich zu einem
einstufigen "Floating gate amplifier" geringer als der genannte Faktor ist. Weiter wird eine derartige Struktur
in der Regel mit einem Potentialunberschied zwischen
den "Floating gates" und der sich über Teilen der "Floating gates" erstreckenden und nominal gegen diese
Teile isolierten Elektrode: betrieben. Infolge von Leckströinen zwischen dieser Elektrode und den "Floating
gates" wird die Ladung an den "Floating gates" sich mit
der Zeit, gewöhnlich mit ungleichon Mengen, ändern.
609886/1025
PHB. 32504 K.
Dies wird weitere Aenderungeix in der Verstärkung der
unterschiedlichen Stufen ergeben, Wenn diese Struktur bei einer "BuIk-CCD" verwendet wird, ist sie auch
weniger empfindlich infolge des grösseren Abstandes zwischen den "Floating gates" und den Ladungsspeicherstellen
im Inneren der Halbleiterschicht.
Ein anderes Ausleseglied für eine ladungsgekoppelte Anordnung, in der die Ladung über das Innere
der Halbleiterschicht transportiert wird, ist in der am 1. Mai 1973 offengelegten niederländischen Patentanmeldung
Nr. 7 114 770 (PHN. 596k) beschrieben. Dabei ist ein
erstes höher dotiertes Oberflächengebiet in der Nähe einer Taktelektrode am Ende eines Signalladungstransportkanals
vorhanden. Das erste höher dotierte Oberflächengebiet, das den gleichen Leitfähigkeitstyp wie der Signalladungstransportkanal
aufweist, ist mit der Gate-Elektrode eines Feldeffekttransistors mit isolierter Gate-Elektrode
verbunden, die in dem Halbleiterkörper ausserhalb des Signalladungstransportkanals angeordnet ist. Ein zweites
höher dotiertes Oberflächengebeit vom genannten gleichen
Leitfähigkeitstyp ist vorgesehen und eine weitere
Elektrode erstreckt sich über die ganze Breite des Kanals und überlappt den Raum zwischen den beiden höher dotierten
Oberflächengebieten» Beim Betrieb ist das genannte zweite
höher dotierte Oberflächerigebiet mit einem Bezugspotential
609886/1 025
PHB. 16.6.76.
verbunden. In dieser Auslesestufe wird von einem Ladungs—
paket, das in den Schichtteil des Halbleiterkörpers mit dem ersten höher dotierten Oberflächengebiet eingeführt
wird, das Potential der Gate-Elektrode des Transistors geändert, welches Potential seinerseits den Source-Drainstrom
des Transistors moduliert. Das erste und das zweite höher dotierte Oberflächengebiet und die weitere
Elektrode bilden einen Feldeffekttransistor vom Verarmungstyp (deep depletion), der zum Ableiten der Ladung
angeordnet ist0 Diese Ladungsdetektionsstrulctur hat
den Nachteil, dass das erste höher dotierte Oberflächen— gebiet eine grosse Kapazität aufweist, wodurch die
Potentialmodulation für ein gegebenes Ladungspaket verhältnismässig klein ist. Dies kann ein schlechtes
Signal-Rausch-Verhältnis zur Folge haben. Beim Betrieb muss nach der Detektion eines Ladungspakets, das in das
erste höher dotierte Oberflächengebiet eingeführt ist,
dieses Ladungspaket über die Ladungsableitungsmittel entfernt werden, die durch die Feldeffekttransistorstruktur
vom Verarmungstyp gebildet werden. Diese Ladungsentfernung bringt ein zugehöriges Rauschen mit sich.
In den vorgenannten bekannten ladungsgekoppelten Anordnungen sind die Auslesemittel im allgemeinen an
oder nahe bei dem Ende einer Reihe von Ladungsspeicherund
-transportbits angeordnet. Für gewisse Anwendungen
609886/10 25
PHB. 16.6.76.
~8" 2623532
wird es aber vorteilhaft sein, eine ladungsgekoppelte
Anordnung zu konstruieren, in der ein nichtdestruktives Auslesen gespeicherter Ladung bei einer Anzahl der Bits
in der Reihe möglich ist. Beispiele einer derartigen Anwendung sind eine abgezweigte Verzögerungsleitung oder
eine Speicheranordnung. Es ist also erwünscht, dass Auslesemittel an einer Anzahl von Bits in einer Ladungstransportleitung
derart angeordnet werden können, dass dabei die Ausleseinittel die Abmessungen der Ladungstransport·
leitung nicht erheblich vergrössern. Bei der Speicheranwendung ist die Möglichkeit eines beliebigen Zugriffs
zu allen Bits (Random access) erwünscht.
In der am 3· Mai 197^· offengelegten niederländischen
Patentanmeldung Nr. 7 316 099 (PUB. 32293) ist
eine Speicheranordnung beschrieben, in der "Random access" durch das Vorhandensein einer der Basisstruktur einer
Oberflächen-CCD zugesetzten Reihe von Feldeffekttransistoren
erleichtert wird» Das Auslesen einer derartigen Speicheranordnung kann aber Schwierigkeiten ergeben,
weil die Source— und Draingebiete der Feldeffekttransistorstruktur vom Verarmungstyp, die zu einem bestimmten
Bit gehören, sich nicht in unmittelbarer Nähe des Speicherbits befinden. Es können sich Reihenwiderstands—
probleree beim Auslesen ergeben infolge der Tatsache,
dass des? Auslesestrom über die ganze Länge der CCD-Linie,
609886/1025
PKB. 16.6.76.
-9- 2623532
in der das bestimmte Bit vorhanden ist, fliesst. Weiter
ist bei befriedigendem Betrieb der Speicher kein recht binäres System. Es werden Ladungspakete von zwei verschiedenen
Grossen benötigt, um eine "O" bzw. eine "1"
dar 25US teilen.
Nach einem Aspekt der Erfindung enthält eine
Halbleiteranordnung einen Halbleiterkörper mit einer Halbleiterschicht vom einen Leitfähigkeitstyp, Mittel,
mit deren Hilfe die Halbleiterschicht örtlich ohne Lawinenvervielfachung völlig erschöpft werden kann, um
den Transport informationdarstellender Majorität sladungs«"
träger über das Innere der Schicht zu einer oder mehr Speicherstellen in der Schicht zu ermöglichen, Mittel,
mit deren Hilfe die Information, die sich an mindestens einer Speicherstelle befindet, ausgelesen werden kann und
die einen Feldeffekttransistor mit isolierter Gate-Elektrode
enthalten, dessen Kanalgebiet sich an der Oberfläche der Halbleiterschicht über dex· genannten einen Speicherstelle
und zwischen Source- und Draingebieten vom entgegengesetzten Leitfähigkeitstyp befindet, und Mittel,
mit deren Hilfe die Menge an Majoritätsladungsträgern
an der genannten einen Speicherstelle zeitweilig auf das Innere der Schicht begrenzt werden kann, ohne dass
diese gespeicherten Ladungsträger mit den beweglichen
Ladungsträgern im Transistorkanal gemischt v/erden, wobei
609 886/102 5
PHB» 325O4KV
16,6.76.
der Strom, der im Transistorkanal fliesst, wenn die Gate-Elektrode des Transistors auf einem bestimmten
Potential gehalten wird, von der Ladungsmenge an der genannten einen Speichersteile abhängig ist.
Nach einem anderen Aspekt der Erfindung enthält
eine Halbleiteranordnung einen Halbleiterkörper mit einer Halbleiterschicht vom einen Leitfähigkeitstyp,
wobei Mittel vorhanden sind, durch die die Halbleiterschicht gegen ihre Umgebung isoliert werden kann, während
die genannte Schicht eine Dicke und eine Dotierungskonzentration aufweist, bei denen eine Verarmungsschicht,
die sich über die ganze Dicke der Halbleiterschicht erstreckt, mittels eines elektrischen Feldes und unter
Vermeidung von Durchschlag erhalten werden kann, wobei Mittel zur örtlichen Einführung informationdarstellender
elektrischer Ladung in Form von Majoritätsladungsträgern
in die Schicht und Mittel zum Auslesen der genannten Ladung in der Schicht vorgesehen sind und auf wenigstens
einer Seite der Schicht ein Elektrodensystem zur kapazitiven Erzeugung elektrischer Felder in der Halbleiterschicht
vorhanden ist, mit deren Hilfe die Ladung über das Innere der Schicht zu den Auslesemitteln transportiert
und wenigstens beim Auslesen auf das Innere der Schicht begrenzt werden kann, wobei die genannten Auslesemittel
eine Feldeffekttransistorstruktur mit isolierter
609886/1025
PHB.
16.6.76ο
- n - 2623532
Gate-Elektrode enthalten, deren Source- und Draingebiete durch ein erstes und ein zweites Gebiet vom entgegengesetzten
Leitfähigkeitstyp gebildet werden, die an die Oberfläche der Schicht grenzen, während die Gate-Elektrode
dieser Struktur über der Schicht liegt und gegen die Schicht isoliert ist, wobei die Gate-Elektrode einen Teil
des genannten Elektrodensystems zur Erzeugung elektrische!· Felder bildet, wobei das erste und das zweite Gebiet und ·
die Gate-Elektrode ein stromführendes Kanalgebiet des Transistors in einem Oberflächenteil der Schicht definieren,
bis unter den die auszulesende Ladung transportiert und begrenzt werden kann, ohne dass die auf diese Weise
transportierten Ladungsträger mit den beweglichen Ladungsträgern im Transistorkanal gemischt werden.
Eine Anordnung nach der Erfindung, die, wie nachstehend beschrieben werden wird, sofern es das nichtdestruktive
Auslesen der durch ein sich im Inneren einer Halbleiterschicht befindendes Ladungspaket dargestellten
Information anbelangt, verschiedene Formen aufweisen kann, unterscheidet sich darin von bekannten Anordnungen,
dass Verstärkungsmittel in Form des genannten Transistors innerhalb der Schicht vorhanden sind, derart, dass
eine hohe Ladungsdetektionsempfindlichkeit bei niedrigem Rauschpegel erzielt werden kann. Die Anordnung kann mit
einer verhältnismässig niedrigen Eingangskapazität
609886/1025
PHB. 3 16.6,76.
ausgeführt werden und bei den VerStärkungsmitteln, die
allgemein als "Floating surface amplifier" (PSA) bezeichnet
werden können, können die Potentiale gut definiert werden,derart, dass Unregelmässigkeiten durch eine
"Floating"-Elektrode und unbestimmte Mengen fester Ladung an dieser Elektrode nicht auftreten. Dies im Gegensatz
zu den bekannten "Floating gate amplification"-(FGA)-Stufen·
In einer bestimmten Ausführungsform ist die Halbleiteranordnung eine ladungsgekoppelte Anordnung
mit mindestens einer Ladungstransportlinie oder -leitung, in der Majoritätsladungsträger zwischen aufeinanderfolgenden
Speicherstellen in der Leitung über das Innere der Halbleiterschicht in einer lateralen Richtung parallel
zu zwei einander gegenüber liegenden Hauptflächen der Schicht transportiert werden können, wobei mindestens
eine der Speicherstellen ein zugehöriges genanntes Glied zum Auslesen der Ladung in der Schicht besitzt, das
eine Feldeffekttransistorstruktur mit isolierter Gate-Elektrode
enthält·
Die Anordnung nach der genannten Ausführungsform kann als eine ladtingsgekoppelte Anordnung betrachtet
werden, die einen Halbleiterkörper mit einer Halbleiterschicht vom einen Leitfähigkeitstyp und Mittel enthält,
mit deren Hilfe die Halbleiterschicht örtlich ohne
609886/102 5
PHB. 32504k,
16.6.76.
Lawinenvervielfachung völlig erschöpft werden kann, um
den Transport informationdarstellender Majoritatsladungsträger
zwischen Speicherstellen über das Innere der Schicht zu ermöglichen, wobei eine oiler mehr der
Speicherstellen je ein zugehöriges gesondertes Glied zum
Auslesen der genannten Information besitzen, wobei das oder jedes Ausleseglied eine Feldeffekttransistorstruktur
mit isolierter Gate-Elektrode enthält, deren Kanalgebiet sich an der Oberfläche der Halbleiterschicht über der
Speicherstelle und zwischen Source- und Draingebieten vom entgegengesetzten Leitfähigkeitstyp befindet, während
Mittel vorgesehen sind, mit deren Hilfe die Menge an Majoritätsladungsträgern an der Speicherstelle zeitweilig
auf das Innere der Schicht begrenzt werden kann, ohne dass diese gespeicherten Ladungsträger mit den beweglichen
Ladungsträgern im Transistorkanal gemischt werden, wobei der Strom, der im Transistorkanal fliesst, wenn
die Gate-Elektrode auf einem gegebenen Potential gehaltenwird, von der Menge Ladung an der genannten einen
Speicherstelle abhängig ist.
Durch die Anbringung der Auslesemittel oder -glieder in einer derartigen Ausführungsform einer
ladungsgekoppelten Anordnung, die auch als "Bulk CCD" bezeichnet wird, kann die Ladungsdetektion mit einer
erlieblich höhox-'eii Empfindlichkeit und niedrigerem Rauschpegel
6 09886/102 5
PHE. D
16.6.76.
erzielt .werden als mit den obenbeschriebenen bekannten
Mitteln möglich ist. Insbesondere sind die betreffenden Potentiale gut definiert und wird eine niedrige Eingangskapazität durch die Anbringung der Auslesemittel in
dem Signalladungsübertragungskanal erreicht. Weiter ergeben sich Vorteile im Zusammenhang mit Räumersparung infolge
der Tatsache, dass die Auslesemittel in dem Ladungstransport* kanal angebracht werden. Die Mittel, durch die der
Transistor so angeordnet ist, können verhältnismässig einfach sein, wie nachstehend beschrieben werden wird.
In einer ladungsgokoppelten Anordnung nach der Erfindung kann mindestens eines der Oberflächenge—
biete vom entgegengesetzten Leitfähigkeitstyp, die die
Source und die Drain des zu den Auslesemitteln gehörigen Transistors bilden, ein Gebiet sein, das einen Teil von
Mitteln zur Isolierung der Halbleiterschicht gegen
ihre Umgebung bildet. Auf diese Weise können die Auslesemittel vorteilhafterweise in verschiedenen Formen angeordnet
werden, wie nachstehend beschrieben werden wird,1
Bei einer Anordnung, in der in einer Rxchtung
quer zu der Ladungstransportrichtung die Halbleiterschicht entlang einer Seite wenigstens teilweise seitlich
durch ein Oberflächengebiet vom entgegengesetzten Leitfähigkeit
st3rp begrenzt wird, kann das genannte Gebiet eines
der genannten Gebiete bilden, die die Source und die Drain des-Transistors bilden.
609886/1025
PHB. 32504k,-16.6.76.
In gewissen Ausftihrungsformen dieser Anordnung
wird das andere der genannten Gebiete vom entgegengesetzten Leitfähigkeitstyp durch ein Oberflächengebiet oder eine
Oberflächeninsel vom entgegengesetzten Leitfähigkeitstyp
gebildet, das oder die sich in der Schicht vom einen Leitfähigkeitstyp befindet und von dieser Schicht umgeben :
ist. Dadurch, dass die Gebiete vom entgegengesetzten Leitfähigkeitstyp auf diese Weise angebracht werden, kann der ·
Transistorkanal leicht innerhalb des Teiles der Schicht
angebracht werden, in dem sich der Signalladungstransportkanal
befindet, während ausserdem eine Vereinfachung der Mittel zur Herstellung eines elektrischen Kontakts mit den
Source- und Draingebieten des Transistors erzielt werden kann.
Bei einer besonderen AusfUhrungsform der genannten
ladungsgekoppelten Anordnung, bei der eines der genannten Gebiete vom entgegengesetzten Leitfähigkeitstyp,
die die Source und Drain des Transistors bilden, durch ein Oberflächengebiet vom entgegengesetzten Leitfähigkeitstyp
gebildet wird, das die Halbleiterschicht entlang einer Seite wenigstens teilweise seitlich
begrenzt, während das andere der genannten Gebiete durch ein Oberflächengebiet oder eine Oberflächeninsel vom
entgegengesetzten Leitfähigkeitstyp gebildet wird, erstreckt sich die Gate-Elektrode des Transistors ttber
609886/1025
PHJ3. 32504k.
Λ6.6.76.
die ganze Breite der Halbleiterschicht und überlappt
den ganzen Umfang des Oberflächengebiets oder der -insel vom entgegengesetzten Leitfähigkeitstyp. In dieser
Anordnung kann die Struktur verhältnismässig einfach sein«
Weiter kann die Ladungsverarbeitungskapazität (Charge
handling capacity) der Anordnung auf einem hohen Wert gehalten werden, wenn die Halbleiterschicht vom einen
Leitfähigkeitstyp einen höher dotierten Oberflächenteil
enthält, der sich über die ganze Schicht erstreckt» In diesem Zusammenhang sei auf die am 20. September 197^
-offengelegte niederländische Patentanmeldung Nr. 7 303
(PHN· 6823) verwiesen, in der eine ladungsgekoppelte Anordnung mit einem derartigen höher dotierten Oberflächenteil
beschrieben ist, wobei der Ladungstransport über das Innere der Halbleiterschicht erfolgt.
Bei einer weiteren Ausführungsform einer
derartigen Anordnung, bei der eines der genannten Gebiete vom entgegengesetzten Leitfähigkeitstyp durch ein
Oberflächengebiet gebildet wird, das die Halbleiterschicht
wenigstens auf einer Seite wenigstens teilweise lateral begrenzt, während das andere der genannten Gebiete ein
inseifSrniiges Oberflächengebiet ist, erstreckt sich der
Transistorkanal der Auslesemittel nur über einen Teil der Breite der Halbleiterschicht, welcher Teil zwischen
dem inseiförmigen Oberflächengebiet vom entgegengesetzten
609886/1025
PHB. Γ· 16.6.76.
Leitfähigkeitstyp und dem genannten Oberflächengebiet
vom entgegengesetzten Leitfähigkeitstyp liegt, das die
Halbleiterschicht auf einer Seite wenigstens teilweise seitlich begrenzt. In einer derartigen Anordnung ist es
meistens erwünscht, alle Ladung eines bestimmten Ladungspakets unter den Transistorkanal der Auslesemittel zu
führen, so dass bei bevorzugten AusffUhrungsformen einor
derartigen Konfiguration Mittel vorgesehen sind, mit deren Hilfe die Ladung, die über das Innere dez' Schicht
zu dem Inneren desjenigen Teiles der Schicht transportiert wird, der den Transistorkanal enthält und zwischen dem
inseiförmigen Oberflächengebiet vom entgegengesetzten
^eitfähigkeitstyp und dem genannten Oberflächengebiet
vom entgegengesetzten Leitfähigkeitstyp liegt, das die
Halbleiter !schicht entlang einer Seite wenigstens teilweise
lateral begrenzt, geführt wird. Durch eine derartige Konzentration und Begrenzung des Ladungspakets kann eine
hohe EmpfindIichiceit der Auslesemittel erhalten werden,
aber es leuchtet ein, dass dies dann mit einer Beschränkung der Ladungsverarbeitungskapazität (Charge
handling capacity) der ladungsgekoppelten Anordnung einhergeht.
Auch ist es erwünscht, die Majoritätsladungsträger in einem Ladungspaket im Inneren der Schicht und
den Oberflächenstrom im Transistorkanal der Auslesemittel
609886/1025
PHE.32504K. 16.6.76.
gleichseitig auf denselben Teil des Teiles der Schicht
zu begrenzen, der zwischen dem inselförmigen Oberflächengebiet
vom entgegengesetzten Leitfähigkeitstyp und dem
genannten Oberflächengebiet vom entgegengesetzten Leitfähigkeitstyp liegt, das die Halbleiterschicht entlang
der genannten einen Seite wenigstens teilweise lateral begrenzt.
Es können verschiedene Strukturen zum Erhalten der Ladungsführung und der Begrenzung der Ladung und des
Oberflächenstroms verwendet werden. Bei bevorzugten Ausführungsformen enthalten die genannten Mittel ein
Örtlich gebildetes höher dotiertes Oberflächengebiet vom einen Leitfähigkeitstyp im genannten Teil der Schicht,
der den Transistorkanal der Auslesemittel enthält. Dieses höher dotierte Oberflächengebiet kann z.B. durch
Ionenimplantation gebildet werden.
Bei einer bestimmten bevorzugten Ausfuhrungsform
enthalten die genannten Mittel auch eine Schix-melektrode, die sich über dem Teil der Schicht zwischen dem inselförmigen
Oberflächengebiet vom entgegengesetzten Leitfähigkeitstyp
und der seitlichen Begrenzung der Halbleiterschicht entlang der der genannten einen Seite gegenüber
liegenden Seite befindet und gegen diesen Teil isoliert ist,
Wenn die genannte seitliche Begrenzung entlang der genannten einen Seite gegenüber liegenden Seite auch
609886/1025
PIIB.- .3£.
16.6.76.
- 19 - 2623532
wenigstens teilweise durch ein Oberflächengebiet vom
entgegengesetzten Leitfähigkeitstyp gebildet wird, ist es bei Anwendung einer derartigen Schirmelektrode
möglich, dass die Anordnung mit den zwei Oberflächengebieten vom entgegengesetzten Leitfähigkeitstyp, die
die Schicht wenigstens teilweise lateral begrenzen, auf demselben Potential betrieben wird, oder dass die zwei
genannten Oberflächengebiete als ein gemeinsames Oberflächengebiet
vom entgegengesetzten Leitfähigkeitstyp vorhanden sind. Auf diese Weise kann.die erwünschte
Wirkung erhalten werden, wenn, die Halbleiterschicht eine verhältnismässig dünne Halbleiterschicht vom einen
Leitfähigkeitstyp ist, die sich auf einem Subtrat vom entgegengesetzten Leitfähigkeitstyp befindet, wobei keine
unerwünschten Effekte auftreten, wenn das gemeinsame
Oberflächengebiet oder die zwei getrennten Oberflächengebiete
vom entgegengesetzten Leitfähigkeitstyp mit dem Substrat kurzgeschlossen werden wurden. Bei einer anderen Ausführungsform wird ein inseiförmiges Oberflächengebiet vom entgegengesetzten
Leitfähigkeitstyp als die Drain des Transistors verwendet und ist die Halbleiterschicht vom
einen Leitfähigkeitstyp, die sich auf einem Substrat
vom entgegengesetzten Leitfähigkeitstyp befindet, seitlich
auf einander gegenüber liegenden Seiten durch vone^inander getrennte Oberflächengebiete vom entgegengesetzten
609886/1025
.20-
PHB. 16.6.76.
Leitfähigkeitstyp begrenzt, die sich in der Schicht vom
einen Leitfähigkeitstyp, aber nicht durch diese Schicht
hindurch erstrecken. Eines dieser zwei Oberflächengebiete
wird als die Source-Blektrode verwendet und die Transistor-Gate-Elektrode
des Auslesegliedes erstreckt sich über wenigstens praktisch die ganze Breite der Schicht vom
einen Leitfähigkeitstyp. Ein örtlich gebildetes höher
dotiertes Oberflächengebiet der genannten Schicht, das zwischen den genannten Source- und Drain-Elektroden
liegt, bildet die Mittel für die Ladungsführung und die
gleichzeitige Begrenzung der Ladung und des Oberflächenstroms. Diese Ausführungsform erfordert verschiedene
Spannungen an den genannten zwei voneinander getrennten Oberflächengebieten und weist also Beschränkungen in bezug
auf die mindestzulässige Dicke der Schicht ohne Gefahr
des genannten Kurzschlusses mit dem Subtrat auf. "
Bei Anwendung einer Struktur nach der genannten einen bevorzugten Ausführungsform, in der die genannten
Mittel für Ladungsführung und gleichzeitige Begrenzung
der Ladung und des Oberflächenstroms ein höher dotiertes Oberflächengebiet vom einen Leitfähigkeitstyp und eine
Schirmelektrode enthalten, ist es möglich, eine. Anordnung für Betrieb mit dem inselförmigen Oberflächengebiet als
Transistor-Source-Elektrode und dem Oberflächengebiet
vom entgegengesetzten Leitfähigkeitstyp, das wenigstens
609886/1025
PIIB. 3£ 16.6.76.
-21- 2623532
seitlich die Halbleiterschicht entlang der genannten
einen Seite begrenzt, als Drain-Elektrode, oder umgekehrt mit diesen Gebieten als Transistor-Drain~ bzw. als
Transistor-Source-Elektrode, herzustellen. Um das Vorhandensein eines pn-Uebergangs mit einer niedrigen
Durchschlagspannung zu vermeiden, erstreckt sich das genannte örtlich gebildete höher dotierte Gebiet vom
einen Leitfähigkeitstyp nicht ganz über die Breite des
Schichtteiles, in dem sich der Transistorkanal befindet. Bei einer Struktur, in der sich das höher dotierte
Oberflächengebiet in Berührung mit dem inseiförmigen
Oberflächengebiet vom entgegengesetzten Leitfähigkeitstyp erstreckt, aber sich zur Vermeidung eines derartigen
Uebergangs mit niedriger Durchschlagspannung auf Abstand von dem Gebiet vom entgegengesetzten Leitfähigkeitstyp
befindet, das die Schicht entlang der genannten einen Seite wenigstens teilweise seitlich begrenzt, wird die
Anordnung mit dem inseiförmigen Oberflächengebiet als
Source-Elektrode betrieben werden. In einer Anordnung, in der das inselförmige Oberflächengebiet als Drain-Elektrode
verwendet werden muss, wird das höher dotierte Oberflächengebiet aus demselben Grunde von dem inselförmigen
Oberflächengebiet getrennt sein, aber sich in Kontakt mit dem genannten Gebiet vom entgegengesetzten
Leitfähigkeitstyp, das die Schicht entlang der genannten
609886/1025
PIiB. 5 16.6.76.'
einen Seite wenigstens teilweise seitlich, begrenzt,
erstrecken.
Als Alternative für die Anwendung eines höher dotierten Oberflachengebietes als Mittel zum Führen oder
Leiten der Ladung und zur gleichzeitigen Begrenzung der Ladung und des Oberflächenstroms kann ein örtlich,
vorhandener Teil der Halbleiterschicht mit einer grösseren Dicke verv/endet werden."
Bei einer weiteren Ausführungsform der ladungsgekoppelten
Anordnung wird die Halbleiterschicht in einer Richtung quer zu der Ladungstranpsortrichtung
seitlich entlang einander gegenüber liegender Seiten durch zwei Oberflächengebiete vom entgegengesetzten Leitfähigkeitstyp
begrenzt, die die genannte Source- und Drain-Elektroden des Transistors bilden, wobei sich die
Gate-Elektrode über die ganze Breite der Halbleiterschicht zwischen den genannten Oberflächengebieten erstreckt
und Mittel vorhanden sind, mit deren Hilfe gleichzeitig die gespeicherten Ladungsträger im Inneren der Halbleiterschicht
und der Oberflächenstrom des Transistors auf einen Teil der Schicht unter der Gate Elektrode begrenzt
werden. Diese Mittel enthalten z.B. ein höher dotiertes Oberflächengebiet vom einen Leitfähigkeitstyp
oder ein dickeres Gebiet vom einen Leitfähigkeitstyp im genannten Teil der Schicht unter der Gate Elektrode,
609886/1025
16.6.76.'
Diese Struktur lässt sich verhältnismässig einfach herstellen,
wobei die Schicht auf einem Substrat vom entgegengesetzten Leitfähigkeitstyp angebracht wird, aber
die Struktur muss mit verschiedenen Potentialen an den zwei Oberflächengebieten vom entgegengesetzten Leitfähigkeitstyp
betrieben werden, so dass die Mindestdicke der Schicht vom einen Leitfähigkeitstyp, die ohne Gefahr
eines Auftretens eines Kurzschlusses der genannten Oberflächengebiete mit dem Substrat angewandt werden kann,
beschränkt ist. Weiter werden die Oberflächengebiete
vom entgegengesetzten Leitfähigkeitstyp, die die Halbleiterschicht
wenigstens teilweise begrenzen, gewöhnlich einen verhältnismässig grossen Flächeninhalt aufweisen
und daher einen ziemlich grossen Strom empfangen, der durch die thermische Erzeugung von Ladungsträgern
herbeigeführt wird. Dieser Strom wird ein zugehöriges Rauschen aufweisen und also das Signal-Rausch-Verhältnis
des Transistors des Auslesegliedes herabsetzen.
In einer noch weiteren Ausführungsform
befinden sich beide genannten Gebiete vom entgegengesetzten
Leitfähigkeitstyp, die die Source- und Drain-Gebiete
des Transistors bilden, völlig innerhalb der Schicht vom einen Leitfähigkeitstyp, wobei Mittel vorhanden sind,
'mit deren Hilfe die Ladung, die über das Innere der
Schicht zu dem Inneren des zwischen den genannten Gebieten
609886/1025
-HB β 32504Kc
'ί b :■ 'C ο "/ ö #
befindlichen. Teiles der Schient transportiert ~-r±ra0
:?±rd3 'iährenid "-.reiter'' HiLt-SeI "/osvsesejiiea. SrInC3
SICl-IIj:! sT*31
Vc~'-:-e^.l 3ines "lioirädes^ruktiven Auslesens 'von
^•iki Jen ί,η situ isi den a.ufes.ia.anderiolgenden. p
■and Uebertragungsbits su erhalten.« Sine derartige
Anordnung kann verschiedene Forraen aufweise;-! und ao3»
eine Anordnung für SignalVerarbeitungszwecke, eine
Wiedergäbeanordnung, eine Speicheranordnung, eine Bildaufnahmeanordnung
oder eine Bildverstärkeranordnung· sein.
609886/1025
PKB.
In einer, bestimmten Ausführungsf orra enthält die Anordnung
mindestens eine eigene Ladungstransportleitung mit einer eigenen zugehörigen Gruppe von Elektroden, an die Spannungen
zum Bewirken der Ladungsübertragung angelegt werden können. Wenn eine derartige Anordnung eine einzige Leitung enthält,
kann diese für Betrieb als eine abgezweigte Verzögerungsleitung ausgebildet werden,, Eine andere Möglichkeit ist
die Anwendung einer linearen Reihe von Auslesemitteln längs einer Leitung mit additiven Ausgängen, die längs
einer Hilfsleitung angeordnet sind.
Bei einer Weiterbildung enthält die Anordnung eine Anzahl parallel angebrachter Ladungstransportleitungen
mit Gruppen von Elektroden, an die Spannungen zum Bewirken der Ladungsübertragung angelegt werden
können, wie bei mehreren Ladungstransportleitungen gebräuchlich ist.
Die Ladungspeicher- und -transportbits in der Anzahl Leitungen kann eine Reihe oder Matrix von Speicherzellen,
z.B. für Betrieb in einem Digitalmodus, enthalten, wobei für jede Speicherzelle eine eigene zugehörige
Auslesetransistorstruktur mit isolierter Gate-Elektrode vorhanden ist, während Mittel vorhanden sind, mit
deren Hilfe der "Random access" der Information in den Speicherzellen über die genannten Auslesemittel mit
einer Feldeffekttransistorstruktur mit isolierter Gate-Elektrode
erhalten werden kann«
609886/1025
PKB. 16.6.76V
In einer solchen Anordnung mit einer Reihe
oder Matrix von Speicherzellen können, als Teil des Teiles der Halbleiterschicht, in der eine Speicherzelle
und der zugehörige Transistor vorhanden sind, Mittel vorgesehen sein, zur Steuerung der Potantialverteilung
an der Oberfläche der Schicht sowie der Potentialverteilung im Inneren der Schicht um die Begrenzung eines
Ladungspakets von Majoritätsladungsträgern im Innern der
Schicht unter und justiert in Bezug auf einen ersten Oberflächenteil, über dem sich die Gate-Elelctrode des
Transistors befindet und ±n dera.der Transistarkänäls.trom
fliesst, und zum Vermeiden dass in einem zweiten Ober— flächenteil, über dem sich die Gate-Elektrode des
Transistors befindet, Transistorstrom fliesst dadurch dass dort eine Erhöhung der Schwel!wertspannung bewirkt
wird.
Bei einer Weiterbildung der ladungsgekoppelten Anordnung mit den Auslesemitteln mit einem Feldeffekttransistor mit isolierter Gate-Elektrode an jedem einer
Anzahl in Reihenfolge angeordneter Ladungsspeicher- und
-transportbits der Ladungstransportleitung ist die Anordnung eine Bildwiedergabeanordnung, wobei zugehörige
Mittel vorhanden sind, mit deren Hilfe Videoeingangssignale in ein Ladungsmuster umgewandelt werden, das
in Form von MajoritätsladungstrMgern über das Innere der
609886/10 25
16.6.76·
Schicht zu den Ladungsspeicher- und -transportbits mit
einer eigenen zugehörigen !Peldeffekttransistorstruktur
mit isolierter „.Gate-Slektrode transportiert werden kann,
während Wiedergaberaittel in V,eiae n\xv den Haupts tr orawegen
der genannten Transistoren angeordnet sind, tun ein Signal
xu liefern.; das der Ladungsmenge r-nt spricht 3 aie sich an
der betreffend*m Spsicherstelle ;~e .rinde ö >
In g-zvxssen ΈΌνια&τ± e:Lns^ ,-auungsgekoppeii:-3n
Aiiordrmng naoJx der Erfindung; ent'.:x\~ν'ύ -vtln I51«kta?oaf;:-.i::-:/steni
das zxiv kapa./itivsn Ers&uguiiS eli^triaciier Fc^der :L·: dar
Halbleiterschiolit isxiiii Bewirken, üüö Lai^igstraiaspoi-cs
atigebracht iat5 eine Gruppe von Elektroden, die Je flir
sieh den Ladungsauslesemitteln sug-eordnet siixd, wobei
su dieser Gruppe ei« Gate-S)lektroäe der Auslesemittel
iiiit einer Felde.ffekttransistorstrtiktur ^iit isolierrer
Gate-Elektrode gehört* Bei "bevorsufften AusfUhrungsformen
3±nd Mittel vorgese^.öii, mit dereti Kufe die genannte
Cr^uppe von Elektroden einer ersten/-:Quelle von Taktspannungen
zugeordnet -werden kann und vorhergehende Elektroden, die für den Ladungstransport dienen, einer
zweiten Quelle von Taktspannungen zugeordnet werden können.
Auf diese Weise ist es möglich, die Periode, in der ein Ladungspaket unter der Gate-Elektrode des Transistors
der Auslesemittel vorhanden ist, unabhängig von der zweiten Quelle von Taktspannungen zu steuern und auf diese
609886/1025
16,6*76,
Weise eine verhaltnismiissig lange Verweilzeit des
Ladungspakets unter der Gate-Elektrode, z.B. gleich dem Zwei- bis Dreifachen der Periode der Speicherzeit
an einer der vorhergehenden Speicherstellen unter den
zu der genannten zweiten Quelle von. Taktspannungen
gehörigen Elektroden, zu erhalten»
Die Gruppe vosx Elektroden^ die zu ü@n Ladtaigsauslesemitteln
gekört5 kann aus.d^ei Elektroden bestsiaeag
von denen.j In der LadisingSuSPansportriclitiaag1 gesellen., sdefc
die- Gata-Slektrode s^isciissi den swei anderes. SBXektrodes
befindete Bei einer1 bevor-zugtes Ausf^anjngsfos'a des
Betriebs der Anordnung wird die Gaie-Elektrode auf einem
Bezugspotential gehalten und werden die Potentiale der beiden anderen Elektroden mittels der genannten
ersten Quelle von Taktspannungen geändert» Nachstehend
"werdenι der Deutlichkeit der Beschreibung Jialt>erB sei
Anordnungen, die sdae derartige Gruppe Ύ^η d^ei Elektroden
■enthalten5 d±e gsnaiiiriexi swei .SIs-2str©dens die auf einander
gegenüber liegenden Seiten der Gate-Slektrode des Transistors liegen, als Eingangs- ynd Ausgangselektrode
bezeichnet, die zu den Ladungsauslesemxtteln gehören.
Die genannte bevorzugte Ausführnngsform zum Betrieb der
Anordnung, bei der die Gate-Elektrode auf einem Bezugspotential gehalten wird und Taktspannungen an die Eingangsund
die Ausgangselektrode angelegt werden, wird auch als
609886/1025
PHB. 16.6.76.
"Two-and-a-half-phase clocking" bezeichnet,
In der Ladungstransportrichtung können nach der letzten Elektrode der genannten Gruppe von Elektroden,
die zu den Ausleseraitteln gehört, Ladungsableitungsmittel angeordnet sein. Bei dieser Ausführungsform werden
die Auslesemittel am Ende eines Signalladungstransportkanals angeordnet und die Ladungsableitungsmittel können
eine ohmsche Verbindung mit der Halbleiterschicht vom
einen Leitfähigkeit styp enthältßii.
Auch kann in der Ladungstransportrichtung nach der letzten Elektrode der genannten zu den Auslesemitteln
gehörigen Gruppe ein weiteres Elektrodensystem zur weiteren Beförderung der Ladung zu einem dritten Teil
der Schicht über das Innere der Schicht angeordnet sein. In dieser Ausführungsform können die Auslesemittel
also an einer zwischenliegenden Stelle innerhalb eines Signalladungstransportkanals angeordnet sein. Durch die
Struktur der Auslesemittel kann eine derartige zwischenliegende Anordnung leicht erzielt werden, ohne dass eine
erhebliche Vergrösserung der Oberfläche erforderlich ist,
weil der Auslesetransistorkanal innerhalb desselben Teiles des Halbleiterkörpers liegt, in dem sich der
Signalladungstransportkanal befindet,
Für Betrieb der ladungsgekoppelten Anordnung, sofern es den Ladungstransport anbelangt, können
609886/10 25
PH3, 16.6.76.
verschiedene Strukturen und Mittel verwendet werden; so kann die Anordnung z.B. für Betrieb mit Zweiphasen-, ·
Dreiphasen- oder Vierphasentaktspannungen ausgeführt
werden. Bei einer bevorzugten Ausführungsform mit einer Gruppe von Elektroden, die je für sich den Auslesemitteln
zugeordnet sind, sind Mittel vorhanden, mit deren Hilfe die der zu den Auslesemitteln gehörigen Gruppe von
Elektroden vorangehenden Elektroden und gegebenenfalls auch die der zu den Auslesemitteln gehörigen Gruppe von
Elektroden folgenden Elektroden mit einer Dreiphasen- -taktspannungsquelle verbunden werden.
Die Anwendung von Dreiphasentaktspannungen und die geeignete Anordnung der Taktelektroden können
in einer ladungsgekoppelten Anordnung nach der Erfindung vorteilhaft sein, insbesondere wenn die Auslesemittel
sich an einer zwischenliegenden Stelle entlang einer Ladungstransportleitung befinden, weil es sehr gut
möglich ist, die gewünschte Synchronisation zwischen den Taktspannungen zu erhalten, wenn die genannte erste
und die genannte zweite TaktSpannungsquelle verwendet werden. Die verschiedenen Verbindungen in der Struktur
können auch verhältnismäs'sig einfach sein und, wenn
es bei einer bestimmten Ausführungsform genügend ist,
dass die Verweilzeit der Ladung unter der Gate-Elektrode gleich der unter einer Taktelektrode ist, können die
609886/1025
PHB.
16.6.76.
2Β28532
Eingangs- und Ausgangselektroden, die zu den Auslesemitteln
gehören, mit dem HauptsystBm von Taktelektroden
verbunden werden oder von diesem System· einen Teil bilden.
Weiter können bei einer derartigen bevorzugten Ausführungsforra die genannten vorangehenden Elektroden
in.-Gruppen von drei angeordnet werden und in jeder Gruppe können die drei Elektroden aus polykristallinem Silicium
bestehen, das von der Oberfläche der Halbleiterschicht durch Teile einer Isolierschicht mit verschiedenen
Dicken getrennt ist.
Eine Halbleiteranordnung nach der Erfindung braucht keine ladungsgekoppelte Anordnung zu sein,
sondern kann z.B.' ein oder mehr Photodetelctorelemente enthalten. Bei einer bestimmten Ausftihrungsform einer
derartigen Anordnung mit mindestens einem Photodetektorelement ist das erste Gebiet vom entgegengesetzten
Leitfähigkeitstyp in der Schicht vom einen Leitfähigkeitstyp lateral von dem zweiten Gebiet vom entgegengesetzten
Leitfähigkeitstyp umgeben, wobei Mittel vorhanden sind,
mit deren Hilfe Strahlung in einem. Erschöpfungsgebiet absorbiert werden kann, das in dem Teil der Schicht
gebildet werden kann, der zwischen dem genannten ersten und dem genannten zweiten Gebiet vom entgegengesetzten
Leitfähigkeitstyp liegt, welches Erschöpfungsgebiet
eich wenigstens in diesem Teil mindestens über die
609886/1025
16.6.76*
• ■ T
ganze Di.cke der Schicht erstreckt, wobei das Elektrodensystem
mindestens zwei Elektroden enthält, die sich über dem genanriten Teil der Schicht befinden und züsagimen
voneinander getrennte Teile der Gate-Elektrode des Transistors bilden, wobei Ableitungsmittel fflr Majoritätsladungsträger
vorhanden sind, um durch Strahlung erssöfcigte
freie Majoritätsladungsträger nach Sammlung und Speicherung
im Inneren der Schicht unter einer der zu dem gs
Elektrodensystem gehörigen Elektroden aus" de» g Teil der Schicht abführen zu können. Bei einer bevoa?-*·
zugten Ausfühi-ungsform enthalten die genanntes AbIeitungsmittel
für die Majoritätsladungsträger eine im zweiten Gebiet vom entgegengesetzten LeitfShigkeiiistyp,
die in der Schicht einen engen Kanal vom einen Leitfähigkeitstyp zwischen dem genannten ersten und
dem genannten zweiten Gebiet vom entgegengesetzten Leitfähigkeitstyp liegenden Teil und einem weiter«!
ausserhalb des zweiten Gebietes vom entgegengesetzten _
Leitfähigkeitstyp liegenden Teil der Schicht bild#tf
wobei der genannte weitere Teil der Schicht mit einer leitenden Verbindung versehen ist. In einer derartigen
Anordnung kann eine hohe. Detektionsempfindliclkeit
für gespeicherte Ladung, die für die auf das ©der N
jedes Photodetektorelement, das in dem Halbleiterkörper angebracht ist, einfallende Strahlung repräsentativ ist,
609886/1025
ORtQfNAL
ORtQfNAL
PHB* 16.6.76.
erhalten werden. Andere Strukturen für das Photodetektorelement
sind möglich, z.B. Strukturen, in denen das erste und- das zweite Gebiet vom entgegengesetzten
Leitfähigkeitstyp beide aus inseiförmigen Oberflächengebieten
vom entgegengesetzten Leitfähigkeitstyp bestehen, die sich in einem Teil der Schicht vom einen Leitfähigkeit
styp befinden, der lateral durch ein Gebiet, z.B.' vom entgegengesetzten Leitfähigkeitstyp, begrenzt
wird, das dazu dient, den genannten Teil der Schicht wenigstens teilweise gegen seine Umgebung zu isolieren.
Einige Ausführungsformen der Erfindung sind in den Zeichnungen dargestellt und werden im folgenden
näher beschrieben. Es zeigen:
Fig. 1 und 2 eine schematische Draufsicht bzw. einen schematischen Schnitt zur Veranschaulichung
der einer Halbleiteranordnung nach der Erfindung zugrunde liegenden Prinzipien in bezug auf Struktur und Betrieb,
Fig. 3 schematisch die Potentialverteilung in einem Teil einer derartigen Anordnung,
Fig. h eine Draufsicht auf einen Teil einer ersten Ausführungsform einer Halbleiteranordnung nach
der Erfindung, die eine ladungsgekoppelte Anordnung bildet, wobei die Figur ausserdem schematisch ein
Schaltbild für die Anordnung darstellt,
Fig. 5 und 6 Querschnitte längs der Linien V-V und VI-VI der Fig. kt '
609886/1025
16.6·76.
Fig. 7 eine graphische Darstellung der
Potentialverteilung in verschiedenen Teilen der Anordnung nach den Fig.' 4 bis 6 zu verschiedenen Zeitpunkten beim
Betrieb der Anordnung,
Fig·^ 8 die Wellenformen der verschiedenen Taktspannungen,
die an die Elektroden der Anordnung nach den Fig. 4 bis 7 angelegt werden,
Fig. 9 einen Querschnitt durch einen Teil einer anderen Ausführungsform, wobei die Anordnung eine ladungsgekoppelte
Anordnung bildet, die für Bildaufnahmezwecke geeignet ist und.die, abgesehen von den Mitteln, mit
deren Hilfe die Ladung in die Halbleiterschicht eingeführt
wird, im wesentlichen der Anordnung nach den Fig. 4 bis gleich ist,
Fig. 10 eine Draufsicht auf einen Teil einer weiteren AusfUhrungsform, die eine ladungsgekoppelte
Anordnung bildet, in der Ladungsauslesemittel an einer zwischenliegenden Stelle in einem Signalladungstransportkanal
vorhanden sind,
Fig.: 11 eine Draufsicht auf eine andere Ausführungsform,
die eine ladungsgekoppelte Anordnung bildet, die eine Struktur aufweist, die eine verhältnismässig
grosse Ladungsverarbeitungskapazität liefert,
Fig. 12 einen Querschnitt längs der Linie XII-XII der Fig. 11,
6 0 9 8 8 6/1025
ΡΙίΒ« 32504 K,
Fig. 13» 14 und 15 Draufsichten auf Teile
weiterer AusfUhrungsformen, die je eine ladungsgekoppelte
Anordnung bilden,
Fig» 16 und 17 eine Draufsicht bzw, einen Querschnitt durch einen Teil einer anderen Halbleiteranordnung
nach der Erfindung mit einem Photodetektor,
Fig» 18 eine Draufsicht auf einen Teil einer ladungsgekoppelten Anordnung nach der Erfindung, die
sich zur Anwendung als abgezweigte Verzögerungsleitung eignet,
Fig. 19 und 20 Querschnitte längs der Linier. XIX-XIX bzw. XX-XX der Fig. 18,
Fig. 21 eine Draufsicht auf einen Teil einer anderen ladungsgekoppelten Anordnung nach der Erfindung
mit einem "Random access"-Speicher,
Fig. 22 einen Querschnitt längs der Linie XXII-XXII in Fig. 21,
Fig. 23 eine Draufsicht auf eine andere ladungsgekoppelte Anordnung nach der Erfindung, die
eine Bildaufnahmeanordnung bildet, und
Fig. Zk einen Querschnitt längs der Linie
XXIV-XXIV in Fig. 23.
An Hand der Fig. 1 bis 3 werden zunächst in
grossen Zügen die Struktur und die Betriebsprinzipien
beschrieben, die einer Anordnung nach der Erfindung
609886/1025
PKB. 325045.
16.6.76.
zugrunde liegen. Der Einfachheit halber ist die zu beschreibende Anordnung als eine ladungsgekoppelte
Anordnung von dem Typ dargestellt, in dem der Ladungstransport zwischen Speicherstellen in einer Halbleiterschicht
über das Innere der Halbleiterschicht stattfindet.1
Wie nachstehend jedoch beschrieben wird, umfasst die. Erfindung auch andere Strukturen der Anordnung, z.B.
Photodetektoranordnungen mit einem oder mehreren Photodetektorelementen, in der ein informationdarstellendes
Ladungspaket zu einer Speicherstelle im Inneren der Halbleiterschicht transportiert und zeitweilig an dieser
Stelle' begrenzt werden kann, während ein Ausgangssignal,
das für das Ladungspaket repräsentativ ist, mit Hilfe von Mitteln erhalten werden kann, die sich an der ·
Oberfläche des oder jedes Teiles der Schicht befinden, der eine derartige Speicherstelle enthält.
Die schematische Draufsicht und der Schnitt nach den Fig. 1 und 2 zeigen einen Teil einer ladungsgekoppelten
Anordnung mit einem ^ Transportkanal, in dem informationdarstellende elektrische Ladung zwischen
Speicherstellen in einer Halbleiterschicht über das Innere
der Halbleiterschicht transportiert wird,'
Die Anordnung enth^üti eine Halbleiterschicht
vom einen Leitfähigkeitstyp, die sich auf einem Substrat 2,
z.B. einem isolierenden Substrat oder einem Substrat vom
609886/1025
PIIB, 3250J-K.
16.6.76.
- 37 - 2623532
entgegengesetzten Leitfähigkeitstyp, befindet. Die Schicht wird seitlich an einander gegenüber liegenden Seitenrändern
durch Gebiete 3 und kt die zur seitlichen Begrenzung
und teilweise zur Isolierung der Schicht gegen ihre Umgebung dienen, können z.B. aus Isoliermaterial
bestehen. Die Gebiete 3 und k können z.B. auch durch Gebiete vom entgegengesetzten Leitfähigkeitstyp gebildet
werden, die sich wenigstens teilweise Über die Dicke der Halbleiterschicht 1 von deren Oberfläche zu dem
Substrat 2 erstrecken.1 Für den Fall, dass die genannten Gebiete vom entgegengesetzten Leitfähigkeitstyp sich nur
teilweise über die Dicke der Schicht erstrecken, wird die Isolierung der Schicht 1 beim Betrieb durch Er—
schöpfungszonen vervollständigt, die sich zwischen den Gebieten 3» h und dem Substrat erstrecken. Die Halbleiterschicht
1 weist eine derartige Dicke und Dotierung auf, dass die Schicht völlig erschöpft werden kann, ohne dass
Lawinenvervielfachung auftritt. An der Oberfläche der Schicht 1 befindet sich ein Elektrodensystem, das eine
Anzahl Gruppen in einer Reihe angeordneter Elektroden JZJ1, 0r, und 0~ enthält, wobei die Elektroden 0 , (wobei
x'= 1, 2 oder 3) miteinander zu Gruppen verbunden sind und zum Empfang von Dreiphas ent akt spannungen dienen.
Diese Elektroden 0*, 0~ und 0o erstrecken sich über
die ganze Breite der Halbleiterschicht. Durch das Anlegen
' 609886/1025
PHB. 3 16.6*76.
von Takt spannungen einer geeigneten Grosse kann Ladung
in Form von Majoritätsladungsträgern sequentiell zwischen
zu den Elektroden gehörigen Speicherstellen über das
Innere der Halbleiterschicht transportiert werden. Für
eine vollständige Beschreibung des Betriebsmodus und des dadurch erhaltenen Ladun'gstransports sei auf die vorgenannte
niederländische Patentanmeldung Nr. 7 11^ 770 (PHN. 596k) verwiesen. Die- zu transportierende Ladung
kann anfänglich in die Schicht mit verschiedenen Mitteln, je nach der Anwendung der Anordnung, eingeführt werden.
Die Anordnung kann z.B. als Aufnahmeanordnung ausgebildet werden, wobei die Majoritätsladungsträger durch das
vorhandene elektrische Feld voneinander getrennt werden, nachdem sie als Elektron-Loch-Paare durch die Absorption
einfallender Strahlung erzeugt worden sind. Eine andere Ausführungsform ist eine Anordnung für Signalverarbeitung,
z.B. eine Verzögerungsleitung, wobei die Majoritätsladungsträger in die Halbleiterschicht an einem Ende der Schicht
in der Nähe der ersten Gruppe von Elektroden JZL , 0p, 0„
injiziert werden. Da in einer Anordnung nach der Erfindung, die eine ladungsgekoppelte Anordnung bildet, die besondere
Form der Ladungseingangsmittel kein wesentliches Merkmal der Erfindung ist, sind die genannten Eingangsmittel
in Fig. 1 nicht dargestellt. In Fig. 1 ist die Ladungstransportrichtung mit dem Pfeil 6 angegeben. Auf der
609886/1025 .
PHB. 32504k.
16.6.76.1
Isolierschicht 5» die sofort der letzten Gruppe von Elektroden 0-, 0Z* Φ·\ folg*ι befindet sich eine weitere
Gruppe, die aus drei weiteren Elektroden I, G und 0 besteht. Diese Elektroden dienen auch zum Empfang von Taktspannungen,
aber vorzugsweise, jedoch nicht notwendigerweise, aus einer anderen TaktSpannungsquelle.als für
die Elektroden 0^, 0^» 0t verwendet wird. Die Gruppe von
Elektroden I, G und 0 gehört zu Ladungsauslesemitteln, die nur schematisch dargestellt sind und eine Feldeffekttransistorstruktur
mit isolierter Gate-Elektrode enthalten. Diese Feldeffekttransistorstruktur enthält Source- und
Draingebiete, die durch Oberflächengebiete vom entgegengesetzten
Leitfähigkeitstyp gebildet werden, die mit
S und D in Fig. 1 bezeichnet sind, während diese Struktur weiter eine Gate-Elektrode enthält, die durch die
Elektrode G gebildet wird. Die seitliche Ausdehnung der Gate-Elektrode G ist ausserhalb der Source- und Draingebiete
mit gestrichelten Linien angegeben, weil bei praktischen Ausführungsformen die Elektrodenstruktur
verwickelter sein wird und, abhängig von der Lage und Form der Source- und Draingebiete, weitere Elektroden vorhanden
sein können. So ist auch in Fig. 2 die seitliche Ausdehnung der Gebiete S und D vom entgegengesetzten Leitfähigkeit
styp, die die Source- und Drain-Elektroden des Transistors bilden, mit gestrichelten Linien angegeben,
609886/1025
PHB. 32504Κ.
16.6V76.1
well in praktischen Ausführungsformen die Lage und die
Form dieser Gebiete in bezug auf die Gebiete 3 und k verschieden und auch verwickelter sein können. Die Pfeile
geben an, dass sich diese Gebiete S und I> an anderen Stellen befinden können. Veiter kann in gewissen Ausführungsformen
wenigstens örtlich ein höher dotiertes Oberflächengebiet vom einen Leitfähigkeitstyp in dem
Teil der Schicht vom einen Leitfähigkeitstyp zwischen den Gebieten S und D vom entgegengesetzten Leitfähigkeitstyp
vorhanden sein. Trotzdem kann an Hand der Figuren eine Beschreibung des Betriebsprinzips der ladungsgekoppelten
Anordnung gggeben werden.· Für die Beschreibung der Wirkungsweise sei angenommen, dass die Schicht 1 eine
nrleitende Schicht ist und die Gebiete S und D p-leitende
Gebiete sind. Majoritätsladungsträger in der Schicht 1,
d.h. Elektronen, werden über das Innere der Schicht zwischen aufeinanderfolgenden Speicherstellen, die zu
den Elektroden 0-, 0p» 0r>
gehören, durch das Anlegen geeigneter Dreiphasentaktspannungen an. die genannten
Elektroden transportiert ·:
Nun sei der Fall betrachtet, in dem ein bestimmtes Ladungspaket von Elektronen über das Innere der
Schicht zu einer Speicherstelle unter der letzten Elektrode 0«, sofort vor der Eingangselektrode I der
Auslesemittel transportiert wird.1· Wenn das genannte
609886/1025
PHB♦ 32504k.
16.6.76.
Ladungspaket txnter der letzten Elektrode 0„ gespeichert
wird, werden diet an die verschiedenen Elektroden angelegten
Taktspannungen derart sein, dass die η-leitende Schicht
unter den vorhergehenden beiden Elektroden 0^ , 0~ und
auch unter den folgenden zwei Elektroden I und G der
Ausleseraittel völlig erschöpft ist« Beim Erreichen der
folgenden Phase der an die verschiedenen Elektroden angelegten Taktspannungen wird das Ladungspaket bis unter
die Eingangselektrode I transportiert werden und wird jedes Ladungspaket, das eher unter der Ausgangselektrode
vorhanden war, in gewissen Ausftihrungsformen über Ladungsableitungsmittel
(nicht dargestellt) oder in anderen Ausfuhrungsformen zu der nächstfolgenden Stufe der
Anordnung transportiert werden, die in Fig. 1 schematisch durch die gestrichelt· dargestellten Elektroden 01, 01
und 0X angegeben ist. Wenn also das Ladungspaket an
einer Speicherstelle"unter der Eingangselektrode I gespeichert
ist, wird die η-leitende Schicht 1 unter den vorhergehenden Elektroden 0^ und 0~ und auch unter den
folgenden zwei Elektroden G und 0 der Auslesemittel völlig erschöpft sein. Beim Erreichen der folgenden
Phase der an die verschiedenen Elektroden angelegten Taktspannungen wird das Ladungspaket über das Innere
der Schicht 1 bis unter die Gate-Elektrode G transportiert und unter der genannten Gate-Elektrode G gespeichert werden,
609886/1025
16.6-76.
wobei die η-leitende Schicht unter der Eingangs- und der Ausgangselektrode I und 0 auf einander gegenüber
liegenden Seiten der Gate-Elektrode während der Periode, in der das Ladungspaket unter der Gate-Elektrode G gespeichert
ist, völlig erschöpft ist. Dadurch, dass die Potentialverteilung in der η-leitenden Schicht 1 während
dieser Speicherperiode unter der Gate-Elektrode G derart geregelt wird, dass das Innere der Schicht positiver als
die entsprechenden Teile der Schicht unter- den angrenzenden
Elektroden I und 0 und die Oberfläche der Schicht unter der Gate—Elektrode G negativer als unter den angrenzenden
Elektroden I und 0 ist, ist es möglich, gleichzeitig das gespeicherte Ladungspaket von Elektronen auf das
Innere der Schicht unter der Gate-Elektrode G und den Löcherstrom auf die Nähe der Oberfläche unter der Gate-Elektrode
G zu begrenzen, derart, dass, wenn der Transistor während der genannten Speicherperiode mit einem Potential
an der Gate-Elektrode betrieben wird, der Löcherstrom an der Oberfläche der Schicht im Transistorkanal zwischen
den Source- und Draingebieten S und D von der Grosse des Ladungspakets im Inneren der Schicht gespeicherter
Elektronen abhängig ist, während keine Mischung der auf das Innere der Schicht begrenzten Elektronen im Ladungspaket mit den beweglichen Löchern im Transistorkanal
in der Nähe der Oberfläche auftritt. Fig. 2 zeigt schematisch
609886/1025
16.6.76.
2G28532
die Elektronen im Ladungspaket im Innern der Schicht
und, davon getrennt, die Löcher im Transistorkanal an der Oberfläche der Schicht, Fig. 3 zeigt schematisch
das Potential unter der Gate-Elektrode G mit einer vollen Linie und unter den Ein- und Ausgangselektroden I
und 0 mit einer gestrichelten Linie, beide als Funktion der Tiefe d von der Oberfläche der η-leitenden Schicht
her. Die verschiedenen Mittel, mit deren Hilfe die genannte Potentialverteilung erhalten werden kann, werden
nachstehend an Hand verschiedener Ausführungsformen beschrieben. Hier werden zunächst die Mittel, mit deren
Hilfe das Auslesen eines Ladungspakets bewirkt wird, beschrieben. Die Mittel zum Erzeugen der Taktspannung,
die au der Auslesestufe gehört, die die Gate-Elektrode G
und die Ein- und Ausgangselektroden I und 0 enthält, sind vorzugsweise derartig, dass während der ganzen
Taktperiode eine konstante Spannung an die Gate-Elektrode G angelegt wird und die Elektroden I und 0 zwischen zwei
verschiedenen Pegeln getaktet werden. Die Gate-Elektrode kann in bezug auf die Source-Elektrode vorgespannt Airerden,
um einen gewünschten Ruhe- oder Einstellstrom zu erhalten, damit ein optimales Signal-Rausch-Verhältnis erzielt
wird .
Venn der Transistor mit einem festen Potential betrieben wird, das an die Gate-Elektrode G angelegt wird,
609886/1025
PHB.' 32504k.
16.6.76.'
werden beim Transport durch das Takten der verschiedenen
Elektroden eines^ Ladungspakets von Elektronen zu der
Speicherstelle im Inneren der Schicht unter der Gate-Elektrode G eine grSssere Anzahl von Löchern aus der
Source-Elektrode in den Transistorkanal fliessen als Kompensation für und im Gleichgewicht mit der Anzahl
von Elektronen im Ladungspaket, weil das Oberflachen?-
potential unter der Gate-Elektrode praktisch auf dem Source-Elektrodenpotential fixiert ist und von dem
Ladungspaket von Elektronen nicht negativer gemacht werden kann. Dementsprechend tritt eine Erhöhung des
Source-/Drainstroms auf. Der Source/Drainstrom des Transistors wird also proportional mit der Menge Ladung
in dem Ladungspaket, das zu der Speicherstelle unter der Gate-Elektrode G transportiert wird, zunehmen.
Auf diese Weise kann eine empfindliche Ladungsverstärkerstufe mit niedrigem Rauschpegel innerhalb des Signalladungsübertragungskanals
einer "bulk channel"-ladungsgekoppelten Anordnung erhalten werden.
In Fig. 2 ist die Begrenzung des Ladungspakets von Elektronen bis unterhalb der Gate-Elektrode G schematisch
mit einer Kreuzchenlinie angegeben, während die
Pfeile 8 andeuten, dass, gleich wie die Lage eines Transistorkanals verschieden sein kann (pfeile 7), auch
das Gebiet, in dem das Ladungspaket begrenzt wird, eine verschiedene Lage einnehmen kann. Obwohl die beschriebene
609886/1025·
PHB.32504Κ.
16.6.76.
ladungsgekoppelte Anordnung für Betrieb mit Dreiphasen— taktspannungen ausgeführt ist, die den Haupttaktelektroden
zugeführt werden, um den Ladungstransport über das Innere
der Schicht zu den Auslesemitteln zu bewirken, ist die Erfindung nicht auf eine solche Dreiphasenanordnung
beschränkt, und die neue Auslesestufe kann z.B. auch in Anordnungen verwendet werden, die für Betrieb bei Zweiphasen-
oder Vierphasentaktspannungen in den Haupttaktelektroden
geeignet sind.
Eine erste Ausführungsform einer Anordnung nach
der Erfindung wird nun an Hand der Fig. h bis 8 beschrieben.
Diese Anordnung ist eine ladungsgekoppelte Anordnung der Form, in der die Ladung über das Innere einer Halbleiterschicht
transportiert wird. In der dargestellten Form ist der Eingang für informationdarstellende Ladung
als ein elektrischer Eingang gezeichnet» Bei einer •ladungsgekoppelten Anordnung nach der Erfindung kann
die Einführung informationdarstellender Ladung auch mit optischen Mitteln erfolgen. Die Anordnung kann
z.B. als eine Bildaufnahmeanordnung ausgebildet werden. Gerade bei der letzteren Art von Anordnungen, insbesondere
für Bildaufnahme bei niedrigem Lichtniveau, finden die neuen Auslesemittel der Anordnung eine besonders
wichtige Anwendung. Wie bereits beschrieben ist, sind die neuen Auslesemittel der Anordnung aber auch
609886/1025
PHB. 32504k.
16.6.76.
für ladungsgekoppelte Anordnungen für Signalverarbeitung
von Bedeutung.
Die Anordnung nach den Fig. 4 bis 6 enthält ein p—leitendes Siliciumsubstrat 11 mit einem spezifischen
Widerstand von etwa 30 n.cm und einer Dicke von etwa
200 /um, auf dem eine aus η-leitendem Silicium bestehende epitaktische Schicht 12 mit einem spezifischen Widerstand
von etwa 8 il.cm und einer Dicke von etwa 4/um erzeugt ist.
Auf der oberen Fläche 13 der epitaktischen Schicht 12 befindet sich eine Isolierschicht 14 aus Siliciumoxid.
Ein p+-dotiertes Gebiet 16 befindet sich an der Oberfläche
der η-leitenden epitaktischen Schicht und dient beim Betrieb teilweise dazu, die seitliche Begrenzung eines
Teiles 17 der η-leitenden epitaktischen Schicht, innerhalb dessen der Signalladungstransport stattfindet, zu definieren.
Parallel zu der Ladungstransportrichtung, die mit dem Pfeil 18 angegeben ist, wird der Signalladungsübertragungskanal
also seitlich an einander gegenüber liegenden Rändern durch das ρ -Gebiet 16 begrenzt. Beim Betrieb
ist der Teil 17 der n-leitenden Schicht gegen, seine
Umgebung - mit Ausnahme der Mittel zum Einführen und Ableiten von Ladung aus diesem Teil der Schicht, wie
nachstehend beschrieben wird - dadurch isoliert, dass der pn-Uebergang zwischen dem. p-leitenden Substrat 11
und der n-leitenden Schicht 12 und der pn-Ubergang
609886/1025
PHB. 32504k.
16.6.76. - hl -
zwischen dem p+-Gebiet 16 und der η-leitenden Schicht
in der Sperrichtung vorgespannt werden» Ausserhalb des p+-Gebietes 16 befindet sich ein n+-Kontaktgebiet 18, das
mit einem Verbindungsleiter 19 versehen ist. Der Einfachheit halber ist das n-Gebiet 18 als ein örtlich vorhandenes
Oberflächengebiet ausserhalb des ρ -Gebeites gezeichnet, aber in der Praxis wird ein derartiges
η -Gebiet meistens derart angeordnet werden, dass es sich praktisch völlig rings um das ρ -Gebiet erstreckt
und an allen Stellen von diesem Gebiet getrennt ist.! Das
n+-Gebiet hat den Zweck, das Potential aller Teile der
η-leitenden Schicht 12 ausserhalb des Teiles 17 der
Schicht, der durch das ρ -Gebiet 16 definiert wird, genau zu definieren, so dass trotz des hohen spezifischen
Widerstandes der Schicht 12 über dem pn-Uebergang zwisdhen dem p+-Gebiet 16 und dem Teil der Schicht
ausserhalb des ρ -Gebietes 16 keine Spannung in der Durchlassrichtung auftreten wird.
Auf der Isolierschicht lh befindet sich ein
Elektrodensystem, das für den Transport informationdarsteliender
Ladung über das Innere der Schicht zwischen Speicherstellen dient, die unter den einzelnen Elektroden
des Systems liegen und zu diesen Elektroden gehören. Dieses Elektrodensystem enthält eine Anzahl Gruppen
von Elektroden 0^, 0p» ^3 "1^* &k* wobei die Elektroden
609886/102 5
PHB. 3 16.6.76.
(wobei χ = 1, 2, «-3 oder 4 ist) in den verschiedenen
Gruppen miteinander verbunden sind. Diese miteinander verbundenen Elektroden werden mit einer Quelle von
Taktspannungen verbunden, die in Fig. 4 schematisch mit
CP^ dargestellt ist. Die Elektroden 0*9 0^1 0„ und 0u
jeder dieser Gruppen bestehen abwechselnd aus mitoPhosphor
dotiertem polykristallinem Silicium und Aluminium und sind, wie in Fig» 5 dargestellt ist, derart angeordnet,
dass die Elektroden 0Z und 0ut die aus Aluminium bestehen,
sich auf Teilen der Isolierschicht befinden, deren Dicke grosser als die der Teile ist, auf denen sich die
Elektroden 0Λ und 0«, aus Polysilicium befinden. Ferner
sind in dieser Ausführungsform die langen Ränder der
Aluminiumelektroden 02 und 0u derart angebracht, dass
sie die langen Ränder der Polysiliciumelektroden 0^ und
0~ überlappen und gegen diese isoliert sind. In Fig.
sind alle Aluminiumelektroden, einschliesslich der Elektroden 02 und 0U1 und Verbindungsleiter mit vollen
Linien und alle Polysiliciumelektroden, einschliesslich der Elektroden 0* und 0„, mit Kreuzchenlinien angegeben.
In der Richtung senkrecht zu der Ladungstransportrichtung und parallel zu den einander gegenüber liegenden Hauptflächen
der η-leitenden Schicht 12 erstrecken sich die Elektroden 0* bis 0u völlig über die ganze Breite des
Teiles 17 der Schicht 12, der durch die einander gegenüber
609886/1025
PHB.
16.6-76.
liegenden Teile des p+-Gebietes 16 definiert wird. -.
Der Einfachheit halber sind nur zwei vollständige Gruppen von Elektroden 0* bis 0u in Fig. 4
dargestellt, und zwar die Gruppe, die sich in der Nähe der Ladungseingangsmittel befindet, und die Gruppe, die
sich in der Nähe der Ladungsauslese— und -ausgangsmittel befindet«' Die Eingangsmittel können jede für eine
ladungsgekoppelte Anordnung, in der die Ladung über das
Innere der Halbleiterschicht transportiert wird, geeignete
Form aufweisen. Im vorliegenden Ausführungsbeispiel enthalten die Eingangsmittel ein n+-Oberflächengebiet
mit einem Anschlussleiter 21 und in dessen Nähe liegende Elektroden 22 und 23 auf der Isolierschicht 14, die
aus Polysilicium bzw. Aluminium bestehen. Die angrenzenden langen Ränder der Elektroden 22 und 23, gleich wie die
angrenzenden langen Ränder der Aluminiumelektroden 23 und der Polysiliciumelektroden 0* der ersten Gruppe
von Elektroden jZL bis 0^t überlappen sich.
In der Ladungstransportrichtung, die mit dem Pfeil 18 angedeutet ist, befindet sich nach der letzten
Elektrode 0^ der letzten Gruppe JuL bis 0u ein weiteres
Elektrodensystem, das auf der Isolierschicht angebracht ist und aus den Elektroden 25, 26 und 27 besteht, die
mit einer anderen Taktspannungsquelle CP2 verbunden sind.
Diese Elektroden entsprechen den Elektroden I, G bzw. 0
6098S6/102 5-
PHB, 325
16.6*76.
in Fig. 1· Dieses weitere Elektrodensystem enthält
auch eine Schirmelektrode 28. In der Mitte des n-leitenden Signalladungsübertragungskanalgebietes 17 befindet sich
ein inseif Ö*rmiges p-leitendes Oberflächengebiet 29, dessen
Dotierung und Eindringtiefe in dieser Ausführungsform
denen des linienfÖ"rmigen ρ -Gebietes 16 entsprechen·
Die Elektrode 25» die eine Eingangselektrode der Auslesemittel
bildet, besteht aus Polysilicium und erstreckt sich über die ganze Breite des Signalladungstransportkanals.
Die Elektrode 27» die eine Ausgangselektrode der
Auslesemittel bildet, besteht ebenfalls aus Polysilicium und erstreckt sich über die ganze Breite desjenigen Teiles
der η-leitenden Schicht 17» der sich auf einer Seite des ρ -Gebietes 29 zwischen diesem ρ -Gebiet 29 und dem auf
dieser Seite liegenden Teil des p+-Gebietes 16 befindet.
Die Schirmelektrode 28, die aus Aluminium besteht, erstreckt sich völlig über die Breite desjenigen Teiles
der η-leitenden Schicht 17» der zwischen dem ρ -Gebiet und dem auf der gegenüberliegenden Seite befindlichen
Teil des ρ -Gebietes 16 liegt. Mit einem geeigneten
Potential an der Schirmelektrode 28 kann erreicht werden, dass die Ladungspakete, wenn sie über das Innere der
Schicht 17 zu dem Teil 3I der Schicht 16 transportiert
werden müssen, der sich zwischen den Elektroden 25 und 27 befindet, zu diesem Teil 31 geführt werden. Ueber dem
609886/102 &
Piffl.
16.6·76.'
Teil 31 der η-leitenden Schicht befindet sich die
Elektrode 26. Diese Elektrode besteht aus Aluminium und liegt auf der Isolierschicht 14.
Die angrenzenden langen Ränder der Elektroden 0^
und 25 Überlappen sich, gleich wie die angrenzenden langen
Ränder der Elektroden 25 und 26 und der Elektroden 25 und
Wie ausnden Fig. k und 5 hervorgeht, Überlappt die
Elektrode 26 an einem Rande die Elektrode 27. Im Teil der η-leitenden Schicht, der unter der Elektrode 26 und
zwischen den einander zugekehrten langen Rändern der Elektroden 25 und 27 liegt und der den Kanal für die
zu ihm geführte Ladung bildet, die von den Eingangsmitteln her transportiert worden ist, befindet sich ein
höher dotiertes n+-Oberflächengebeit 331 das z.B. durch
Ionenimplantation gebildet wird. Dieses höher dotierte η-leitende Oberflächengebiet erstreckt sich von dem
p+-Gebiet 29 her über den Teil 31 der η-leitenden Schicht
zu dem p+~Gebiet 16 hin, aber nicht in Kontakt mit diesem Gebiet. Der Umfang des η-leitenden Gebietes
1st mit einer ununterbrochenen punktierten Linie angegeben.
Beim Betrieb der Anordnung dienen die
Elektroden 25» 26 und 27 für den Transport der Ladungspakete von der letzten Elektrode 0^ nacheinander zu
Stellen unter den Elektroden 25, 26 und 27 und zu den Ladungsableitungsmitteln. Dazu werden an die Elektroden
609886/102 5
PHB. 3250^K1
16.6*76·
25 und 27 geeignete Taktspannungen angelegt. In dieser
Aus fflh rungs form bestehen die Ladungsableitungsmittel
aus einem n+-0berflächengebiet 3h mit einem Anschlussleiter
35· Das Auslesen des Ladungspakets erfolgt, wenn sich
ein Ladungspaket an einer Speicherstelle unter der Elektrode 26 befindet. Beim Betrieb bildet das p+-Gebiet
das Source-Gebiet eines Feldeffekttransistors mit
isolierter Gate—Elektrode vom Anreicherungstyp, dessen Draingebiet durch das ρ -Gebiet 16 gebildet wird» Die
Gate-Elektrode wird durch die Aluminiumelektrode 26 gebildet· Eine ohmsehe Verbindung mit dem ρ -Gebiet
ist über eine Oeffnung 36 in der Isolierschicht Ik und einen
Anschlussleiter 37 hergestellt. Das Auslesen findet statt, während die Gate-Elektrode 26 auf einem konstanten
Potential gehalten wird, und zwar derart, dass, sogar wenn kein Ladungspaket unter der Gate-Elektrode anwesend
ist, ein Ruhestrom zwischen dem Source- und dem Draingebiet fliessen kann. Das Vorhandensein des n-Gebietes
ergibt eine derartige Potentialverteilung, dass der Löcherstrom in der Nähe der Oberfläche und das Ladungspaket von Elektronen im Inneren der Schicht gleichzeitig
auf den Teil der Schicht unter der Gate-Elektrode begrenzt werden können, an dem das Gebiet 33 vorhanden ist,
wobei Mischung vermieden wird. Die" Emission von Löchern aus dem Source-Gebiet 29 in den Oberflächenteii des
609886/102B
PHB, :>2^
16.6.76.
Teiles 31 der Schicht, in dem sich der Signalladungsübertragungskanal
befindet, wird durch die negative Vorspannung an der Gate-Elektrode 26 herbeigeführt,
wodurch das Oberflachenpotential hier negativer wird,
während die erhöhte Dotierung das Innere der Schicht positiver macht·: Der Abstand des n-Gebietes 33 von dem
angrenzenden Innenrand des ρ -Gebietes 16, das die Drain des Transistors bildet, ist etwa 3/um. Diese Trennung
verhindert, dass der pn-Uebergang, der das ρ -Gebiet umgibt, eine niedrige Durchschlagspannung aufweist.
Diese Trennung beeinträchtigt die Wirkung des Transistors nicht, weil unter den meisten Betriebsbedingungen in
dem nicht-implantierten Oberflächengebiet unter der
Gate-Elektrode 26 Anhäufung von Löchern infolge der negativen Vorspannung an der Gate-Elektrode 26 auftreten
wird. Das nicht-implantierte Gebiet wird dadurch effektiv
eine Erweiterung des Draingebietes bilden. Die Elektronen in einem Ladungspaket-werden, wenn sie zu der Speicherstelle
im Inneren der Schicht unter der Gate-Elektrode transportiert werden, dafür sorgen, dass das Source-
Gebiet eine grössere Anzahl von Löchern in den Transistor
kanal emittiert, weil bei der konstanten Gate-Spannung das Oberflächenpotential in dem Gebiet des Transistorkanals
praktisch an das Source-Elektrodenpotential gebunden sein wird. Es wird also eine Zunahme des
609886/1025
PHB. J2504K.
16.6,76.
Source-Drain-Elektrodenstroms auftreten, die von der
Anzahl von Elektronen in dem Ladungspaket abhängig sein wird ·
Fig. h zeigt einen Widerstand R, der in den Heihenkreis !zwischen der Source-Elektrode 38» diß mit
dem ρ —Source-Elektrodengebiet 29 verbunden ist, und der
Vorspannungsquelle von +5 V aufgenommen ist.' Das Ausgangssignal dieser "floating surface"-Ladungsverstärkerstufe
(PSA) wird auf die dargestellte Weise bei O/P entnommen
und die Aenderung in dem Potential an diesem Punkt, die durch die Ladungspakete bestimmt wird, die zeitweilig
in dem Inneren der Schicht unter der Gate-Elektrode gespeichert werden, bildet das Eingangssignal für eine
äussere weitere Verstärkerstufe, die beim Betrieb wie
in Fig. h angedeutet, angeschlossen ist.
Die tatsächlichen an die verschiedenen Elektroden und Gebiete angelegten Potentiale werden nun beschrieben,
wobei alle Potentiale in bezug auf das Potential des p-leitenden Substrats 11 angegeben werden, das mit einem
Punkt von Bezugspotential, z.B. Erde, verbunden ist. Die mit dem Teil der η-leitenden Schicht, -.der ausserhalb
des ρ -Gebietes 16 liegt, verbundene Elektrode 19 wird
auf einem konstanten Potential von +5 V gehalten. Die
Elektrode 35 am Ende des Signalladungsttbertragungskanals
jenseits der Auslesemittel, die zum Ableiten der trans-
609886/1025
PIiB. 16.6.76.
portierten Ladung nach dem Auslesen derselben dient,
wird auf einem konstanten Potential von + 15 V gehalten.
Die Elektrode 37t d^e m*·* dem p+-Gebiet 16 verbunden ist»
das die Drain-Elektrode des Transistors bildet, wird auf einem konstanten Potential von -2 V gehalten.
Die Schirmelektrode 28, die zum Fuhren der Ladungspakete
EU dem Teil 31 der Schicht dient, wird auf demselben
Potential wie das Substrat gehalten.1 Diese Elektrode
soll nie positiver als die vorhergehende Elektrode 25 sein.
Für die Einführung der Ladungspakete von
Elektronen bestehen mit der dargestellten Struktur verschiedene MBgIi chice it en. Die Elektrode 21 kann, ausgenommen
wenn ein Ladungspaket eingeführt wird, auf einem Potential von +15 V gehalten werden. Bei einem digitalen
Eingangssignal können die Elektroden 32 und 33 mit
den Taktelektrodenleitungen 0o und 0^ verbunden xferden,
während die Elektrode 21 impulsweise von 15 V auf 10 V
und wieder auf 15 V gebracht werden kann, wobei bei jedem Impuls ein Ladungspaket eingeführt wird. Bei einem
analogen Eingangssignal und für gewisse Signalverarbeitungeanwendungen können die Elektroden 22 und 23 auf vielerlei
Weise mit unabhängigen Impulsgeneratoren oder mit einer unabhängigen Gleichspannungsquelle verbunden werden,
wobei das analoge Signal der Elektrode 21 zugeführt werden kann. Die Vierphasentalctspannungen, die von der
609886/1025
PHB.■ 325θ4Κ.
16.6.76.
mit dem Haupt elektrodensystem φ\. bis 0^ verbundenen
Quelle geliefert werden, liegen zwischen 0 V und 6 V. Die sogenannte "Two-and-a-half-phase"-Taktspannungen
der anderen Taktspannungsquelle, die mit den Elektroden 25 und 27 verbunden ist, liegen ebenfalls zwischen 0 V
und 6 V, wobei die Gate-Elektrode 26 auf einem konstanten Potential von -5 V gehalten wird."
Die Wellenformen der Taktspannungen werden
nachstehend beschrieben, aber zunächst wird die Potential-Verteilung
in dem η-leitenden Schichtteil 17 unter verschiedenen Elektroden an Hand der Fig. 7 beschrieben.
In dieser Figur sind Potentialwerte als Ordinate aufgetragen und sind weiter die Isolierschicht 14, der
η-leitende Schichtteil 17 und das p-leitende Substrat
dargestellt. Die Kurve A bezeichnet die Potentialverteilung
unter der Gate-Elektrode 26, wo sich das höher dotierte n-Gebiet 33 befindet; die Kurve B bezeichnet
die Potentialverteilung unter einer beliebigen Taktelektrode, wenn diese ihr negativstes Potential, d.h.
von 0 V, aufweist, während die Kurve C die Potentialverteilung unter einer beliebigen Taktelektrode bezeichnet,
wenn diese ihr positivstes Potential, d.h. von +6 V, aufweist.
Aus dieser Figur ist ersichtlich, dass das Oberflächenpotential unter der Gate-Elektrode 26 am
609886/1025
PKB.32304k.
16·6.76.;
negativsten ist und dadurch wird der LöOherstrom in
der Nähe der Oberfläche auf das Gebiet unter der Gate-Elektrode 26, wo sich das n-Gebiet 33 befindet, begrenzt.
Esnwird weiter klar sein, dass die "Potentialmulde"
unter der Gate-Elektrode 2.6 positiver als unter den benachbarten Elektroden 25 und 27 ist, wenn sich die
genannten Elektroden auf ihrem am wenigsten positiven Potential (Kurve B) befinden, und negativer als unter
den benachbarten Elektroden 25 und 27 ist, wenn die
genannten Elektroden ihr positivstes Potential aufweisen (Kurve C), Dadurch kann der gewünschte Ladungstransport
der ladungsgekoppelten Anordnung stattfinden. Dieser Ladungstransport über das Innere der Schicht nacheinander
unter den Elektroden 25, 26 und 2" erfolge, ohne dass die Elektronen eines Ladungspaktes, wenn es in der
Nähe der"Potentialmulde" unter der Gate-Elektrode 26
gespeichert ist, mit-den beweglichen Löchern im Transistorkanal an der Oberfläche gemischt werden.
Fig. 8 zeigt die Wellenformen der Taktspannungen.
Die an die Elektroden 0* bis 0κ angelegten Taktspannungen
sind Übliche Vierphasentaktspannungen, aber die an die
zu den Auslesemitteln gehörigen Elektroden 25 und 27
angelegten Taktspannungen weisen ein asymmetrisches
Impulsbreitenverhältnis auf. Um die Verweilzeit eines Ladungspakets unter der Gate-Elektrode 26, in der das
609886/1025
PHB.32504K.
16.6.76.
Auslesen stattfinden kann, möglichst lang zu machen,
wird die Dauer, in der die Taktspannungen von +6 V an
die Eingangs- und Ausgangselektroden 25 und 27 der
Auslesemittel angelegt werden, verhältnismässig kurz gemacht. Auf diese Weise ist die Verweilzeit unter der
Gate-Elektrode 26 nahezu das Dreifache der Verweilzeit eines Ladungspakets unter einer beliebigen Elektrode
bis 0u· Die Abtastzeit, in der das Ladungspaket von
Elektronen an der Speicherstelle unter der Gate-Elektrode von den auf den Source/Drainstrom des Transistors
ansprechenden Mitteln ausgelesen wird, ist in Fig. '8 mit t bezeichnet.
Nun werden einige Abmessungen der unterschiedlichen in der Anordnung nach den Fig. h bis 6 vorhandenen
Gebiete und Schichten gegeben·
Die η-leitende epitaktische Schicht 12 weist eine Dicke von etwa 4/um auf und das ρ -dotierte Gebiet
erstreckt sich in der Schicht bis zu einer Tiefe von etwa 2/um, Die Breite des Signalübertragungskanals 17,
d.h. die Querabmessung senkrecht zu der Ladungstransportrichtung, kann z.B. 4-0/um betragen. In einer Richtung
parallel zu der Ladungstransportrichtung sind die Breiten der verschiedenen Elektroden wie folgt:
6 0.9 886/1025
PHB»32504ε.
16.6*76.
Takt elektroden 0* und 0„ = 10 /tun
Taktelektroden 02 und 0^ = 10 /um
Eingangselektroden 22 und 23 = 10 ,um
Eingangselektrode 25 der Auslesemittel = 20/um
Ausgangselektrode 27 der Auslesemittel = 15/um
Gate-Elektrode 26 = 25/um
Schirmelektrode 28 = 20/um.
Die entsprechenden Abmessungen des n-Gebietes 33 ist
etwa 15/um und seine Abmessung in einer Richtung senkrecht
zu der Ladungstransportrichtung ist etwa 10/um.
Es sei bemerkt, dass, weil die n-leitende
Schicht nur eine Dicke von k /tun und das ρ -Gebiet eine
Tiefe von 2/um aufweist, sich die Möglichkeit ergibt, dass, wenn diese Abmessungen während der Herstellung nicht
genau beherrscht werden, das p+-Gebiet 16 direkt mit
dem p-leitenden Substrat 11 verbunden sein kann, wodurch sein Potential fest auf Erdpotential liegt. Dies kann das
Anlegen entsprechend positiverer Spannungen an alle anderen Elektroden notwendig machen, damit die Beeinträchtigung
der Wirkung der Anordnung praktisch vermieden oder beschränkt wird.
Diese AusfUhrungsform schafft eine nichtdestruktive Ausleseverstärkerstufe mit einem niedrigen
Rauschpegel und einer hohen Ansprechgeschwindigkeit. Die Eingangskapazität ist niedrig und die Verstärkerstufe
609886/1025
PHB.32504K. 16.6*76.
1st innerhalb des Signalladungsübertragungskanals angeordnet. Es leuchtet ein, dass weil das Ladungspaket
zu dem Teil 31 der η-leitenden Schicht geführt werden
muss, wobei dieser Teil in einem Querschnitt in einer Ebene senkrecht zu der Ladungstransportrichtung eine
Oberflache aufweist-, die etwas kleiner als die Hälfte
der Oberfläche des entsprechenden Querschnittes des Hauptteiles des Signalladungstransportkanals unter den
Taktelektroden J9> bis 0^x ist9 die LadungsverarbeitungskapazitSt
der Anordnung für eise vorgegebene Oberfläche
des Teiles 17 der n-Ieitenden Schicht kleiner als ohne
das Vorhandensein der Ausleseverstärkerstufe ist. Dagegen
wird mit dem neuen Ausleseladungsverstärker ein sehr gutes Signal-Rausch-Verhältnis erhalten.
Selbstverständlich ist es möglich, durch eine Abwandlung, bei der die Schirmelektrode 28 weggelassen
und auf jeder Seite des p+-Source-Gebietes 29
ein Gebiet 33 gebildet wird, eine Äusftihrungsform zu erhaltens ±n der das Ladungspaket geteilt und unter
zwei Transistor-Gate-Elektroden transportiert ?yird, die
über dem η-leitenden Schichtteil 17 a**f einander gegenüber
liegenden Seiten der p^-Source-Gebietes 25? liegen.
Dies bedeutet aber, dass zwei Verstärkerstufen vorhanden
sind, die die Form solcher in der beschriebenen Ausführungsform verwendeten Stufen aufweisen und parallel
609886/102«
9HB.32504K.
16.6.76.
betrieben werden, so dass die Eingangskapazität höher
und somit die Empfindlichkeit niedriger ist.
Eine -weitere Ausftihrungsform der Erfindung
wird nun an Hand der Fig. ° beschrieben. Diese Ausführungsform ist eine Abwandlung der an Hand der Fig. k
bis 6 beschriebenen Ausfiihrungsform und unterscheidet sich darin von der letzteren Ausführungsform, dass es
sich um eine ladungsgekoppelte Anordnung handelt, die für Bildaufnahme geeignet ist, wobei die Ladung über
das Innere der Halbleiterschicht transportiert wird. Bei dieser Anordnung weicht die Struktur im wesentlichen
nur von der nach den Fig. 4 bis 6 ab, sofern es die Mittel anbelangt, mit deren Hilfe informationdarstellende
Ladung in die η-leitende Schicht eingeführt wird.
Fig. 9 zeigt einen Querschnitt durch einen Teil der Anordnung längs einer Ebene parallel zu der Ladungstransportrichtung
und in der-Nähe zweier einander gegenüber liegender Enden des Ladungstransportkanals. Elektroden
und Gebiete in Fig. 9t die denen in den Fig. 4 bis 6
entsprechen, sind mit den gleichen Bezugsziffern bezeichnet.
Die Anordnung enthält ein p-leitendes Substrat mit einem spezifischen Widerstand von etwa 30 n.cm und einer
Dicke von etwa 200 /um, auf dem sich eine n-leitende
epitaktische Schicht mit einem spezifischen Widerstand von etwa 8 il.cm und einer Dicke von etwa 4/um befindet.
609886/1025
PHB* 32505 Κ®
16.6*76·
2623532
An den Enden des Ladungstransportkanals befindet sich
ein ρ -Gebiet 16 mit der auch in der Anordnung nach den Fig. 4 bis 6 angewandten Form.
Es gibt keine gesonderten Eingangselektroden in der Bildaufnahme-CCD nach Fig. 9 und die erste Taktelektrode
0*, die sich über die Breite des Ladungstransport·
kanals erstreckt, erstreckt sich neben und parallel zu dem Teil des ρ -Gebietes, der am Ende des Kanals liegt.
Beim Betrieb wird die obere Fläche der Anordnung beleuchtet und wird mit Hilfe geeigneter optischer Mittel
eine Szene abgebildet. Auf die obere Fläche einfallende Photonen können in den Teil 17 der n-Typ-Halbleiterschicht
durch die halbdurchlSssigen Polysillciumelektroden 0* und ^L eindringen. Während dieses Vorgangs wird
mindestens eine jeder Gruppe von Elektroden pL bis 0u
auf 0 V gehalten, während mindestens eine andere Elektrode in jeder Gruppe der genannten Elektroden auf +6 V gehalten
wird.
Photonen, die in den Teil 17 der n-leitenden Schicht eindringen und innerhalb der völlig erschöpften
Teile der η-leitenden Schicht oder innerhalb des zu dem pn-Uebergang zwischen dem η-leitenden Schichtteil und
dem p-leitenden Substrat gehörigen Erschöpfungsgebietes absorbiert werden, werden Elektron-Loch-Paare liefern.
Diese Elektron-Loch-Paare werden durch das vorhandene
609886/1025.
FHB. 16.6.76.
elektrische Feld voneinander getrennt, wobei die Löcher zu dem Substrat und die Elektronen zu den ein maximales
Potential aufweisenden Stellen in der n-leitenden Schicht fliessen. Ueber eine bestimmte Bildaufnahmeperiode,
z.B. kO msec, wird ein Ladungsmuster, das für
die von der aufzunehmenden Szene herrührende Strahlung
repräsentativ ist, in Form einer Anzahl vergrabener Ladungspakete aufgebaut, die sich unter je einer auf
+6 V gehaltenen Elektrode oder Gruppe von Elektroden befinden. Diese informationdarstellende Ladung wird über
das Innere des Teiles 17 der η-leitenden Schicht mit Hilfe geeigneter Taktspannungen transportiert, die an
die Elektroden 0.. bis 0^ angelegt werden, bis die Ladung
die Auslesemittel erreicht, die praktisch mit den an Hand der Fig. 4 bis 6 beschriebenen Auslesemittel
identisch sind. Es gibt verschiedene Möglichkeiten zum Synchronisieren der Bildaufnahmeperioden und der Ladungstransportperioden
und zum Durchführen der seriellen Auslesung der Ladungspakete und es leuchtet ein, dass
verwickeitere Ausführungsformen von Bildaufnahmeanordnungen möglich sind, wobei das informationdarstellende Ladungsmueter,
das an Speicherstellen, die über ein zweidimensionales
Gebiet verteilt sind, erzeugt ist, sequentiell zu Auslesemitteln transportiert wird. In all diesen
Ausführungsformen werden die Auslesemittel in bezug auf
609886/1025
PH3.' 32504JL.
16.6,76.
Struktur und Betrieb grundsätzlich praktisch, gleich
denen der Fig. 9 sein.
Eine Weiterbildung der Erfindung wird an Hand der Fig. 10 näher beschrieben. Diese Ausführungsform
ist eine weitere Abwandlung der Ausführungsform,' die zuvor an Hand der Fig. 4 bis 6 beschrieben wurde. In
dieser Ausftihrungsform sind Mittel vorhanden, mit deren Hilfe die Ladungspakete nach Auslesung Über das Innere
der Schicht zu einem anderen Teil der Halbleiterschicht über zu einem weiteren Elektrodensystem gehörige Speicherstellen
transportiert werden können. Diese Ausführungsform weist also eine nichtdestruktive Auslesestufe auf,
in der die Ladungspakete, statt abgeführt zu werden, nachdem sie ausgelesen worden sind, wie dies bei der
Ausführungsform nach den Fig. 4 bis 6 der Fall ist, weiter über das Innere der Schicht zu einem anderen Teil
der Schicht transportiert werden. Entsprechende Teile und Elektroden sind in den Fig. k und 10 mit den gleichen
Bezugsziffern bezeichnet ·: Die Anordnung nach Fig. 10:
weicht auch insofern ab, dass ein Dreiphasensystem für den Ladungstransport zu den Auslesemitteln hin und von
diesen Mitteln ab vorhanden ist. In diesem Dreiphasensystem bestehen die Takt elektroden f$* , 0~ und 0„ in
jeder Gruppe aus mit Phosphor dotiertem polykristallinem Silicium, wobei sie alle gegeneinander isoliert und in
609886/1025
PIIB, 32^04 K.
verschiedenen Abständen von der Siliciumoberflache angeordnet
sind, wobei ihre aneinander grenzenden Ränder sich überlappen» Die Elektroden 0^ liegen der Siliciumoberf lache
am nächsten, während die Elektroden 0~ von dieser Oberfläche
am weitesten entfernt sind. Wie in der Drauf sieht nach Pig· 10 dargestellt ist, sind die Auslesemittel
in der Ladungs transport richtung nach einer Taktelektrode 0»
einer Gruppe und vor einer Taktelektrode 0* der nächstfolgenden
Gruppe angeordnet« In dieser Ausführungsform erstrecken sich die drei Elektroden 25, 26 und 27, die
eine Fortsetzung des Ladungstransportkanals zwischen der genannten Taktelektrode 0„ der vorangehenden Gruppe
und der genannten Taktelektrode 0^ der folgenden Gruppe
definieren, alle von dem p+-Inselgebiet 29 her in der
gleichen Richtung» Die Elektrode 25t dA® de^ Elektrode I
in Pig. 1 entspricht, und die Elektrode 27» die der Elektrode 0 in Pig· 1 entspricht, bestehen beide aus
Polysilicium und befinden sich auf den gleichen Pegeln über der Siliciumoberfläche wie die Taktelektroden 0~
bzw« jijL. Die Elektrode 26, die die Gate-Elektrode des
Auslesetransistors bildet, besteht aus Aluminium und überlappt an ihren einander gegenüber liegenden Längsrändern
die Ränder der Polysiliciumelektroden 25 und 27· Eine Schirmelektrode 4i, die ebenfalls aus Polysilicium
besteht und sich auf demselben Pegel über der Silicium—
609886/1025
PHB. 32504k.
16.6*76.
- 66 - 2623532.
oberflache wie die Taktelektrode 0„ befindet, erstreckt
sich über der η-leitenden Schicht auf der gegenüberliegenden
Seite des ρ -Inselgebietes 29» Diese Elektrode ist mit einem langen Rand versehen, der die Taktelektrode 0^
die den Auslesemitteln vorangeht, überlappt, während sie weiter/ mit einem anderen langen Rand versehen ist, der
die Taktelektrode 0*, die den Auslesemitteln folgt,
überlappt. Die Aluminiumelektrode 42 bildet eine ohmsche
Verbindung mit dem p+-Inselgebiet 29·
Die Wirkungsweise der Anordnung nach Fig. 10 kann der der Anox'dnung nach den Fig. 4 bis 6 völlig
analog sein, wobei die Elektroden 25 und 27 mit einer
gesonderten Quelle von Takt spannungen verbunden sind, um die Verweilzeit der Ladungspakete unter der Gate-Elektrode
26 möglichst lang zu machen. Wenn es für das Auslesen genügt, dass die Verweilzeit eines Ladungs—
pakets unter der Gate—Elektrode 26 gleich der Verweilzeit
eines Ladungspakets unter einer der Taktelektroden #- bis 0«j ist, können die Elektroden 25 und 2-7 mi*
denselben gemeinsamen Leitungen wie die Elektroden 0*
bzw* die Elektroden 0~ verbunden werden.
Fig·" 11 und 12 zeigen eine Draufsicht auf bzw« einen Schnitt durch einen Teil einer anderen
Ausführungsform einer Halbleiteranordnung nach der
Erfindung. Diese Ausführungsform besteht gleichfalls
609 886/1025
PHB. 16.6.76.
aus einer ladungs gekoppelt en Anordnung, in der der Ladungstransport Über das Innere der Halbleiterschicht erfolgt
und die neuen Auslesemittel an einer Zwischenstelle in dem Signalladungstransportkanal zwischen zwei Gruppen von
Taktelektroden angebracht sind» Die Anordnung benutzt
ein Dreiphasensystem ftlr den Ladungstransport der bereits
für die vorhergehende Ausführungsform beschriebene Form, d.h. unter Verwendung von Taktelektroden in Gruppen von
drei Elektroden 0^, 0„ und 0„, die alle aus Polysilicium
bestehen. In jeder Gruppe sind die Elektroden 0*, 0~
bzw. 0„ in reihenmässig zunehmenden Abständen von der
Siliciumoberflache gelegen. Die den Elektroden I und
in Fig. 1 entsprechenden Elektroden k$ und ^7 bestehen
gleichfalls aus Polysilicium und befinden sich auf demselben Pegel wie die Taktelektroden 0* bzw. 0~,
Die Taktelektrode 46 in dieser Ausführungsform besteht
auch aus Polysilicium und liegt auf demselben Pegel wie die Taktelektroden 0Z· Weiter überlappt die Gate-Elektrode
k6 den ganzen Umfang eines inselförmigen
p+-Oberflächengebietes k$ und erstreckt sich über die
ganze Breite des Teiles der η-leitenden Schicht, der von einander gegenüber liegenden Teilen eines gemeinsamen
ρ -Gebietes 16 begrenzt wird. Eine ohmsche Verbindung ist mit dem p+-Gebiet über einen Anschlussleiter 50
hergestellt.
609886/1025
PHB. 16.6.76.
- 68 - 262Π532
In dieser Anordnung befindet sich an der
Oberfläche der η-leitenden Schicht 12, die auf dem p-leitenden Substrat liegt, ein höher dotiertes n-leitendes
Oberflächengebiet 52. Diese η-leitende Oberflächenschicht
52 ergibt eine Verbesserung in der Ladungsverarbeitungskapazität
einer ladungsgekoppelten Anordnung, in der der Ladungstransport über das Innere der Halbleiterschicht
stattfindet. Für eine vollständige Beschreibung der günstigen Wirkung einer derartigen
Anordnung sei auf die vorgenannte niederländische Patentanmeldung 7 303 778 (PHN. 6823) verwiesen. Die
η-leitende Oberflächenschicht 52 erstreckt sich über
die ganze Oberfläche der n-leitenden Schicht, die
durch das ρ -Gebiet 16 begrenzt wird, mit Ausnahme des ρ —Gebiets 49· Diese Anordnung hat im Vergleich zu den
vorher beschriebenen Ausführungsformen insofern eine
einfachere Struktur, dass keine zusätzlichen örtlichen η-leitenden Gebiete erforderlich sind, um die gewünschte
Potentialverteilung unter der Transistor-Gate-Elektrode zur Begrenzung des Transistorstroms zu erzielen,
während keine zusätzlichen Elektroden benötigt werden, um die Ladung über einen besonderen Weg in die n-leitende
Schicht einzuführen. Auch diese Anordnung enthält eine empfindliche Ladungsausleseverstärkerstufe, in der
alle Potentiale gut definiert sind. ¥egeri der grösseren
609886/1025
PIIB. 16.6.76.
2ό23532
Oberfläche der Gate-Elektrode bei einem gegebenen Querschnitt des Hauptteiles des Ladungstransportkanals und
der dadurch bestimmten Ladungsverarbeitungskapazität kann die Empfindlichkeit etwas geringer als bei den
vorhergehenden Ausführungsformen sein. Die Wirkung der Ladungsausleseverstärkermittel wird aber zum Auslesen
mittlerer und grosser Mengen Ladung wenigstens ebenso gut wie die einer bekannten "Floating gate amplifier"-Anordnung
sein. Die Herstellung dieser Anordnung ist verhältnismässig einfach, wobei die beschriebenen Probleme
der Reproduzierbarkeit und Stabilität nicht auftreten, weil es keine "floating" Elektroden mit unbestimmten
Ladungsmengen darauf gibt.
Beim Betrieb der Anordnung nach den Fig. 11 und 12 ändern sich die an die Hauptelektroden 0.. bis 0„
angelegten Spannungen zwischen +5 V und -5 "V. Das die
Transistor-Drain-Elektrode bildende ρ -Gebiet 16 befindet sich auf -5 V in bezug auf das Substrat. Das die Transistor-Source-Elektrode
bildende p+-Gebiet 4°- ist über einen
Widerstand R mit einer Vorspannungsquelle von +5 V verbunden und das Ausgangssignal O/P wird auf die in
Fig. 11 dargestellte Weise entnommen. Die an die Elektroden 4-5 und 47 angelegten Takt spannungen variieren
zwischen +5 V und -5 V, wobei die Gate-Elektrode 46 auf Erdpotential gehalten wird.
609886/1025
PHB.
16.6.76. -70- 262J532
Es dürfte einleuchten, dass in einem Signallad ongstransportkanal mehr als eine Ladungsauslesestufe
der in Fig. 11 und 12 dargestellten Form vorhanden, sein können. Ferner können die Auslesemittel statt in der
Mitte eines Signalladungstransportkanals, wie in den Fig» 11 und 12, auch am Ende eines solchen Kanals sofort
vor den Ladungsabführungsmitteln liegen, wie dies z.Bo in der an Hand der Fig. 4 bis 6 beschriebenen Ausführungsform der Fall ist. Bei einer Abwandlung der in den
Fig. 11 und 12 dargestellten Anordnung ist das n-leitende
OberfISchengebiet 52 weggelassen. In diesem Falle ist
die LadungsverarbeitungskapazitSt bei einem gegebenen durch das ρ -Gebiet 16 begrenzten Querschnitt der
η-leitenden Schicht niedriger. Bei einer anderen Abwandlung der Ausführungsform nach Fig. 11 und 12 sind zur Vereinfachung
der Struktur und der Wirkung die Elektroden 45 und 47 mit denselben Leitungen wie die Taktelektroden 0^
bzw. 0n verbunden. Dadurch wird aber die Verweilzeit
der Ladung unter der Gate-Elektrode 46 verkürzt, so dass das Signal-Rausch-Verhältnis kleiner wird.
In den bisher beschriebenen Auiführungsformen
ist eines der ersten und zweiten Gebiete vom entgegengesetzten Leitfähigkeitstyp, die die Source- und Drain-Elektroden
des Auslesetransistors bilden, ein inselfSrmiges ρ -Oberflächengebiet, das innerhalb des Teiles
639586/1025
PHB, 32304k
16.6.76.
- 71 - 2G2:
der Schicht liegt, der den Signalladungstransportkanal
enthält, wobei das andere der genannten ersten und zweiten Gebiete vom entgegengesetzten Leitfähigkeitstyp
durch ein p+-Oberflächengebiet gebildet wird, das entlang
einer seitlichen Begrenzung des Kanals liegt. Für den Auslesetransistor wird also nur ein zusätzliches ρ -Gebiet
benötigt. In grossen Zügen werden weitere Ausführungsforraen,
wobei andere Möglichkeiten zur Bildung der Transistorgebiete verwendet werden, und vor allem Formen beschrieben,
in denen keine zusätzlichen ρ -Gebiete erzeugt und in denen zwei zusätzliche ρ -Gebiete verwendet Airerden.
In der Draufsicht nach Fig. 13 wird der Teil 17 der η-leitenden epitaktischen Schicht entlang
einander gegenüber liegender langer Ränder, die sich in einer Richtung parallel zu der Ladungstransportrichtung
erstrecken, seitlich durch gesonderte ρ -Gebiete 61 und 62 begrenzt, die nicht miteinander verbunden sind.
Diese ρ -Gebiete 61 und 62 erstrecken sich nur teilweise durch die epitaktische Schicht hindurch. Die aus PoIysilicium
bestehenden Elektroden 63 und 65» die von der Siliciumoberflache getrennt sind, entsprechen den
Elektroden I und 0 in Fig. 1. Die Elektrode 6h besteht
aus Aluminium und bildet die Gate-Elektrode des Auslesetransistors , Beim Betrieb wird die Source-Elektrode des
Auslesotransistors durch das ρ -Gebiet 62 und die
609886/1025
PHBo 32304k«
ί"» 'η τ Γ" λ. λ
ο 13 ö 4 2
Drain-Elektrode durch das ρ'-Gebiet 61 gebildet» Ein
stellenweise erzeugtes höher dotiertes a—leitendes
Oberflaohengebiet 66 befindet sich, xra Transistorkaaal
unter der Gate<=Blektrode 6k und grenzt an das ρ ^Source=
Elektrodengebiet 62 3 aber ist von dem ρ »Brain-Blsktr-oden=
gefciet 5'i getrennte Das Gebiet 66 dient dazu5 dis ge=
ivüiisclite Potentialver-teilrmg· unter der Gate-Elektrode
zii ei'ziolen, damit die gewlins elite TrasLsistorifirkinig
errialten. wird, x-jobei das gespeicherte Ladtmgspaket auf
das Iiiaere des Teiles 17 der umleitenden Schicht begrenzt
ist» ohne dass Mischling der Elektronen im gespeicherten.
Laduiigspaket mit den bsweglicXiesi LBchera ±m. Traasis'ior«
kanal auftritt e Die Ifirkungsweise dieser Anordiioiig ist
gleich der- der Anordnung nach den Fig® 4 bis 6 ο Die an
die (nicht dargestellten) Haupttaktelektrodesi angelegten
Takt spannungen -/az-ix er es. zwischen O V und v6 Y "und die
'an die Elektroden 63 vsxd 65 angelegten Takt spannungen
variieren ebenfalls Ewiselie-zi 0 Y und %·6 Yg wobei alle
hier angegebenen SpaniiiHigen auf das Potential des
ρ—leitenden Substrats 5 das norntaleraeise am Srdpotential
liegt 3 besagen sind9 Bas p""-Gebiet 629 das die Source«=
Elektrode bildet, ist über einen ¥iderstand an eine Quelle von +5 Y angeschlossen, während das p^-Gebiet
das die Drain-Elektrode bildet, auf -2 V gehalten wird. Die Gate-Elektrode 64 wird auf einem konstanten Potential
60988 ß/1025
PHB. 3?o 16.6.76.
- 73 - 232i532
von -5 Υ gehalten. Diese Anordnung kann derart ausgebildet werden, dass die Auslesestufe nach. Fig. 13 sich an einer
Zwischenstelle längs eines Signalladungstransportlcanals oder am Ende eines Signalladungstransportlcanals sofort
vor Ladungsableitungsmitteln befindet. Die Anordnung
kann zeB,' für Betrieb in dem Zwei-, Drei- oder Vierphasenmodus
in bezug auf den Ladungstranf-port eingerichtet werden.
Fig. i4 zeigt eine Draufsicht auf einen Teil
einer Anordnung, in der sowohl die Source- als auch die Drain-Elektrodengebiete des Auslesetransistors als
gesonderte inselförmige ρ -Oberflächengebiete in dem
CCD-Kanalgebiet angeordnet sind. Diese Anordnung enthält ein ρ -Oberflächengebiet 16, das sich nur1 teilweise
durch die epitaktische Schicht hindurch erstreckt, wie dies in der Anordnung nach den Fig. k bis 6 der Fall
ist, und das einandejr gegenüber liegende Teile besitzt, die den Teil 17 der η-leitenden Schicht seitlich begrenzen.
Die Transistor-Source- und -Drain-Elektrodengebiete werden durch inselfö*rmige ρ -Oberflächengebiete
71 und 72 mit Anschlussleitern 73 bzw. 74 gebildet.
An der Stelle des Transistorkanalgebietes befinden sich ein höher dotiertes η -Oberflächengebiet 751 das an
das ρ -Source-Elektrodengebiet 71 grenzt und das von
dem ρ"-Drain-Elektrodengebiet J2 getrennt ist. Das
609886/1025
16.6 ..76 *'■
" lh " 2523532
Gebiet 75 dient dazu, die gewünschte Potentialverteilung
unter der Transistor-Gate-Elektrode 77 zu erzielen, wie
sie.^ür die beabsichtigte Transistorwirkuiig, wobei das
gespeicherte Ladungspaket auf das Innere des n-leitenden Teiles 17 der Schicht begrenzt wird, ohne dass die
Elektronen im gespeicherten Ladungspaket mit den beweglichen Löchern im Transistorkanal gemischt werden, verlangt wird.
Die Elektroden 78 und 79 bestehen aus Polysilicium und ent~
sprechen den Elektroden Σ und 0 in Fig. 1 , wobei die Elektrode 78 derart angeordnet wird, dass sie an die
letzte Elektrode einer Gruppe von Taktelektroden grenzt,
die für die Ladungspeicherung und den Ladungstransport
zu den Ladungsauslesemittein dienen. Die aus Aluminium
bestehenden Schirmelektroden 81 und 82 befinden sich auf der Isolierschicht und grenzen an die Elektrode 78.'
Sie liegen über jenen Teilen der η-leitenden Schicht, in die die Ladung nicht eindringen soll. Diese Teile
liegen zwischen den ρ -Gebieten 71» 72 und den benachbarten
Teilen des p+-Gebietes 16.
Beim Betrieb der Anordnung nach Fig. 14 wird
das ρ -Gebiet 16, gleich wie die Schirmelektroden 81
und 82, auf Substratpotential gehalten. Die an die Haupttaktelektroden für die Ladungsspeicherung und
den Ladungstransport über das innere der Schicht längs
des Transportkanals angelegten Taktspannungen variieren
609886/1025
PHE, 32504k.
16.6-76,
2Ü23532
zwischen 0 V und +6 V. Die Anordmuig kann z.B. für
Betrieb in einem Zwei-, Drei- oder Vierphasenmodus eingerichtet werden. Die an die Elektroden 78 und 79
angelegten Spannungen variieren zwischen 0 V und +6 V, wobei die Gate-Elektrode 77 aui* einem konstanten
Potential von -5 V gehalten wird9 Die Drain-Elektrode fk
fvird auf -2 V gehalten und die Souree~Slektrode 73 isiJ
über einen Widerstand, einem dessen Enden das Ausgangssigiial
entnommen wird, mit einer Speisequelle von +5 V verbunden»
Eine weitere Ausführungsfοϊ·πι wird an Hand
der Fig. 15 beschrieben. Darin wird ein einziges zusätzliches
ρ -Gebiet beim Betrieb als Transistor-Drain-Elektrode benutzt. In dieser Anordnung ist der Teil 17
der n—leitenden Schicht in Richtung des Ladungstransports entlang einander gegenüber liegender langer Ränder seitlich
--cn gesonderten ρ -OberfISchengebieten 91 void 92. begrenzt,
die sich nur teilweise durch die epitaktische Schicht hindurch erstrecken. Im Betriebszustand bildet das Gebiet
die Source-Elektrode des Transistors, wobei die Drain-Elektrode des Transistors durch ein inselförmiges
p+-Oberflächengebiet 93 mit einem Anschlussleiter 9^
gebildet wird. Die aus Polysilicium bestehenden Elektroden 95 vaxd 96 entsprechen den Elektroden I und 0 in Fig. 1
und befinden sich in der Ladungstransportrichtung auf
609886/1025
einander gegenüber liegenden Seiten der Transistor-Gate-Elektrode
97» Ein Örtlich gebildetes höher dotiertes η-leitendes Qberflächengebiet 93 befindet sich unter
dsi- Gate-Elektrode 97 und erstreckt sicli derart9 dass
es εη das Source-Elektrodengebiet 92 grenzt und von dem
Brain-Elektrodengebiet 93 getrennt ist. Mit diesem Oberflächengebiet
98 wird erreicht, dass5 obwohl die
Elektrode 97 stets negativer als die angrenzenden Elektroden
95 und 96 ist, das Potential im Inneren dex3
Schicat unter der Elektrode 97 derartig ±st9 dass dort
unter Einfluss der angelegten Taktspannungen. Ladnngs«
pakete eingeführt und begrenzt werden können und dass die Ladungspakete nicht unter denjenigen Teil der Elektrode
97 gelangen werden, an dem kein höher dotiertes Gebiet 98 vorhanden ist.
Beim Betrieb ist die mit dem p*-Gebiet 92 verbundene
Source-Elektrode mit einer Spannungsquelxe von +2 V verbunden und wird das ρ'-Gebiet 91 au.f -5 V gehalten.
An die (nicht dargestellten) Haupttaktelektroden werden Taktspannungen angelegt, die zwischen 0 V und +6 V
variieren, während an die Elektroden 95 und 96 Taktspannungen angelegt werden, die zwischen 0 V und +6 V
variieren. Die Drain-Elektrode Sk- ist über einen Widerstand
mit einer Quelle von -8 V verbunden und die Gate-Elektrode wird auf -5 V gehalten. In dieser Ausführungsform und
609886/1025
PHB. 32504k*
16*6.76.
auch in der an Hand der Fig. 13 beschriebenen Ausftihrungsform
besteht beim Betrieb ein Spannungsunterschied zwischen verschiedenen ρ -Gebieten, die auch zur Isolierung
des Halbleiterschichtteiles, in dem sich der Ladungstransportkanal befindet, verwendet werden. Daher können
Beschränkungen in bezug auf die mindestzulässige Dicke der η-leitenden Schicht bestehen. Die Möglichkeit einer
Verbindung zwischen einem derartigen ρ -Oberflächengebiet
und dem p-leitenden Substrat, auf dem die n-leitende
Schicht vorhanden ist, muss vermieden werden.
Es ist einleuchtend, dass für den Fachmann im Rahmen der Erfindung viele Abwandlungen der bisher
beschriebenen ladungsgekoppelten Anordnungen möglich sind.
Für die für Bildaufnahmezwecke bestimmten Anordnungen kann.,
β statt die Struktur für den Empfang einfallenden Lichtes oder von Strahlung auf der Seite, auf der sich die
Taktelektroden befinden, anzupassen, die Struktur derart
ausgebildet werden, dass sie für den Empfang von Licht oder Strahlung auf der Substratseite geeignet ist, wobei
das Substrat eine genügend kleine Dicke aufweist.
In allen besdiriebenen Ausführungsformen ist
der Signalladungstransportkanal mit einer praktisch gleichmässigen Breite dargestellt, Erwünschtenfalls kann
der Signalladungstransportkanal aber eine örtliche Variation in der Breite in der Nähe des Auslesetransistors
609886/1025
PHL*
2528532
~.',::?~'/eissxis ime das susHtslioh. gsfcildete Gebiet oder die
^■isätziichsn Gebiete xrora eirägagsixgesetzten Leitfähigkeits·=
«7Ps die eines oder beide Transistor-Source- und -Drain-31sktrodengebiete
bilden, unterzubringen.
Beim Betrieb der au Hand der Fig, h bis 6
un der Fig. 10 beschriebenen Ausführungsformen wird das
^+=>leitende ins eiförmige Qfoerf ISchengebiet als Transistor»
?;^ree-Elekt rodengebiet verwendet, wobei das ρ -Gebiet
ds.s seitlich, den Signalladungstransportlcanal begrenzt,
als Drain—Blelctrodengebiet verwendet %irird» Bei Abwandlungen
:1:,oser Strtlkturen, in denen die hoher dotierten n-Gebiete
5.;;sli an das ρ -Gebiet 16 grsazea, ist es möglich, die
" i:rce- und Drain-Elektrodengebiete und die daran auge»
1 Sten Spann-ongen untereinander au verv/echseln.
In gewissen Ausilihrungsformen ist beschrieben,
:!ei\3 das Aus gangs signal von einem Punkt zwischen der
Tr^iisistor-Source-Elektrode und einem Belastungswiderstand
Iz. dem Reihenicreis zwischen der Source-Elektrode und
3:'".sx* GlaialiStromvorspannungsQuelle abgeleitet und dann
•si~sra Susseren Verstärker zugeführt wird. Andere Anordnunge:
_'.::_■ Ableitsn de.s Ausgangs signals sind aber auch mögliclxj
z.S· kann statt eines derartigen Widerstandes in Reihe
mit dem Auslesetransistor der Hauptstromweg eines anderen
Feldeffekttransistors mit isolierter Gate-Elektrode verwendet werden, der in demselben Halbleiterkörper
609886/1025
PHB. 32504k,
16.6.76.
2623532
angebracht ist« Weiter ist es möglich, die Anordnung
derart zu betreiben oder zu bildenj dass die Gate-Elektrode
und die Drain-Elektrode des Auslesetransistors dauernd miteinander verbunden sind, wobei in den
beschriebenen Beispielen das an die Gate— und Drain-Elektrode
angelegte gemeinsame Potential den Wert aufweist, der für das Potential der Gate-Elektrode angegeben
ist.'
Eine Weiterbildung einer Halbleiteranordnung nach der Erfindung wird an Hand der Fig. 16 und 17
beschrieben. Fig. 17 zeigt einen Querschnitt längs der Linie XVII-XVII durch die Draufsicht nach Fig. 16.
Diese Anordnung enthält ein Photodetektorelement mit einem p-rleit enden Substrat 101 und einer n-leitenden
epitaktischen Schicht 102, wobei das Substrat und die epitaktische Schicht je eine Dicke und eine Dotierung
aufweisen, die praktisch denen der an Hand der Fig. h bis 6 beschriebenen AusfUhrungsform entsprechen. Auf der
Oberfläche 103 der epitaktischen Schicht 102 befindet sich eine Isolierschicht 104, Ein p+-Oberflächengebiet
erstreckt sich in der epitaktischen Schicht 102, aber nicht durch diese Schicht hindurch. Dieses p+-0berflächengebiet
106 hat eine geschlossene Konfiguration, mit Ausnahme einer kleinen Oeffnung 107 mit einer
Breite von einigen /tun. Ein inseiförmiges p+-Gebiet
609886/1025
?FB. 3'/,5Qk k.
16.6.76. - 80 -
mit einer entsprechenden Dotierung und Dicke befindet sich innerhalb des p+-Gebietes 106. Auf der Oberfläche
der Isolierschicht 104 liegt ein Elektrodensystem, das aus zwei Elektroden 120 und 121 besteht, die beide aus
mit Phosphor dotiertem polykristallinen! Silicium bestehen und sich auf verschiedenen Pegeln Über der
Siliciumoberflache erstrecken, wobei die Elektrode "120
der Siliciumoberfläche näher als die Elektrode 121 liegt.
Die Polysiliciumelektrode 120 hat eine praktisch rechteckige Konfiguration, derart, dass ihr Innenumfang den
Aussenumfang des inseif ö*rmigen p+-Gebietes 108 überlappt
und dass der Aussenumfang rechteckig gestaltet ist, mit Ausnahme des Teiles, der einen Ausleseleiter bildet»
Die Polysiliciumelektrode 121 hat ebenfalls eine praktisch rechteckige Konfiguration, wobei ihr Aussenumfang den
Innenumfang des ρ -Gebietes 106 überlappt und ihr Innenumfang den Hauptteil des Aussenumfangs der Polysiliciumelektrode
120 überlappt. Die Elektroden 120, 121 bilden ein Paar sich überlappender Ladungsübertragungselektroden.
Die p+-Gebiete 106 und 108 bilden die Source- und Drain-Elektroden eines Feldeffekttransistors
mit isolierter Gate-Elektrode, dessen Ladungstransportelektroden 120, 121 zusammen zügleichL'Tfeile der Gate-Elektrode
bilden. Das p+-Gebiet 108 ist mit einem Anschlussleiter 112 und das ρ -Gebiet 106 ist mit einem
' 609886/1025
PIlB. ^Z^h K.
16.6.76.
" 81 "
Anschlussleiter 113 versehen. In der Nähe der Unterbrechung 107 in dem p+-Gebiet 106 befindet sich ein n+-0berflächengebiet
114 in der η-leitenden epitaktischen Schicht 102,
das mit einem Anschlussleiter 115 versehen ist.
Die Wirkung der Anordnung als Photodetektorelement wird nachstehend beschrieben. Die einfallende
Strahlung wird auf die obere Fläche gerichtet und die halbdurchlässigen Polysiliciumelektroden 120, 121 sind
derart ausgeführt, dass sie Strahlung in dem Wellenlängenbereich, für den die Anordnung empfindlich sein muss,
durchlassen. Während der Detektionsperiode ist der Teil der epitaktischen Schicht unter den Elektroden 120 und
121, der sich innerhalb des ρ -Gebietes IO6 befindet,
völlig erschöpft und gegen die Umgebung isoliert. Dies wird durch das Anlegen von Potentialen (die alle in bezug
auf das an Erdpotential liegende p-leitende Substrat angegeben sind) von +10 V an den Leiter 11$, von -5 V
an den Leiter 113 und von -5 V andie Elektrode 121 erreicht, während die Elektrode 120 auf Substratpotential (θ V)
gehalten wird. Elektron-Loch-Paare, die bei Absorption der einfallenden Strahlung innerhalb des völlig erschöpften
Teiles der Schicht 102 oder des Erschöpfungsgebietes im Substrat 101 unter dem genannten Teil der
Schicht erzeugt werden, werden durch das elektrische Feld voneinander getrennt, wobei die Löcher zu dem
609886/1025
PHB. 32504K,
16.6.76.
p-leitenden Substrat und die Elektronen zu den Potentialmaxima
im Inneren der η-leitenden Schicht 102 fliessen. Dadurch, dass die innere Elektrode 120 ein positiveres
Potential als die äussere Elektrode 121 aufweist, werden
die Streufelder (fringing fields) in der epitaktischen Schicht jene Elektronen, die unter der Elektrode 121
erzeugt sind, zu einer Stelle im Inneren der Schicht unter der inneren Elektrode 120 treiben. Mit Ausnahme
eines kleinen Prozentsatzes an Elektronen, der dadurch verloren geht, dass er über die Oeffnung 107 in dem
ρ -Gebiet 106 zu dem nichterschöpften Teil der n-leitenden
Schicht verschwindet, werden die durch Absorption der einfallenden Strahlung erzeugten freien Elektronen
schliesslich unter der Elektrode 120 gesammelt und im Inneren der η-leitenden Schicht 102 begrenzt werden»
Während dieser Bildaufnahmeperiode ist das Gebiet 108, das die Transistor-Source-Elektrode bildet, mit einer
Quelle von +5 V über einen Widerstand R verbunden. Der
Hauptstrom des Transistors, der die Source- und Drain-Elektrode durchfliesst, wird zunehmen, je nachdem mehr
Elektronen in die Schicht eingeführt weraen und sich
in der Speicherstelle unter der Elektrode 120 ansammeln, die einen Teil der Gate-Elektrode des Transistors bilden.
Da das Oberflächenpotential mit dem Source-Elektrodenpotential
gekoppelt ist, werden mehr Löcher in den
609886/1025
PHB.
16.6.76.
Transistorkanal eingeführt werden als Kompensation für die zugenommene Elektronenkonzentration im Inneren
der Schicht unter der Elektrode 120. Ueber eine bestimmte Periode wird der Transistorstrom bei einfallender
Strahlung, wie beschrieben, zunehmen, und dieser Strom wird ein. Mass für die Gesamtmenge in dieser Periode
einfallender Strahlung sein. Am Ende einer Teilbildperiode wird die äussere Elektrode 121 zeitweilig auf +1 V gebracht,
um die unter der Elektrode 120 gespeicherten Elektronen zu entfernen» Die Elektronen werden zu einer Stelle unter
der Elektrode 121 transportiert, von der sie über die Oeffnung 107 in. dem p+-Gebiet 106 entfernt werden, weil
das Potential der η-leitenden Schicht ausserhalb des ρ -Gebietes 106 positiver als das innerhalb des genannten
Gebietes ist. Wenn das an die Elektrode 121 angelegte Potential wieder auf -5 V gebracht wird, beginnt eine
neue Teilbildperiode und wird aufs neue ein Bild aufgenommen,
wie beschrieben ist.
Es ist einleuchtend, dass eine Anzahl derartiger
Photodetektorelemente in einem gemeinsamen Halbleiterkörper gebildet werden können, wobei den einzelnen
Elementen Ausgänge zugeordnet sind. Weiter ist es auch möglich, in einer derartigen Struktur mit einer Anzahl
von Photodetektorelementen elektrolumineszierende oder andere Wiedergabemittel in Reihe mit dem Source- und Drain-
609886/1025
PHB,- 32504k,
16.6.76. - 84 r-
Elelctrodenkreis jedes Auslesetransistors anzuordnen.
Weitere Ausführungsformen der Erfindung werden
nun beschrieben, wobei die Anordnungen nach diesen:.
Ausfuhrungsformen aus ladungsgekoppelten Anordnungen mit
Bulktransport bestehen, die Auslesemittel mit Feldeffekttransistoren
mit isolierten Gate-Elektroden an je einer Anzahl aufeinanderfolgender Ladungsspeieher- und - Übertragungsbits
einer Ladungstransportleitung enthalten.
Die in den Fig. 18 bis 20 dargestellte Anordnung ist eine BuIk-CCD, in der jede einer Anzahl aufeinanderfolgender
Ladungsspeicher- und -Transportstufen (Bits)
in einer einzigen Ladungsspeicher- und -transportleitung gesondert mittels gesonderter Ladungsauslesemittel
zugänglich ist, die eine Feldeffekttransistorstruktur mit isolierter Gate-Elektrode enthalten. In den rein
schematischen Zeichnungen haben die verschiedenen Schraffuren und Linienformen die gleiche Bedeutung wie
in den obenbeschriebenen Figuren. Der Deutlichkeit halber sind nur zwei Ladungsspeicher- und -transportstufen (Bits)
dargestellt, aber es leuchtet ein, dass die Anordnung eine Vielzahl, in diesem Falle z.B. hundert, Ladungsspeicherund
-transportstufen in einer einzigen Leitung enthält.
Die Anordnung enthält ein p-leitendes Siliciumsubstrat
201 mit einem spezifischen Widerstand von etwa 30 n.cm und einer Dicke von etwa 200 /um mit darauf
609886/1025
FHB. 323-O'lK.
16.6*76.
einer η-leitenden aus Silicium bestehenden epitaktischen
Schicht 202 mit einem spezifischen Widerstand von etwa 8 Q.cm und einer Dicke von etwa 4/um. Auf der oberen Fläche
203 der epitaktischen Schicht 202 befindet sich Isoliermaterial 2θ4, das aus Siliciumoxidschichtteilen verschiedener
Dicken besteht. In der epitaktischen Schicht befindet sich ein ρ -dotiertes Oberflächengebiet mit
parallel verlaufenden streifenförmigen Teilen 206, die
dazu dienen, die Grenzen eines Ladungstransportkanals in dem η-leitenden Material der Schicht 202 in einer
Richtung parallel zu der Ladungstransportrichtung, die mit dem Pfeil in Fig. 1°. angegeben ist, zu definieren.
Beim Betrieb ist der Teil 207 der η-leitenden Schicht gegen seine Umgebung isoliert, ausgenommen, dass Mittel
zum Einführen und Ableiten von Ladung aus diesem Teil der Schicht vorgesehen sind. Diese Isolierung wird
dadurch bewirkt, dass- der pn-Uebergang zwischen dem p-leitenden Substrat 201 und der n-leitenden Schicht 202
und der pn-Uebergang zwischen dem ρ -Gebiet 206 und der η-leitenden Schicht 202 in der Sperrjchtung vorgespannt
werden, derart, dass das Erschöpfungsgebiet, das zu dem letzteren Uebergang gehört, sich wenigstens bis zu dem
Erschöpfungsgebiet erstreckt, das zu dem genannten pn-Uebergajag zwischen dem Substrat und der epitaktischen
Schicht gehört. Der Einfachheit halber sind ^weitere
609886/1025
PHD. 32504k.
16.6.76.
2623532
Verbindungen mit der η-leitenden Schicht ausserhalb der
Teile 207, die von dem p+-Gebiet 206 begrenzt sind, nicht dargestellt. Auf den Isolierschichtteilen befindet
sich ein Elektrodensystem, das zur kapazitiven Erzeugung elektrischer Felder für den Transport informationdarstellender
Ladung über das Innere der Halbleiterschicht angebracht ist. Dieses Elektrodensystem enthält eine
Anzahl Gruppen von Elektroden 0.. , 0„, 0~, Die nahe beieinander
liegenden Ränder der Elektroden 0^ und 0„ überlappen
sich, gleich wie die nahe beieinander liegenden Ränder der Elektroden 0„ und 0^ und die nahe beieinander
liegenden Ränder der Elektroden 0~ und 0^. In der
Richtung senkrecht zu der Ladungstransportrichtung und parallel zu den einander gegenüber liegenden Hauptflächen
der η-leitenden Schicht 202 erstrecken sich die Elektroden 0^t 0„ und 0„ völlig über die ganze Breite des
Teiles 207 der Schicht 202, der durch die einander gegenüber liegenden streifenförmigen Teile des ρ -Gebietes
206 definiert ist. Die Elektroden 0* sind dauernd miteinander
verbunden und bestehen aus dotierten polykristallinen Siliciumschichtteilen, die sich auf einem
ersten Pegel auf dem Isoliermaterial 2θ4 befinden.
Die Elektroden 0n sind dauernd miteinander verbunden
und bestehen aus dotierten polykristallinen Siliciumschichtteilen, die sich auf einem zweiten Pegel auf dem
609886/1025
W$6t76i
Isoliermaterial 204 befinden und die die Elektroden 0*
auf dem ersten Pegel überlappen. Die Elektroden 0«
können dauernd miteinander verbunden oder gesondert zugänglich sein, je nach der Betriebsphase, wie nachstehend
beschrieben werden wird. Sie bestehen aus Aluminiumschichtteilen,
die sich auf einem höheren Pegel auf dem Isoliermaterial 204 befinden und die die Elektroden 0^
und 0„ überlappen.
Innerhalb des Teiles 207 der Schicht 202 befinden sich p+-dotierte inselförmige Oberfl&chengebiete
209» wobei eines dieser Gebiete 209 für jede Gruppe von drei Ladungstransportelektroden 0* , 0? und 0» vorgesehen
ist· Die p+-Gebiete 209, die in der vorliegenden
Ausftthrungsform zentral innerhalb des Teiles 207 liegen, weisen die gleiche Dotierung und Tiefe wie das ρ -Gebiet
206 auf· In der Ladungstransportrichtung weisen sie dieselben Abmessungen wie die zugehörigen Elektroden 0„
auf und fluchten sie praktisch mit diesen Elektroden 0Z·
Im Isoliermaterial 2θ4 sind zentral über den p+-Gebieten
209 Kontaktfenster 210 vorhanden, Über die die Elektroden 0p mit den p+-dotierten Gebieten 209 verbunden sind.
In dem η-leitenden Schichtteil 207 befinden sich weiter· ^ Oberflächengebiete 211, die mit durch
. Ionenimplantation angebrachten Donatorverunreinigungen höher dotiert sind und die dazu dienen, wie bereits
609886/1025
ΓΗΒ. 16.6.76.
an Hand-vorhergehender Ausführungsformen beschrieben ist,
die Potentialverteilung in dem Schichtteil 207 derart zu beeinflussen, dass die Speicherung durch Elektronen
dargestellter Information im Inneren des genannten Schichtteils 207 unter einer Elektrode 0„ unter den
höher dotierten Oberflächenteilen 211 konzentriert wird. Die durch Ionenimplantation angebrachte Donatorkonzentration
ist derart lokalisiert, dass in Richtung des Ladungstransports die Gebiete 211 sich nur bis zu den
einander gegenüber liegenden getrennten Rändern der Elektroden 0* und J2L erstrecken. In einer Richtung
parallel zu der Oberfläche der Schicht 202 und senkrecht zu der Ladungstransportrichtung ist die durch Ionen
implantierte Donatorkonzentration derart lokalisiert, dass sich die Gebiete 211 nur bis zu den gegenüberliegenden
Rändern des p+-Gebietes 206 und der p+-Gebiete 209 erstrecken.
Ladungstransport von Elektronen kann über das
Innere der Schicht durch das Anlegen geeigneter Taktspannungen an die Elektroden 0*» 0? und 0~ bewirkt werden.
Im vorliegenden Beispiel wird die sogenannte "Two-and-ahalf-phase
clocking" angewandt, wobei die Elektroden 0„ während des Ladungstransports auf einer konstanten
Spannung von 0 V gehalten werden, während die an die Elektroden 0« und 0~ angelegten Taktspannungen zwischen
609886/1025
PHB. 32.OCAK
16.6.76. - 89 ~
+5 V und + 15 V variieren. Das Substrat liegt an Erdpotential
und über eine (nicht dargestellte) Verbindung mit dem
Teil 207 der η-leitenden Schicht 202 wird ein Potential
von +15 V angelegt. Das p+-Gebiet 206 wird auf einem konstanten Potential von +5 V gehalten.
In den vorliegenden Ausftihrungsformen bildet
das ρ -Gebiet 206 das gemeinsame Source-Elektrodengebiet für eine Anzahl von Feldeffekttransistorstrulcturen mit
isolierter Gate-Elektrode, Die Drain-Elektrodengebiete werden durch die einzelnen inselförmigen ρ -Gebiete 209
gebildet. Wenn zu einem beliebigen Zeitpunkt in der Taktsequenz ein informationdarstellendes Ladungspaket
von Elektronen sich unter einer Elektrode 0~ befindet
und, wie beschrieben, bis unter den höher dotierten Teil 211 im η-leitenden Schichtteil 207 begrenzt ist,
kann ein Signal, das für die Grosse des genannten Ladungspakets repräsentativ ist, über den Hauptstromweg der
zu dieser Elektrode 02 gehörigen Transistorstruktur erhalten
werden. In der vorliegenden Ausführungsform sind die Gate-Elektroden der Transistorstrukturen, die durch
die Elektroden 0^ gebildet werden, mit den Drain-Elektrodengebieten
verbunden, die durch die ρ -Gebiete 209 gebildet werden. Beim Auslesen eines derartigen Ladungspakets von Elektronen wird bei einem festen Potential
an der durch die Elektrode 0„ gebildeten Gate-Elektrode
609886/1025
PUB. 325θ4Κ.
16.6.76. - 90 -
die Grosse des Transistor-0berflächenstroms von Löchern
zwischen der durch das Gebiet 206 gebildeten Source-Elektrode und dem betreffenden Drain-Elektrodengebiet
durch die Grosse des Ladungspakets von Elektronen bestimmt werden, das im Inneren des η-leitenden Schichtteils 207
unter dem Transistorkanal gespeichert ist. Die Stelle, an der das Ladungspaket gespeichert ist, liegt genau
unter den beiden durch Ionenimplantation erhaltenen höher dotierten Oberflächengebieten 211 der betreffenden
Transistorstruktur·
Im Zusammenhang mit dem Auslesen sind die Elektroden 0^ Je ^r sich über geeignete Schaltmittel
zugänglich, wobei die betreffende Elektrode 0„ mit einem
festen Potential von 0 V über einen Widerstand K verbunden wird. Für Betrieb als abgezweigte Verzögerungsleitung
wird ein bestimmtes Ladungspaket an jedem einer Anzahl aufeinanderfolgender CCD-Transportbits während des
Durchgangs durch den CCD-Kanal von dem Eingang zu dem Ausgang nichtdestruktiv ausgelesen, wobei das genannte
Auslesen mittels der Auslesemittel mit Feldeffekttransistorstruktur an jedem der Bits verwirklicht wird.
Es leuchtet ein, dass die Anbringung der
Auslesemittel mit Feldeffekttransistorstruktur in jedem
Bit der CCD-Leitung einfach und leicht erfolgen kann. In der zuletzt beschriebenen Ausführungsform ist jede
609886/1025
PH3. 3
16.6.76. - 91 -
Auslesetransistorstruktur derart ausgebildet, dass das Transistor-Drain-Elektrodengebiet mit der zugehörigen
Transistor-Gate-Elektrode verbunden ist. Dies ist jedoch nicht wesentlich. Die Struktur kann derart abgeändert
werden, dass eine gesonderte Verbindung mit jedem der Transistor-Source- und -Drain-Elektrodengebiete vorhanden
ist. Jede der Strukturen mit je für sich zugänglichen Source- und Drain-Elektrodengebieten, wie oben beschrieben,
kann dazu verwendet werden» Veiter können die obenbeschriebenen
alternativen Mittel dazu benutzt werden, das informationdarstellende Ladungspaket im Inneren der
Schicht auf eine Stelle zu begrenzen, die genau unter dem darüberliegenden Transistorkanal liegt.In einem
praktischen Beispiel, bei dem keine zusätzlichen höher dotierten Oberflächengebiete zum Erhalten der gewünschten
Begrenzung des CCD-Ladungspakets erforderlich sind, weisen die Transistor-Gate-Elektroden, die auch eine
Gruppe der Taktelektroden bilden, eine mittlere Oeffnung
auf, über die die Verbindung mit einem inselförmigen Oberflächengebiet hergestellt werden kann, das das
Transistor-Source-Elektrodengebiet bildet. Dies entspricht einer Anpassung der in den Fig. 11 und 12 dargestellten
Struktur, derart, dass eine Struktur mit Auslesung in mehreren Stufen erhalten wird. Dabei sei
bemerkt, dass es nicht notwendig ist, eine gesonderte
609886/1025
PHB.
16.6.76. - 92 -
Taktspanixungsquelie für die Auslesestufen zu verwenden»
In jedem Bit können die Ein- und Ausgangselektroden sowie die Gate-Elektrode einfach durch die üblichen
Taktelektroden gebildet werden.
Es dürfte einleuchten, dass, wie bereits beschrieben, das Vorhandensein nichtdestruktiver Auslesemittel
in jedem CCD-Bit in einer CCD-Leitung einer BuIk-CCD für viele Anwendungen verlangt wird. Derartige Anwendungen
beschränken sich nicht auf Signalverarbeitung, bei der nur eine Umwandlung elektrischer Signale in ein Paket
von Majoritätsladungsträgern an einem Eingang der
CCD-Leitung und eine anschliessende Rückverwandlung in
ein elektrisches Signal an dem Ausgang der CCD-Leitung stattfindet. Denn die neuen Auslesemittel können dazu
benutzt werden, CCD-Bits, ungeachtet der Stellen, an denen Sie- angeordnet sind, zugänglich zu machen, und
zwar auch zeitlich getrennt oder gleichzeitig. Ein Beispiel des ersten Falles getrennter Zugänglichkeit ist
der Gebrauch der Anordnung in einem Speicher, bei dem die Information, die in Form diskreter La'dungspakete
in jedem Bit gespeichert werden muss, zunächst an dem CCD-Eingang durch Umwandlung elektrischer Signale eingeführt
und dann in Jedem Bit mit Hilfe der normalen CCD-Transportwirkung angebracht wird. Der andere Betriebsmodus, bei dein alle Bits gleichzeitig ausgelesen werden,
609886/1025
PHB.
16.6.76. - 93 -
kommt z.B. in einer Wiedergäbeanordnung vor, bei der
Ladungsinformation, die zunächst in jedes Bit der CCD-Leitung eingeführt worden ist, in ein z.B. sichtbares
Strahlungsmuster mit Hilfe von Mitteln umgewandelt wird, die mit dem Hauptstromweg jedes Auslesetransistorkanals
in Reihe geschaltet sind. Für eine vollständige Beschreibung der Mittel, mit denen ein derartiges Strahlungsmuster mit elektrolumineszierendem Material erzeugt
werden kann, das mit dem Hauptstromweg einer Feldeffekttransistorstruktur vom Verarmungstyp in Reihe geschaltet
ist, die jedem Bit einer Oberflächen-CCD zugeordnet wird,
sei auf die bereits erwähnte niederländische Patentanmeldung Nr. 7 316 099 (PHB. 32293) verwiesen. Es sei
aber bemerkt, dass die in der vox'liegenden Anmeldung
beschriebenen Strukturen im Vergleich zu den in der niederländischen Anmeldung Nr. 7 316 099 (PHB. 32293)
beschriebenen Strukturen wichtige Vorteile aufweisen, z.B. was die Gedrängtheit der Anordnung und den für den
Auslesetransistorkanal benötigten Raum anbelangt. Weiter ist auch die Betriebsgeschwindigkeit der jetzt
beschriebenen Auslesemittel grosser.
Eine andere Anwendungsmöglichkeit einer
Anordnung, in der eine Anzahl Bits in einer CCD-Leitung je für sich zugänglich sind, ist die Anwendung in
einer Aufnahmeanordnung,, in der die Ladungspakete in
609886/1025
FHB. 323
16.6.76.
-J*.-"
16.6.76.
-J*.-"
demselben Halbleiterkörper erzeugt werden, in dem die
CCD-Leitung gebildet ist, z.B. mit der normalen CCD-Bildaufnahmewirkung.
Die Ladungspakete können dann ausgelesen werden, ohne dass sie zuerst zu Auslesemitteln
am Ende der CCD„Leitung transportiert werden, wie dies bei den bekannten CCD-Bildaufnahmeanordnungen der Fall ist« Dies ist ein Beispiel einer "random acces" optischen
Speichervorrichtung. Eine derartige Vorrichtung in Form eines photoempfindlichen "Random access"-Speichers kann bei der Ex^kennung optischer Symbole verwendet werden. Eine weitere Abwandlung ist die, bei der die Aufnahme einer Szene oder eines optischen Eingangssignals einer anderen Form mit über eine Eingangsstufe in die CCD-Leitung eingeführter elektrischer Signalinformation verschachtelt wird.
am Ende der CCD„Leitung transportiert werden, wie dies bei den bekannten CCD-Bildaufnahmeanordnungen der Fall ist« Dies ist ein Beispiel einer "random acces" optischen
Speichervorrichtung. Eine derartige Vorrichtung in Form eines photoempfindlichen "Random access"-Speichers kann bei der Ex^kennung optischer Symbole verwendet werden. Eine weitere Abwandlung ist die, bei der die Aufnahme einer Szene oder eines optischen Eingangssignals einer anderen Form mit über eine Eingangsstufe in die CCD-Leitung eingeführter elektrischer Signalinformation verschachtelt wird.
Ein anderer möglicher Anwendungsbereich liegt in der Bildverstärkung und in diesem Zusammenhang sei
auch, auf die vorgenannte niederländische Patentanmeldung Nr. 7 316 099 (PHB.32293) verwiesen.
Die einfache CCD-Leitungsstruktur, die in den
Fig. 18 bis 20 dargestellt ist, und die beschriebenen Abwandlungen derselben können leicht zur Bildung einer
Mehrleitungsanordnung mit einer Reihe oder Matrix von je für sich zugänglichen CCD-Bits angepasst werden.
Eine derartige Anordnung kann auf verschiedene Weise
Eine derartige Anordnung kann auf verschiedene Weise
609886/1025
PHB. 3 16.6.76. - 95 -
aufgebaut werden, je nach der betreffenden Anwendung, wobei die erwähnten Verweisungen auf die verschiedenen
Anwendungen der einfachen Leitungsstruktur entsprechend
Anwendung finden können. Insbesondere für Speicher- oder Wiedergabezwecke kann die Anordnung gedrängt sein und
wesentliche Vorteile bieten.
Eine AusfUhrungsform einer Speichervorrichtung
mit beliebigem Zugriff (RAM) wird nun an Hand der Fig. und 22 beschrieben. Diese Vorrichtung basiert auf der
einfachen ^eitungsstruktur nach den Fig. 18 bis 20 und
enthält eine Reihe oder Matrix, in der jedes "Speicher"-Bit
je für sich durch x,y-Adressiermittel zugänglich ist.
In den Fig. 21 und 22 sind Schichtteile und Gebiete, die denjenigen Teilen entsprechen, die in der einfachen
Anordnung nach den Fig. 18 bis 20 vorhanden sind, mit den gleichen Bezugsziffern bezeichnet.
Die. Anordnung nach den Fig. 21 und 22 enthält eine Anzahl CCD-Leitungen, die in der x-Richtung parallel
zueinander angeordnet sind, derart, dass in der y-Richtung die CCD-Bits in Spalten angeordnet sind. Die Taktelektroden
0*, 0p uncL 0o sind allen CCD-Leitungen
gemeinsam und Information in Form von Ladungspaketen von Elektronen, die an Eingangsstufen an einem Ende
jeder CCD-Leitung eingeführt werden, kJ5nnen;also gleichzeitig
entlang der verschiedenen Leitungen getaktet werden.
609886/rO25
16.6.76. - 96 -
Statt eines einzigen ρ -Oberflächengebietes, d.h. eines
Gebietes, wie das Gebiet 206 in der AusfUhrungsform nach
den Fig. 18 bis 20, zur seitlichen Begrenzung der CCD-Kanäle und zur Bildung eines Teiles der Isolierung
derselben beim Betrieb ist in der vorliegenden Ausführungsforra
eine Anzahl p+-0berflächengebiete für diesen Zweck
vorgesehen. In den Fig. 21 und 22 sind solche p+-Gebiete
mit 215, 216 und 217 bezeichnet. Diese p+-Gebiete können
alle für den Ladungstransportteil beim Betrieb der Anordnung miteinander verbunden werden und sind je für
sich für den Teil des Betriebes zugänglich, in dem das Auslesen des Speichers stattfindet. Auch die Elektroden 0~
können alle für den Ladungstransport miteinander verbunden werden und sind je für sich während des Auslesens
zugänglich. Der Ladungstransport erfolgt beim Betrieb, wie in der vorhergehenden Ausführungsform beschrieben ist,
mit der Massgabe, dass die Begrenzung der gespeicherten Elektronen auf nur einen bestimmten Teil des CCD-Kanals
während der Zeit, in der sie sich unter einer Gate-Elektrode 0o befinden, hier dem Wunsch angepasst ist,
die linsenförmigen p+-Gebiete, die die CCD-Kanäle
begrenzen, wie die p+-Gebiete 215, 216, 217, als Transistor-Source-Elektrodengebiete
zu verwenden.
Nun sei ein beliebiges Speicherbit betrachtet, z.B. das Speicherbit links oben in Fig, 21, Dieses
60 9~8 86/1025
pub, 3 2 50 toc.
16.6.76. - 97 -
2623532
Speicherbit wird durch Teile von drei aneinander grenzenden Elektroden JZL , 0„, 0~ und den Teil 207 der n-leitenden
epitaktischen Schicht 202 gebildet, der unter den ge-
j,
nannten Elektrodenteilen und zwischen den ρ -Gebieten 215 und 216 liegt. Zu diesem Speicherbit gehört da.s
Transistor-Drain-Elektrodengebiet 209» das zentral in dem genannten Teil 207 der epitaktischen Schicht liegt.
In diesem Bit muss Information in Form von Elektronen im Inneren des Schichtteiles 207 unter der Elektrode 0„
gespeichert werden. Für das Auslesen ist sichergestellt, dass das ρ -Gebiet 215 für die y-Adressierung der Transistor
stmikturen verwendet wird, die zu zwischen den ρ Gebieten
215 und 216 liegenden Speicherbits in der
CCD-Leitung gehören, dass das p+-Gebiet 216 für die
y-Adi'essierung der Transistorstrulcturen verwendet wird,
die zu den zwischen den p+-Gebieten 216 und 217 liegenden
Speicherbits in der CCD-Leitung gehören, usw. In all diesen Fällen bildet das betreffende p+-Gebiet 215, 216
oder 217 die Transistor-Source-Elektrode und bildet das betreffende p+-Gebiet 209 die Transistor-Drain-Elektrode.
Für jedes der Gebiete 215» 216 oder 217, das als Source-Elektrodengebiet dient, muss also sichergestellt werden,
dass der Strom nur in der gewünschten Richtung, und zwar nur zu dem betreffenden Drain-Elektrodengebiet fliessen
wird. Dies wird dadurch erreicht, dass, statt in jedem
609886/1025
PHB. 3250A-K.
16.6.76. - 98 -
Bit zwei höher dotierte Oberflächengebiete 211 anzubringen,
wie in der vorhergehenden Ausführungsform,
nun nur ein einziges hiJher dotiertes Oberflächengebiet
angebracht wird. Dieses Gebiet 211, das also auch dazu dient, das Ladungspalcet bis unter nur einen Teil der
Elektrode 02 zu begrenzen, ist auf jener Seite des
mittleren Drain-Elektrodengebietes 209 angeordnet, die dem zugehörigen p-Gebiet, das entlang einer lateralen
Grenze des CCD-Kanals liegt, zugekehrt ist, wobei dieses ρ -Gebiet das Source-Elektrodengebiet bilden muss.
Auf der anderen Seite des mittleren Drain-Elektrodengebietes 209 sind Mittel zur Erhöhung der Schwellwertspannung
vorgesehen, um zu vermeiden, dass Strom zwischen dem Drain-Elektrodengebiet; und dem p+- Gebiet fliesst,
das entlang der anderen lateralen Grenze des CCD-Kanals liegt. In der vorliegenden Ausführungsform bestehen di.e
Mittel zur Erhöhung der Schwellwertspannung aus Teilen der Isolierschicht mit einer grSsseren Dicke. Diese
Teile 219, auf denen sich die Elektroden 02 befinden,
sind in der Draufsicht nach Fig. 21 schraffiert dargestellt. Die Grenzen höher dotierter Oberflächengebiete 211 sind
mit gestrichelten Linien angedeutet.
In dem betrachteten Speicherbit, das links oben in Fig. 21 dargestellt ist,.wird also das Source-Elektrodengebiet
der Auslesetransistorstruktur durch
609886/1025
PFB. 3-2504k.
16.6.76.
das ρ -Qebiet' 215 und das Drain-Elektrodengebiet durch
das ρ -Gebiet 209 gebildet. Der Transistorkanal wird in dem höher dotierten Gebiet 211 gebildet, das zugleich
die Stelle festlegt, an der ein informationdarstellendes
Ladungspaket von Elektronen unter der Elektrode 0„
gespeichert werden kann.
Beim Betrieb der Speicheranordnung werden die linienfSrmigen p+-Gebiete während des Ladungstransports
zum Einschreiben der Speicherinformation auf Erdpotential
gehalten. Bei Anwendung der sogenannten "Two-and-a-halfphase
clocking" variieren die an die Elektroden 0* und 0„
angelegten Potentiale z\dLschen +5 V und +15 V» wobei die
Elektroden 0p auf Erdpotential gehalten werden. Das
Substrat 201 befindet sich auf Erdpotential und über (nicht dargestellte) Verbindungen mit den Teilen 207 der
η-leitenden epitaktischen Schicht, in denen sich die CCD-Kanäle befinden, wird ein Potential von +15 V angelegt.
Zum Auslesen werden die je für sich zugänglichen linienförmige».
p+-Gebiete, wie die Gebiete 215» 216 und 217
in Fig. 21, für die y-Adressierung und die je für sich ,
zugänglichen Elektroden 02 fu^r d^-e x-Adressierung verwendet.
Z.B. wird für das Auslesen der Information in dem Speicherbit, das links oben in Fig. 21 dargestellt ist,
an das p+-Gebiet 215 ein Potential von +5 V angelegt,
während alle anderen parallel verlaufenden P+-Gebiete
609886/102 5
PHB, 3?· 16.6.76. - 100 -
auf 0 V .gehalten werden und gegen das.ρ -Gebiet 215
isoliert sind. Das über einen Belastungswiderstand R
an die betreffende Elektrode 02» ^e ^0 Transistor-Gate-Elektrode
bildet, angelegte Potential ist 0 V, während alle anderen Elektroden 0p au:^ 0 V gehalten werden und
gegen die genannte betreffende Elektrode 0„ isoliert sind.
Beim Auslesen eines einzelnen Speicherbits kann auf die angegebene Weise ein verstärktes Ausgangssignal V . erhalten
werden.
Es ist einleuchtend, dass die Anordnung weiter an den Enden der CCD-Kanäle Mittel enthält, durch die
während des Auslesevorgangs die Isolierung der CCD-Kanäle z.B. mit Hilfe von Erschöpfungsgebieten erhalten bleibt, »
die unter negativ vorgespannten MOS-Elektroden gebildet werden, die sich quer über den CCD-Kanälen erstrecken.
In der an Hand der Fig. 21 und 22 beschriebenen Speichervorrichtung ist die Abmessung der Speicherzellen
verhältnismässig klein, wobei der Teilungsabstand in
beiden Richtungen 25/tun beträgt. Dies ist mit den üblichen
Speicherschaltungen von dem Typ vergleichbar, der einen
Transistor mit einer Silicium-Gate-Elektrode und eine
Inversionsschichtkapazität pro. Bit enthält. Bei der
beschriebenen Struktur kann aber leicht eine Verkleinerung der Abmessungen erhalten werden, was den Vorteil mit sich
bringt, dass eine derartige Verkleinerung nicht mit einer
609886/1025
PKB.
Verringerung des Ausgangsstroms einhergeht, der von den Auslesemitteln mit Feldeffekttransistor mit isolierter
Gate-Elektrode geliefert wird. Denn die Verkleinerung
der Abmessung des Ladungspakets wird durch die Abnahme der Gate-Elektrodenkapazität ausgeglichen, während die
Verkleinerung der Breite der Gate-Elektrode des Transistors durch die Verkleinerung der Länge der Gate-Elektrode
ausgeglichen wird. Bei Anwendung von z.B. Elektronenoder Röntgenlithographie kann also ein Speicher mit
einer sehr hohen Packungsdichte hergestellt werden.
Die hier beschriebenen Speioheranordnungen bilden eine Verbesserung der vorgenannten Speicheranordnung
nach der niederländischen Patentanmeldung 7 316 099
(PHB. 32293)· In diesen Anordnungen kann ein recht binäres System verwendet werden, weil es nicht notwendig ist,
Hintergrundladung zum Erhalten einer guten Transportwirkung
zu benutzen. Bei einer bevorzugten Ausführungsform des Betriebs der Anordnung nach den Fig. 21 und
werden die Aluminiumelektroden 0^ während des Schreibsowie
des Auslesevorgangs auf einer konstanten Spannung von 0 V gehalten. Während eines Auslesevorgangs sind
die Transistoren nichtleitend, wenn die Source- sowie die Drain-Elektrode auf Erdpotential gehalten werden,
und werden die Transistoren nur leitend, wenn eine positive Spannung von +5 V an das betreffende ρ -Gebiet 215»
609886/1025
PHE. 32504K.
16.6.76. - 102 -
für das beschriebene Speicherbit angelegt wird und wenn
ein Ladungspaket (Elektronen) unter dem Transistorkanal vorhanden ist. Auf diese Veise gibt die An- oder Abwesenheit
eines Stroms an dem Ausgang die An- oder Abwesenheit von Ladung in dem adressierten Bit an, was der Bezeichnung
einer "1" bzw. einer "0ir entspricht.
Für die beschriebene Speicheranordnung, in der eine Anzahl Bulk-CCD-Leitungen angeordnet sind, um eine
zweidimensionale Matrix von Speicherbits zu bilden, die mit je Auslesemitteln mit einer Feldeffekttransistorstruktur,
die in jedem Bit integriert ist, versehen sind, bestehen verschiedene AnwendungsmSglichkeiten,.
In einer derartigen Speichervorrichtung kann auch analoge Information gespeichert und ausgelesen werden.
Es leuchtet ein, dass viele Abwandlungen der beschriebenen Speicheranordnung möglich, sind. Z.B. kann
die Struktur auf entsprechende Veise wie an Hand der Fig. 18 bis 20 beschrieben, angepasst werden und können
verschiedene Merkmale, die die obenbeschriebenen Ausführungsformen
aufweisen, zur Verwendung kommen. Z.B. können andere Mittel angewandt werden, um unter
bestimmten Elektroden die Begrenzung der Ladungspakete im Inneren der Schicht auf nur einen Teil des Gesamtgebietes
des Schichtteiles, in dem der CCD-Kanal gebildet ist, zu erhalten. Die Anordnung kann derart angepasst
609886/1025
PHB. 32
16.6.76. - 103 -
werden, dass ein "Random access"-CCD-Speicher erhalten
wird, in dem der Ladungstransport über das Innere der Halbleiterschicht mit z.B. Zweiphasen-, üblicher Dreiphasenoder
Vierphasen-"Clocking" durchgeführt wird. Ferner wird in der Ausführungsform nach den Fig. 21 und 22 die
gewünschte Richtung des Transistorstroms dadurch erhalten, dass örtlich die Schwellwertspannung in der Nähe eines
Oberflächenteiles jedes Speicherbits·durch Anwendung
eines Isolierschichtteiles mit einer grösseren Dicke erhöht wird. Auch andere Mittel, die mit der Erzielung
der gewünschten Potentialverteilungen in der Schicht zum Erhalten der gewünschten Ladungsbegrenzung kompativel sind,
können für diesen Zweck Anwendung finden. In der an Hand der Fig. 21 und 22 beschriebenen Ausführungsform liefert
die Kombination des einzigen höher dotierten durch Ionenimplantation erhaltenen Oberflächengebietes 211 und
des dickeren isolierenden Teiles 219 unter einer Elektrode 02i die au^ einander gegenüber liegenden
Seiten des p+-Drain-Elektrodengebietes 209 gelegen sind,
einen Unterschied der Oberflächenpotentiale in den zugehörigen Teilen der Schicht 207t wodurch für die
Transistorwirkung nur in einem Teil, und zwar im Oberflächenteil des Gebietes 211, Inversion auftritt, während
zugleich ein Unterschied der Potentiale in den zugehörigen inneren Teilen der Schicht 207 erhalten wird, wodurch
609886/1025
16.6.76.
für die Begrenzung des Ladungspakets (Elektronen) ein innerer Teil, und zwar der sofort unter dem Gebiet 211
liegende innere Teil, positiver als der andere innere Teil ist. Diese Anforderung kann auch auf andere Weise
erfüllt w.erden, z.B. wenn verschiedene Ionenimplantationsschritte in den zwei verschiedenen Oberflächenteilen
durchgeführt werden, von denen einer eine tiefe Implantation ist, um das Innere der Schicht positiver zu machen mit
einer verhältnismässig geringen Erhöhung der Schwellwertspannung, während der andere Schritt eine untiefe
Implantation mit einer hohen Konzentration ist, um eine verhältnismässig starke Erhöhung der Schwellwertspannung
zu erhalten, ohne dass das Potential im Inneren der Schicht wesentlich geändert wird. Erwünschtenfalls können
derartige Mittel zur Steuerung der Schwellwertspannung
und der Ladungsbegrenzung in allen bereits beschriebenen Äusführungsformen verwendet werden.
In den schematisch gezeichneten Fig. 21 und sind die dickeren Siliciumoxidschichtteile 219 mit in
Richtung des Ladungstransports verlaufenden Grenzlinien angegeben, die mit den Rändern der p+-Drain-Elektrodengebiete
209 und den linienfSrmigen p+-Gebieten 215, 216,
217 zusammenfallen. In der Praxis werden die dickeren Oxidschichtteile die Ränder der genannten p+-Gebiete
etwas überlappen.
609886/1025
PHE. 32.50^K.
16.6.76.
Eine weitere Ausführungsform einer ladungsgekoppelten
Anordnung wird nun an Hand der Fig. 23 und beschrieben. Diese Anordnung ist eine Bildwiedergabeanordnung,
in der an den Eingängen einer Anzahl parallel geschalteter vergrabener CCD-Leitungen Videosignale in
Ladungspakete umgewandelt werden, die mit Hilfe von Taktspannungen über die CCD-Leitungen zu Speicherzellen
transportiert werden, an jeder von denen mit Hilfe von Flüssigkristallen eine sichtbare Wiedergabe mit einer
für das gespeicherte Ladungspaket repräsentative Intensität erhalten wird, wobei die Flüssigkristalle in der Nähe
der betreffenden Speicherstelle angeordnet sind. Die Struktur jeder der CCD-Leitungen ist gleich der der an
Hand der Fig. 18 bis 20 beschriebenen Ausführungsform, wobei entsprechende Teile und Gebiete mit den gleichen
Bezugsziffern bezeichnet sind. In dieser Anordnung, in der der Halbleiterkörper gleichfalls aus Silicium besteht,
werden die Taktelektroden 0- und 0~ durch dotierte
polykristalline Siliciumschichtteile gebildet, wobei sich diese Elektroden in einer Richtung senkrecht zu den
Bulk-CCD-Leitungen erstrecken und auf diese Weise allen CCD-Leitungen gemeinsame Taktelektroden bilden. Die
Taktelektroden 0^ werden durch Aluminiumschichtteile
von etwa 20/ura χ 25 /«ω gebildet, wobei die genannten
Schichtteile als Inseln vorhanden sind und einen Kontakt
609886/1025
FHE. 32504k,
16.6.76. - 106 -
mit ρ -Drain-Elektrodengebieten 209 der Auslesetransistoren
bilden«, Die Isolierung der CCD-Kanäle 207 in der epitaktischen
Schicht wird mit ρ -Gebieten 206 erhalten, die im vorliegenden Beispiel eine Breite von etwa 10/um aufweisen
und alle miteinander verbunden sind. Die Oberseite der Elektroden 0^ und 0~ ist mit Isoliermaterial
überzogen. Auf der Oberseite des Isoliermaterials und
auf der Oberseite der Aluminiumelektrodenschichtteile befindet sich eine Schicht aus Flüssigkristallmaterial
mit einer verhältnismässig niedrigen lateralen Leitfähigkeit und einer verhältnismässig hohen transversalen
Leitung. Die Oberseite der Flüssigkristallschicht 234
grenzt an eine Glasplatte 236, die auf der Unterseite mit einer halbdurchlässigen Elektrodenschicht 235 aus
Metalloxid, z.B. Zinnöxid, überzogen ist.
In einem möglichen Betriebsmodus wird für den Ladungstransport die sogenannte " Two-and-a-half phase
clocking" verwendet und wird für die Wiedergabe ein festes negatives Potential von z.B. -10 V an die
Metalloxidelektrodenschicht 235 und ein festes positives Potential von z.B. +5 V an die p+-Gebiete 206 angelegt.
Dies bedingt das Potential der Aluminiumelektrodenschichtteile
0„ ^η Uebereinstimmung mit der Tatsache, dass
der Strom durch die Transistorkanäle gleich dem Strom durch die zugehörigen Wiedergabeelemente sein muss.
609886/1025
PUB» 325C4K.
16.6.76. - 107 -
Das Substrat 201 liegt an Erdpotential, wobei das an den Teil der η-leitenden Schicht, in dem sich die
CCD-Kanäle befinden, angelegte Potential +15 V beträgt. Die an die Elektroden 0- und 0~ angelegten Taktspannungen
für die Ladungsübertragung über die CCD-Leitungen in den inneren Teilen 207 der Schicht variieren zwischen
0 und +10 V.
In dieser Anordnung hat jeder Auslesetransistor der zu der Elektrode 0~ jedes CCD-Speicherbits gehört,
ein' Source-Elektrodengebiet, das durch die ρ -Zonen gebildet wird, ein zentral liegendes ρ -Drain-Elektrodengebiet
209 und ein Kanalgebiet, das zwei Teile aufweist, die sich auf einander gegenüber liegenden Seiten des
Drain-Elektrodengebietes 209 erstrecken. Die Gate-Elektroden werden durch die Aluminiumelektroden 0~
gebildet, die mit den betreffenden Drain-Elektrodengebieten 209 verbunden sind. Unter der Elektrode 0^
jedes CCD-Transportbits befinden sich zwei durch Ionenimplantation erhaltene höher dotierte Oberflächengebiete
211·' Diese Gebiete 211 dienen zum Konzentrieren der Elektronen eines gespeicherten Ladungspakets bis unter
den Teilen des Transistorkanalgebietes.
Auslesen in Form der Erzeugung einer sichtbaren Wiedergabe in jedem Wiedergabeelement, das in dem
Flüssigkristallmaterial in Reihe mit den Transistor-Drain-
60 9 88.6/102 5
16.6.76. - 108 -
Elektrodengebieten 209 angeordnet ist, wird dadurch erhalten, dass die Ladungspakete, wenn sie sich unter
den geeigneten Elektroden 02 befinden, dort während
einer Periode verweilen, die lang im Vergleich zu der Periode ist, in der der Ladungstransport durchgeführt wird.
Es ist einleuchtend, dass viele weitere Abwandlungen möglich sind. So kann z.B. statt des Flüssigkristallmaterials,
das in der Anordnung nach den Fig. und Zk für die Wiedergabe verwendet wird, auch elektrolumineszierend
es Material verwendet werden. Für die Halbleiterschicht, in der die Speicherung von Ladung
und der Ladungstransport stattfinden, können andere Materialien als Silicium verwendet werden. Weiter können
die Leitfähigkeitstypen der verschiedenen Gebiete und
Schichten alle umgekehrt werden.
' In den an Hand der Fig. 18 bis 20, Fig. 21 und 22 und Fig. 23 und Zk beschriebenen Ausführungsformen
ist bei jedem Auslesetransistor die Gate-Elektrode mit dem Drain-Elektrodengebiet verbunden. Andere Strukturen
können aber gebildet werden, in denen die Transistor-Drain-Elektroden jedes Ladungsspeicher- und -transportbits
je für sich zugänglich sind.'
Bei den Strukturen der an Hand der Fig. 18 bis 20 beschriebenen Form und der Form nach den Fig.
und 22 können mit Hilfe einer weiteren Ladungstransport-
6098 8.6/1025
PhB. 3250 te.,
16.6. 76. - 109 -
leitung summierende Ausgänge erzielt werden. Mit derartigen
Mitteln und den verschiedenen Signalverarbeitungstechniken haben Anordnungen nach der Erfindung auch
AnwendungsmSglichkeiten, in denen analoge Signale verwendet
werden.
Es leuchtet ein, dass die Halbleiteranordnungen nach der Erfindung durch übliche Techniken hergestellt
werden können und dass viele der Ausführungsformen der
beschriebenen ladungsgekoppelten Anordnungen ohne oder nahezu ohne zusätzliche Bearbeitungsschritte im Vergleich
zu der Herstellung der bisher üblichen ladungsgekoppelten Anordnungen erhalten werden können.
60988.6/1025
Claims (1)
- PHP.16.6.76. . - 110 -PATENTANSPRÜCHE:1· Halbleiteranordnung mit einem Halbleiterkörper mit einer Halbleiterschicht vom einen Leitfähigkeitstyp, Mitteln, mit deren Hilfe die Halbleiterschicht örtlich ohne Lawinenvervielfachung völlig erschöpft werden kann, um den Transport inforraationdarstellender Majoritätsladungsträger über das Innere der Schicht zu einer oder mehr Speicherstellen in der Schicht zu ermöglichen, sowie Mitteln, durch die die Information, die sich mindestens an einer Speicherstelle befindet, ausgelesen werden kann und die eine Feldeffekttransistorstruktur mit isolierter Gate-Elektrode enthalten, dadurch gekennnzelehnet, dass das Kanalgebiet dOr genannten Feldeffekttransistorstruktur mit isolierter Gate^Elektrode sich an der Oberfläche der Halbleiterschicht über der genannten einen Speicherstelle und zwischen Source- und Drain-Elektrodengebieten vom entgegengesetzten Leitfähigkeitstyp befindet, während weiter Mittel vorhanden sind, durch die die Menge an Majoritätsladungsträgern an der genannten einen Speicherstelle zeitweilig auf das Innere der Schicht begrenzt werden kann, ohne dass diese gespeicherten Ladungsträger mit den beweglichen Ladungsträgern im Transistorkanal gemischt werden, wobei der Strom im Transistorkanal, wenn die Transistor-Gate-Elektrode auf einem bestimmten Potential gehalten wird, von der Ladungsmenge an der genannten einen Speicher st^ej. ^e abhängig ist.609886/116.6,76. - 111 -2» Halbleiteranordnung mit einem Halbleiterkörper, der eine Halbleiterschicht vom einen Leitfähigkeitstyp.: enthält, wobei Mittel vorgesehen sind, durch die die Halbleiterschicht gegen ihre Umgebung isoliert werden kann, und wobei die genannte Schicht eine Dicke und eine Dotierungskonzentration aufweist, bei denen mittels eines elektrischen Feldes und ohne dass Durchschlag auftritt, eine Brschöpfungsschicht erhalten werden kann, die sich über die ganze Dicke der Halbleiterschicht erstreckt, während weiter vorhanden sind: Mittel, durch die die örtliche Einführung in die Schiqht von informationdarstellender elektrischer Ladung in Form von Majoristätsladungsträgern'ermöglicht wird, und Mittel zum Auslesen der genannten Ladung in der Schicht, wobei auf mindestens einer Seite der Schicht ein Elektrodensystem zur kapazitiven Erzeugung elektrischer Felder in der Halbleiterschicht vorhanden ist, mit deren Hilfe die Ladung über das Innere der Schicht zu den Auslesemitteln transportiert und die Ladung wenigstens während des Auslesevorgangs auf das Innere der Schicht begrenzt werden kann, wobei die genannten Auslesemittel eine Feldeffekttransistorstruktur mit isolierter Gate-Elektrode mit Source- und Drain-Elektrodengebieten enthalten, die durch erste und zweite Gebiete vom entgegengesetzten Leitfähigkeitstyp gebildet werden, die an die Oberfläche der Schicht grenzen,609886/1025PHB. J?516.6.76. - 112 -während die Gate-Elektrode einer solchen Struktur sich über der Schicht befindet und gegen die Schicht isoliert ist, dadurch gekennzeichnet, dass die Gate-Elektrode einen Teil des genannten Elektrodensystems zur Erzeugung elektrischer Felder bildet, wobei das erste und das zweite Gebiet sowie die Gate-Elektrode ein stromführendes Kanalgebiet des Transistors in einem Oberflächenteil der Schicht definieren, bis unter den die auszulesende Ladung transportiert und begrenzt werden kann, ohne dass die so transportierten Ladungsträger mit den beweglichen Ladungsträgern im Transistorkanal gemischt werden. 3· Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Anordnung eine ladungsgekoppelte Anordnung ist, die mindestens eine Ladungstransportleitung enthält, in der Majoritätsladungsträger zwischen aufeinanderfolgenden Speicherstellen in der Leitung über das Innere der Halbleiterschicht in einer lateralen Richtung parallel zu den zwei einander gegenüber liegenden Hauptflächen der Schicht transportiert werden können, wobei zu mindestens einer der Speicherstellen Mittel der genannten Art gehören, die das Auslesen der Information in der Schicht ermöglichen und die eine Feldeffekttransistorstruktur mit isolierter Gate-Elektrode enthalten.609886/1025ΡΗΠ.325Ο4Κ.16.6.76. - 113 -k. Ladungsgekoppelte Anordnung nach Anspruch 3, dadurch gekennzeichnet, dass mindestens eines der Oberflächengebiete vom entgegengesetzten Leitfähigkeitstyp die die Source- und Drain-Elektroden des zu den Auslesemitteln gehörigen Transistors bilden, ein Gebiet ist, das gehört zu Mitteln zur Isolierung der Halbleiterschicht gegen ihre Umgebung.5·' . Ladungsgekoppelte Anordnung nach Anspruch kf dadurch gekennzeichnet, dass in einer Richtung quer zu der Ladungstransportrichtung die Halbleiterschicht wenigstens teilweise auf einer Seite lateral von einem Oberflächengebiet vom entgegengesetzten Leitfähigkeitstyp begrenzt wird, wobei dieses Gebiet eines der genannten ersten und zweiten Gebiete bildet, die die Source- und Drain-Elektroden des Transistors bilden.6. Ladungsgekoppelte Anordnung nach Anspruch 5» dadurch gekennzeichnet, .dass das andere der genannten" Gebiete vom entgegengesetzten Leitfähigkeitstyp durch ein inseiförmiges Oberflächengebiet vom entgegengesetzten Leitfähigkeitstyp gebildet wird, das sich in der Schicht vom einen Leitfähigkeitstyp befindet und von dieser Schicht umgeben ist.7. Ladungsgekoppelte Anordnung nach Anspruch 6, dadurch gekennzeichnet, dass sich die Transistor-Gate-Elektrode quer über die ganze Breite der Halbleiterschicht609886/1025PHB. 32504 K. 16.6.76.erstreckt und den ganzen Umfang des inseiförmigen Oberflächengebietes vom entgegengesetzten Leitfähigkeitstyp überlappt·8. Ladungsgekoppelte Anordnung nach. Anspruch 7» dadurch gekennzeichnet, dass die Halbleiterschicht vom einen Leitfähigkeitstyp einen höher dotierten Oberflächenteil enthält, der sich über die ganze Schicht erstreckt.9. Ladungsgekoppelte Anordnung nach Anspruch 6, dadurch gekennzeichnet, dass sich der Transistorkanal über nur einen Teil der Breite der Halbleiterschicht erstreckt, der sich zwischen dem inseiförmigen Oberflächengebiet vom entgegengesetzten Leitfähigkeitstyp und dein Oberflächengebiet vom entgegengesetzten Leitfähigkeit styp befindet, das die Halbleiterschicht auf der genannten einen Seite wenigstens teilweise lateral begrenzt.10. Ladungsgekoppelte Anordnung nach Anspruch 9» dadurch gekennzeichnet, dass Mittel vorhanden sind, durch die die über das Innere der Halbleiterschicht transportierte Ladung zu dem Inneren jenes Teiles geführt werden kann, der den Transistorkanal enthält und zwischen dem inseiförmigen Oberflächengebiet vom entgegengesetzten Leitfähigkeitstyp und dem genannten Oberflächengebiet vom entgegengesetzten Leitfähigkeitstyp liegt, das die609886/1025FHB* .Τ25θ4Κ. ν .16.6.76.Halbleiterschicht auf einer Seite wenigstens teilweise lateral begrenzt, und durch die zugleich die Majoritätsladungsträger in einem Ladungspaket im Inneren des genannten Teiles der Schicht sowie die beweglichen Ladungsträger, die an der Oberfläche des genannten Teiles der Schicht zwischen den Source- und Drain-Elektroden fliessen, auf denselben Teil des genannten Teiles der Schicht begrenzt werden können.11. Ladungsgekoppelte Anordnung nach Anspruch 10, dadurch gekennzeichnet, dass die genannten Mittel ein örtlich gebildetes höher dotiertes Oberflächengebiet vom einen Leitfähigkeitstyp im genannten Teil der Schicht enthalten.12» Ladungsgekoppelte Anordnung nach Anspruch 10, dadurch gekennzeichnet, dass die genannten Mittel ein örtlich gebildetes höher dotiertes Oberflächengebiet vom einen Leitfähigkeitstyp im genannten Teil der Schicht und eine Schirmelektrode enthalten, die sich über einem Teil der Schicht befindet und gegen diesen Teil isoliert ist,.der zwischen dem inseiförmigen Oberflächengebiet vom entgegengesetzten Leitfähigkeitstyp und der seitlichen Begrenzung der Halbleiterschicht entlang der der genannten einen Seite gegenüber liegenden Seite liegt»609886/1025PHBc16.6.76. - 116 -13. Ladungsgekoppelte Anordnung nach, einem der Ansprüche 6 bis 12, dadurch gekennzeichnet, dass in einer Richtung quer zu der Ladungstransportrichtung die Halb-leiterschicht wenigstens teilweise seitlich entlang beider Seiten von einem gemeinsamen Oberflächengebiet vom entgegengesetzten Leitfähigkeitstyp begrenzt wird, das das genannte ein der genannten ersten und zweiten Gebiete bildet.14. Ladungsgekoppelte Anordnung nach Anspruch 5f dadurch gekennzeichnet, dass die Halbleiterschicht in einer Richtung quer zu der Ladungstransportrichtung seitlich entlang einander gegenüber liegender Seiten von zwei Oberflächengebieten vom entgegengesetzten Leitfähigkeitstyp begrenzt wird, die die genannten Gebiete bildjen, durch die die Source- und Drain-Elektroden des Transistors gebildet werden, wobei die Gate-Elektrode sich über die ganze Breite der Halbleiterschicht zwischen den genannten Oberflächengebieten erstreckt, während Mittel vorhanden sind, durch diendie gespeicherten Ladungsträger im Inneren der Schicht und der Oberflächenstrom des Transistors gleichzeitig auf einen Teil der Schicht unter der Gate-Elektrode begrenzt werden.15. Ladungsgekoppelte Anordnung nach Anspruch 1^, dadurch gekennzeichnet, dass die Mittel zur Bewerkstelligung der genannten Begrenzung ein höher dotiertes609886/1025PHB. 16.6,76. - 117 -Oberflächengebiet vom einen Leitfähigkeitstyp enthalten, das in dem genannten Teil der Schicht unter der Gate-Elektrode liegt,16. Ladungsgekoppelte Anordnung nach Anspruch 3» dadurch gekennzeichnet, dass die beiden genannten Gebiete vom entgegengesetzten Leitfähigkeitstyp, die die Transistor-Source- und -Drain-Elektrodengebiete bilden, sich völlig innerhalb der Schicht vom einen Leitfähigkeitstyp befinden, wobei Mittel vorhanden sind, durch die die über das Innere der Schicht zu dem Inneren des Teiles der Schicht zwischen den genannten Gebieten vom entgegengesetzten Leitfähigkeitstyp transportierte Ladung geführt werden kann, und zugleich der Oberflächenstrom des Transistors und die gespeicherte Ladung im Inneren der Schicht auf denselben Teil des genannten Teiles der Schicht begrenzt werden, der zwischen den genannten Gebieten vom entgegengesetzten Leitfähigkeitstyp liegt. 17· Ladungsgekoppelte Anordnung nach Anspruch 16, dadurch gekennzeichnet, dass die genannten Mittel ein höher dotiertes Oberflächengebiet, das in dem genannten Teil der Schicht liegt, und mindestens eine Schirmelektrode enthalten.18« Ladungsgekoppelte Anordnung nach einem oder mehreren der Ansprüche 3 bis 17* dadurch gekennzeichnet, dass die Auslesemittel mit einem Transistor mit isolierter609886/1025PHE. 3?50/!-Κ. 16.6.76. - 118 -Gate-Elektrode sich an jedem einer Anzahl aufeinanderfolgender Ladungsspeicher- und -transportbits der Ladungstransportleitung befinden.19· Ladungsgekoppelte Anordnung nach Anspruch 18, dadurch gekennzeichnet, dass die Anordnung mindestens eine einzelne Ladungstransportleitung mit einer eigenen zugehörigen Gruppe von Elektroden enthält, an die Spannungen angelegt werden können, die den Ladungstransport bewirken.20. Ladungsgekoppelte Anordnung nach Anspruch 18, dadurch gekennzeichnet, dass die Anordnung eine Anzahl paralleler Ladungstransportleitungen mit Gruppen von Elektroden enthält, an die Spannungen angelegt werden können, die den Ladungstransport bewirken, wobei diese Gruppen einer Anzahl von Ladungstransportleitungen gemeinsam sind»:21. Ladungsgekoppelte Anordnung nach Anspruch 20, dadurch gekennzeichnet, dass die Ladungsspeieher— und -transportbits in der Anzahl Leitungen eine Anzahl von Speicherzellen enthalten, in denen für jede Speicherzelle eigene zugehörige Auslesemittel mit einer Feldeffekttransistorstruktur mit isolierter Gate vorhanden sind, während Aireiter Mittel vorgesehen sind, durch die ein beliebiger Zugriff zu der Information in den Speicherzellen über die genannten Auslesemittel mit einer60 9886/102516.6.76. - 119 -Feldeffekttransistorstruktur mit isolierter Gate-Elektrode erhalten werden kann.22. Ladungsgekoppelte Anordnung nach Anspruch 21, dadurch gekennzeichnet, dass Mittel vorhanden sind, die zu dem Teil der Halbleiterschicht gehören, in dem eine Speicherzelle mit zugehörigem Transistor angeordnet is-t, und durch die die Potentialverteilung sowohl an der Oberfläche der Schicht wie auch im Inneren der Schicht gesteuert werden kann, um die Begrenzung eines Ladungspakets von Majoritätsladungsträgern im Inneren der Schicht unter und justiert in Bezug auf einen ersten Oberflächenteil, über dem sich die Transistor-Gate-Elektrode befindet und in dem der Transistorkanalstrora fliesst, zu erhalten, und um das Fliessen von Transistorstrom in einem zwei'ten Oberflächenteil, über dem sich die Transistpr-Gate-Elektrode befindet, durch Erhöhung der Schwellwertspannung zu verhindern.23. Ladungsgekoppelte Anordnung nach einem der Ansprüche 18 bis 20, dadurch gekennzeichnet, dass die Anordnung eine Bildwiedergabeanordnung ist, wobei Mittel vorhanden sind, durch die Videoeingangssignale in ein Ladungsmuster umgewandelt werden können, das in Form von Majoritätsladungsträgem über das Innere der Schicht zu den Ladungsspeicher- und -transportbits mit eigenen zugeordneten Transistorstrukturen mit is'olierter609886/1025PH3. 3J 16.6.76.- 120 -Gate-Elektrode transportiert werden kann, während Wiedergabemittel in Reihe mit den Hauptstromwegen der genannten Transistoren angeordnet sind, um ein Ausgangssignal zu erhalten, das für die Ladungsmenge repräsentativ ist, die sich an den betreffenden Speicherstellen befindet. 24, Ladungsgekoppelte Anordnung nach einem oder mehreren der Ansprüche 3 bis 17» dadurch gekennzeichnet, dass ein Elektrodensystem zur kapazitiven Erzeugung elektrischer Felder in der Halbleiterschicht zum Bewirken des Ladungstransports eine Gruppe von Elektroden enthält, die je für sich den Ladungsauslesemitteln zugeordnet sind, wobei zu dieser Gruppe die Gate-Elektrode der einen Teil dieser Auslesemittel bildenden Feldeffekttransistor struktur mit isolierter Gate-Elektrode gehört. 25· Ladungsgekoppelte Anordnung nach Anspruch 24, dadurch gekennzeichnet, dass Mittel vorhanden sind, durch die die genannte Gruppe von Elektroden gesondert mit einer ersten TaktSpannungsquelle verbunden werden können und andere für den Ladungstransport angebrachte Gruppen von Elektroden mit einer zweiten Taktspannungsque He verbunden werden können.26. Ladungsgekoppelte Anordnung nach Anspruch 25% dadurch gekennzeichnet, dass die genannte zu den Ladungsauslesemitteln gehörige Gruppe von Elektroden aus drei Elektroden besteht,, von denen sich in der609886/1025PHBc 16.6.76.Ladungstransportrichtung die Gate-Elektrode zwischen den anderen beiden Elektroden befindet.27» Ladungsgekoppelte Anordnung nach Anspruch 26, dadurch gekennzeichnet, dass Mittel vorhanden sind, durch die die Gate-Elektrode an ein Bezugspotential angelegt werden kann.28. Ladungsgekoppelte Anordnung nach einem der Ansprüche 25 bis 27, dadurch gekennzeichnet, dass in der Ladungstransportrichtung nach der letzten Elektrode der genannten Gruppe von Elektroden, die je für sich den Auslesemitteln zugeordnet sind, Ladungsableitmittel angeordnet sind»29· Ladungsgekoppelte Anordnung nach einem der Ansprüche 25 bis 27, dadurch gekennzeichnet, dass in der Ladungstransportrichtung nach der letzten Elektrode der genannten Gruppe von Elektroden, die je für sich den Auslesemitteln zugeordnet sind, ein weiteres Elektrodensystem für weiteren Transport der Ladung über das Innere der Schicht zu einem dritten Teil der Schicht angeordnet ist,'30, Ladungsgekoppelte Anordnung nach einem der Ansprüche 25 bis 29, dadurch gekennzeichnet, dass Mittel vorhanden sind, durch die die Elektroden, die der Gruppe von Elektroden vorangehen, die zu den Auslesemitteln gehören, mit einer. Dreiphasentaktspannungsquelle verbunden werden können«,609886/1025PHB.16.6,76. - 122 -31. Ladungsgekoppelte Anordnung nach Anspruch 30, dadurch gekennzeichnet, dass die genannten vorangehenden Elektroden in Gruppen von drei angeordnet sind und in jeder Gruppe die drei Elektroden aus polykristallinem Silicium bestehen und durch Isolierschichtteile mit verschiedenen Dicken von der Oberfläche der Halbleiterschicht getrennt sind.32. Halbleiteranordnung nach Anspruch 2, die mindestens ein Photodetektorelement enthält, dadurch gekennzeichnet, dass das erste Gebiet vom entgegengesetzten Leitfähigkeitstyp in der Schicht vom einen Leitfähigkeitstyp lateral von dem zweiten Gebiet vom entgegengesetzten Leitfähigkeitstyp umgeben ist, wobei Mittel vorhanden sind, die ermöglichen dass Strahlung in einem Erschöpfungsgebiet absorbiert werden kann, das sich wenigstens über ' die ganze Dicke der Schicht erstreckt und sich in dem Teil dieser Schicht, der zwischen dem genannten ersten und dem genannten zweiten Gebiet vom entgegengesetzten Leitfähigkeitstyp liegt, befindet, wobei das Elektrodensystem wenigstens zwei Elektroden enthält, die über dem genannten Teil der Schicht liegen und zusammen voneinander getrennte Teile der Transistor-Gate-Elektrode bilden, wobei Mittel zum Ableiten von Majoritätsladungsträgern vorhanden sind, um durch Strahlung erzeugte freie Majoritätsladungsträger aus dem genannten Teil609886/1025PHB. 16.6.76.der Schich-t zu entfernen, nachdem diese in dem Inneren der Schicht gesammelt und unter einer der zu dem genannten Elektrodensystem gehörigen Elektroden gespeichert worden sind.33· Halbleiteranordnung nach Anspruch 32, dadurch gekennzeichnet, dass zu den genannten Mitteln zum Ableiten von Majoritätsladungsträgern eine Oeffnung in dem zweiten Gebiet vom entgegengesetzten Leitfähigkeitstyp gehört, die einen engen Kanal vom einen Leitfähigkeitstyp in der Schicht bildet, der von dem genannten Teil der Schicht, der zwischen dem ersten und dem zweiten Gebiet vom entgegengesetzten Leitfähigkeitstyp liegt, zu einem weiteren Teil der Schicht, der ausserhalb des zweiten Gebietes vom entgegengesetzten Leitfähigkeitstyp liegt, und zu einer leitenden Verbindung führt, die mit dem genannten weiteren Teil der Schicht verbunden ist, 34» Ladungsgekoppelte Anordnung mit einem Halbleiterkörper mit einer Halbleiterschicht vom einen Leitfähigkeitstyp, sowie Mitteln, mit deren Hilfe die Halbleiterschicht örtlich ohne Lawinenvervielfachung völlig erschöpft werden kann, um den Transport informationdarstellender Majoritätsladungsträger Über das Innere der Schicht zwischen Speicherstellen zu ermöglichen, wobei zu einer oder mehreren der Speicherstellen gesonderte Mittel zum Auslesen der genannten Information gehören,609886/102516.6.76V - 124 -die eine Feldeffekttransistorstruktur mit isolierter Gate-Elektrode enthalten, deren Kanalgebiet sich an der Oberflache der Halbleiterschicht befindet, dadurch gekennzeichnet, dass sich das genannte Kanalgebiet über der Speicherstelle und "zwischen Source- und Drain-Elektrodengebieten vom entgegengesetzten Leitfähigkeitstyp befindet, wobei Mittel vorhanden sind, durch die zeitweilig die Menge an Majoritätsladungsträgern an der Speicherstelle auf das Innere der Schicht begrenzt wird, ohne dass die in der Speicherstelle gespeicherten Ladungsträger mit den beweglichen Ladungsträgern im Transistorkanal gemischt werden, wobei der Strom im Transistorkanal, wenn die Gate-Elektrode auf einem vorgegebenen Potential gehalten wird, von der Menge gespeicherter' Ladung in der genannten einen Speichersteile abhängig ist·'609886/1025
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB27093/75A GB1548877A (en) | 1975-06-26 | 1975-06-26 | Semiconductor devices |
GB4889475 | 1975-11-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2628532A1 true DE2628532A1 (de) | 1977-02-10 |
DE2628532C2 DE2628532C2 (de) | 1985-03-07 |
Family
ID=26258625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2628532A Expired DE2628532C2 (de) | 1975-06-26 | 1976-06-25 | Halbleiteranordnung |
Country Status (12)
Country | Link |
---|---|
US (1) | US4074302A (de) |
JP (2) | JPS5217772A (de) |
AU (1) | AU504261B2 (de) |
CA (1) | CA1078516A (de) |
CH (1) | CH613308A5 (de) |
DE (1) | DE2628532C2 (de) |
ES (1) | ES449176A1 (de) |
FR (1) | FR2334172B1 (de) |
GB (1) | GB1548877A (de) |
IT (1) | IT1063691B (de) |
NL (1) | NL7606746A (de) |
SE (1) | SE410911B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997012402A1 (en) * | 1995-09-29 | 1997-04-03 | Analog Devices, Inc. | Semiconductor charge potential wells with integrated diffusions |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5462462U (de) * | 1977-10-11 | 1979-05-01 | ||
US4166223A (en) * | 1978-02-06 | 1979-08-28 | Westinghouse Electric Corp. | Dual field effect transistor structure for compensating effects of threshold voltage |
US4223329A (en) * | 1978-06-30 | 1980-09-16 | International Business Machines Corporation | Bipolar dual-channel charge-coupled device |
US4672645A (en) * | 1978-10-23 | 1987-06-09 | Westinghouse Electric Corp. | Charge transfer device having an improved read-out portion |
US4559638A (en) * | 1978-10-23 | 1985-12-17 | Westinghouse Electric Corp. | Charge transfer device having an improved read-out portion |
US4227201A (en) * | 1979-01-22 | 1980-10-07 | Hughes Aircraft Company | CCD Readout structure for display applications |
CA1164562A (en) * | 1980-10-08 | 1984-03-27 | Manabu Itsumi | Semiconductor memory device |
US4693561A (en) * | 1985-12-23 | 1987-09-15 | The United States Of America As Represented By The Secretary Of The Army | Amorphous silicon spatial light modulator |
JPH04133336A (ja) * | 1990-09-25 | 1992-05-07 | Mitsubishi Electric Corp | 電荷転送装置 |
JPH04148536A (ja) * | 1990-10-12 | 1992-05-21 | Sony Corp | 転送電荷増幅装置 |
JP3036175B2 (ja) * | 1991-11-11 | 2000-04-24 | 日本電気株式会社 | 電荷転送装置 |
JP2780564B2 (ja) * | 1992-05-20 | 1998-07-30 | 日本電気株式会社 | 電荷転送装置 |
US5331165A (en) * | 1992-12-01 | 1994-07-19 | Ball Corporation | Split event reduced x-ray imager |
US5436476A (en) * | 1993-04-14 | 1995-07-25 | Texas Instruments Incorporated | CCD image sensor with active transistor pixel |
JP2696057B2 (ja) * | 1993-05-11 | 1998-01-14 | ニチモウ株式会社 | 穀類を原料とした生成物の製造方法 |
US5369047A (en) * | 1993-07-01 | 1994-11-29 | Texas Instruments Incorporated | Method of making a BCD low noise high sensitivity charge detection amplifier for high performance image sensors |
US5357128A (en) * | 1993-08-27 | 1994-10-18 | Goldstar Electron Co., Ltd. | Charge detecting device |
JP3031815B2 (ja) * | 1994-04-01 | 2000-04-10 | シャープ株式会社 | 電荷検出素子及びその製造方法並びに電荷転送検出装置 |
WO1996000452A2 (en) * | 1994-06-23 | 1996-01-04 | Philips Electronics N.V. | Charge coupled device, and imaging device comprising such a charge coupled device |
JP2816824B2 (ja) * | 1995-09-11 | 1998-10-27 | エルジイ・セミコン・カンパニイ・リミテッド | Ccd固体撮像素子 |
US5838034A (en) * | 1996-12-10 | 1998-11-17 | National Science Council | Infrared optical bulk channel field effect transistor for greater effectiveness |
DE19941148B4 (de) * | 1999-08-30 | 2006-08-10 | Infineon Technologies Ag | Speicher mit Grabenkondensator und Auswahltransistor und Verfahren zu seiner Herstellung |
ES2339643T3 (es) * | 2003-09-02 | 2010-05-24 | Vrije Universiteit Brussel | Detector de radiacion electromagnetica asistido por corriente de portadores mayoritarios. |
US8906563B2 (en) | 2011-11-04 | 2014-12-09 | Fluidic, Inc. | Internal convection cell |
DE102012206089B4 (de) | 2012-03-15 | 2017-02-02 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Halbleiterstruktur, verfahren zum betreiben derselben und herstellungsverfahren |
US10262902B2 (en) * | 2015-10-02 | 2019-04-16 | National Institute Of Advanced Industrial Science And Technology | Multiplexer and integrated circuit using the same |
US11018387B2 (en) | 2016-07-22 | 2021-05-25 | Form Energy, Inc. | Moisture and carbon dioxide management system in electrochemical cells |
CN109728020A (zh) * | 2018-12-29 | 2019-05-07 | 中国电子科技集团公司第四十四研究所 | 一种三相驱动结构ccd的水平区结构及其驱动电路 |
CN112420808A (zh) * | 2020-11-10 | 2021-02-26 | 浙江大学杭州国际科创中心 | 石墨烯/硅基体沟道电子倍增电荷耦合器件及其读出方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2252148A1 (de) * | 1971-10-27 | 1973-05-03 | Philips Nv | Halbleiteranordnung |
DE2359720A1 (de) * | 1972-12-01 | 1974-06-06 | Philips Nv | Halbleiteranordnung |
DE2412699A1 (de) * | 1973-03-19 | 1974-10-10 | Philips Nv | Halbleiteranordnung |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3739240A (en) * | 1971-04-06 | 1973-06-12 | Bell Telephone Labor Inc | Buried channel charge coupled devices |
US4032952A (en) * | 1972-04-03 | 1977-06-28 | Hitachi, Ltd. | Bulk charge transfer semiconductor device |
JPS5028281A (de) * | 1973-07-13 | 1975-03-22 | ||
US3987475A (en) * | 1975-11-10 | 1976-10-19 | Northern Electric Company Limited | Nondestructive charge sensing in a charge coupled device |
-
1975
- 1975-06-26 GB GB27093/75A patent/GB1548877A/en not_active Expired
-
1976
- 1976-05-19 US US05/688,008 patent/US4074302A/en not_active Expired - Lifetime
- 1976-06-22 AU AU15118/76A patent/AU504261B2/en not_active Expired
- 1976-06-22 NL NL7606746A patent/NL7606746A/xx not_active Application Discontinuation
- 1976-06-23 SE SE7607216A patent/SE410911B/xx unknown
- 1976-06-23 ES ES449176A patent/ES449176A1/es not_active Expired
- 1976-06-23 CA CA255,478A patent/CA1078516A/en not_active Expired
- 1976-06-23 IT IT7624659A patent/IT1063691B/it active
- 1976-06-25 DE DE2628532A patent/DE2628532C2/de not_active Expired
- 1976-06-25 JP JP51074573A patent/JPS5217772A/ja active Granted
- 1976-06-25 CH CH819976A patent/CH613308A5/xx not_active IP Right Cessation
- 1976-11-26 FR FR7635732A patent/FR2334172B1/fr not_active Expired
-
1981
- 1981-04-07 JP JP5129881A patent/JPS56162870A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2252148A1 (de) * | 1971-10-27 | 1973-05-03 | Philips Nv | Halbleiteranordnung |
DE2359720A1 (de) * | 1972-12-01 | 1974-06-06 | Philips Nv | Halbleiteranordnung |
DE2412699A1 (de) * | 1973-03-19 | 1974-10-10 | Philips Nv | Halbleiteranordnung |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997012402A1 (en) * | 1995-09-29 | 1997-04-03 | Analog Devices, Inc. | Semiconductor charge potential wells with integrated diffusions |
Also Published As
Publication number | Publication date |
---|---|
CA1078516A (en) | 1980-05-27 |
JPS56162870A (en) | 1981-12-15 |
JPS5217772A (en) | 1977-02-09 |
GB1548877A (en) | 1979-07-18 |
DE2628532C2 (de) | 1985-03-07 |
FR2334172A1 (fr) | 1977-07-01 |
AU1511876A (en) | 1978-01-05 |
IT1063691B (it) | 1985-02-11 |
AU504261B2 (en) | 1979-10-11 |
US4074302A (en) | 1978-02-14 |
CH613308A5 (de) | 1979-09-14 |
FR2334172B1 (fr) | 1984-03-23 |
JPS5711506B2 (de) | 1982-03-04 |
ES449176A1 (es) | 1977-12-01 |
NL7606746A (nl) | 1976-12-28 |
SE7607216L (sv) | 1976-12-27 |
SE410911B (sv) | 1979-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2628532A1 (de) | Halbleiteranordnung | |
DE2735651C2 (de) | ||
DE3104489C2 (de) | ||
DE2213765C3 (de) | Bildaufnahmevorrichtung mit einem Feldeffekttransistor als Sensor | |
DE69528298T2 (de) | Analog MISFET mit einstellbarer Schwellspannung | |
EP0179102B1 (de) | Verarmtes halbleiterelement mit einem potential-minimum für majoritätsträger | |
DE3326924A1 (de) | Festkoerper-ccd-bildsensor | |
DE2439799A1 (de) | Ladungsgekoppelte anordnung | |
DE2802987A1 (de) | Festkoerper-abbildungsvorrichtung | |
DE2359720C2 (de) | ||
DE2412699A1 (de) | Halbleiteranordnung | |
DE2807181A1 (de) | Hochgeschwindigkeits-halbleiterspeicher mit hoher dichte | |
DE4409835A1 (de) | Festkörperbildsensor und Treiberverfahren dafür | |
DE2930402A1 (de) | Ladungs-transfervorrichtung | |
DE2852592A1 (de) | Bildabfuehlvorrichtung | |
DE2712479C2 (de) | ||
DE2842346A1 (de) | Bildabtaster in festkoerpertechnik | |
DE3345176C2 (de) | Festkörper-Bildsensor | |
DE10310537A1 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE2623541A1 (de) | Bildaufnahmeanordnung | |
DE2252148C3 (de) | Ladungsgekoppelte Halbleiteranordnung und Verfahren zu ihrem Betrieb | |
DE2504088A1 (de) | Ladungsgekoppelte anordnung | |
DE2638976A1 (de) | Ladungsuebertragungsanordnung | |
DE2933412B2 (de) | Festkörper-Abbildungsvorrichtung | |
DE3938302C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
D2 | Grant after examination | ||
8380 | Miscellaneous part iii |
Free format text: DER VERTRETER IST NACHZUTRAGEN DAVID, G., PAT.-ASS., 2000 HAMBURG |
|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |