DE2615553C3 - Schwellenschaltung mit Hysterese - Google Patents
Schwellenschaltung mit HystereseInfo
- Publication number
- DE2615553C3 DE2615553C3 DE2615553A DE2615553A DE2615553C3 DE 2615553 C3 DE2615553 C3 DE 2615553C3 DE 2615553 A DE2615553 A DE 2615553A DE 2615553 A DE2615553 A DE 2615553A DE 2615553 C3 DE2615553 C3 DE 2615553C3
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- complementary
- zone
- base
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000000295 complement effect Effects 0.000 claims description 38
- 238000002347 injection Methods 0.000 claims description 12
- 239000007924 injection Substances 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 2
- 239000004020 conductor Substances 0.000 description 8
- 230000036039 immunity Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000007704 transition Effects 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
- H01L27/0233—Integrated injection logic structures [I2L]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0821—Combination of lateral and vertical transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01806—Interface arrangements
- H03K19/01818—Interface arrangements for integrated injection logic (I2L)
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/091—Integrated injection logic or merged transistor logic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/2893—Bistables with hysteresis, e.g. Schmitt trigger
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
Die Erfindung bezieht sich auf eine Schwellenschaltung mit Hysterese, die mindestens zwei komplementäre
Transistoren und einen Ausgangstransistor enthält und bei der die Basiszone jedes komplementären
Transistors direkt mit der Kollektorzone des anderen Transistors verbunden ist.
S Es sind integrierte logische Schaltungen unter der Bezeichnung »DCTL-Schaltungen« (kurz für »direct
coupled transistor logic«) bekannt, deren Basiselement ein gesteuerter Transistor ist, der in gemeinsamer
Emitterschaltung angeordnet ist und dessen Basisstrom über einen Widerstand injiziert wird. Unter der
Bezeichnung I2L (= injected integrated logic) sind ebenfalls verbesserte Schaltungen der genannten Art
bekannt, nach welcher Verbesserung der Strom in die Basiszone mittels eines Transistors injiziert wird, der zu
iS dem in gemeinsamer Basisschaltung angeordneten
gesteuerten Transistor komplementär ist
Diese Schaltungen zeichnen sich durch sehr niedrige Betriebsspannungen und sehr niedrige Betriebsströme
aus; die genannten niedrigen Betriebsspannungen machen diese Schaltungen besonders empfindlich für
Störsignale, und es ist erforderlich, die Störunempfindlichkeit dieser Schaltungen möglichst zu verbessern, vor
aiiem im Faii der zwischen Gehäusen angebrachten Verbindungen, die beträchtliche Störsignale herbeiführen.
Ein bekanntes Verfahren zur Verbesserung der Störunempfindlichkeit in logischen Schaltungen, die
mehrere Funktionselemente enthalte:!, besteht in der Anordnung einer Schwellenschaltung mit Hysterese,
z. B. am Eingang eines derartigen Funktionselements,
die Signale mit steilen Vorderflanken erzeugt, wenn das Eingangssignal z. B. eine ansteigende oder z. B. eine
abfallende Schwelle überschreitet, wobei die genannten Schwellen durch ein Intervall getrennt werden, das die
Hysterese bestimmt. Die Störunempfindlichkeit ist dann einerseits der Unterschied zwischen dem niedrigen
logischen Pegel und der ansteigenden Schwelle und andererseits der Unterschied zwischen dem hohen
logischen Pegel und der abfallenden Schwelle, wobei die ansteigende Schwelle erheblich höher liegt als die
abfallenden Schwelle.
Die Schwellenschaltungen mit Hysterese vom bekannten
Typ, z.B. eine Schmitt-Kippschaltung, enthalten aber Widerstände und sind mit den integrierten
Schaltungen mit Strominjektoren nicht kompatibel. Die Spannungsabfälle, die am Ladewiderstand erforderlich
sind, würden es nämlich notwendig machen, Widerstände mit zu hohen ohmschen Werten zu verwenden, wenn
die Betriebsströme in der Größenordnung von Nancamperes berücksichtigt werden. Außerdem soll die
Schaltung zur Verbesserung der Störunempfindlichkeit keine Zeitkonstante einführen, die die Vorteile in bezug
auf die Betriebsgeschwindigkeit und die Verlustleistung dieser Schaltungen beseitigen würde.
Ein anderer wichtiger Vorteil der Schaltungen mit Strominjektoren ist die sehr hohe Packungsdichte der
Teile pro Oberflächeneinheit, wodurch es möglich wird, auf einem und demselben Kristall eine Vielzahl von
Funktionselementen anzubringen. Die Einführung von Schmitt-Kippschaltungen von. bekannten Typ würde
die Bedeutung derartiger Schaltungen sehr stark verringern.
Die Erfindung bezweckt insbesondere, die Nachteile der bekannten Vorrichtungen zu beseitigen und eine
Schwellenschaltung mit Hysterese zu schaffen, die den Anforderungen entspricht, die mit den integrierten
Schaltunger mit Strominjektion kompatibel sind und die es ermöglichen, die Störunempfindlichkeit der
genannten Schaltung zu verbessern.
Weiter bezweckt die Erfindung, eine Schweilenüchaltung
mit Hysterese zu schaffen, mit der eine große Störunempfindlichkeit in eine Schnittstelle zwischen
Schaltungen mit Strominjektion oder zwischen einer T TL-Schaltung einerseits und einer Schaltung mit
Strominjektion andererseits erhalten wird, wobei die genannten Schaltungen auf verschiedenen Halbleiterscheiben
oder zwischen einer mechanischen Vorrichtung und einer PL-Schaltung gebildet sind.
Nach der Erfindung ist eine Sch wellenschal tu ng mit
Hysterese, die mindestens zwei komplementäre Transistoren und einen Ausgangstransistor enthält und bei der
die Basiszone jedes komplementären Transistors direkt mit der Kollektorzone des anderen Transistors verbunden
ist, dadurch gekennzeichnet, daß die Emitterzone des ersten komplementären Transistors mit dem
Eingang der Schaltung verbunden ist und die Kollektorzone des zweiten komplementären Transistors direkt
die Basiszone eines Ausgangstransistors mit Strominjektion vom gleichen Leitfähigkeitstyp wie der zweite
komplementäre Transistor steuert, und daß die Emitterzone dieses zweiten Transistors und die Emitterzone
des Ausgangstransistors direkt mit dem gemeinsamen Bezugspunkt der Spannungen verbunden sind.
Die Betriebsspannungen und die Betriebsströme sorgen dafür, daß die Vorrichtung mit den logischen
Schaltungen mit Strominjektion kompatibel ist Die Hysterese wird nämlich auf folgende Weise erzielt,
wobei die Wirkung einer Schaltung mit einem npn-Ausgangstransistor beispielsweise an Hand des
Schaltbildes nach F i g. 1 der Zeichnungen beschrieben wird. Fig.2 ist ein Diagramm des Hystereseeffektes,
der erhalten werden kann.
In F i g. 1 bezeichnet 71 und T2 komplementäre
Transistoren, während Ts den Ausgangstransistor der Schaltung bezeichnet, der vom npn-Typ ist Der Eingang
der Schaltung ist der Punkt A, während R ein Widerstandselement darstellt, über das das Eingangssignal
zugeführt wird. Die Kollektorzone Q des Transistors Ti ist mit der Basiszone ft des Transistors Ti
verbunden, wi'.hrend die Kollektorzone C1 des Transistors
T1 mit der Basiszone B\ des Transistors Ti
verbunden ist. Der Transistor Tj ist mit einem
Strominjektor /, z. B. einem Transistor, versehen. Der Ausgang 5 der Schaltung wird durch die Kollektorzone
Cj des Transistors Ts gebildet, während die Emitterzone
Ei des Transistors Ti und die Emitterzone Ej des
Transistors Ts an Vo, d. h. Erde, liegen.
Wenn die Eingangsspannung Va am Punkt A etwa
gleich Null ist, führt der komplementäre Eingangstransistor Ti vom npn-Typ keine,. Strom infolge der Tatsache,
daß dieser Transistor nicht gespeist wird. Der andere komplementäre Transistor T1 vom npn-Typ wird
ebenfalls nicht gespeist und führt somit keinen Strom. Wenn die zwei Transistoren Ti und T1 nichtleitend sind,
kann der vom Strominjektor / des Transistors Tj
injizierte Strom nur über diesen Transistor Tj passieren. Die Spannung, die zwischen der Kollektorzone Cj
und der Emitterzone Ej des Ausgangstransistors vorhanden ist und den Pegel am Ausgang .S bestimmt, ist
minimal. Wenn die Eingangsspannung Va größer wird,
wird der Transistor Ti leitend, wenn die Spannung zwischen der Basiszone B\ dieses Transistors und dem
Punkt A die innere Spannung VRE\ des Emitter-Basisüberganges
dieses Transistors Ti überschreitet. Da die zwei Transistoren T, und T3 gegensinnig geschaltet sind
und entgegengesetzte Leitfähigkeitstypen aufweisen, sollen die zwei inneren Spannungen Vbe\ und
zueinander addiert werden. Wenn die Eingangsspannung Va also den Wert Vbe\ + V,,E3 = V* j erreicht, wird der Transistor Tj leitend und speist den Transistor T2, der ebentalls leitend wird, wodurch die Spannung an aer Basiszone Bj des Ausgangstransistors T3 auf den Wert der inneren Spannung Ve« zwischen der Kollektorzone Ci und der Emitterzone Ei des Transistors Ti herabgesetzt und der Transistor Tj nichtleitend wird.
zueinander addiert werden. Wenn die Eingangsspannung Va also den Wert Vbe\ + V,,E3 = V* j erreicht, wird der Transistor Tj leitend und speist den Transistor T2, der ebentalls leitend wird, wodurch die Spannung an aer Basiszone Bj des Ausgangstransistors T3 auf den Wert der inneren Spannung Ve« zwischen der Kollektorzone Ci und der Emitterzone Ei des Transistors Ti herabgesetzt und der Transistor Tj nichtleitend wird.
ίο Die Ausgangsspannung Vssteigt auf einen hohen Pegel
Vs2 an. Auf diese Weise bildet der Eingangsspannungswert
VbEI+ Vfl£3= V42
eine ansteigende Schwelle, die den Übergang der Ausgangsspannung Vs von einem niedrigen Pegel Vs ι
zu einem hohen Pegel Vs2 bestimmt
Wenn die Eingangsspannung Va von einem die
ansteigende Schwelle V«2 überschreitenden Wert
annimmt, ändert sich der Zustand des Systems nicht solange diese Eingangsspannung höher als der Wert
Vbe\+ VC£2=l..;l
bleibt, unterhalb dessen das durch die komplementären Transistoren gebildete Gefüet; nicht mehr leitend sein
kann. Der Eingangsspannungswert
(oder der nahezu äquivalente Wert Vce\ + Vbei der
Kollektor-Emitter-Spannung des Transistors Ti zuzüg lieh der inneren Spannung des Basis-Emitter-Überganges
des Transistors T2) bildet auf diese Weise eine abfallende Schwelle, die den Übergang der Ausgangsspannung
von dem hohen Pegel Vs2 zu dem niedrigen Pegel Vs ι bestimmt wobei das System in seinen
ursprünglichen Zustand zurückkehrt
Der Unterschied zwischen der ansteigenden Schwelle und der abfallenden Schwelle ist:
(Vbe\ + VBEj)-
VCE1)= VBEj- VCE
Es ist bekannt daß bei Bipolartransistoren, die in einer Siliciumscheibe durch für die üblichen integrierten
Schaltungen verwendeten Techniken hergestellt sind, der Wert einer Spannung Vbe eines leitenden Transistors
etwa 0,7 V, der Wert einer Spannung Vce etwa 0,2 V und somit der »Abstand« zwischen den Schwellen
oder die »Breite« der Hysterese der in Jer Siliciumscheibe
hergestellten integrierten Schaltung etwa 0,5 V beträgt. Da die Ein- und Ausgangsspannungep der
Schaltung in bezug auf Schaltungen mit Strominjektion und entsprechend logischen Spannungshüben etwa 2 V
betragen, ist die Störunempfindlichkeit, die durch die Schaltung erzielt wird, verhältnismäßig bedeutend,
welche Unempfindlichkeit mit Hilfe einer Mindestzahl an Einzelteilen erhalten wird.
Der Eingangswiderstand, der in F i g. 1 mit R bezeichnet wird, kann auf einfache Weise durch den
Innenwiderstand der das Eingangssignal liefernden Quelle gebildet werden oder zumindest in der Schaltung
des höher liegenden Eingangsteils der Vorrichtung integriert sein.
Wenn es sich um eine integrierte Schaltung handelt, ist der Eingangstransistor vom pnp-Leitfähigkeitstyp,
während der zu diesem Transistor xomplementäre Transistor sowie der Ausgangstransistor vom npn-Typ
sind. Auf diese Weise ist die Vorrichtung mit I2L-Schaltungen d<s auf übliche Weise hergestellten Art
kompatibel.
Nach einer bevorzugten Ausführungsform ist der pnp-Eingangstransistor ein flacher Transistor mit
lateraler Struktur, der durch planare Diffusion in einer gegen einen Siliciumkristall isolierten Insel gebildet
wird, während der komplementäre npn-Transistor ein planarer Transistor mit vertikaler Struktur ist, der durch
dieselbe Technik erhalten wird, während einerseits die Basiszone des pnp-Transistors und die Kollektorzone
des npn-Transistors zusammen ein einziges Gebiet und andererseits die Basiszone des npn-Transistors und die
kollektorzone des pnp-Transistors zusammen ebenfalls ein einziges Gebiet bilden. Die Trennung zwischen den
genannten Gebieten ist ein pn-übergang. Das Gebilde der beiden komplementären Transistoren wird in
derselben Insel hergestellt, die durch einen pn-Übergang
isoliert ist, wobei der Ausgangstransistor und sein Injektor in einer benachbarten Insel gebildet sind,
während die Verbindung zwischen der Kollektorzone des komplementären npn-Transistors und der Basiszone
des Ausgangstransistors mittels einer Leiterbahn an der Oberfläche der Scheibe hergestellt wird. Das Gebilde
der Vorrichtung kann zugleich mit anderen Elementen logischer Schaltungen in ein und derselben Scheibe
hergestellt werden. Die Anzahl und die Komplexität der durchzuführenden Vorgänge werden nicht vergrößert.
Ks ist vorteilhaft, wenn das Element zum Injizieren von Ladungsträgern in die Basiszone des Ausgangstransistors
ein planarer pnp-Transistor mit lateraler Struktur ist, dessen Kollektorzone durch die Basiszone
des Ausgangstransistors gebildet wird, wobei der letztere Transistor eine invertierte vertikale Struktur
mit einer durch die Basiszone des lateralen npn-lnjektionstransistors
gebildeten Emitterzone aufweist. Da diese Anordnung der I2L-Technik entspricht, weist diese
Anordnung alle dieser Technik anhaftenden Vorteile auf.
Auf analoge Weise kann der Injektor des Ausgangstransistors ein planarer Transistor mit lateraler Struktur
sein, der isoliert ist und dessen Basiszone eine konstante Spannung aufweist.
Es ist einleuchtend, daß der die oben beschriebene Struktur aufweisende Ausgangstransistor mehrere Kollektorzonen
besitzen kann, wobei diese Zonen durch verschiedene, in die Basiszone eindiffundierte Zonen
gebildet werden.
Nach einer günstigen Ausführung eines Verfahrens zur Herstellung der erfindungsgemäßen Schaltung ist
die Hauptstrombahn eines ergänzenden Transistors mit Injektor vom gleichen Typ wie der zweite komplementäre
Transistor zu dem Basis-Emitter-Übergang dieses zweiten Transistors parallel geschaltet
Der Transistor mit Injektor, der vorzugsweise stets leitend ist führt den vom ersten komplementären
Transistor gelieferten Strom ab, sobald der letztere Transistor bei zunehmender Eingangsspannung leitend
wird. Der zweite komplementäre Transistor wird nur leitend, wenn der vom ersten komplementären Transistor gelieferte Strom den zusätzlichen Transistor mit
Injektor aus dem Sättigungszustand führt Auf diese Weise wird eine höhere ansteigende Schwelle und
dadurch ein größerer »Abstand« zwischen den Schwellen sowie eine bessere Störepdl'ichkeit erhalten.
Obendrein wird der Obergang des zweiten komplementären Transistors von dem leitenden zu dem nichtleitenden Zustand beschleunigt, wobei die in der Basiszone
gespeicherten Ladungen «^"»" über den zusätzlichen
Transistor mit Injektor abgeführt werden.
Injektion eine Struktur vom I2L-Typ auf.
Die Erfindung läßt sich insbesondere bei logischen Schaltungen anwenden, deren Signale sehr geringen
Spannungshüben entsprechen. Die Struktur hat sich insbesondere bei Anwendung für Schaltungen vom I2L-
oder vom DCTL-Typ, insbesondere in Verbindungen zwischen den Gehäusen dieser Schaltungen, bewährt.
Die Erfindung wird nachstehend beispielsweise an Hand der Zeichnungen näher erläutert. Es zeigt
Fig.3 einen teilweisen schematischen Schnitt längs
der Linie Ill-Ill durch eine Schaltung nach der Erfindung,
F i g. 4 eine Draufsicht auf die Schaltung nach F i g. 3 und schließlich
Fig. 5 ein Schaltbild einer mit einem zusätzlichen Transistor mit Injektor ergänzten Schaltung.
Eine planare Struktur vom I2L-Typ einer Schaltung
nach der Erfindung wird an Hand der Fig. 3 und 4 beschrieben, wobei der Injektor des Ausgangstransisiors
uun.ii einen lateralen ρπρ Transistor gebildet ^vir·.!.
Ein p-leitendes Siliciumsubstrat 31 ist mil einer η-leitenden epitaktischen Schicht 32 überzogen. Diese
Schicht 32 enthält isolierte Inseln, die mittels eines Netzwerks von Isolierzonen 35 vom p + -Leitfähigkeitstyp
gebildet werden. Der Boden der Inseln wird durch die vergrabenen Schichten 33 vom η+ -Leitfähigkeitstyp
gebildet. In die Insel 34 sind p-leitende Gebiete
eindiffundiert. Ein Gebiet Ei bildet die Emitterzone des
Eingatve-stransistors Ti, dessen Basiszone B\ von der
Insel 34 begrenzt wird, während ein Gebiet Ct, das die Kollektorzone desselben Transistors Ti bildet, zugleich
die Basiszone Bi des npn-T'rar.jistors T2 bildet. Die
Kollektorzone dieses Transistors T2 wird von der Insel 34 begrenzt.und die Emitterzone £2 des Transistors T2 ist
eine Zone vom η+ -Leitfähigkeitstyp, die in die
Basiszone ff? eindiffundiert ist.
Außerhalb der Insel 34 jenseits der Isolierzone 35 enthalten der Ausgangstransistor Ti und sein Injektor
die Emitterzone E3 des Transistors T3, die durch eine
epitaktische Schicht 32 gebildet wird, sowie die p-leitende Basiszone B3 des Transistors Tj, die in die
Schicht 32 eindiffundiert ist, und die η+ -leitende
Kollektorzone C3 desselben Transistors Tj, die in die
Basiszone B3 eindiffundiert ist Diese Basiszone B3 bildet
ebenfalls die Kollektorzone eines Injektionstransistors, dessen Basiszone durch die Emitterzone E3 gebildet
wird und dessen Emitterzone ein p+-leitendes diffundiertes
Gebiet 37 ist, das in der Nähe der Basiszone B3
liegt Der Ausgangstransistor T3 ist hier mit einer
einzigen Kollektorzone dargestellt, aber naturgemäß kann der genannte Transistor mehr als eine Kollektorzone besitzen.
Die Verbindungen zwischen den Elementen der Schaltung und ihre Verbindung mit äußeren Elementen
werden mittels Leiterbahnen hergestellt, die auf der Oberfläche der Schaltung angebracht sind.
In der Draufsicht nach Fig.4 entsprechen die
gestrichelten Linien den Kontaktöffnungen, während die vollen LinJen den Begrenzungen der diffundierten
Gebiete und die strichpunktierten Linien den Begrenzungen der Leiterbahnen entsprechen.
Die Emitterzone E1 empfängt die Eingangssignale
über eine Leiterbahn 54, die die genannte Emitterzone mit einer Emgangskieinine verbindet. Die Emitterzone
Ei wird über eine Leiterbahn 53 mit einem Spannungsbezugspunkt verbunden, der gewöhnlich die Masse des
Substrats 31 ist. Die Koflektorzone Ct ist mit der
Basiszone B3 über eine Leiterbahn 50 verbunden, die
schematisch im Schnitt nach Fig. 3 durch eine volle
Linie 36 angegeben ist. Die Kollektorzone Cj ist über
eine Leiterbahn 51 mit einer Ausgangsklemme 5 oder vorzugsweise mit dem Eingang eines vom Transistor Tj
gesteuerten F unktionselements verbunden. Das Gebiet 37 empfängt den Injektionsstrom über eine Leiterbahn
52, die gegebenenfalls noch andere Elemente mit gleicher Struktur speist.
<■ i g. 5 ist das Schaltbild einer Schaltung, die die
gleichen Elemente wie die Schaltung nach den Fig. 1,3
und 4 enthält, aber die außerdem einen Transistor mit Injektor zur Verbesserung der WirkuAg der Schaltung
enthält. Der Eingang der Schaltung ist der Punkt 41; der
Widerstand 42 stellt den Widerstand dar, über den aus der Quelle die Eingangssignale angelegt werden,
während der erste komplementäre Transistor mit 43 s und der zweite komplementäre Transistor mit "44
bezeichnet wird. Ein Transistor 48 wird hinzugefügt, um den Kollektorstrom des Transistors 43 abzuführen,
wenn dieser Transistor 43 anfängt, leitend zu werden. Der Transistor 48 ist mit einem Injektor 49 versehen,
ίο Ein Ausgangstransistor 47 ist ebenfalls mit einem Injektor 45 versehen, während der Ausgangspunkt mit
46 bezeichnet wird.
Hierzu 2 niatt Zeichnungen
Claims (8)
1. Schwellenschaltung mit Hysterese, die mindestens zwei komplementäre Transistoren und einen
Ausgangstransistor enthält und bei der die Basiszone jedes komplementären Transistors direkt mit der
Kollektorzone des anderen Transistors verbunden ist, dadurch gekennzeichnet, daß die
Emitterzone des ersten komplementären Transistors mit dem Eingang der Schaltung verbunden ist
und die Kollektorzone des zweiten komplementären Transistors direkt die Basiszone eines Ausgangstransistors
mit Strominjektion vom gleichen Leitfähigkeitstyp wie der zweite komplementäre Transistor
steuert und daß die Emitterzone dieses zweiten Transistors und die Emitterzone des Ausgangstransistors
direkt mit dem gemeinsamen Bezugspunkt der Spannungen verbunden sind.
2. Schwellenschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der erste komplementäre
Transistor vom pnp-Typ ist, während der zweite komplementäre Transistor und der Ausgangsiransistor
vom npn-Typ sind.
3. Schwellenschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der erste komplementäre
Transistor eine planare laterale Struktur aufweist, während der zv;eite komplementäre
Transistor ein planarer vertikaler Typ ist.
4. Schwellenschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die zwei
komplementären Transistoren durch Diffusion in derselben e.^ktrisch isolierten Insel gebildet werden.
5. Schwellenschalu-ng nac!· Anspruch 4, dadurch
gekennzeichnet, daß e;n und dasselbe Gebiet die
Basiszone des ersten kompler entären Transistors und die Kollektorzone des zweiten komplementären
Transistors bildet, während ein und dasselbe Gebiet die Kollektorzone des ersten komplementären
Transistors und die Basiszone des zweiten komplementären Transistors bildet.
6. Schwellenschaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der Injektor des
Ausgangstransistors ein planarer Transistor ni.it lateraler Struktur ist, dessen Kollektorzone durch
die Basiszone des Ausgangstransistors gebildet wird, wobei der letztere Transistor eine umgekehrte
vertikale Struktur mit einer durch die Basiszone des Injektionstransistors gebildeten Emitterzone aufweist.
7. Schwellenschaltung nach einem der Ansprüche I bis 5, dadurch gekennzeichnet, daß der Injektor des
Ausgangstransistors ein planarer Transistor mit lateraler Struktur ist, dessen Basiszone ein konstantes
Potential aufweist.
8. Schwellenschaltung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Hauptsirombahn
eines zusätzlichen Transistors mit Injektor vom gleichen Leitfähigkeitstyp wie der zweite
komplementäre Transistor zu dem Emitter-Basis-Übergang dieses zweiten Transistors parallel geschaltet
ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR7512480A FR2309084A1 (fr) | 1975-04-22 | 1975-04-22 | Dispositif a seuils pour circuits logiques integres |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2615553A1 DE2615553A1 (de) | 1976-10-28 |
DE2615553B2 DE2615553B2 (de) | 1977-06-02 |
DE2615553C3 true DE2615553C3 (de) | 1982-07-22 |
Family
ID=9154304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2615553A Expired DE2615553C3 (de) | 1975-04-22 | 1976-04-09 | Schwellenschaltung mit Hysterese |
Country Status (7)
Country | Link |
---|---|
US (1) | US4115711A (de) |
JP (1) | JPS586416B2 (de) |
CA (1) | CA1067160A (de) |
DE (1) | DE2615553C3 (de) |
FR (1) | FR2309084A1 (de) |
GB (1) | GB1487721A (de) |
IT (1) | IT1059204B (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2748967C2 (de) * | 1977-11-02 | 1983-01-13 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung für einen monolithisch integrierten Schwellwertschalter |
FR2414778A1 (fr) * | 1978-01-13 | 1979-08-10 | Thomson Csf | Element de memoire statique a acces aleatoire |
FR2445642A1 (fr) * | 1978-12-29 | 1980-07-25 | Radiotechnique Compelec | Agencement de securite en cas de chute d'une tension d'alimentation continue |
JPS55145363A (en) * | 1979-04-27 | 1980-11-12 | Toshiba Corp | Semiconductor device |
US4390802A (en) * | 1980-12-22 | 1983-06-28 | Motorola, Inc. | Low-voltage, high-noise immunity I2 L interface |
JPS58137329A (ja) * | 1982-02-10 | 1983-08-15 | Nec Corp | 入力信号線断線検出回路 |
JPS58182922A (ja) * | 1982-04-21 | 1983-10-26 | Toshiba Corp | 入力インタ−フエイス回路 |
US4542303A (en) * | 1983-10-03 | 1985-09-17 | Motorola, Inc. | Comparator circuit |
US5021856A (en) * | 1989-03-15 | 1991-06-04 | Plessey Overseas Limited | Universal cell for bipolar NPN and PNP transistors and resistive elements |
JP2573393B2 (ja) * | 1990-05-17 | 1997-01-22 | 株式会社東芝 | コンパレータ回路 |
KR102536267B1 (ko) * | 2017-12-26 | 2023-05-25 | 삼성전자주식회사 | 슬라이더 트랙 및 슬라이더를 표시하기 위한 전자 장치 및 그의 동작 방법 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2957091A (en) * | 1958-04-09 | 1960-10-18 | Bell Telephone Labor Inc | Transistor ring counter with bistable stages |
JPS5346587B2 (de) * | 1974-02-14 | 1978-12-14 |
-
1975
- 1975-04-22 FR FR7512480A patent/FR2309084A1/fr active Granted
-
1976
- 1976-04-09 DE DE2615553A patent/DE2615553C3/de not_active Expired
- 1976-04-15 GB GB15537/76A patent/GB1487721A/en not_active Expired
- 1976-04-15 CA CA250,388A patent/CA1067160A/en not_active Expired
- 1976-04-16 IT IT22451/76A patent/IT1059204B/it active
- 1976-04-19 JP JP51044342A patent/JPS586416B2/ja not_active Expired
-
1977
- 1977-07-13 US US05/815,266 patent/US4115711A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS51130160A (en) | 1976-11-12 |
CA1067160A (en) | 1979-11-27 |
IT1059204B (it) | 1982-05-31 |
FR2309084B1 (de) | 1980-01-04 |
GB1487721A (en) | 1977-10-05 |
DE2615553B2 (de) | 1977-06-02 |
DE2615553A1 (de) | 1976-10-28 |
JPS586416B2 (ja) | 1983-02-04 |
US4115711A (en) | 1978-09-19 |
FR2309084A1 (fr) | 1976-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2266040C2 (de) | ||
DE2554296C2 (de) | Integrierte C MOS-Schaltungsanordnung | |
DE2262297C2 (de) | Monolithisch integrierbare, logisch verknüpfbare Halbleiterschaltungsanordnung mit I&uarr;2&uarr;L-Aufbau | |
DE2443171C2 (de) | Integrierte Schaltung | |
DE2217456C3 (de) | Transistorschaltung mit Antisättigungsschaltung | |
DE2939193C2 (de) | ||
DE2459562A1 (de) | Integrierte schaltungen | |
DE2615553C3 (de) | Schwellenschaltung mit Hysterese | |
DE3785483T2 (de) | Halbleiteranordnung mit einem Bipolartransistor und Feldeffekttransistoren. | |
DE1564218A1 (de) | Verfahren zur Herstellung von Transistoren | |
DE2054863C3 (de) | Spannungsverstärker | |
DE2614580C2 (de) | "I&uarr;2&uarr;L-Schaltung" | |
DE7144935U (de) | Monolithischer transistor mit niedrigem saettigungswiderstand und geringer verlagerungsspannung | |
DE2847822A1 (de) | Integrierte halbleitervorrichtung | |
DE3604173A1 (de) | Lateraltransistor | |
DE3005367C2 (de) | ||
DE1803032A1 (de) | Steuerbares Halbleiterbauelement | |
DE68912415T2 (de) | Integrierte Stromspiegelschaltung mit vertikalen Transistoren. | |
DE2530288C3 (de) | Inverter in integrierter Injektionslogik | |
DE2742361C2 (de) | ||
DE2756535A1 (de) | Vorrichtung zur kopplung in der i hoch 2 l-technik betriebener transistoren mit einem auf hoeheren ruhestrom eingestellten transistor | |
DE2447867A1 (de) | Halbleiteranordnung | |
DE2835930C2 (de) | Monolithisch integrierte Halbleiterschaltungsanordnung mit mindestens einem Lateraltransistor | |
DE3137010A1 (de) | Grenzflaechenanordnungen zwischen aufeinander gelegten und mit verschiedenen spannungen polarisierten schichten logischer injektionsschaltungen | |
DE2326672A1 (de) | Integrierte halbleiteranordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |