JPS58182922A - 入力インタ−フエイス回路 - Google Patents
入力インタ−フエイス回路Info
- Publication number
- JPS58182922A JPS58182922A JP57066615A JP6661582A JPS58182922A JP S58182922 A JPS58182922 A JP S58182922A JP 57066615 A JP57066615 A JP 57066615A JP 6661582 A JP6661582 A JP 6661582A JP S58182922 A JPS58182922 A JP S58182922A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- resistances
- level
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007423 decrease Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 239000013256 coordination polymer Substances 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01806—Interface arrangements
- H03K19/01818—Interface arrangements for integrated injection logic (I2L)
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、ヒステリシス特性を有する135回路の入
力インターフェイス回路に関する。
力インターフェイス回路に関する。
従来、Itし回路の入力インターフェイス回路として特
開昭54−102955号公報に第1図に示す回路が開
示されている。すなわち、電源Veeと接地点との間に
、入力信号(クロ、り信号)CPが供給されて導通制御
されるトランジスタQ1および抵抗R1r R@が直列
接続され、上記抵抗R1,R,の接続点の電位で次段の
1”L回路11の入力r−トと接地点間に接続されたト
ランジスタQsが導通制御される。
開昭54−102955号公報に第1図に示す回路が開
示されている。すなわち、電源Veeと接地点との間に
、入力信号(クロ、り信号)CPが供給されて導通制御
されるトランジスタQ1および抵抗R1r R@が直列
接続され、上記抵抗R1,R,の接続点の電位で次段の
1”L回路11の入力r−トと接地点間に接続されたト
ランジスタQsが導通制御される。
上記のような構成において、入力信号CPがハイ(”I
(−)レベルになるとトランジスタQ1がオン状態とな
り、トランジスタQmは抵抗R1。
(−)レベルになるとトランジスタQ1がオン状態とな
り、トランジスタQmは抵抗R1。
R,で分圧された電圧で導通制御されるのでこのトラン
ジスタQm もオン状態となる。従って、次段のI”L
回路の入力r−トはロー(’L″)レベルとなる。また
、入力信号CPが”L″レベルなるとトランジスタQl
がオフ状態となるので、トランジスタq3もオフ状態と
なり、I”L回路11の入力e−)は1H”レベルとな
る。
ジスタQm もオン状態となる。従って、次段のI”L
回路の入力r−トはロー(’L″)レベルとなる。また
、入力信号CPが”L″レベルなるとトランジスタQl
がオフ状態となるので、トランジスタq3もオフ状態と
なり、I”L回路11の入力e−)は1H”レベルとな
る。
しかし、上記のような構成では回路にヒステリシス特性
がないため、ノイズ等による入力信号レベルの変動によ
り誤動作を生じ易い欠点がある。
がないため、ノイズ等による入力信号レベルの変動によ
り誤動作を生じ易い欠点がある。
第3図は、ヒステリシス特性を有するサイリスタ方式の
入力インターフェイス回路で、特開昭51−13016
0号公報に開示されている。
入力インターフェイス回路で、特開昭51−13016
0号公報に開示されている。
その構成は、信号入力端子Sと接地点GN′DIVlK
抵抗R3およびサイリスタ接続されたトランジスタQ3
1Q4が直列接続されるとともに、信号出力端子Oと接
地点GND 1ift IC出力トランジスタQiが接
続され、このトランジスタQ、のペースがトランジスタ
Q4のコレクタに接続サレる。そして、上言己トランジ
スタQaのベースには定電流fjIIから定電流が供給
されるように構成されている。
抵抗R3およびサイリスタ接続されたトランジスタQ3
1Q4が直列接続されるとともに、信号出力端子Oと接
地点GND 1ift IC出力トランジスタQiが接
続され、このトランジスタQ、のペースがトランジスタ
Q4のコレクタに接続サレる。そして、上言己トランジ
スタQaのベースには定電流fjIIから定電流が供給
されるように構成されている。
上記のような構成において、入力信号が”H″レベル2
vmm)になると、サイリスタが導通状態、つまり、ト
ランジスタQseQaがオン状態となる。従って、定電
流源Iから供給される定電流は、トランジスタQ4を介
して接地点GNDに導びかれるので、トランジスタQl
はオフ状態となり、出力端子Oは゛H″レベルとなる。
vmm)になると、サイリスタが導通状態、つまり、ト
ランジスタQseQaがオン状態となる。従って、定電
流源Iから供給される定電流は、トランジスタQ4を介
して接地点GNDに導びかれるので、トランジスタQl
はオフ状態となり、出力端子Oは゛H″レベルとなる。
また、入力信号が@L”レベル(Vat + Vc璽5
at)となるとサイリスタは非導通状態となるので、ト
ランジスタQsはオン状態となり、出力端子0は“L″
レベルなる。ここでvcE satはトランジスタQs
、Qaのサチレーシ、ン電圧である。
at)となるとサイリスタは非導通状態となるので、ト
ランジスタQsはオン状態となり、出力端子0は“L″
レベルなる。ここでvcE satはトランジスタQs
、Qaのサチレーシ、ン電圧である。
従って、この回路は反転電圧がr2VmmJとr Vi
a + Vcm sat Jの2つの電圧を有する。す
なわち、ヒステリシス特性を有する。
a + Vcm sat Jの2つの電圧を有する。す
なわち、ヒステリシス特性を有する。
しかし、上記のような構成では、回路しきい値VTI4
は%r2V、、Jと「Vmg +Vcg sat J
(!: )2 点に固定されており、その幅(ヒステリ
シス幅)も約0.5vの低い値に固定されるとともに、
入力インピーダンスも小さい欠点がある。
は%r2V、、Jと「Vmg +Vcg sat J
(!: )2 点に固定されており、その幅(ヒステリ
シス幅)も約0.5vの低い値に固定されるとともに、
入力インピーダンスも小さい欠点がある。
この発明は上記のような事情を鑑みてなされた本ので、
その目的とするところは、回路しきい値およびヒステリ
シス幅を任意に設定でき、且つ高入力インピーダンスな
入力インターフェイス回路を提供することである。
その目的とするところは、回路しきい値およびヒステリ
シス幅を任意に設定でき、且つ高入力インピーダンスな
入力インターフェイス回路を提供することである。
すなわち、この発明においては、電源と接地点との間に
入力信号が供給される第1のトランジスタおよび第1.
第2.第3の抵抗を直列接続して設けるとともに、電源
と接地点間に第2のトランジスタを設けて上記第1.第
2の抵抗の接続点の電位で導通制御する。さらに、第2
.第3の抵抗と接地点間に第3のトランジスタを設け、
上記第2のトランジスタの一端の電位で導通制御し、こ
の第2のトランジスタの一端から出力を得るように構成
したものである。
入力信号が供給される第1のトランジスタおよび第1.
第2.第3の抵抗を直列接続して設けるとともに、電源
と接地点間に第2のトランジスタを設けて上記第1.第
2の抵抗の接続点の電位で導通制御する。さらに、第2
.第3の抵抗と接地点間に第3のトランジスタを設け、
上記第2のトランジスタの一端の電位で導通制御し、こ
の第2のトランジスタの一端から出力を得るように構成
したものである。
以下、この発明の一実施例について図面を参照して説明
する。第3図はその構成を示すもので、一方の電源子と
他方の電源−(接地点GND)との間に入力信号Vln
が供給される第1のトランジスタQ・および第1.第2
.第3の抵抗841R,#R・が直列接続されるととも
に、電源子と接地点GNDとの間に負荷抵抗R,および
第2のトランジスタQマが直列接続され、第2のトラン
ジスタQt Fi第11第2の抵抗R4゜R,の接続点
の電位で導通制御される。さらに、上記第2.第3の抵
抗R,,R・の接続点と接地点GNDとの間に第3のト
ランジスタQ・が接続され、抵抗R1と第2のトランジ
スタQマとの接続点の電位で導通制御される。そして、
出力端子outと接地点GNDとの間に接続された出力
トランジスタQ書を上記抵抗R1とトランジスタQマと
の接続点の電位で導通制御するようにして成る。
する。第3図はその構成を示すもので、一方の電源子と
他方の電源−(接地点GND)との間に入力信号Vln
が供給される第1のトランジスタQ・および第1.第2
.第3の抵抗841R,#R・が直列接続されるととも
に、電源子と接地点GNDとの間に負荷抵抗R,および
第2のトランジスタQマが直列接続され、第2のトラン
ジスタQt Fi第11第2の抵抗R4゜R,の接続点
の電位で導通制御される。さらに、上記第2.第3の抵
抗R,,R・の接続点と接地点GNDとの間に第3のト
ランジスタQ・が接続され、抵抗R1と第2のトランジ
スタQマとの接続点の電位で導通制御される。そして、
出力端子outと接地点GNDとの間に接続された出力
トランジスタQ書を上記抵抗R1とトランジスタQマと
の接続点の電位で導通制御するようにして成る。
上記のような構成において、まず、入力信号Vlnが低
レベルから高レベルに上昇する場合について説明する。
レベルから高レベルに上昇する場合について説明する。
入力信号電圧Winが低レベル(例えばVia :OV
)の時には、トランジスタQs−Qγがオフ状態とな
るので、トランジスタQ、はオン状態となる。従って、
抵抗RsとR・との接続点の電位は接地レベルとなる。
)の時には、トランジスタQs−Qγがオフ状態とな
るので、トランジスタQ、はオン状態となる。従って、
抵抗RsとR・との接続点の電位は接地レベルとなる。
そして、入力信号Vinのレベルが徐々に上昇して、抵
抗R4+R@の接続点の電圧がトランジスタQyのペー
ス・エミ、り間室圧VlKと等しくなると、このトラン
ジスタQyはオン状態となるので、トランジスタQsは
オフ状態となる。この反転電圧は下式(1)で求められ
る。
抗R4+R@の接続点の電圧がトランジスタQyのペー
ス・エミ、り間室圧VlKと等しくなると、このトラン
ジスタQyはオン状態となるので、トランジスタQsは
オフ状態となる。この反転電圧は下式(1)で求められ
る。
上式における反転レベルをVin = Vtb+ と
すると反転レベルVtha は下式(2)で示される
。
すると反転レベルVtha は下式(2)で示される
。
入力信号Vinがvth、 を越えると、トランジス
タQ―はオフ状態となるので、出力信号V・utVi@
H″しくルとなる。
タQ―はオフ状態となるので、出力信号V・utVi@
H″しくルとなる。
次に、入力信号Vinのレベルが高レベルから低レベル
に低下する場合は、入力信号Vinが高レベルの状態で
は、トランジスタQ!はオン状態、Q、はオフ状態であ
るので、抵抗R@は解放されている。そして、入力信号
Vinのレベルが徐々に低下して、抵抗R4,R,の接
続点の電位、つま妙トランジスタQ丁のベース電位O低
くなる。そして、下式(3)で示す電圧でこのトランジ
スタQ1がオフ状態となる。
に低下する場合は、入力信号Vinが高レベルの状態で
は、トランジスタQ!はオン状態、Q、はオフ状態であ
るので、抵抗R@は解放されている。そして、入力信号
Vinのレベルが徐々に低下して、抵抗R4,R,の接
続点の電位、つま妙トランジスタQ丁のベース電位O低
くなる。そして、下式(3)で示す電圧でこのトランジ
スタQ1がオフ状態となる。
この反転レベルをVLn = Vthbとすると反転レ
ベルvthLは下式(4)で示される。
ベルvthLは下式(4)で示される。
ところで、抵抗R・の抵抗値は、負になることはない(
R・≧0)ので、r Vthn≧vthLjである。従
って、回路しきい値は第4図に示す関係を生じ、この回
路はヒステリシスを持つことになる。このヒステリシス
幅Δvthは、下式(5)で与えられる。
R・≧0)ので、r Vthn≧vthLjである。従
って、回路しきい値は第4図に示す関係を生じ、この回
路はヒステリシスを持つことになる。このヒステリシス
幅Δvthは、下式(5)で与えられる。
上述したように回路しきい値とヒステリシス幅は、抵抗
Ra # R@ + R−の比で任意に設定できる
。また、入力端子1n から供給される入力信号電流
11nは、トランジスタQ・のペース′#l流であるの
で、 で与えられる。ここで、βはNPN形トランジスタのエ
ミッタ接地電流増率である。従って、βを大きく設定で
きるので、回路の入力電流は小さい。つまり高入力イン
ピーダンスが実現できる。
Ra # R@ + R−の比で任意に設定できる
。また、入力端子1n から供給される入力信号電流
11nは、トランジスタQ・のペース′#l流であるの
で、 で与えられる。ここで、βはNPN形トランジスタのエ
ミッタ接地電流増率である。従って、βを大きく設定で
きるので、回路の入力電流は小さい。つまり高入力イン
ピーダンスが実現できる。
第5図は、上記第3図の回路の動作を確認するための実
験に使用した回路を示すもので、図において、抵抗R,
=R,=IKΩ 、R藝=10にΩ、R,=2.2にΩ
とし、電源電圧Vce−5Vで測定した。理論値は、上
式(2) 、 (4)から、VthH= 3 Via
(約2.IV)VthL= 2. I VIIx (約
1.5V)であるのに対し、実測値は、 Vthu = 2.2 V Vthb = 1.6 V となり、設計値とほぼ一致した。ここで、入力信号の周
波数f1.を10 kHzとしている。なお、この回路
においては出力をトランジスタQyのコレクタから得て
いるので、出力は、上記第3図の内1路とは論理レベル
が逆になる。
験に使用した回路を示すもので、図において、抵抗R,
=R,=IKΩ 、R藝=10にΩ、R,=2.2にΩ
とし、電源電圧Vce−5Vで測定した。理論値は、上
式(2) 、 (4)から、VthH= 3 Via
(約2.IV)VthL= 2. I VIIx (約
1.5V)であるのに対し、実測値は、 Vthu = 2.2 V Vthb = 1.6 V となり、設計値とほぼ一致した。ここで、入力信号の周
波数f1.を10 kHzとしている。なお、この回路
においては出力をトランジスタQyのコレクタから得て
いるので、出力は、上記第3図の内1路とは論理レベル
が逆になる。
ところで、この発明による回路においては、比較的簡単
な構成となっているので、高速なスイッチング動作が可
能であり、入力信号の周波数fXNがI MHzでも正
常な動作が確認できた。
な構成となっているので、高速なスイッチング動作が可
能であり、入力信号の周波数fXNがI MHzでも正
常な動作が確認できた。
71w = I WiH2の三角波を入力した場合、立
ち上がり時間ty = 40 n5ec 、立ち下がり
時間tf=6OnlI・Cと極めて速い応答性である。
ち上がり時間ty = 40 n5ec 、立ち下がり
時間tf=6OnlI・Cと極めて速い応答性である。
なお、この発明は上記実施例に限定されるものではなく
、柚々変形して実施が可能であり、例えば第6図に示す
ように構成しても良い。すなわち、この回路においては
、上記第3図の構成に加えて、トランジスタQ、〜Q、
のペースにそれぞれ抵抗Rs〜R11を設けたものであ
る。
、柚々変形して実施が可能であり、例えば第6図に示す
ように構成しても良い。すなわち、この回路においては
、上記第3図の構成に加えて、トランジスタQ、〜Q、
のペースにそれぞれ抵抗Rs〜R11を設けたものであ
る。
図において、トランジスタQ・のペース抵抗Rsは、こ
のトランジスタQ6の保護用であり、トランジスタQy
−Qsのペース抵抗R9〜R11は、各トランジスタQ
7〜Q−のVlmの不整合を補償するものである。この
ような構成によれば、入力トランジスタQ−の保護が行
なえるとともに、安定な動作が得られる。
のトランジスタQ6の保護用であり、トランジスタQy
−Qsのペース抵抗R9〜R11は、各トランジスタQ
7〜Q−のVlmの不整合を補償するものである。この
ような構成によれば、入力トランジスタQ−の保護が行
なえるとともに、安定な動作が得られる。
第7図は、この発明の他の実施例を示すもので、上記第
3図の回路におけるトランジスタQγ〜Q―をI”Lf
−)で構成したもので、トランジスタQy’はマルチコ
レクタ形のトランジスタである。この回路においては、
上記@3図のトランジスタQtのコレクタ抵抗Rマは不
要となる。これは、トランジスタQ?’のコレクタに接
続されているトランジスタQ@ +Q會のペースにはそ
れぞれ、ペースが接地されて導通設定されたトランジス
タQIO、Q+tを介して電流が供給されているためで
ある。このような構成においても上記実施例と同様な効
果が得られる。
3図の回路におけるトランジスタQγ〜Q―をI”Lf
−)で構成したもので、トランジスタQy’はマルチコ
レクタ形のトランジスタである。この回路においては、
上記@3図のトランジスタQtのコレクタ抵抗Rマは不
要となる。これは、トランジスタQ?’のコレクタに接
続されているトランジスタQ@ +Q會のペースにはそ
れぞれ、ペースが接地されて導通設定されたトランジス
タQIO、Q+tを介して電流が供給されているためで
ある。このような構成においても上記実施例と同様な効
果が得られる。
以上説明したようにこの発明によれば、回路しきい値お
よびヒステリシス幅を任意に設定でき、゛且つ高入力イ
ンビーダンスな入力インターフェイス回路が得られる。
よびヒステリシス幅を任意に設定でき、゛且つ高入力イ
ンビーダンスな入力インターフェイス回路が得られる。
第1idおよび第2図はそれぞれ従来の入力インターフ
ェイス回路を示す図、第3図はこの発明の一実施例に係
る入力インターフェイス回路を示す図、第4図は上記第
3図の回路の入力信号レベルと出力信号レベルとの関係
を示す図、第5図はこの発明による入力インターフェイ
ス回路の動作を確認するために使用した実験回路を示す
図、第6図および第7図はそれぞれこの発明の他の実施
例を示す回路図である。 Q−〜Q會・・・トランジスタ、R4〜R?・・・抵抗
、Vin・・・入力信号、Vout・・・出力信号、+
・・・一方の′電源、−・・・他方の電源(接地点)。 出願人代理人 弁理士 鈴 江 武 彦第1図 第2図 りl:O 第3図 (GND) 第4図 1 中
ェイス回路を示す図、第3図はこの発明の一実施例に係
る入力インターフェイス回路を示す図、第4図は上記第
3図の回路の入力信号レベルと出力信号レベルとの関係
を示す図、第5図はこの発明による入力インターフェイ
ス回路の動作を確認するために使用した実験回路を示す
図、第6図および第7図はそれぞれこの発明の他の実施
例を示す回路図である。 Q−〜Q會・・・トランジスタ、R4〜R?・・・抵抗
、Vin・・・入力信号、Vout・・・出力信号、+
・・・一方の′電源、−・・・他方の電源(接地点)。 出願人代理人 弁理士 鈴 江 武 彦第1図 第2図 りl:O 第3図 (GND) 第4図 1 中
Claims (1)
- 電源と接地点間に直列接続される第1のトランジスタお
よび第1.第2.第3の抵抗の直列回路と、電源と接地
点間に設けられ上記第1゜第2の抵抗の接続点の電位で
導通制御される第2のトランジスタと、上記第2.第3
の抵抗の接続点と接地点間に設けられ上記第2のトラン
ジスタの一端の電位で導通制御される第3のトランジス
タとを具備し、上記第1のトランジスタに入力信号を供
給して導通制御し、上記第2のトランジスタの一端の電
位で次段の1”L回路を駆動するように構成したこと特
徴とする入力インターフェイス回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57066615A JPS58182922A (ja) | 1982-04-21 | 1982-04-21 | 入力インタ−フエイス回路 |
EP83103570A EP0092156B1 (en) | 1982-04-21 | 1983-04-13 | An input interface circuit for a logic device |
DE8383103570T DE3377186D1 (en) | 1982-04-21 | 1983-04-13 | An input interface circuit for a logic device |
US06/485,248 US4614884A (en) | 1982-04-21 | 1983-04-15 | Input interface circuit as a buffer of a logic device to improve the signal to noise ratio of the logic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57066615A JPS58182922A (ja) | 1982-04-21 | 1982-04-21 | 入力インタ−フエイス回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58182922A true JPS58182922A (ja) | 1983-10-26 |
JPH0368573B2 JPH0368573B2 (ja) | 1991-10-29 |
Family
ID=13320980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57066615A Granted JPS58182922A (ja) | 1982-04-21 | 1982-04-21 | 入力インタ−フエイス回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4614884A (ja) |
EP (1) | EP0092156B1 (ja) |
JP (1) | JPS58182922A (ja) |
DE (1) | DE3377186D1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5173619A (en) * | 1988-05-26 | 1992-12-22 | International Business Machines Corporation | Bidirectional buffer with latch and parity capability |
US5107507A (en) * | 1988-05-26 | 1992-04-21 | International Business Machines | Bidirectional buffer with latch and parity capability |
US5043601A (en) * | 1988-08-26 | 1991-08-27 | U.S. Philips Corporation | Wide-band amplifier useful for squarewave signals |
US5949248A (en) * | 1997-10-02 | 1999-09-07 | Motorola Inc. | Apparatus and method for dynamic hardening of a digital circuit |
US20120019227A1 (en) * | 2010-07-23 | 2012-01-26 | Panasonic Semiconductor Asia Pte., Ltd. | Power supply circuit |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56166633A (en) * | 1980-05-27 | 1981-12-21 | Sharp Corp | Switching circuit |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3129344A (en) * | 1962-04-11 | 1964-04-14 | Robotron Corp | Switching circuit employing bistable devices to selectively control the charge time for switching |
US3327134A (en) * | 1963-07-11 | 1967-06-20 | Robert F Keane | Transistorized delay gate generator |
US3259854A (en) * | 1964-01-23 | 1966-07-05 | Ira R Marcus | Resistance-capacitance timing circuit for long intervals |
US3700929A (en) * | 1971-02-18 | 1972-10-24 | Motorola Inc | Integrated bistable circuit |
US3755693A (en) * | 1971-08-30 | 1973-08-28 | Rca Corp | Coupling circuit |
JPS4870459A (ja) * | 1971-12-23 | 1973-09-25 | ||
FR2309084A1 (fr) * | 1975-04-22 | 1976-11-19 | Radiotechnique Compelec | Dispositif a seuils pour circuits logiques integres |
US4259601A (en) * | 1978-12-08 | 1981-03-31 | Motorola, Inc. | Comparison circuit having bidirectional hysteresis |
JPS55109033A (en) * | 1979-02-14 | 1980-08-21 | Matsushita Electric Ind Co Ltd | Interface circuit |
-
1982
- 1982-04-21 JP JP57066615A patent/JPS58182922A/ja active Granted
-
1983
- 1983-04-13 DE DE8383103570T patent/DE3377186D1/de not_active Expired
- 1983-04-13 EP EP83103570A patent/EP0092156B1/en not_active Expired
- 1983-04-15 US US06/485,248 patent/US4614884A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56166633A (en) * | 1980-05-27 | 1981-12-21 | Sharp Corp | Switching circuit |
Also Published As
Publication number | Publication date |
---|---|
US4614884A (en) | 1986-09-30 |
EP0092156B1 (en) | 1988-06-22 |
JPH0368573B2 (ja) | 1991-10-29 |
EP0092156A2 (en) | 1983-10-26 |
EP0092156A3 (en) | 1985-01-23 |
DE3377186D1 (en) | 1988-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5855685B2 (ja) | ゾウフクカイロ | |
JPS5990412A (ja) | 双方向性定電流駆動回路 | |
US4339677A (en) | Electrically variable impedance circuit with feedback compensation | |
JPH03119812A (ja) | 電流検出回路 | |
JPS58182922A (ja) | 入力インタ−フエイス回路 | |
EP0667057A1 (en) | Active impedance termination | |
JPS6228087Y2 (ja) | ||
JPH04154216A (ja) | 半導体集積回路 | |
US3405367A (en) | Quiescent current stabilized transistor amplifier | |
US3456204A (en) | Transistor amplification circuitry | |
US3529255A (en) | Electronic amplifier techniques | |
JPS5922599Y2 (ja) | 折線出力装置 | |
JPS5855452Y2 (ja) | 負荷接地型定電流装置 | |
JPH01305609A (ja) | 出力回路 | |
JPH03237809A (ja) | 増幅回路 | |
JPS5879317A (ja) | リミツタ回路 | |
JPS60182817A (ja) | I↑2l回路 | |
JPH0487407A (ja) | バッファ回路 | |
JPS60134506A (ja) | 差動増幅器 | |
JPH0250615A (ja) | リセット回路 | |
JPS5910509B2 (ja) | 地絡検出装置 | |
JPS6269709A (ja) | Fet増幅回路 | |
JPH0353804B2 (ja) | ||
JPS59228404A (ja) | 増幅回路 | |
JPS6154817A (ja) | 突入電流防止回路 |