DE2611114C2 - Detektorschaltung - Google Patents
DetektorschaltungInfo
- Publication number
- DE2611114C2 DE2611114C2 DE2611114A DE2611114A DE2611114C2 DE 2611114 C2 DE2611114 C2 DE 2611114C2 DE 2611114 A DE2611114 A DE 2611114A DE 2611114 A DE2611114 A DE 2611114A DE 2611114 C2 DE2611114 C2 DE 2611114C2
- Authority
- DE
- Germany
- Prior art keywords
- switching device
- connection
- terminal
- node
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356086—Bistable circuits with additional means for controlling the main nodes
- H03K3/356095—Bistable circuits with additional means for controlling the main nodes with synchronous operation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
- G01R19/16557—Logic probes, i.e. circuits indicating logic state (high, low, O)
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Measurement Of Current Or Voltage (AREA)
- Electronic Switches (AREA)
- Measuring Fluid Pressure (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
- Logic Circuits (AREA)
Description
Die Erfindung betrifft eine Detektorschaltung mit einer ersten, zweiten, dritten und vierten Schalteinrichtung,
die je einen Steueranschluß sowie einen ersten und
zweiten Anschluß besitzen, wobei die ersten Anschlüsse der ersten und zweiten Schalteinrichtung miteinander
verbunden sind, der zweite Anschluß der ersten und zweiten Schalteinrichtung mit dem ersten Anschluß der
dritten bzw. vierten Schalteinrichtung gekoppelt ist, der Steueranschluß der ersten Schalteinrichtung mit dem
zweiten Anschluß der zweiten Schalteinrichtung und der Steueranschluß der zweiten Schalteinrichtung mit
dem zweiten Anschluß der ersten Schalteinrichtung gekoppelt ist Eine solche Detektorschaltung ist bekannt
(IEEE Journal of Solid-State Circuits, Vol. SC-3, No. 3,
Sept. 1968, Seite 281, F i g. 3 und zugehöriger Text).
Eine grundlegende Detektorschaltung stellt im wesentlichen ein Flipflop dar, bei dem die Stromleitung in
Abhängigkeit von einem Eingangssignal von einer Seite zur anderen wechselt. Jede Seite enthält einen MOS-Lasttransistor
in Reihe mit einem MOS-Schalttransistor. Der Gate-Anschluß jedes Schalttransistors ist mit
dem Drain-Anschluß des anderen Schalttransistors kreuzgekoppelt. An den zusammengeschalteten Drain-Anschlüsse
der Lasttransistoren liegt eine Gleichspannungsquelle und ein Eingangssignal ist an einen der Gate-Anschlüsse
der Schalttransistorcn angekoppelt. Bei einem solchen Detektor ist der Leistungsverbrauch verhältnismäßig
hoch, da im wesentlichen immer ein Gleichstrom fließt.
Die Verwendung eines solchen grundlegenden Detektors in Verbindung mit einer gepulsten Spannungsversorgung
verringert den Leistungsverbrauch. Im Idealfall sollte die Versorgungsenergie abgeschaltet werden,
kurz nachdem der richtige Ausgangszustand erreicht ist. Eine Schwierigkeit besteht darin, daß, nachdem
davon ausgegangen werden kann, daß die Ausgangsspannung den korrekten Wert erreicht hat, ein
genügend großes Zeitintervall vorgesehen werden muß, um sicherzustellen, daß der richtige Wert tatsächlich
erreicht worden ist.
Die Erfindung hat sich die Aufgabe gestellt, eine verbesserte Detektorschaltung mit brauchbar niedrigen
Leistungsverbrauch zu schaffen.
Zur Lösung der Aufgabe geht die Erfindung aus von einer Detektorschaltung der eingangs genannten Art
und ist gekennzeichnet durch eine, fünfte Schalteinrichtung mit einem ersten, einem zweiten und einem Steueranschluß,
die mit dem ersten Anschluß der dritten Schalteinrichtung bzw. dem Steueranschluß der dritten
Schalteinrichtung bzw. dem ersten Anschluß der vierten. Schalteinrichtung verbunden sind, eine sechste Schalteinrichtung
mit einem ersten, einem zweiten und einem SteueranschluO, die mit dem ersten Anschluß der vierten
Schalteinrichtung bzw. dem Steueranschluß der vierten Schalteinrichtung bzw. dem ersten Anschluß der
dritten Schalteinrichtung gekoppelt sind, derart, daß im Betrieb in Abhängigkeit vom Wert des festzustellenden,
an den zweiten Anschluß der ersten Schalteinrichtung angelegten Signals die erste und zweite Schalteinrichtung
leitend bzw. nichtleitend oder nichtleitend bzw. leitend wird und die fünfte oder sechste Schalteinrichtung
die dritte bzw. vierte Schalteinrichtung nichtleitend hält, wenn die erste bzw. zweite Schalteinrichtung
leitet.
Eine Weiterbildung der Erfindung ist gekennzeichnet durch eine erste Einrichtung, die die Steuerar.achlußpotentiale
der dritten und vierten Schalteinrichtung im wesentlichen ausgleicht, und eine zweite Einrichtung, die
die Potentiale der zweiten Anschlüsse der ersten und zweiten Schalteinrichtung wahlweise im wesentlichen
ausgleicht Dabei kann vorgesehen sein, daß die erste Einrichtung eine siebte und achte Schalteinrichtung mit
je einem Steueranschluß und einem zweiten und dritten Anschluß aufweist, daß deren Steueranschlüsse miteinander
der deren erste Anschlüsse mit dem Steueranschluß der dritten bzw. vierten Schalteinrichtung verbunden
sind, daß die zweite Einrichtung eine neunte und zehnte Schalteinrichtung mit je einem Steueranschluß
und einem zweiten und dritten Anschluß aufweist und daß deren Steueranschlüsse miteinander und deren erste
Anschlüsse mit dem zweiten Anschluß der ersten bzw. zweiten Schalteinrichtung verbunden sind. Darüberhinaus
kann vorgesehen sein, daß die zweite Einrichtung eine elfte Schalteinrichtung mit einem Steueranschluß,
der mit dem Steueranschluß der neunten und zehnten Schalteinrichtung verbunden ist, eben ersten
Anschluß, der mit dem ersten Anschluß der zehnten Schalteinrichtung verbunden ist, und mit einem zweiten
Anschluß, der mit dem ersten Anschluß der neunten Schalteinrichtung verbunden ist, autweist, und daß die
erste Einrichtung eine zwölfte Schalteinrichtung mit einem Steueranschluß, der mit dem Steueranschluß der
siebten und achten Schalteinrichtung verbunden ist, einem ersten Anschluß, der mit dem ersten Anschluß der
achten Schalteinrichtung verbunden ist, und mit einem zweiten Anschluß, der mit dem ersten Anschluß der
siebten Schalteinrichtung verbunden ist, aufweist.
Eine zusätzliche Weiterbildung der Erfindung sieht vor, daß die zweiten Anschlüsse der dritten, vierten,
siebten, achten, neunten und zehnten Schalteinrichtung alle miteinander verbunden sind. Schließlich empfiehlt
die Erfindung in ihrer weiteren Ausbildung, daß alle Schalteinrichtungen MOS-Transistoren sind.
Nachfolgend soll die Erfindung anhand der Zeichnung näher beschrieben werden, die eine Detektorschaltung
als Ausführungsbeispiel der Erfindung zeigt.
Die dargestellte Detektorschaltung 10 enthält 12 Transistoren Qi bis Qi2. Zur Erläuterung sind die
Transistoren p-leittnde MOS-Transistoren. Ein MOS-Transistor
soll als betätigt beschrieben werden, wenn das Gate-Potential mit Btzug auf die Source-Elektrode
ausreichend groß und von solcher Polarität ist, daß eine. Stromleitung zwischen der Source-Drain-Strecke aufgrund
der angelegten Source-Drain-Spannung möglich ist
Umgekehrt ist ein MOS-Transistor abgeschaltet oder nicht betätigt, wenn das Gate-Potential nicht ausreicht,
um eine Stromleitung zwischen der Source- und der Drain-Elektrode zu ermöglichen.
Die Source-Elektroden der Transistoren Q1 und Q 2
sind am Knotenpunkt C zusammengeschaltet und mit einem Spannungsimpulsgenerator 12 verbunden. Dieser
Generator liefert eine hohe positive Spannung (typisch + 16 V) oder einen Bezugspegel (typisch Erdputential).
Die Drain-Elektrode des Transistors Q1 ist mit dem
Knotenpunkt A verbunden, an dem auch die Source-Elektroden der Transistoren Q 3 und Q 5, die Gate-Elektroden
der Transistoren Q 2, Q% und die Source-Elektrode des Transistors Q 9 liegen. Die Drain-Elektrode
des Transistors Q 2 ist mit dem Knotenpunkt B verbunden, an dem auch die Source-Elektroden der
Transistoren Q 4 und Q 6, die Gr/1-Elektroden der
Transistoren Q ί und Q 5 und die Source Elektrode des Transistors Q10 liegen.
Die Drain-Elektrode des Transistors Q 5 ist an den
Knotenpunkt D angeschaltet, mit dem auch die Gate-Elektrode
des Transistors Q 3 und die Source-Elektrode des Transistors Q 7 verbunden sind. Die Drain-Elektrode
des Transistors Q 6 ist zusammen mit der Gate-Elektrode des Transistors Q 4 und der Source-Elektrode des
Transistors Q8 an den Knotenpunkt £ angekoppelt Die Gate-Elektroden der Transistoren 07, QS und ζ» 12
liegen am Knotenpunkt F. Die Gate-Elektroden der Transistoren Q9, QiO und Q11 sind mit dem Knotenpunkt
G verbunden. Die Drain-Elektroden der Transistoren Q3, Q 4, Q 7, Q 8, Q 9 und QiO liegen alle an
einer Bezugsspannungsquelle (typisch Erdpotential).
Die Drain- und Source-Elektrode des Transistors Q 11 ist mit der Source-Elektrode des Transistors Q9
bzw. der Source-Elektrode des Transistors Q10 verbunden.
Die Drain- und Source-Elektrode des Transistors Q 12 liegen an der Source-Elektrode des Transistors Q 7
bzv.. Q 8. Die Transistoren Q 9, Q 10 und Q 11 dienen im
Prinzip dazu, die Potentiale der Knoten A und B selektiv auszugleichen. Die Transistoren Q 7, Q 8 ui;d Q12 haben
die gleiche Funktion für die Knoten D und E.
Die Knoten A und B stellen erste und zweite Eingangs/Ausgangsanschlüsse
dar und liefern komplementäre Ausgangssignale. Die gestrichelt dargestellten
Kondensatoren Ca, Cb, Cd und Ce stellen die parasitären Kapazitäten der Knotenpunkte A, B, D und £dar.
Die Schaltung 10 arbeitet wie folgt. Zu Anfang liegt die vom Spannungsimpulsgenerator 12 an den Knotenpunkt
Cangelegte Spannung auf einem Bezugspotential (typis"'i Erdpotential), und die Knotenpunkte F und G
werden auf einer verhältnismäßig hohen positiven Spannung (typisch f 16 V) gehalten. Zu diesem Zeitpunkt
sind die Transistoren Q7 bis QiI abgeschaltet
und die Knoten A, B im wesentlichen von irgendwelchen
Eingangssignalen abgeschaltet und haben schwebendes Potential. Diese Bedingungen stellen sicher, daß
zu Anfang im wesentlichen kein Gleichstrom über einen der Transistoren in der Schaltung 10 fließt.
Das Potential der Knotenpunkte G und F wird jetzt impulsförmig auf Erdpotential und dann zurück auf
+ 16 V gebracht. Dadurch werden die Transistoren Q 7 bis Q 12 eingeschaltet und demgemäß die Knotenpunkte
A, B, D und Fetwa um eine Schwellenwertspannung oberhalb von Erdpotential gebracht. Die Rückfüh-
rung der Knotenpunkte G und F auf + 16 V schaltet
die Transistoren Q 7 bis Q 12 aus. Die Knotenpunkte A, B, D und £ bleiben dann schwebend auf dem eingestellten
Wert.
Bei dem bevorzugten Ausführungsbeispiel haben die Transistoren Q7 bis Q 10 alle im wesentlichen die gleiche
Schwellenwertspannung, da sie alle im wesentlichen die gleiche Geometrie besitzen und zusammen auf einem
einzigen monolithischen Blättchen als integrierte Schaltung hergestellt worden sind.
irgendwelche Unterschiede der Schwellenwertspannungen der Transistoren
<?9 und Q 10 bewirken, daß die Knotenpunkte A und ßauf unterschiedliche Potentialwerte
eingestellt werden. Der Transistor QW stellt sicher, daß die Knotenpunkte A und B im wesentlichen
auf das gleiche Potential eingestellt werden, indem bei betätigtem Transistor Q 11 die Knotenpunkte A und B
direkt miteinander verbunden werden. Auf diese Weise werden selbst kleine Unterschiede der Schwellenwertspannungen
der Transistoren Q 9 und Q 10 wirksam beseitigt, da der Transistor Q 11 sicherstellt, daß das Potential
der Knotenpunkte A und B ausgeglichen wird. Der Transistor Q 11 erhöht die Empfindlichkeit der Detektorschaltung
10, weil die Eingangssignale etwas kleiner sein können, als bei NichtVerwendung des Transistors
Q 11. Der Transistor Q 12 hat die gleiche Grundfunktion
mit Bezug auf die Knotenpunkte D und E wie der Transistor QW für die Knotenpunkte A und B. Bei
vielen Anwendungsfällen können die Transistoren Q 11 und Q 12 weggelassen werden.
Es sei jetzt angenommen, daß ein Eingangssignal mit dem Pegel 1 an den Knotenpunkt A und kein Eingangssignal
an den Knotenpunkt B angelegt sind. Dieses Eingangssignal, das typischerweise der Entladungsstrom einer
dynamischen Speicherzelle ist, bewirkt, daß das Potential des Knotenpunktes A positiver als das des Knotenpunktes
B wird. Nach Anlegen des Eingangssignals und dem entsprechenden Poteniiaianstieg des Knotenpunktes
A wird der Potential des Knotenpunktes C von Erdpotential auf typisch + 16 V erhöht.
Die Transistoren Q 1 und Q 2 sind dann betätigt, so daß ein Strom vom Knotenpunkt C über die Transistoren
Q ι und Q 2 zu fließen beginnt. Dieser Stromfluß
lädt die Knotenpunkte A und Sin Richtung auf + 16 V (das Potential des Knotenpunktes C) auf. Die Gate-Source-Spannung
des Transistors Q 1 ist höher als die des Transistors Q 2, da der Knotenpunkt B zu Anfang
auf einem niedrigeren Potential als der Knotenpunkt A gewesen ist Im Ergebnis leitet der Transistor Q1 stärker
als der Transistor Q 2. Dadurch erreicht der Knotenpunkt A einen genügend großen positiven Wert, um
den Transistor Q 2 abzuschalten, bevor das Potential des Knotenpunktes B einen ausreichend großen positiven
Wert zur Abschaltung des Transistors Q1 erreicht.
Der Stromweg zwischen den Knotenpunkten C und B ist jetzt unterbrochen, und das Potential des Knotenpunktes
B kann nicht mehr ansteigen. Diese Bedingung
hält den Transistor Q1 betätigt, so daß das Potential des
Knotenpunktes A weiter in Richtung auf + 16 V ansteigen kann.
Der Transistor ζ) 6, dessen Gate-Elektrode mit dem Knotenpunkt A verbunden ist, wird abgeschaltet, da der
Knotenpunkt A auf einem höheren Potential als die mit dem Knotenpunkt B verbundene Source-Elektrode des
Transistors Q 6 liegt Demgemäß bleibt der Knotenpunkt £(Gate-Eiektrode von Q 4) schwimmend auf dem
zu Anfang eingestellten Potentialwert von etwa einer Schwellenwertspannung oberhalb Erdpotential. Wenn
der Knotenpunkt B einen Wert größer als zwei Schwellenwertspannungen oberhalb Erdpotential erreicht, bevor
der Transistor Q2 abgeschaltet wird, so leitet der dann eingeschaltete Transistor Q 4, bis das Potential des
Knotenpunktes B auf zwei Schwellenwertspannungen oberhalb Erdpotential heruntergezogen ist. Ein Potentialwert
von + 2 Schwellenwertspannungen oberhalb Erdpotential oder weniger ist als Ausgangssignal 0 definiert.
Die Gate-Elektrode des Transistors QS, die mit dem Knotenpunkt B verbunden ist, wird demgemäß auf ein
Potential eingestellt, das nicht höher als + 2 Schwellenwertspannungen oberhalb Erdpotential liegt. Der Transistor
Q 3 wird eingeschaltet und leitet, wenn das Potential des Knotenpunktes A auf zwei Schwellenwertspannungen
oberhalb Erdpotential ansteigt. Wenn der Knotenpunkt A weiterhin positiver wird, so schaltet der
Transistor Q 5 ein, wodurch der Knotenpunkt A praktisch
direkt mit dem Knotenpunkt D verbunden ist. Das relativ hohe Potential des Knotenpunktes A wird demgemäß
an den Knotenpunkt D angelegt. Im Ergebnis wird der Transistor Q3 abgeschaltet und ein möglicher
Stromfluß vom Knotenpunkt C über die Transistoren Q 1, ζ) 3 zum Erdpotential hört auf. Der Knotenpunkt A
lädt sich weiter in Richtung auf das Potential den Knotenpunktes C( + 16 V) auf, da der Transistor Q 1 weiterhin
eingeschaltet ist. Wenn das Potential des Knotenpunktes A im wesentlichen das gleiche Potential wie der
Knotenpunkt C(etwa + 16 V) erreicht, hört die Stromleitung über den Transistor Qi auf. Dieses Potential am
Knotenpunkt A ist als Ausgangssignalpegel 1 definiert.
Die Ausgangsspannung der Knotenpunkte A und B wird jetzt abgetastet und dann der Knotenpunkt C auf
Erdpotential zurückgebracht. Dies ist das Ende des Zyklus und ein neuer Zyklus kann beginnen. Es ist nicht
erforderlich, den Knotenpunkt C auf Erdpotential zurückzubringen, um den Leistungsverbrauch zu begrenzen,
da jedenfaiis zu dem Zeitpunkt, zu dem die geeigneten Ausgangssignalpegel erreicht sind, die Schaltung 10
automatisch alle Gleichstromwege zwischen dem Knotenpunkt Cund Erdpotential unterbrochen hat.
Wenn ein Eingangssignal 0 statt eines Eingangssignals 1 an den Knotenpunkt A angelegt ist, dann wird
der Knotenpunkt B positiver als der Knotenpunkt A. Wenn der Knotenpunkt C impulsförmig auf + 16 V
kommt, wird der Knotenpunkt B schnell positiver als der Knotenpunkt A, bis der Transistor Q 1 ausgeschaltet
ist Der Transistor Q 2 bleibt betätigt und der Knotenpunkt B lädt sich auf im wesentlichen + 16 V auf.
Der Knotenpunkt A wird auf einem Potential von + 2 Schwellenwertspannungen oberhalb Erdpotential gehalten.
Dadurch schaltet der Transistor Q 6 ein, so daß der Knotenpunkt E (Gate-Elektrode von ζ>4) auf etwa
das Potential des Knotenpunktes B eingestellt wird. Diese Bedingung schaltet den Transistor QA aus, wodurch
jeder mögliche Gleichstromweg zwischen dem Knotenpunkt C und Erdpotential, der über die Transistoren
Q 2 und Q 4 führen könnte, unterbrochen wird.
Da der Transistor Q1 ebenfalls abgeschaltet ist, besteht
kein Gleichstromweg zwischen dem Knotenpunkt C und Erdpotential über die Transistoren Qt und Q 3.
Demgemäß sind alle möglichen Gleichstromwege zwischen dem knotenpunkt C und Erdpotential unterbrochen.
Beim Erreichen der richtigen Ausgangspegel an den Anschlüssen A oder/? wird automatisch ein Gieichstromfluß
über die Schaltung 10 beseitigt, indem alle Gleichstromwege, die zwischen dem Spannungsimpuls-
generator 12 und Erdpotential vorhanden sein könnten, unterbrochen werden. Dadurch wird der Leistungsverbrauch
begrenzt. Die Anschlüsse A oder B können sich schnell auf den Pegel 1 aufladen, da die Transistoren Q 3
oder QA verhältnismäßig schnell abschalten und damit
den Anschluß A oder B vom Erdpotential trennen, das mit den Drain-Elektroden der Transistoren Q3 und Q4
verbuken ist. Der auf dem Pegel 1 befindliche Ausgangskr.oten
kann einen Strom an irgendeine angeschlossene Schaltung solange liefern, wie die vom Spannungsimpulsgenerator
12 gelieferte Spannung auf + 16 V ist. Der andere Ausgangsanschluß, der auf dem Pegel 0 liegt, kann als Senke für einen Strom dienen, der
von irgendeiner angeschlossenen Schaltung abgegeben wird. Die Ausgangssignalpegel an den Knotenpunkten
A und B werden im wesentlichen beibehalten, während der Knotenpunkt C auf + 16 V ist, und es findet im
wesentlichen während dieser Zeit kein Leistungsvergleich
stett, da keine Oicichstromwe^e zwischen dem
Knotenpunkt C und Erdpotential vorhanden sind. Zahlreiche Abänderungen sind möglich. Beispielsweise können
n-Kanal-Transistoren anstelle der p-Kanal-Transistoren
verwendet werden, vorausgesetzt, daß die Polaritäten der Versorgungsspannungen entsprechend umgekehrt
werden. Unterschiede in den Parametern der Transistoren QX und Q 2 bewirken eine Begrenzung
der Empfindlichkeit der Detektorschaltung. Eine erhöhte Empfindlichkeit läßt sich jedoch entsprechend den
Lehren in der US-Patentschrift 38 49 673 erzielen.
Hierzu 1 Blatt Zeichnungen
45
55
60
65
Claims (6)
1. Detektorschaltung mit einer ersten, zweiten, dritten und vierten Schalteinrichtung, die je einen
Steueranschluß sowie einen ersten und zweiten Anschluß besitzen,
wobei die ersten Anschlüsse der ersten und zweiten Schalteinrichtung miteinander verbunden sind,
der zweite Anschluß der ersten und zweiten Schalteinrichtung mit dem ersten Anschluß der dritten bzw. vierten Sphalteinrichtung gekoppelt ist, der Steueranschluß der ersten Schalteinrichtung mit dem zweiten Anschluß der zweiten Schalteinrichtung und der Steueranschluß der zweiten Schalteinrichtung mit dem zweiten Anschluß der ersten Schalteinrichtung gekoppelt ist, gekennzeichnet durch
der zweite Anschluß der ersten und zweiten Schalteinrichtung mit dem ersten Anschluß der dritten bzw. vierten Sphalteinrichtung gekoppelt ist, der Steueranschluß der ersten Schalteinrichtung mit dem zweiten Anschluß der zweiten Schalteinrichtung und der Steueranschluß der zweiten Schalteinrichtung mit dem zweiten Anschluß der ersten Schalteinrichtung gekoppelt ist, gekennzeichnet durch
eine fünfte Schalteinrichtung (QS) mit einem ersten,
einem zweiten und einem Steueranschluß, die mit dem ersten Anschluß der dritten Schalteinrichtung
(Q 3) bzw. dem Steueranschluß der dritten Schalleinrichtung
bzw. dem ersten Anschluß der vierten Schalteinrichtung (Q 4) verbunden sind,
eine sechste Schalteinrichtung (Q 6) mit einem ersten, einem zweiten und einem Steueranschluß, die mit dem ersten Anschluß der vierten Schalteinrichtung bzw. dem Steueranschluß der vierten Schalteinrichtung bzw. dem ersten Anschluß der dritten Schalteinrichtung gekoppelt sind,
derart, daß im Betrieb in Abhängigkeit vom Wert des festzustellenden, an den zweiten Anschluß der ersten Schalteinrichtung angelegten Signals die erste und zweite Schalteinrichtung leitend bzw. nichtleitend oder nichtleitend bzv.·. leitend wird, und die fünfte oder sechste Schalteinrichtung die dritte bzw. vierte Schalteinrichtung nichtleitend hält, wenn die erste bzw. zweite Schalteinrichtung leitet.
eine sechste Schalteinrichtung (Q 6) mit einem ersten, einem zweiten und einem Steueranschluß, die mit dem ersten Anschluß der vierten Schalteinrichtung bzw. dem Steueranschluß der vierten Schalteinrichtung bzw. dem ersten Anschluß der dritten Schalteinrichtung gekoppelt sind,
derart, daß im Betrieb in Abhängigkeit vom Wert des festzustellenden, an den zweiten Anschluß der ersten Schalteinrichtung angelegten Signals die erste und zweite Schalteinrichtung leitend bzw. nichtleitend oder nichtleitend bzv.·. leitend wird, und die fünfte oder sechste Schalteinrichtung die dritte bzw. vierte Schalteinrichtung nichtleitend hält, wenn die erste bzw. zweite Schalteinrichtung leitet.
2. Detektorschaltung nach Anspruch 1, gekennzeichnet durch
eine erste Einrichtung (Q 7, QS), die die Steueranschlußpotentiale
der dritten und vierten Schalteinrichtung (Q 3, Q 4) wahlweise im wesentlichen ausgieicht,
und eine zweite Einrichtung (Q9, Q10), die die Potentiale der zweiten Anschlüsse der ersten und
zweiten Schalteinrichtung (Qi, Q2) wahlweise im
wesentlichen ausgleicht.
3. Detektorschaltung nach Anspruch 2, dadurch gekennzeichnet,
daß die erste Einrichtung eine siebte und achte Schalteinrichtung (Q 7, QS) mit je einem Steueranschluß
und einem zweiten und dritten Anschluß aufweist, daß deren Steueranschlüsse miteinander und
deren erste Anschlüsse mit dem Steueranschluß der dritten bzw. vierten Schalteinrichtung verbunden
sind, daß die zweite Einrichtung eine neunte und zehnte Schalteinrichtung (Q9, QiO) mit je einem
Steueranschluß und einem zweiten und dritten Anschluß aufweist und daß deren Steueranschlüsse miteinander
und deren erste Anschlüsse mit dem zweiten Anschluß der ersten bzw. zweiten Schalteinrichtung
verbunden sind.
4. Detektorschaltung nach Anspruch 3, dadurch gekennzeichnet,
daß die zweite Einrichtung eine elfte Schalteinrichtung (Q 11) mit einem Steueranschluß, der mit dem
Steueranschluß der neunten und zehnten Schalteinrichtung verbunden ist, einem ersten Anschluß, der
mit dem ersten Anschluß der zehnten Schalteinrichtung verbunden ist, und mit einem zweiten Anschluß,
der mit dem ersten Anschluß der neunten Schalteinrichtung verbunden ist, aufweist, und daß die erste
Einrichtung eine zwölfte Schalteinrichtung (Q 12) mit einem Steueranschluß, der mit dem Steueranschluß
der siebten und achten Schalteinrichtung verbunden ist, einem ersten Anschluß, der mit dem ersten
Anschluß der achten Schalteinrichtung verbunic den ist, und mit einem zweiten Anschluß, der mit
dem ersten Anschluß der siebten Schalteinrichtung verbunden ist, aufweist
5. Detektorschaltung nach Anspruch 3 oder 4, dadurch gekennzeichnet
daß die zweiten Anschlüsse der dritten, vierten, siebten,
achten, neunten und zehnten Schalteinrichtung alle miteinander verbunden sind.
6. Detektorschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet,
daß die Schalteinrichtungen alle MOS-Transistoren sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/559,543 US3976895A (en) | 1975-03-18 | 1975-03-18 | Low power detector circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2611114A1 DE2611114A1 (de) | 1976-10-14 |
DE2611114C2 true DE2611114C2 (de) | 1984-10-18 |
Family
ID=24233991
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2611114A Expired DE2611114C2 (de) | 1975-03-18 | 1976-03-17 | Detektorschaltung |
Country Status (13)
Country | Link |
---|---|
US (1) | US3976895A (de) |
JP (1) | JPS5941323B2 (de) |
AU (1) | AU503688B2 (de) |
BE (1) | BE839535A (de) |
CA (1) | CA1068820A (de) |
DE (1) | DE2611114C2 (de) |
ES (1) | ES446151A1 (de) |
FR (1) | FR2305063A1 (de) |
GB (1) | GB1524152A (de) |
IT (1) | IT1057752B (de) |
MX (1) | MX3336E (de) |
NL (1) | NL7602780A (de) |
SE (1) | SE405433B (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4028557A (en) * | 1976-05-21 | 1977-06-07 | Bell Telephone Laboratories, Incorporated | Dynamic sense-refresh detector amplifier |
JPS5938670B2 (ja) * | 1976-10-15 | 1984-09-18 | 日本電気株式会社 | 差信号増巾回路 |
US4103190A (en) * | 1977-03-25 | 1978-07-25 | Motorola, Inc. | Complementary power saving comparator/inverter circuits |
US4130897A (en) * | 1977-08-03 | 1978-12-19 | Sperry Rand Corporation | MNOS FET memory retention characterization test circuit with enhanced sensitivity and power conservation |
US4162416A (en) * | 1978-01-16 | 1979-07-24 | Bell Telephone Laboratories, Incorporated | Dynamic sense-refresh detector amplifier |
GB2115249A (en) * | 1982-01-28 | 1983-09-01 | Itt Ind Ltd | Semiconductor memory devices |
US4694205A (en) * | 1985-06-03 | 1987-09-15 | Advanced Micro Devices, Inc. | Midpoint sense amplification scheme for a CMOS DRAM |
JPS629590A (ja) * | 1985-07-08 | 1987-01-17 | Nec Corp | 増幅回路 |
JPH02135001U (de) * | 1989-04-13 | 1990-11-09 | ||
SE518159C2 (sv) * | 1997-01-17 | 2002-09-03 | Ericsson Telefon Ab L M | Anordning för att bestämma storleken på en ström |
US7230456B2 (en) * | 2004-02-24 | 2007-06-12 | Intel Corporation | Low current consumption detector circuit and applications |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE789500A (fr) * | 1971-09-30 | 1973-03-29 | Siemens Ag | Memoire a semiconducteurs avec elements de memorisation a un seul transistor |
AT335777B (de) * | 1972-12-19 | 1977-03-25 | Siemens Ag | Regenerierschaltung fur binarsignale nach art eines getasteten flipflops |
US3838295A (en) * | 1973-02-05 | 1974-09-24 | Lockheed Electronics Co | Ratioless mos sense amplifier |
DE2309192C3 (de) * | 1973-02-23 | 1975-08-14 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Regenerierschaltung nach Art eines getasteten Flipflops und Verfahren zum Betrieb einer solchen Regenerierschaltung |
US3879621A (en) * | 1973-04-18 | 1975-04-22 | Ibm | Sense amplifier |
US3876887A (en) * | 1973-07-18 | 1975-04-08 | Intel Corp | Mos amplifier |
US3849673A (en) * | 1973-11-09 | 1974-11-19 | Bell Telephone Labor Inc | Compensated igfet flip-flop amplifiers |
-
1975
- 1975-03-18 US US05/559,543 patent/US3976895A/en not_active Expired - Lifetime
-
1976
- 1976-02-23 CA CA246,323A patent/CA1068820A/en not_active Expired
- 1976-02-24 SE SE7602265A patent/SE405433B/xx not_active IP Right Cessation
- 1976-03-12 BE BE165140A patent/BE839535A/xx not_active IP Right Cessation
- 1976-03-12 AU AU11965/76A patent/AU503688B2/en not_active Expired
- 1976-03-12 GB GB10098/76A patent/GB1524152A/en not_active Expired
- 1976-03-12 MX MX004222U patent/MX3336E/es unknown
- 1976-03-15 FR FR7607332A patent/FR2305063A1/fr active Granted
- 1976-03-17 IT IT67634/76A patent/IT1057752B/it active
- 1976-03-17 NL NL7602780A patent/NL7602780A/xx not_active Application Discontinuation
- 1976-03-17 DE DE2611114A patent/DE2611114C2/de not_active Expired
- 1976-03-17 ES ES446151A patent/ES446151A1/es not_active Expired
- 1976-03-18 JP JP51028685A patent/JPS5941323B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
NL7602780A (nl) | 1976-09-21 |
JPS51116651A (en) | 1976-10-14 |
GB1524152A (en) | 1978-09-06 |
IT1057752B (it) | 1982-03-30 |
AU1196576A (en) | 1977-09-15 |
BE839535A (fr) | 1976-07-01 |
FR2305063B1 (de) | 1981-05-08 |
MX3336E (es) | 1980-09-29 |
SE7602265L (sv) | 1976-09-19 |
SE405433B (sv) | 1978-12-04 |
AU503688B2 (en) | 1979-09-13 |
ES446151A1 (es) | 1977-09-16 |
FR2305063A1 (fr) | 1976-10-15 |
JPS5941323B2 (ja) | 1984-10-06 |
DE2611114A1 (de) | 1976-10-14 |
CA1068820A (en) | 1979-12-25 |
US3976895A (en) | 1976-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2625007C3 (de) | Adressenpufferschaltung für Halbleiterspeicher | |
DE2451362B2 (de) | Schaltungsanordnung zur automatischen rueckstellung von digitalen schaltkreisen | |
DE2411839B2 (de) | Integrierte Feldeffekttransistor-Schaltung | |
DE19525237A1 (de) | Pegelschieberschaltung | |
DE1512398B2 (de) | Flip Flop Schaltung und Zahlschaltung | |
DE2909388C3 (de) | Spannungspegelverschiebeschaltung | |
DE2545450A1 (de) | Bootstrapschaltung mit feldeffekttransistoren | |
DE2611114C2 (de) | Detektorschaltung | |
DE2356974A1 (de) | Aus feldeffekttransistoren aufgebaute gegentakt-treiberschaltung fuer digitale anwendungen | |
DE2514462C3 (de) | Schaltungsanordnung zur Umwandlung eines Spannungspegels | |
DE2343128C3 (de) | R-S-Flip-Flop-Schaltung mit komplementären Isolierschicht-Feldeffekt-Transistoren | |
DE2510604A1 (de) | Integrierte digitalschaltung | |
DE3405936C2 (de) | ||
DE2734987C3 (de) | Flip-Flop-Leseverstärker für integrierte Speichereinrichtungen | |
DE68908280T2 (de) | Analogschalter. | |
DE1512411B2 (de) | Multivibrator | |
DE3031197C2 (de) | Treiberschaltung mit Feldeffekttransistoren | |
EP0005743B1 (de) | Schaltung zum Nachladen des Ausgangsknotens einer Feldeffekt-Transistorschaltung und Anwendung der Schaltungsanordnung als Lastelement in einem Flip-Flop | |
DE3018604A1 (de) | Integrierte klemmschaltung | |
DE2165162C3 (de) | CMOS-Halbleiteranordnung als exklusive NOR-Schaltung | |
DE3445167A1 (de) | Totempoltransistor-ausgangsstufenschaltung | |
DE2929383A1 (de) | Schaltungsanordnung zur spannungspegelumsetzung und zugehoeriges verfahren | |
DE69113414T2 (de) | Integrierte Konstantstromversorgung. | |
DE2435454A1 (de) | Dynamischer binaerzaehler | |
DE2301855A1 (de) | Pegelumsetzer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |