DE2608265C2 - Mehrphasen-MOS-Schaltung zur Impulsdaueränderung - Google Patents
Mehrphasen-MOS-Schaltung zur ImpulsdaueränderungInfo
- Publication number
- DE2608265C2 DE2608265C2 DE19762608265 DE2608265A DE2608265C2 DE 2608265 C2 DE2608265 C2 DE 2608265C2 DE 19762608265 DE19762608265 DE 19762608265 DE 2608265 A DE2608265 A DE 2608265A DE 2608265 C2 DE2608265 C2 DE 2608265C2
- Authority
- DE
- Germany
- Prior art keywords
- output
- input
- pulse
- pulse duration
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/04—Shaping pulses by increasing duration; by decreasing duration
- H03K5/05—Shaping pulses by increasing duration; by decreasing duration by the use of clock signals or other time reference signals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Pulse Circuits (AREA)
Description
Die Erfindung betrifft eine Mehrphasen-MOS-Schaltung
zur schrittweisen Verändsrung der Impulsdauer von periodischen Impulsen, wobei die Schriabreite von
der Taktfrequenz der Mehrphasen-Taktsignale abhängt und die maximale Impulsdauer durch die Pulsfrequenz
der Impulse festgelegt ist. Mittels einer solchen Schaltung kann die Impulsdauer in Abhängigkeit von
einem Veränderungssignal schrittweise verändert werden. Die periodischen Impulse mit derart veränderbarer
Dauer, also eine derartige Impulsfolge, kann beispielsweise zur Erzeugung einer veränderlichen Gleichspannung
benutzt werden, wenn die Impulsfolge zur zeitlichen Mittelwertbildung einem Siebglied zugeführt
wird.
Der Begriff »Mehrphasen-MOS-Schaltung« meint diejenige Klasse von mittels Isolierschicht-Feldeffekt-Transistoren
aufgebauten integrierten Schaltungen, die zu ihrem Betrieb mehrere Taktsignale benötigen.
Derartige Schaltungen sind bekannt, vgl. das Buch von D. Becker, H. M ader: »Hochintegrierte MOS-Schaltungen«,
Sb rttgart 1972, insbesoti'lere Seiten 60 bis
71. Von besonderem Interesse sind dabei die Zwei- und die Vierphasenschaltungen.
Wie bereits eingangs erwähnt, ist die Schrittbreite, mit der die Impulsdauer der periodischen Impulse
verändert werden kann, durch die Taktfrequenz der Taktsignale der Mehrphasen-MOS-Schaltung und die
maximale Dauer der Impulse durch deren Pulsfrequenz festgelegt Zur Dimensionierung einer realen Schaltung
sind somit zunächst diese beiden Größen frei wählbar. Ist jedoch die Anzahl der Schrille beispielsweise durch
die geforderte Feinstufigkeit vom Anwendungsbeispiel her vorgegeben und liegt auch die minimal mögliche
Pulsfrequenz der Impulse fest. ao ergibt sich daraus in
eindeutiger Weise die Frequenz der Mehrphasen-Taktsignale. Für eine Schrittzahl von 212 = 4096 und eine
Pulsfrequenz von etwa 500 Hz ergibt sich also eine Frequenz der Taktsignale vor. etwa 2 MHz.
Mehrphasen-MOS-Schaltungcn für derart hohe Taktfrequenzen
liegen jedoch bereits an der oberen Grenze des noch mit vernünftigem Aufwand Realisierbaren.
Außerdem ist für das Abzählen der einzelnen Schritte mindestens ein Zähler erforderlich, dessen Zählkapazität
der Anzahl der Einzelschritt·; entsprechen muß. Je größer somit diese Anzahl ist, um so mehr Stufen und
damit Kristallfläche beansprucht ein solcher Zähler.
Es ist daher wünschenswert und somit die Aufgabe der Erfindung, eine Mehrphasen-MOS-Schaltung entsprechend
dem Oberbegriff des Anspruchs I so auszubilden, daß die angegebenen Nachteile nicht
auftreten, d. h., daß die Taktfrequenz der Mehrphasen-Taktsignale niedriger liegen kiinn und daß auch der
Aufwand für die Zähler erheblich reduziert ist. Diese Aufgabe wird durch die Maßnahmen des kennzeichnenden
Teils des Patentanspruchs 1 gelöst. Eine besonders vorteilhafte Ausgestaltung der Erfindung ist im
Patentanspruch 2 gekennzeichnet.
Die Erfindung wird nun anhand der Figuren der Zeichnung näher erläutert.
Fig. I 2.eigt das Blockschaltbild eines Ausführungsbcispiels
der F.rfindung;
Fig. 2 zeigt eine vorteilhafte Ausgestaltung der
Anordnung von F i g. 1, und
Fig.3 zeigt der Erläuterung der Wirkungsweise
dienende Impulsdiagramme.
Das Blockschaltbild der F i g. 1 zeigt den ersten Umlaufzähler U und den zweiten Umlaufzähler 12, die s
gleichen Aufbau und jeweils eine Zählkapazität haben, die dem ganzzahligen Quotienten aus maximaler
Impulsdauer und Schrittbreite, also auch dem Produkt
aus Schrittbreite und Anzahl der Schritte, entspricht Dem Umlaufzähler 11 ist der Decodierer 13 und dem
Umlaufzähler 12 der Decodierer 14 zugeordnet; sie überwachen jeweils den gleichen Zählerstand in beiden
Zählern und geben somit an ihrem Ausgang jeweils ein Signal ab, wenn in beiden Zählern derselbe Zählerstand
erreicht ist, was zu unterschiedlichen Zeitpunkten auftreten kann. Der Auegang des Decodierer? 13 ist mit
dem Ä-Eingang des ÄS-FIipflops 15 verbunden.
At; Umlaufzähler können die verschiedenen Arten von Zählschaltungen benutzt werden, also beispielsweise
Binärzähler, Ringzähler etc. Es ist besonders vorteilhaft, für die Umlaufzähler 11, 12 sogenannte
Johnson-Zähler zu verwenden, da hierfür iie Schaltung für die Decodierer 13, 14 besonders einfach wird.
Johnson-Zähler sind bekanntlich über eine lnverterstufe von ihrem Ausgang zu ihrem Eingang rückgekoppelte
Schieberegister und haben eine Zählkapazität, die der doppelten Anzahl der Schieberegisterstufen entspricht.
Die in ihnen umlaufende digitale Information besteht aus einer der Stufenzahl entsprechenden Folge von
//-Pegeln (Pegel mit hoher Spannung) und einer anschließenden ebenfalls der Stufenzahl entsprechenden
Folge von L-Pegeln (Pegel mit niedriger Spannung). Wird daher beispielsweise bei einem Johnson-Zähler
der Übergang vom Binärwert //nach L oder von L nach
H decodiert, so ergibt sich eine besonders einfache Schaltung für die Decodierer 13,14.
Johnson-Zähler sind allerdings nur bei kleiner Zählkapazität (10—20 entsprechend einer Stufenzahl
5—10) sinnvoll. Für größere Zählkapazitäten sind daher
sogenannte Kettenzähler vorteilhafter. Sie bestehen bekanntlich ebenfalls aus einem mehrstufigen (Stufenzahl
p) rückgekoppelten Schieberegister. Die Ausgänge zweier beliebiger Stufen sind über ein Exklusiv-ODER-Glied
mit dem Eingang verbunden. Die maximal mögliche Zählkapazität beträgt 2p- 1. Die Schaltung für
die Decodierer 13,14 ist bei KeI enzählern zwar etwas
komplizierter als bei Johnson-Zählern, jedoch überwiegt die Einsparung an Zählerstufen den zusätzlichen
Aufwand für die Decodierer, insbesondere bei Zählkapazitäten größer 40.
In: Blockschaltbild der Fig. 1 ist ferner die Binärteilersti'fe
16 gezeigt, deren Eingang 17 ein die Impulsdauer veränderndes digitales Signal zugeführt
wird. Das in der Impulsdauer geänderte Signal ist am zum Λ-Einganfe gehörenden Ausgang 18 des SS-Flipflops
15 abnehmbar. Die beiden Ausgänge Q, ζ) der
Binärteilerstufe 16, die jeweils ein zum Signal des anderen Ausgangs komplementäres Signal abgeben,
sind mit je einem Eingang des ersten und des zweiten UND-Glieds 19,20 verbunden (QmM 19; Omit 20). Dem
jeweils anderen Eingang dieser UND-Glieder 19, 20 ist
jeweils eines der beiden Taktsignale FI, F2 zugeführt, d. h, der eine Eingang des UND-Gliedes 19 liegt am
Taktsignal F2 und der des UND-Gliedes 20 am Taktsignal FX. Die Taktsignale dienen also bei der
erfindungsgemäßen Schaltung sowohl als inipulsförm'-ge
Betriebsspannungen als auch als Informationssignale bzw. zum Informationsfluß beitragende Signale.
Die Ausgänge der beiden UND-Glieder 19, 20 sind über das ODER-Glied 21 miteinander verknüpft, dessen
Ausgang mit dem einen Eingang des dritten UND-Gliedes 22 verbunden ist Der andere Eingang des
UND-Gliedes 22 liegt am Ausgang des Decodieren 15 und der Ausgang am S-Eingang des RS-Flipflops 15.
Mit einem der Ausgänge der Binärteilerstufe 16, in
F i g, 1 ist dies der zum einen Eingang des ersten UND-Gliedes 19 führende Ausgang Q, sind gemeinsam
die Eingänge des ersten und des zweiten Differenzierglieds 23, 24 verbunden. Das erste Differenzierglied 23
gibt einen vorzugsweise rechteckförmigen Ausgangsimpuls bei einer /,-//-Flanke an seinem Eingang und das
Differenzierglied 24 einen Ausgangsimpuls bei einer //-L-FIanke an seinem Eingang ab.
Der Ausgang des ersten Differenzierglieds 23 liegt am einen Eingang des vierten UND-Gliedes 25 und der
Ausgang des zweiten Differenzierglicds 24 am einen Eingang des fünften UND-Gliedes 26.
Der andere Eingang des vielen UND-Gliedes 25
dient als Eingang 27 für ein Signa', bei dessen Anliegen zusammen mit dem am Eingang 17 liegenden Signal die
Impulsdauer sich vergrößert, während der andere Eingang 28 des UND-Gliedes 26 der Zuführung eines
Signals dient bei dessen Anliegen zusammen mit dem am Eingang 17 anliegenden Signal sich die Impulsdauer
vermindert
Der Ausgang des UND-Gliedes 25 liegt an einem den Umlauf anhaltenden Eingang des csten Umlaufzählers
11, in gleicher Weise der Ausgang des UND-Gliedes 26
an einem entsprechenden Eingang des zweiten Umlaufzählers 12. Bei Auftreten eines Ausgangssignals an den
beiden UND-Gliedern 25, 26 bleiben somit die beiden Umlaufzähler 11, 12 sozusagen im gerade erreichten
Zählzustand stehen. Dieses Anhalten der Umlaufzähler läßt sich in einfacher Weise dadurch realisieren, daß
mindestens eines der Taktsignale für die Dauer des beabsichtigten Stehenbleibens unterbrochen wird, d. h.,
daß dem Zähler für diese Dauer mindestens eines der Taktsignale nicht zugeführt wird. Die im Zähler
umlaufende Information bleibt somit in den gerade von ihr erreichten Stufen so lange unverändert, bis das
abgeschaltete Taktsignal wieder zugeschaltet wird.
F i g. 2 zeigt einen Ausschnitt aus der Anordnung nach F i g. 1 mit einer besonders vortsilhafteii Vereinfachung.
Diese Vereinfachung ergibt sich dadurch, daß auf einen Teil der Verknüpfungsglieder nach F i g. 1
verzichtet werden kann, wenn das /?S-Flipflop 15 nach
F i g. 1 in der in F i g. 2 gezeigten Weise modifiziert wird. Das ÄS-Flipflop besteht in Fig.2 aus den beiden
NOR-Gliedern 19, 30. Bei einem aus NOR-Gliedern bestehenden /?S-Flipflop ist üblicherweise jeweils ein
Eingang der beiden Verknüpfungsglieder über Kreuz mit dem Ausgang des anderen Gliedes verbunden. Bei
dem modifizierten RS-Flipflop nach Fig. 2 ttifft das
lediglich auf die Verbindung des einen Eingangs des NOR-Gliedes 30 mit dem Ausgang des NOR-Gliedes 29
zu.
In die Verbirdung des einen Eingangs des NOR-Gliedes
29 mit dem Ausgang des NOR-Gliedes 30 ist dagegen die Parallelschaltung der gesteuerten Strompfade
zweier Isolierschicht-Feldeffck'transistoren 31, 32 eingefügt. Mit der Steuerelektrode des ersten
Isolierschicht-Feldeffekttransistors 31 ist der Ausgang des zweiten UND-Gliedes 20 verbunden, und an der
Steuerelektrode des zweiten Isolierschicht-Feldeffekt transistors 32 liegt das zweite Taktsignal F2. Die
Eingangsbeschaltung des UND-Gliedes 20 ist dieselbe
wie in Fig. 1. Die Differenzierglieder 23, 24 liegen jetzt
aber am (^-Ausgang der Binärteilerstufe 16. Der als S-Eingang wirkende andere Eingang des NOR-Gliedes
30 ist direkt mit dem Ausgang des zweiten Decodierers 14 verbunden. Dem Ausgang des NOR-Gliedes 29 ist die
Inverterstufe 33 nachgeschaltet, deren Ausgang zum Ausgang 18 führt. In der besonders zweckmäßigen
Anordnung nach Fig. 2 sind daher gegenüber der Anordnung nach Fi g. I die Verknüpfungsglieder 19,21,
22 entbehrlich, ohne daß die beabsichtigte Funktion beeinträchtigt wird.
Die Fig.J zeigt einige für das Verständnis der
Wirkungsweise der Erfindung geeignete Impulsverläufe, wie sie bei der Anordnung nach Fig. 1 auftreten,
wenn diese in Zweiphasen-MOS-Technik realisiert sind.
In Fig. 3a ist der Fall gezeigt, daß die Dauer der Impulse vergrößert wird, während in Fig.3b die
Verminderung der Impulsdauer gezeigt ist. Für beide Teilfiguren 3a. 3b sind in Fig.3a als oberste beide
Diagrarrme die Verläufe der Zweiphasen-Taktsignale Fl, F2 gezeigt. In allen Diagrammen ist jeweils am
rechten Rand angegeben, welcher gezeichnete Signalpegel dem H- bzw. dem L-Pegel entspricht.
In Fig. 3 sind sämtliche Kurvenverläufe Ausgangssignale
von Schaltungsteilen der Fig. 1 mit Ausnahme der Verläufe für die Eingänge 17,27,28. Am linken Rand
der Fig. 3 sind daher die den Fig. 1 und 2 entsprechenden zugehörigen Bezugszeichen angegeben.
Die Fig. 3 setzt als Umlaufzähler 11, 12 vierstufige
Johnson-Zähler voraus. Somit ergibt sich am Ausgang des Umlaufzählers 11 eine Impulsfolge mit dem
Impuls-Pausen-Verhältnis 4 :4, wobei die Periodendauer dieser Impulse dem Achtfachen der Periodendauer
der Taktsignale entspricht. Jede //-L-Flanke des Ausgangssignals der Umlaufzähler 11, 12 wird derart
von den Decodieren! 13, 14 überwacht, daß an deren Ausgang nach der //-L-Flanke während der Dauer einer
Taktsignalperiode ein Impuls abgegeben wird. Die im Johnson-Zähler umlaufende Folge von H- und L-Pegeln
ist gegenüber der im Johnson-Zähler 11 umlaufenden um zwei Taktsignalperioden zeitlich versetzt, wie dies
die Diagramme 12,14 in F i g. 3a zeigen.
Da erst zum Zeitpunkt 1 am Eingang 17 ein die Impulsdauer veränderndes Signal anliegt, erscheint
somit auch am Ausgang 18 der Schaltung eine Impulsfolge, deren Frequenz einem Achtel der Frequenz
der Taktsignale entspricht und deren Impuls-Pausen-Verhältnis 2 :6 beträgt bzw. bei der die Impulsdauer
der Dauer von zwei Taktperioden gleich ist.
Da Fig.3a eine Veränderung in Vorwärtsrichtung,
d. h. also zu größeren Impulsdauern, betrifft, befindet sich der Eingang 28 auf //-Pegel und der Eingang 27 auf
L-Pegel (vgL die Diagramme 27, 28 in F i g. 3a). Zum Zeitpunkt 1 tritt nun am Eingang 17 für die Dauer einer
Taktsignalperiode ein Impuls auf, der eine Veränderung bewirken solL Dieser Impuls kippt die Binärteilerstufe
16 in ihren anderen Zustand d. h. der zuvor am Ausgang Q liegende L-Pegel geht auf den //-Pegel und
umgekehrt der am Ausgang fliegende //-Pegel auf den
L-PegeL Über das UND-Glied 19 und das ODER-Glied 21 gelangt somit immer, wenn das F2-Signal //-Pegel
annimmt an den Eingang des UND-Gliedes 22 ein impuls.
Zum Zeitpunkt 2 erscheint am Ausgang des Decodierers 14 wieder für die Dauer einer Taktperiode
der //-Pegel, so daß beim von der Vorderflanke dieses
Impulses aus gerechnet nächsten //-Pegel des Taktsignals f'2 vom Ausgang des UND-Gliedes 22 ein Impuls
an den 5-Eingang des /?S-Flipflops 15 abgegeben wird,
was wiederum an dessen Ausgang 18 den //-Pegel hervorruft (vgl. die Kurve 18 in F i g. 3a). Die Rückflanke
dieses Impulses ist somit um eine halbe Taktperiode gegenüber der Vorderflanke des zum Zeitpunkt 2 am
Ausgang des Decodierers 14 erscheinenden Impulses verschoben, wie durch die Schraffur hervorgehoben ist.
Der eben geschilderte Ablauf erfolgt in Fig. 3a noch
ίο einmal zum Zeitpunkt 3, also beim nächsten Ausgangsimpuls
des Decodierers 14. Diese beiden Pulse haben ein Impuls-Pausen-Verhältnis von 2,5 : 5,5.
Am Eingang der beiden Differenzierglieder 23, 24 liegt der (^-Ausgang der Binärteilerstufe 16. Zum
Zeitpunkt 4 liegt am Eingang 17 der nächste Veränderungsimpuls, so daß am Ausgang Q der
Binärteilerstufe 16 eine //-L-Flanke auftritt, das Differenzierglied 24 anspricht und an seinem Ausgang
einen eine Taktperiode breiten Impuls abgibt (vgl.
Kurve 24). Da, wie bereits oben erwähnt, am Eingang 28
des UND-Gliedes 26 //-Pegel liegt, erscheint am Ausgang dieses UND-Gliedes ein Signal, das den
Umlauf des Umlaufzählers 12 für die Dauer einer Taktperiode unterbricht, so daß an dessen Ausgang
2j nicht während vier, sondern während fünf Taktperioden
der L-Pegel liegt, siehe den Zeitpunkt 5 in Kurve 12. Der Ausgangsimpuls 18 wird daher um eine weitere halbe
Taktperiode verlängert vgl. die Schraffur (Impuls-Pausen-VerhäKnis
jetzt 3 :5).
InFi g. 3b ist der Fall gezeigt, daß die Impulsdauer
ausgehend vom Impuls-Pausen-Verhältnis 2:6 zu kleineren Werten hin verändert werden soll, also
sozusagen eine Rückwärtsänderung erfolgt. Hierzu befindet sich der Eingang 27 auf //-Pegel und der
Eingang 28 auf L-Pegel. Zum Zeitpunkt 6 liegt am Eingang 17 das Veränderungssignal. Dadurch wird
wiederum der (^-Ausgang der Binärteilerstufe 16 auf //-Pegel und deren φ-Ausgang auf L-Pegel geschaltet.
Gleichzeitig erscheint am Ausgang des Differenziergliedes 23 für die Dauer einer Titktperiode ein Impuls, so
daß, da am Eingang 27 //-Pegel liegt, der Umlaufzähler
11 angehalten wird (vgl. Zeitpunkt 7). Am Ausgang des
Decodierers 14 erscheint ein Impuls, der nur während des nächsten //-Pegels des Taktsignals F2 über das
UND-Glied 22 zum S-Einganj; des ÄS-Flipflops 15 und
somit an dessen Ausgang 18 gelangt. Das Ausgangssignal 18 ist also um eine halbe Taktperiode verkürzt
Aufgrund des Anhaltens des Umlaufzählers 11 stimmt
zwar die zeitliche Zuordnung für das Adsgangssignal 18 während einer Impulsdauer nicht so daß zwischen den
Zeitpunkten 8 und 9 ein Impuls mit dem Impuls-Pausen-Verhältnis 1,5 :7 entsteht (Impulsdauer also 8,5 Taktperioden
lang); jedoch gleicht sich dieser Fehler in der nächsten Pulsperiode aus, so daß nach deren Ablauf das
gewünschte richtige Impuls-Pausen-Verhältnis von 1,5 : 6,5 erreicht wird.
Dieser Fehler während einer Pulsperiode tritt außerdem nur auf, wenn von ganzzahligen zu halbzahligen
Impuls-Pausen-Verhältnissen weitergeschaltet wird, jedoch nicht wenn von halbzahligen zu ganzzahligen
übergegangen wird- Dies ist der F i g. 3b ebenfalls zu entnehmen, wenn man den zum Zeitpunkt 10 erfolgenden
Ausgangsimpuls des Decodierers 13 betrachtet Zu diesem Zeitpunkt erscheint kein Ausgangsimpuls am
Differenzierglied 23, so daß der Umlaufzähler 11 nicht angehalten wird Der Fehler kann außerdem dadurch
ausgeschaltet werden, daß durch ein zusätzliches Verknüpfungsglied dafür gesorgt wird, daß das zum
Zeitpunkt 6 am Ijngang I7 anliegende Veränderung»-
signal mit ilen am Ausgang des Decodieren 14
auftrelendei] Impulsen synchronisiert wird.
Der nächste Verä'idcriingsimpuls am Eingang 17 /um
Zeitpunkt )0" führt am Ausgang Q der flinarteilcrstiile
16 zu einer //-/.-l-liinke und am Ausgang Q /u einer
/. //-flanke. Die ///.flanke am Ausgang Q führt /u
einer Verkürzung des Ausgangsinipulses an 18 um eine
weitere Ivilbe Taktpcriodi Zum Zeitpunkt 10" erscheint
daher ein Ausgangsimpiils mit dem Impuls-I'an-SCiI-Verhältnis
I : 7.
liir I-1 g. 2 lassen sich ähnliche Diagramme aufstellen.
die /war im Ι'πη/ψ gleich i nd, jedoch wegen der
lienul/iing des Q Aufgangs der lünärleilerstufe 16 eine
andere Zuordnung de" //- und /,Pegel aufweisen
lis isl somit ersichtlich, ilaLI die orfindimgsgeniiiUe
Schaltung in der Lage ist, die Schritt/ahl /u verdoppeln,
da eine Veränderung tier Impulsdauer mit einer
Schritlnmte möglich isl. die eier halben Taktperiode
entspricht. Sind swimI wieder 404h Schrill·1 und eine
Aiisgangsfre(|iien/ viii ca. '30O 11/ erwünscht, so braucht
nur mit einer Taktfrequenz von I MII/ gearbeitet zu werden.
Ilier/u 2 IsIaIt Zeichnungen
809 617/473
Claims (2)
1. Mehrphasen-MOS-Schaltung zur !schrittweisen
Veränderung der Dauer von periodischen Impulsen, wobei die Schrittbreite von der Taktfrequenz der
Mehrphasen-Taktsignale abhängt und die maximale Impulsdauer durch die Pulsfrequenz der Impulse
festgelegt istgekennzeichnetdurch
einen ersten (11) und einen zweiten Umlaufzähler
(12) gleichen Aufbaus und einer Zählkapazität, die dem ganzzahligen Quotienten aus
maximaler Impulsdauer und Schrittbreite entspricht;
einen ersten (13) und einen zweiten (14) dem gleichen Zählerstand des ersten und des
zweiten Umlaufzählers zugeordneten Decodierer;
ein /?S-Flipflop (15), dessen 7?-Eingang mit dem
Au.c»ang des ersten Decodierer? (13) verbunden
ist-,
eine Binärteilerstufe (16), deren Eingang (17) ein
die Impulsdauer änderndes digitales Signal zugeführt ist;
ein erstes (19) und ein zweites (20) UND-Glied, deren jeweils erster Eingang mit je einem der
beiden Ausgänge ate Binärteil erstuf e (16)
verbunden ist und deren jeweils zweiter Eingang mit denjenigen beiden Taktsignalen
(Fl, F2) der Mehrphasen-Taktsignale gespeist ist, die um eine halbe Taktperiode gegeneinander
zeitlich versetzt sind;
ein die Ausgär.ge des ersten und des zweiten UND-Gliedes (13, 20) verknüpfendes ODER-Glied (21); ein drittes UND-Glied (22), dessen erster Eingang am Ausgang des ODER-Gliedes (21), dessen zweiter Eingang am Ausgang des zweiten Decodierers (14) und des·.en Ausgang am S-Eingang des /?S-Flipflops (15) liegt, und ein erstes (23) und ein zweites (24) Differenzierglied, deren Eingänge gemeinsam mit einem Ausgang der Binärteilerstufe (16; und deren jeweiliger Ausgang mit einem den Umlauf anhaltenden Eingang des ersten b?w. zweiten Umlaufzählers über ein viertes (25) bzw. fünftes (26) UND-Glied verbunden sind, deren jeweils anderem Eingang (27, 28) ein die Impulsdauer vergrößerndes bzw. ein die Impulsdauer verminderndes Signal zugeführt ist.
ein die Ausgär.ge des ersten und des zweiten UND-Gliedes (13, 20) verknüpfendes ODER-Glied (21); ein drittes UND-Glied (22), dessen erster Eingang am Ausgang des ODER-Gliedes (21), dessen zweiter Eingang am Ausgang des zweiten Decodierers (14) und des·.en Ausgang am S-Eingang des /?S-Flipflops (15) liegt, und ein erstes (23) und ein zweites (24) Differenzierglied, deren Eingänge gemeinsam mit einem Ausgang der Binärteilerstufe (16; und deren jeweiliger Ausgang mit einem den Umlauf anhaltenden Eingang des ersten b?w. zweiten Umlaufzählers über ein viertes (25) bzw. fünftes (26) UND-Glied verbunden sind, deren jeweils anderem Eingang (27, 28) ein die Impulsdauer vergrößerndes bzw. ein die Impulsdauer verminderndes Signal zugeführt ist.
2. Zweiphasen-MOS-Schaltung nach Anspruch 1,
dadurch gekennzeichnet, daß die Funktion des ersten und des zweiten UND-Gliedes (19, 20) sowie
des ODER-Gliedes (21) dadurch realisiert ist, daß in eine der beiden Überkreuz-Kopplungen, die den
einen Eingang des einen mit dem Ausgang des anderen von zwei NOR-Gliedern (29,3(1), aus denen
das /?5-Flipflop besteht, verbindet, die Parallelschaltung der gesteuerten Strompfade zweier Isolierschicht-Feldeffekttransistoren
(31, 32) «ingefügt ist, wobei mit der Steuerelektrode des enter, Isolier
schicht-Fcldcffckttransistors (31) der Ausgang des zweiten I JND-Gliedes (20) und mit der Steuerelektrode
des /weiten Isolierschicht-Feld iffekttransi
stors (32) das zweite Taktsignal (F2) ve rbunden ist, *5
und die beiden anderen füngänge der N DR-Glieder
(29, 30) jeweils direkt mit einem der A isgängc der
Decodierer (13, 14) verbunden sind, ui d daß dem
Ausgang des ersten NOR-Gliedes (29) eine Inverterstufe (33) nachgeschaltet ist
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19762608265 DE2608265C2 (de) | 1976-02-28 | 1976-02-28 | Mehrphasen-MOS-Schaltung zur Impulsdaueränderung |
JP52017854A JPS5931894B2 (ja) | 1976-02-28 | 1977-02-22 | 多相mos回路 |
IT2063577A IT1078248B (it) | 1976-02-28 | 1977-02-24 | Circuito mos di tipo multifase idoneo a variare la durata degli impulsi |
FR7705611A FR2342585A1 (fr) | 1976-02-28 | 1977-02-25 | Circuit mos a multiphase destine a modifier la duree d'impulsions |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19762608265 DE2608265C2 (de) | 1976-02-28 | 1976-02-28 | Mehrphasen-MOS-Schaltung zur Impulsdaueränderung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2608265B1 DE2608265B1 (de) | 1977-09-08 |
DE2608265C2 true DE2608265C2 (de) | 1978-04-27 |
Family
ID=5971171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19762608265 Expired DE2608265C2 (de) | 1976-02-28 | 1976-02-28 | Mehrphasen-MOS-Schaltung zur Impulsdaueränderung |
Country Status (4)
Country | Link |
---|---|
JP (1) | JPS5931894B2 (de) |
DE (1) | DE2608265C2 (de) |
FR (1) | FR2342585A1 (de) |
IT (1) | IT1078248B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4431164A1 (de) * | 1993-09-03 | 1995-03-09 | Dresser Ind | Halbleiter-Impulsgenerator |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2753453C2 (de) * | 1977-11-30 | 1982-01-28 | Siemens AG, 1000 Berlin und 8000 München | Digitaler Frequenzteiler |
JPS6025929B2 (ja) * | 1978-01-25 | 1985-06-21 | ソニー株式会社 | Pwm変調回路 |
US4441037A (en) * | 1980-12-22 | 1984-04-03 | Burroughs Corporation | Internally gated variable pulsewidth clock generator |
DE3126747C2 (de) * | 1981-07-01 | 1983-06-01 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Schaltungsanordnung zur Anpassung der Länge eintreffender Impulse |
US4818894A (en) * | 1987-03-09 | 1989-04-04 | Hughes Aircraft Company | Method and apparatus for obtaining high frequency resolution of a low frequency signal |
US5293628A (en) * | 1991-11-04 | 1994-03-08 | Motorola, Inc. | Data processing system which generates a waveform with improved pulse width resolution |
US5696994A (en) * | 1995-05-26 | 1997-12-09 | National Semiconductor Corporation | Serial interface having control circuits for enabling or disabling N-channel or P-channel transistors to allow for operation in two different transfer modes |
DE102011080110B4 (de) * | 2011-07-29 | 2018-10-31 | Siemens Aktiengesellschaft | Verfahren zum Erzeugen eines Taktsignals |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3440546A (en) * | 1965-11-15 | 1969-04-22 | Ibm | Variable period and pulse width delay line pulse generating system |
-
1976
- 1976-02-28 DE DE19762608265 patent/DE2608265C2/de not_active Expired
-
1977
- 1977-02-22 JP JP52017854A patent/JPS5931894B2/ja not_active Expired
- 1977-02-24 IT IT2063577A patent/IT1078248B/it active
- 1977-02-25 FR FR7705611A patent/FR2342585A1/fr active Granted
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4431164A1 (de) * | 1993-09-03 | 1995-03-09 | Dresser Ind | Halbleiter-Impulsgenerator |
DE4431164C2 (de) * | 1993-09-03 | 1998-06-04 | Dresser Ind | Halbleiter-Impulsgenerator |
Also Published As
Publication number | Publication date |
---|---|
JPS52119053A (en) | 1977-10-06 |
JPS5931894B2 (ja) | 1984-08-04 |
FR2342585B1 (de) | 1982-04-02 |
DE2608265B1 (de) | 1977-09-08 |
IT1078248B (it) | 1985-05-08 |
FR2342585A1 (fr) | 1977-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3708499C2 (de) | ||
DE2109936B2 (de) | Schaltung zum Erzeugen von Mehrphasentaktsignalen doppelter und einfacher Breite | |
DE2548265C3 (de) | Schaltungsanordnung zur symmetrischen Frequenzteilung durch eine ungerade Zahl | |
DE2726277A1 (de) | Abtastsignaldetektor | |
DE2556828C3 (de) | Dynamisches Schieberegister aus Isolierschicht-Feldeffekttransistoren | |
DE2608265C2 (de) | Mehrphasen-MOS-Schaltung zur Impulsdaueränderung | |
DE112004002407T5 (de) | Oszillator, Frequenzvervielfacher und Prüfvorrichtung | |
DE2406171B2 (de) | Synchron-mehrzweck-zaehler | |
DE2556735C3 (de) | MOS-Leistungsstufe zum Erzeugen zweier nichtüberlappender Taktsignale | |
DE4214612C2 (de) | Frequenzteilerschaltung | |
DE2307295C2 (de) | Logikschaltung | |
DE1925917C3 (de) | Binäre Impulsfrequenz-Multiplizierschaltung | |
DE2608268C2 (de) | Verfahren zum Erzeugen einer veränderbaren Folge von Impulsen und Schaltungsanordnung zur Durchführung des Verfahrens | |
DE2805217C3 (de) | Monolithisch integrierte I2 L-Schaltung fur ein Zweiphasen-Schieberegister | |
DE2261352C3 (de) | Vorrichtung zum Umwandeln einer ersten Folge periodischer Impulse in eine zweite Folge periodischer Impulse mit niedriger Frequenz | |
DE2629750A1 (de) | Impulsuntersetzer | |
DE2724110C2 (de) | Quasi-Zufallsgenerator | |
EP0767961A1 (de) | Schaltungsanordnung mit wenigstens einer schaltungseinheit wie einem register, einer speicherzelle, einer speicheranordnung oder dergleichen | |
DE3531167C1 (de) | Schaltungsanordnung zur Erzeugung eines Signals für eine Mindestzeitdauer | |
DE2932745A1 (de) | Digitaler frequenz- und phasenvergleicher | |
DE2629498C2 (de) | ||
EP0067464B1 (de) | Dynamischer Synchron-Binärzähler mit identischem Aufbau der Stufen | |
DE3129186C2 (de) | Anordnung zur Abgabe impulsförmiger Signale | |
EP0410022A1 (de) | Phasen- und frequenzempfindlicher Detektor | |
EP0737865A2 (de) | Schaltungsanordnung zur digitalen Phasendifferenzmessung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |