DE2629750A1 - Impulsuntersetzer - Google Patents

Impulsuntersetzer

Info

Publication number
DE2629750A1
DE2629750A1 DE19762629750 DE2629750A DE2629750A1 DE 2629750 A1 DE2629750 A1 DE 2629750A1 DE 19762629750 DE19762629750 DE 19762629750 DE 2629750 A DE2629750 A DE 2629750A DE 2629750 A1 DE2629750 A1 DE 2629750A1
Authority
DE
Germany
Prior art keywords
shift register
inputs
stage
stages
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19762629750
Other languages
English (en)
Inventor
Ulf Dipl Ing Assmus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Deutsche Telekom AG
Original Assignee
Deutsche Telekom AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche Telekom AG filed Critical Deutsche Telekom AG
Priority to DE19762629750 priority Critical patent/DE2629750A1/de
Publication of DE2629750A1 publication Critical patent/DE2629750A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K23/00Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses

Landscapes

  • Manipulation Of Pulses (AREA)

Description

  • Impulsuntersetzer
  • Die Erfindung betrifft einen Impulsuntersetzer mit einem rückgekoppelten n-stufigen Schieberegister, der besonders einfach zu einer Schaltungsanordnung zu erweitern ist, die die Veränderung des Tastverhältnisses p der untersetzten Impulsfolge bei gleichzeitiger Änderung ihrer Periodendauer oder bei konstanter Periodendauer erm;glicht.
  • Aus der Literatur sind programmierbare Zähler bekannt, die nach jeweils N Taktimpulsen einen Ausgangsimpuls liefern.
  • Durch Voreinstellung des Zählers kann die Zahl N bestimmt werden. Der Ifachteil für einige Anwendungen liegt hierbei darin, daß für beliebige Zahlen N am Ende des Zählzyklus jeweils nur ein Impuls der zeitlichen Dauer entsprechend der Periodendauer T des angelegten Zähltaktes erzeugt wird (Texas Instruments: Applikationsbuch, Band 1, Seite 82, Abb. 58).
  • Weiterhin sind Zähler bekannt, die durch Rückkopplungen Teilerverhältnisse von nicht binären ganzen Zahlen erlauben (Texas Instruments: Applikationsbuch, Band 1, Seiten 65 bis 69, Abb. 29 bis Abb. 37). Hierbei ergibt sich für die Ausgangsimpulsfolge ein Tastverhältnis -9- Diese Zähler lassen sich Jedoch während des Betriebes nicht ohne weiteres umschalten.
  • Es ist weiter bekannt, daß ein rückgekoppeltes Schieberegister ebenfalls als Teiler wirkt.Selbstverständlich können hierbei nur kleinere Teilenverhältnisse realisiert werden, wenn der technische Aufwand in Grenzen gehalten werden soll. Als einfachste Ausführung eines derartigen Teiler ergibt sich der Johnson-Zähler (Texas Instruments: Das TTL Kochbuch, Abschnitt 6.2.8, Seiten 142 bis 144), bei dem das inverse Signal des Ausganges auf den Eingang rUckgekoppelt wird. Der Nachteil dieses Zählers liegt in der Tatsache, daß es beim Betrieb verbotene Zustände gibt, die sich nach dem Einschalten oder durch äußere Einwirkung einstellen können.
  • Auch der Impulsuntersetzer nach der Erfindung geht von einem rückgekoppelten n-stufigen Schieberegister aus. Im Unterschied zum johnson-Zähler sind hier jedoch die Ausgänge von k# 2 Stufen des Schieberegisters an die Eingänge eines NAND-Tores gelegt, dessen Ausgang auf den Eingang der ersten Stufe des Schieberegisters rUckgekoppelt ist, wobei dessen erst bis (n-k)-te Stufen nicht rückgekoppelt sind und die untersetzte Impulsfolge am Ausgang einer einzigen Stufe abnehmbar ist.
  • Als Teilerverhältnis Z ergibt sich bei dem Impulsuntersetzer nach der Erfindung 1 Z = 2n-k+1 und das Tastverhältnis p des Ausgangsaignales zu = 1 # - 2n-k+1 wenn p als Verhältnis der Zeitdauer der logischen "L" zur Periodendauer der Impulsfolge am Ausgang der Schaltung definiert wird.
  • Die Logische "0" steht dabei für eine Zeit t0 = E(n-k) +1] T zur Verfügung, während die logische "L" für die Zeit tL = n T (T Periodendauer des angelegten Zähltaktes) ansteht.
  • Durch die Rückkopplung von mehr als einer Stufe gibt es für den angegebenen Zähler keine verbotenen Zustände bei mit vernünftigem Aufwand zu realisierenden Xeilerverhältnissen.
  • Will man den Impulsuntersetzer nach der Erfindung zur Erzeugung von Impulsfolgen mit variablem Tastverhältnis und/oder variabler Periodendauer verwenden, dann ist zwischen die Ausgänge der zweiten und der n-ten Stufe des Schieberegisters und die zugehörigen Eingänge des NAND-Tores je ein Inverter in Reihe mit einem weiteren NAND-Tor mit jeweils zwei Eingangen geschaltet. Die Jeweils freien Eingänge der zwischengeschalteten NAND-Tore liegen an Steuerspannungen, die eine Veränderung der Zahl k der rückgekoppelten Stufen und/oder der Zahl der wirksamen Stufen ermöglichen.
  • Eine vorteilhafte Schaltungsvereinfachung ergibt sich, wenn die zwischen die Ausgang der jeweils rückgekoppelten Stufen und den Eingang der ersten Stufe des Schieberegisters geschaltete Logik durch ein UND-ODER-Umkehr-Tor mit 2 n Eingängen ersetzt ist, wobei n Eingänge zur Riickkopplung und weitere n Eingänge zur wahlweisen Veränderung der Zahl k der rückgekoppelten Stufen und/oder der Zahl der wirksamen Stufen dienen und ein Eingang am Ausgang der ersten Stufe des Schieberegisters liegt.
  • anhand Im folgenden wird , von Fig. 1 bis 5 und drei Tabellen die Erfindung näher erläutert.
  • Fig. 1 zeigt das einfachste Ausführungsbeispiel, Fig. 2 das Impulsdiagramm zur Ausführung nach Fig. 1, Fig. 3 als Beispiel die Ausführung mit einem 5-bit-Schieberegister, Fig. 4 die Impuladiagramme der Ausführung nach Fig. 3, und Fig. 5 ein Ausführungsbeispiel mit einem 4-bit-Schbberegister und Rückkopplung über ein UND-ODER-Umkehr-Tor.
  • Bei der Schaltung gemäß Fig. 1 sind zwei D-Flip-Flops FF1 und FF2 als zweistufiges Schiebergister geschaltet (n=2).
  • Die Rückkopplung der beiden Ausgänge Q (k = 2) erfolgt über ein NAND-Tor T3 auf den D-Eingang des ersten Flip-Flops. Bei einem Eingangstakt am Eingang E ergibt sich eine untersetzte Ausgangsimpulafolge am Ausgang A gemäß Fig. 2.
  • Das Teilerverhältnis Z beträgt in diesem Fall Z = 1/3 2n-k+1 Die Wahrheitstabelle Tab. 1 gibt den Zählmodus für das Ausführungsbeispiel gemäß Fig. 1 mit dem übertrag tt an, der identisch ist mit dem dem Eingang D des Flip-Flops FF1 angebotenen Rückkopplungssignal.
  • Tabelle 1
    n ü
    1 "2
    L L O
    O L L
    L O L
    L L 0
    Die Schaltung gemäß Fig. 3 erlaubt eine Variation des Teilerverhältnisses Z bei gleichzeitig verändertem Tastverhältnis p sowie eine Variation des Tastverhältnisses p bei konstantern Teilerverhciltnis Z durch Anlegen von logisch "0" und "L"an die Eingänge B und C. Die Rückkopplung erfolgt hier über ein Vierfach-NAND-Tor T5. Zusätzlich ist zwischen die Stufe 2 des Schieberegisters SR und den zugehörigen Eingang des NAND-Tors T3 ein Inverter I1 und in Reihe ein NAND-Tor T1 geschaltet, und zwischen die Stufe 5 des Schieberegisters SR und den zugehörigen Eingang des NAND-Tores T3 sind ein weiterer Inverter T2 und in Reihe ein weiteres NAND-Tor T2 geschaltet. Die Kombination des Inverters I1 mit dem Nand-Tor T1 erlaubt eine Veränderung der Zahl k der angezapften und damit rückgekoppelten Stufen und der Inverter I2 mit dem NAND-Tor T2 erlauben eine Veränderung der für das Schieberegister SR maßgebenden Zahl der wirksamen Stufen, also der Registerlänge. Die zur jeweiligen Veränderung notwendigen Steuerspannungen liegen an dem jeweils freien Eingang B und/oder C der beiden zwischengeschalteten NAND-Tore T1, T2 an. Die Tabellen 2a bis 2d geben den Zählmodus dieses Schieberegisters SR in Abhängigkeit von den Eingangsgrößen an den Eingängen B und C an.
  • Aus Fig. 4 und den folgenden Tabellen 2a bis 2d ist zu ersehen, daß die Schaltungsanordnung gemäß Fig. 3 auf drei verschiedene Teilerverhältnisse Za # Zb # Zc # Zd und bei konstantem Teilerverhältnis auf zwei verschiedene Tastverhältnisse p des Ausgangssignals am Ausgang A pc # pd für Zc = Zd einstellbar ist.
  • Tabelle 2a: B = L ; C = 0
    Q1 .Q2 Q3 Q4 Q5 2
    L L L L (L) O
    o L L L (L) 0
    O O L L (L) L
    L O O L (L) L
    L L O O (L) # L
    L L L O (O) L
    X L L L (O) 0
    Tabelle 2b: B = 0 ; C = L
    Q1 Q2 Q3 Q4 Q5
    L L L L L O
    O L L L L 0
    O O L L L 0
    O O O L L L
    L O 0 O L L
    L L O 0 0 L
    L L L 0 O L
    L L L L O L
    L L L L L O
    Z=1/6, p=2/3 Z=1/8, p=5/8 Tabelle 2c: B = 0 ; C = 0
    Q1 Q2 Q3 Q4 Q5 U
    L L L L (L) 0
    0 L L L (L) 0
    0 0 L L (L) 0
    0 0 0 L (L) L
    L 0 0 0 (L) L
    L L 0 0 (0) L
    L L L O (O) L
    L lt lt lt (O) 0
    labelle 2d: B = L ; C = L
    Q1 Q2 Q3 Q4 Q5 U
    L L L L L 0
    O L lt lt lt O
    0 0 L L L L
    L 0 0 L L L
    L L O O L L
    L L L 0 0 L
    L L L L O L
    L L L L L 0
    Z=1/7, p=4/7 Z=1/7, p=5/7 Eine Umschaltung des Schieberegisters SR während des Betriebes sollte zweckmäßigerweise zu Zeitpunkten geschehen, bei denen die Rückkopplungssignale der alten und neuen Einstellung identisch sind.
  • Eine wesentliche Schaltungsvereinfachung ergibt sich bei Verwendung eines UND-ODER-Umkehr-Tors im Rückkopplungszweig gemäß Fig. 5. Das hier dargestellte vierstufige Schieberegister SR ermöglicht in der Zusammenschaltung mit einem derartigen Tor M eine Variation bei entsprechender Beschaltung der Eingänge 1 bis 4 gemäß Tabelle 3.
  • Dabei muß die in Fig. 5 dargestellte Zuordnung der Ausgänge des Schieberegisters SR zu den Eingängen 1 bis 4 des UND-ODER-Umkehr-Tores M gewählt werden.
  • Tabelle 3: 1 2 3 4 Z p 0 0 0 0 1 -L O 0 0 1/! 1/2 L L O O 1/3 2/3 L t L 0 1/4 3/4 L lt L L 1/5 4/5 O L L L 1/6 2/3 O O L L 1/7 4/7 * 0 0 O L 1/8 1/2 * 0 O L 0 1/6 1/2 O L L 0 1/5 3/5 * O L O 0 1/4 1/2 * = Johnson-Zähler (3) Ansprüche:

Claims (1)

  1. (3) Patentansprüche 1. Impulsuntersetzer mit einem rückgekoppleten n-stufigen Schieberegister, d a d u r c h g e k e n n -z e i c h n e t , daß die Ausgänge von k # 2 Stufen (FF1,FF2) des Schieberegisters an die k Eingänge eines NAND-Tores (T3) gelegt sind, dessen Ausgang auf den Eingang der ersten Stufe des Schieberegisters rUckgekoppelt ist, wobei dessen erste bis (n-k)-te Stufen nicht rückgekoppelt sind und daß die untersetzte Impulsfolge am Ausgang (A) einer einzigen Stufe (FF2) abnehmbar ist (Fig. 1,2) 2. Impulsuntersetzer nach Anspruch 1, dadurch gekennzeichnet, daß zur Erzeugung von Impulsfolgen mit variablem Tast- und/oder Teilerverhältnis zwischen die Ausgänge der zweiten und der n-ten Stufe des Schieberegisters (SR) und die zugehörigen Eingänge des NAND-Torea (T3) Je ein Inverter (I1, I2) in Reihe mit einem weiteren NAND-Tor (T1, T2) mit Jeweils zwei Eingängen geschaltet ist, wobei die Jeweils freien Eingänge der zwischengeschalteten NAND-Tore (T1, T2) an Steuerspannungen (B,C) liegen, die eine Veränderung der Zahl k der rtickgekoppelten Stufen urd/oder der Zahl der wirksamen Stufen ermöglichen (Fig. 3, Fig. 4).
    3. Impulsuntersetzer nach Anspruch 2, dadurch gekennzeichnet, daß die zwischen die Ausgänge der Jeweils rückgekoppelten Stufen und den Eingang der ersten Stufe des Schiebergisters (SR) geschaltete Logik durch ein UND-ODER-Umkehr-Tor (M) mit 2 n Eingängen ersetzt ist, wobei n Eingänge zur Rückkopplung und weitere n Eingänge (1,2,3,4) zur wahlweisen Veränderung der Zahl k der rückgekoppelten Stufen und/oder der Zahl der wirksamen Stufen dienen und ein Eingang am Ausgang (A) der ersten Stufe des Schieberegisters liegt (Fig. 5).
DE19762629750 1976-07-02 1976-07-02 Impulsuntersetzer Pending DE2629750A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19762629750 DE2629750A1 (de) 1976-07-02 1976-07-02 Impulsuntersetzer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19762629750 DE2629750A1 (de) 1976-07-02 1976-07-02 Impulsuntersetzer

Publications (1)

Publication Number Publication Date
DE2629750A1 true DE2629750A1 (de) 1978-01-05

Family

ID=5982042

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762629750 Pending DE2629750A1 (de) 1976-07-02 1976-07-02 Impulsuntersetzer

Country Status (1)

Country Link
DE (1) DE2629750A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2430696A1 (fr) * 1978-07-06 1980-02-01 Ebauches Sa Diviseur de frequence integre
DE3200752A1 (de) * 1982-01-13 1983-07-21 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Programmierbarer teiler
DE3411871A1 (de) * 1983-03-31 1984-10-11 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Variabler frequenzteiler
WO2002069499A2 (en) * 2000-10-27 2002-09-06 Qualcomm Incorporated Divide-by-three circuit
US7376438B2 (en) 2001-08-20 2008-05-20 Qualcomm Incorporated Power control for a channel with multiple formats in a communication system

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2430696A1 (fr) * 1978-07-06 1980-02-01 Ebauches Sa Diviseur de frequence integre
DE3200752A1 (de) * 1982-01-13 1983-07-21 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Programmierbarer teiler
DE3411871A1 (de) * 1983-03-31 1984-10-11 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Variabler frequenzteiler
US4606059A (en) * 1983-03-31 1986-08-12 Tokyo Shibaura Denki Kabushiki Kaisha Variable frequency divider
WO2002069499A2 (en) * 2000-10-27 2002-09-06 Qualcomm Incorporated Divide-by-three circuit
WO2002069499A3 (en) * 2000-10-27 2004-02-19 Qualcomm Inc Divide-by-three circuit
US7376438B2 (en) 2001-08-20 2008-05-20 Qualcomm Incorporated Power control for a channel with multiple formats in a communication system
US8023988B2 (en) 2001-08-20 2011-09-20 Qualcomm Incorporated Power control for a channel with multiple formats in a communication system

Similar Documents

Publication Publication Date Title
DE2255198C2 (de) Impulsfrequenzteilerkreis
DE2548265B2 (de) Schaltungsanordnung zur symmetrischen Frequenzteilung durch eine ungerade Zahl
DE69127152T2 (de) Schneller Zähler/Teiler und dessen Verwendung in einem Zähler mit Impulsunterdrückung
DE2629750A1 (de) Impulsuntersetzer
DE2514388B2 (de) Schaltungsanordnung für einen Digital-Analog-Umsetzer
DE1962455B2 (de) Elektronischer frequenzumsetzer
DE2543355C3 (de) Schaltungsanordnung zur Erzeugung von Signalen eines Mehrfrequenz-Code
DE2608265C2 (de) Mehrphasen-MOS-Schaltung zur Impulsdaueränderung
EP0303916A2 (de) Taktstromversorgung
DE3131897A1 (de) Steuersignal-multiplexschaltung
DE3018509A1 (de) Schieberegister mit latch-schaltung
DE19620207A1 (de) Pulsbreitenmodulationsschaltung
DE2605919A1 (de) Verfahren und einrichtung zur bildung eines bipolaren signals mit dem tastverhaeltnis einhalb
DE2746520A1 (de) Impulsgenerator
DE1925917C3 (de) Binäre Impulsfrequenz-Multiplizierschaltung
DE69611785T2 (de) Erweiterte chipauswahlrücksatzvorrichtung und verfahren
DE1538795A1 (de) Antriebssteuerkreis fuer einen Schrittschaltmotor
DE1252738B (de) Veränderlicher Frequenzteiler mit einer Anzahl von bistabilen Schaltungen
EP0326856A1 (de) Elektronischer Impulszähler
DE3324506C2 (de)
DE2724110C2 (de) Quasi-Zufallsgenerator
DE2261352C3 (de) Vorrichtung zum Umwandeln einer ersten Folge periodischer Impulse in eine zweite Folge periodischer Impulse mit niedriger Frequenz
DE2319986C3 (de) Digital-Analog-Umsetzer
DE2826321C3 (de) Digitaler Frequenzteiler
DE2257277C3 (de) Schaltungsanordnung zur Erzeugung einer Folge von Binärsignalen

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee