DE2554638A1 - Verfahren zur erzeugung definierter boeschungswinkel bei einer aetzkante - Google Patents

Verfahren zur erzeugung definierter boeschungswinkel bei einer aetzkante

Info

Publication number
DE2554638A1
DE2554638A1 DE19752554638 DE2554638A DE2554638A1 DE 2554638 A1 DE2554638 A1 DE 2554638A1 DE 19752554638 DE19752554638 DE 19752554638 DE 2554638 A DE2554638 A DE 2554638A DE 2554638 A1 DE2554638 A1 DE 2554638A1
Authority
DE
Germany
Prior art keywords
layer
etching
etched
edge
substrate body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19752554638
Other languages
English (en)
Inventor
Guido Dr Rer Nat Bell
Joachim Ing Grad Hoepfner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19752554638 priority Critical patent/DE2554638A1/de
Priority to GB4434076A priority patent/GB1551290A/en
Priority to FR7635519A priority patent/FR2334199A1/fr
Priority to NL7613275A priority patent/NL7613275A/xx
Priority to JP14550976A priority patent/JPS5269576A/ja
Priority to BE172972A priority patent/BE849065A/xx
Priority to IT3006476A priority patent/IT1065165B/it
Priority to DE19772723933 priority patent/DE2723933A1/de
Publication of DE2554638A1 publication Critical patent/DE2554638A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

SIEMENS AKTIENGESELLSCHAFT Unser Zeichen 2554638 Berlin und München VPA 75 P 7214 BRD
Verfahren zur Erzeugung definierter Böschungswinkel bei einer Ätzkante.
Die Erfindung bezieht sich auf ein Verfahren, wie es im Oberbegriff des Patentanspruches 1 umrissen ist. Mehr ins einzelne gehend bezieht sich.die Erfindung auf ein Verfahren zur Erzeugung definierter Böschungswinkel bei Ätzkanten in einer Siliziumdioxidschicht, die sich auf einem Substratkörper befindet. Solche Schichten werden vor allem in der Halbleitertechnik verwendet, so z.B. als Isolationsschichten und/ oder als Markierungsschichten, wobei die Ätzkante der Rand z.B. eines in der Schicht vorzusehenden Loches oder einer entsprechenden Struktur ist.
Aus dem Stand der Technik ist das naßchemische Ätzverfahren bekannt, das Jedoch den Nachteil hat, daß nach diesem Verfahren hergestellte Ätzkanten keinen einheitlichen Böschungswinkel, geschweige denn einen definiert vorgebbaren Böschungswinkel haben. Im oberen Bereich, d.h. im Bereich von dem her das Ätzmittel einwirkt, sind solche naßchemisch geätzten Kanten meistenteils senkrecht. Bekannt sind in diesem Zusammenhang die sogenannten Unterätzungen der Kante der abdeckenden Maske.
Ähnliche Probleme treten auch beim naßchemischen Ätzen von Doppelschichten auf, wie z.B. bei Phcsphorglas auf Siliziumdioxid. In diesem Fall weist die Böschung der geätzten Siliziumdioxidschicht zwar bisweilen eiren einheitlichen Böschung swinkel auf. Der Böschungswinkel der darüberliegenden Phosphor glas schicht beträgt dagegen um 90° und bei v/ie üblicher Prozeßführung mit Hochtemperaturschritten tritt sogar eine Unterätzung auf. Eine derart steile oder gar durch Unterätzung überhängende Böschung wird bei nachfolgendem Auf-
Bts 17 BIa
709824/0485
bringen einer weiteren Schicht unabhängig von der Höhe der geätzten Schicht, d.h. unabhängig von der Höhe der Kante, von dieser v/eiteren Schicht nur schlecht abgedeckt, was insbesondere dann störend ist, wenn eine solche weitere Schicht elektrisch leitende Eigenschaft haben soll. Unter Schicht in diesem Sinne ist auch ein Streifen, wie z.B. eine Leiterbahn, zu verstehen.
Es sind eine Anzahl Verbesserungsvorschläge für naßchemisches Ätzverfahren angegeben worden, so z.B. ein Verfahren, bei dem eine zusätzliche Hilfsschicht verwendet wird, die eine höhere Ätzrate hat, als sie die eigentlich mit einer Ätzkante zu versehene Schicht auf v/eist.
Es sind auch Ätzverfahren bekannt ge wor den, die auf physikalischer Grundlage arbeiten, so z.B. das sogenannte Hochfrequenz-Sputterätzen und das Ionenätzen. Der Einsatz dieser Ätzverfahren bringt den Vorteil mit sich> daß die geätzten Strukturelativ
ren einen einheitlichen Böschungswinkel aufweisen, wodurch eine einv/andfreie Bedeckung oder Abdeckung der Kante durch eine nachfolgend aufzubringende Schicht oder einen nachfolgend aufzubringenden Streifen - wie oben bereits erwähnt - gewährM-stet sein kann. Jedoch liegt ein wesentlicher Nachteil bei diesen physikalischen Ätzverfahren vor, nämlich daß sie nicht selektiv ätzen, d.h. nicht nur die zu ätzende Schicht bearbeiten, sondern auch darunterliegendes Material, z.B. des Substratkörpers, mitabtragen. Es liegt zwar bereits ein Vorschlag gemäß einer älteren Patentanmeldung P 25 34 043.6-33 vor, mit dem der voranstehend genannte Mangel eines solchen physikalischen Ätzverfahrens zu beheben ist.
Es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zur Erzeugung eines definierten Böschungswinkels bei einer Ätz-" kante anzugeben, das mit bekannten Verfahren verbundene Iüängel nicht aufweist.
709824/0485
Diese Aufgabe wird mit einem wie im Oberbegriff des Patentanspruches 1 angegebenen Verfahren gelöst, das erfindungsgemäß gekennzeichnet ist, wie dies im Kennzeichen des Patentanspruches 1 angegeben ist. Weitere Ausgestaltungen und Weiterbildungen der Erfindung gehen aus den Unteransprüchen hervor.
Bei einem wie erfindungsgemäßen Verfahren kommt man vergleichsweise zum eingangs genannten Stand der Technik bereits ohne Verwendung einer wie dort angegebenen Hilfsschicht aus, um einen solchen Böschungswinkel an einer Ätzkante zu erzeugen, der genügend gleichmäßig ist und genügend flach ist, um über die Kante hinweg eine v/eitere Schicht oder einen Streifen oufzubringen, insbesondere aufzudampfen, aufzusputtern und dergleichen, wobei diese weitere Schicht lückenlos, insbesondere ohne elektrische Unterbrechung, über diese erfindungsgemäß erzeugte Kante hinweggeht. Wie bereits erwähnt, sind solche abgeböschten Kanten speziell in der Technologie integrierter Schaltungen erforderlich, wo über teilweise schichtbedeckte und teilweise nicht schichtbedeckte Substratkörper, hinweg Leiterbahnen geführt sind, die durch wie erwähntes Aufdampfen und dergleichen hergestellt sind.
Die Erfindung geht von der Erkenntnis aus, daß durch ein vorheriges kurzzeitiges Beschießen der Oberfläche derjenigen Schicht, in der die Ätzkante zu erzeugen ist u. eine Störung des Gefüges dieser Schicht derart auftritt, daß das Material dieser Schicht einem nachfolgenden naßchemischen Ätzverfahren gegenüber weniger widerstandsfähig ist, d.h. höhere Ätzrate für diese gestörte Schicht vorliegt. Für einen derartigen wie erfindungsgemäß vorgesehenen Ionenbeschuß ist es besonders vor- · teilhaft, Ionenenergien von.nur 500 bis 1000 eV bei Dosen um 10 /cm für die erfindungsgemäß vorgesehene "Störung" einer Schicht, beispielsv/eise aus Siliziumdioxid, mit einer Dicke von ungefähr 10 mn anzuwenden. Bei einer derartigen Ionenenergie und/oder einer derartigen Dosierung entsteht eine derart in ihrem Gefüge gestörte Schicht, daß ein nachfolgendes Naßätzen mit beispielsweise für Siliziumdioxid üblichem chemischem Ätzmittel zu einer Ätzkante mit relativ flach geneigter^
709824/0485
vor allem aber einheitlicher Böschung führt. Insbesondere hat eine unter Anwendung der vorgenannten Erkenntnisse, hergestellte Ätzkante keine weitgehend senkrechten, oder gar überhängenden, Böschungsanteile, an denen eine später aufgebrachte Schicht oder ein später aufgebrachter Streifen eine derartige Unterbrechung haben würde, daß im Falle einer elektrisch leitenden Schicht oder eines elektrisch leitenden Streifens eine Unterbrechung für die Stromleitung vorliegen würde. Das Arbeiten mit den wie oben" angegebenen relativ geringen Strahlenergien bis 1000 eV hat die Bedeutung, daß das darunterliegende Substrat, insbesondere Halbleitersubstrat, praktisch nicht gestört wird. Es ist sogar insbesondere möglich, die Erfindung dort anzuwenden, wo sich in dem Substratkörper im Bereich seiner Oberfläche, die von der zu ätzenden Schicht bedeckt ist, bereits Halbleiterbauelemente, z.B. ein Transistor, befinden. Eine Anwendung zu hoher Strahlenergien, etwa in der Größenordnung von 50 bis 200 keV würde nämlich zu Schaden an einem derart im Halbleitersubstratkörper befindlichen elektronischen Bauelement führen.
Die nachfolgend beschriebenen Figuren 1 und 2 dienen dazu, weitere Erläuterungen zu dem voranstehenden zu geben. Die Figuren geben Schnittansichten wieder.
In Fig.1 ist mit 1 ein Teilstück eines Substratkörpers aus beispielsweise Silizium oder Galliumarsenid bezeichnet. In diesem Körper 1 sind bereits lediglich schematisch angedeutete Gebiete 2 und 4 vorhanden, die infolge vorangegangener technologischer Behandlungen des Substratkörpers 1 derart dotiert sind, daß sie als Source- und Drain-Gebiet eines Schottky-Gate-Feldeffekttransistors dienen können, dessen auf der Oberfläche des Substratkörpers 1 angebrachte, an sich bekannte Schottky-Gate« Elektrode mit 6 bezeichnet ist. Die Fig.1 zeigt ein Herstellungsstadium, in dem sich auf der Oberfläche des Subntratkörpers 1 bereits eine v/ie aus der Figur ersichtliche elektrisch isolierende Schicht, z.B. aus Siliziumdioxid, befindet. Eine solche Schicht 8 kann dazu vorgesehen sein, daß auf ihr gegenüber dem Substratkörper 1 elektrisch isolierte Leiterbahnen oder
709824/0485
(ο
Schichten aufgebracht v/erden können·. Um solche aus der noch zu beschreibenden Fig.2 ersichtliche Leiterbahnen mit den Source- und Drain-Gebieten 2 und 4 bzw. mit der Schottky-Gate-Elektrode 6 elektrisch in Verbindung zu bringen, bedarf es entsprechender, durch die Schicht 0 hindurchgehender Kontaktlöcher.
Unter Ausnutzung des Erfindungsgedankens werden die vorerwähnten Kontaktlöcher (12, 14, 16 in Fig.2) in der Weise hergestellt, daß zunächst einem Merkmal der Erfindung gemäß ein der Einfachheit halber ganzflächiger, durch die Pfeile 10 in Fig.1 angedeuteter lonenbeschuß der Schicht 8 mit Ionen vorgenommen v/ird, wobei diese Ionen eine Energie von vorzugsweise nur 500 bis 1000 Elektronenvolt, insbesondere etwa 600 Elektronenvolt, haben, wobei jedoch die Ionenstrahlenergie in einer Größe von 1015-1017cnT2, insbesondere 10 cnf2 gehalten wird. Mit diesem lonenbeschuß 10 erfolgt die wie erfindungsgemäß vorgesehene Störung der Schicht 8, ausgehend von der dem Substratkör« per 1 abgewandten Oberfläche dieser Schicht 8.
Mit einem nachfolgenden, in den Figuren nicht näher dargestellten und an s'ich bekannten naßchemischen Ätzverfahren werden anschließend die erwünschten, in Fig.2 ersichtlichen Kontaktlöcher 12, 14, 16 durch die Schicht 8 hindurchgeätzt, wozu eine entsprechende, in den Figuren ebenfalls der Übersichtlichkeit halber nicht dargestellte, jedoch grundsätzlich bekannte Ätzmaskierung verwendet wird. Der Vorteil der Anwendung des naßchemischen Ätzverfahrens, und zwar zusammen mit dem zuvor erfolgten, erfindungsgemäßen lonenbeschuß 10 führt dazu, daß das in den Kontaktlöchern 12, 14, 16 befindliche Material der Schicht 8 vollständig entfernt wird, sich eine wie angestrebte relativ flach geneigte (siehe Fig.2) Böschung der Ätzkanten 18 ergibt, und das Material des Substratkörpers 1 aufgrund an sich bekannter Auswahl des naßchemisch ätzenden Ätzmittels nicht angegriffen wird, wie dies etwa bei einem reinen Ionenstrahl-Ätzverfahren der Fall v/äre. Infolge der geringen Ionenenergie des
70 98 2 4/0485
Ionenbeschusses 10 ist jegliche nennenswerte StrahlSchädigung des bereits im Substratkörper' 1 zuvor erzeugten Halbleiterbauelementes, z.B.'Feldeffekttransistor mit Source- und Drain-Gebiet 2 und 4 und Gate-Elektrode 6, ausgeschlossen. Mit 20 sind nachfolgend, z.B. durch Aufdampfen oder Aufsputtern, aufgebrachte Leiterbahnen bezeichnet, die aufgrund der nach dem erfindungsgemäßen Verfahren erreichten flachen, insbesondere nicht überhangenden Böschungen der Ätzkanten auch bei einer geringen Schichtdicke der Leiterbahnen 20 einwandfrei durchgehende elektrische Leitung, d.h. keine Unterbrechung an den Ätzkanten ., haben.
2 Patentansprüche
2 Figuren
709824/0485
Le e rs e
ite

Claims (1)

  1. Patentansprüche
    Verfahren zur Erzeugung definierter Böschungswinkel bei einer Ätzkante an bzw. in einer auf einem Substratkörper befindlichen Schicht, wobei das zu der Ätzkante führende Ätzen auf naßchemischem Wege erfolgt, zu verwenden insbesondere für die Herstellung von Kontaktlöchern in i^olationsschichten integrierter Halbleiterschaltungen, dadurch gekennzeichnet, daß die Schicht (8) vor Durchführung des naßchemischen Ätzverfahrens mit einem Ionenbeschuß (10) mit einer
    Ionenenergie zwischen etwa 500 und*1000 Elektronenvolt und
    15 17 2
    einer Dosis zwischen etv/a 10 bis 10 ' Teilchen cm derart vorbehandelt wird, daß sich eine den Ätzangriff begünstigende Gefügestörung in der Schicht (8) ergibt.
    Anwendung eines Verfahrens nach Anspruch 1 zur Herstellung von Kontaktlöchern in einer elektrisch isolierenden Schicht (8), die sich auf einem Halbleiter-Substratkörper (1)'befindet, in dem bereits wenigstens ein Halbleiterbauelement ausgebildet ist.
    \ ) 709824/0485
    ORIGINAL INSPECTED
DE19752554638 1975-12-04 1975-12-04 Verfahren zur erzeugung definierter boeschungswinkel bei einer aetzkante Pending DE2554638A1 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE19752554638 DE2554638A1 (de) 1975-12-04 1975-12-04 Verfahren zur erzeugung definierter boeschungswinkel bei einer aetzkante
GB4434076A GB1551290A (en) 1975-12-04 1976-11-24 Ething of a layer supported on a substrate
FR7635519A FR2334199A1 (fr) 1975-12-04 1976-11-25 Procede pour realiser des angles de talus determines pour des bords de structures, realisees par attaque chimique
NL7613275A NL7613275A (nl) 1975-12-04 1976-11-29 Werkwijze voor het teweeg brengen van een bepaalde hellingshoek bij etskanten.
JP14550976A JPS5269576A (en) 1975-12-04 1976-12-03 Method of making specified bevel angle at edge of etching
BE172972A BE849065A (fr) 1975-12-04 1976-12-03 Procede pour realiser des angles de talus determines pour des bords de structures realisees par attaque chimique
IT3006476A IT1065165B (it) 1975-12-04 1976-12-03 Procedimento per formare orli di incisione con un angolo di declivio definito,particolarmente utile per produrre fori di contatto e,o piste conduttrici in circuiti a semiconduttori integrati
DE19772723933 DE2723933A1 (de) 1975-12-04 1977-05-26 Verfahren zur erzeugung definierter boeschungswinkel bei einer aetzkante

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19752554638 DE2554638A1 (de) 1975-12-04 1975-12-04 Verfahren zur erzeugung definierter boeschungswinkel bei einer aetzkante

Publications (1)

Publication Number Publication Date
DE2554638A1 true DE2554638A1 (de) 1977-06-16

Family

ID=5963486

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752554638 Pending DE2554638A1 (de) 1975-12-04 1975-12-04 Verfahren zur erzeugung definierter boeschungswinkel bei einer aetzkante

Country Status (7)

Country Link
JP (1) JPS5269576A (de)
BE (1) BE849065A (de)
DE (1) DE2554638A1 (de)
FR (1) FR2334199A1 (de)
GB (1) GB1551290A (de)
IT (1) IT1065165B (de)
NL (1) NL7613275A (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0003213A2 (de) * 1977-12-07 1979-08-08 Siemens Aktiengesellschaft Optoelektronischer Sensor nach dem Prinzip der Ladungsinjektion und Verfahren zu seiner Herstellung
FR2435129A1 (fr) * 1978-08-28 1980-03-28 Siemens Ag Procede pour realiser un dispositif a transfert de charge pour des senseurs et des memoires
EP0981155A2 (de) * 1998-08-18 2000-02-23 Siemens Aktiengesellschaft Verfahren zur Herstellung einer Halbleiter-Isolationsschicht und eines diese Halbleiter-Isolationsschicht enthaltenden Halbleiterbauelements

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD136670A1 (de) * 1976-02-04 1979-07-18 Rudolf Sacher Verfahren und vorrichtung zur herstellung von halbleiterstrukturen
JPS55157234A (en) * 1979-05-25 1980-12-06 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
JPS60128622A (ja) * 1983-12-16 1985-07-09 Hitachi Ltd エツチング法
GB2165692B (en) * 1984-08-25 1989-05-04 Ricoh Kk Manufacture of interconnection patterns
EP0363099B1 (de) * 1988-10-02 1996-02-28 Canon Kabushiki Kaisha Feinbearbeitungsmethode für kristallines Material
DE4140330C1 (de) * 1991-12-06 1993-03-18 Texas Instruments Deutschland Gmbh, 8050 Freising, De
US6352934B1 (en) * 1999-08-26 2002-03-05 Infineon Technologies Ag Sidewall oxide process for improved shallow junction formation in support region
US20060175670A1 (en) * 2005-02-10 2006-08-10 Nec Compound Semiconductor Device, Ltd. Field effect transistor and method of manufacturing a field effect transistor
JP2011243657A (ja) * 2010-05-14 2011-12-01 Mitsumi Electric Co Ltd 半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0003213A2 (de) * 1977-12-07 1979-08-08 Siemens Aktiengesellschaft Optoelektronischer Sensor nach dem Prinzip der Ladungsinjektion und Verfahren zu seiner Herstellung
EP0003213A3 (en) * 1977-12-07 1979-09-05 Siemens Aktiengesellschaft Berlin Und Munchen Opto-electronic sensor based on the principle of charge injection and method for making it
FR2435129A1 (fr) * 1978-08-28 1980-03-28 Siemens Ag Procede pour realiser un dispositif a transfert de charge pour des senseurs et des memoires
EP0981155A2 (de) * 1998-08-18 2000-02-23 Siemens Aktiengesellschaft Verfahren zur Herstellung einer Halbleiter-Isolationsschicht und eines diese Halbleiter-Isolationsschicht enthaltenden Halbleiterbauelements
EP0981155A3 (de) * 1998-08-18 2000-03-22 Siemens Aktiengesellschaft Verfahren zur Herstellung einer Halbleiter-Isolationsschicht und eines diese Halbleiter-Isolationsschicht enthaltenden Halbleiterbauelements
US6365525B2 (en) 1998-08-18 2002-04-02 Siemens Aktiengesellschaft Method of fabricating a semiconductor insulation layer

Also Published As

Publication number Publication date
JPS5269576A (en) 1977-06-09
NL7613275A (nl) 1977-06-07
GB1551290A (en) 1979-08-30
FR2334199B1 (de) 1979-04-06
FR2334199A1 (fr) 1977-07-01
IT1065165B (it) 1985-02-25
BE849065A (fr) 1977-04-01

Similar Documents

Publication Publication Date Title
DE68919549T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung.
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3106202C2 (de)
EP0010596B1 (de) Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen
DE69116859T2 (de) Elektronenquelle und herstellungsverfahren
DE69621412T2 (de) Verfahren zur Herstellung einer Halbleitereinrichtung mit einem aus einer Grube herausragenden Isolationsoxid
DE102015211087B4 (de) Verfahren zur Herstellung eines Hochwiderstands-Halbleiter-auf-Isolator-Substrates
EP0057254B1 (de) Verfahren zur Erzeugung von extremen Feinstrukturen
DE2703877A1 (de) Mis-feldeffekttransistor mit kurzer kanallaenge
DE2626739A1 (de) Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen
DE2845460A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE2617483A1 (de) Reaktive ionenaetzung von halbleitern und metallen
DE3933965C2 (de)
DE4420052C2 (de) Verfahren zur Herstellung eines Silizid-Gates für MOS-Halbleitereinrichtungen
DE2636971C2 (de) Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats
DE2729973C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3803511C2 (de)
DE2554638A1 (de) Verfahren zur erzeugung definierter boeschungswinkel bei einer aetzkante
DE2132034A1 (de) Verfahren zur Herstellung von Zwischenverbindungen fuer elektrische Baueinheiten auf Festkoerpern
EP0183138A1 (de) Verfahren zum Herstellen von Hochintegrierten MOS-Transistorschaltungen
DE2556038A1 (de) Verfahren zur herstellung von feldeffekttransistoren fuer sehr hohe frequenzen nach der technik integrierter schaltungen
DE102013202458B4 (de) Verfahren zum freilegen einer schicht
DE10226603A1 (de) Verfahren zum Strukturieren einer Siliziumschicht sowie dessen Verwendung zur Herstellung einer integrierten Halbleiterschaltung
DE2162219A1 (de) Verfahren zum Herstellen eines Feldeffekttransistors
DE2723933A1 (de) Verfahren zur erzeugung definierter boeschungswinkel bei einer aetzkante

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee