DE2723933A1 - Verfahren zur erzeugung definierter boeschungswinkel bei einer aetzkante - Google Patents

Verfahren zur erzeugung definierter boeschungswinkel bei einer aetzkante

Info

Publication number
DE2723933A1
DE2723933A1 DE19772723933 DE2723933A DE2723933A1 DE 2723933 A1 DE2723933 A1 DE 2723933A1 DE 19772723933 DE19772723933 DE 19772723933 DE 2723933 A DE2723933 A DE 2723933A DE 2723933 A1 DE2723933 A1 DE 2723933A1
Authority
DE
Germany
Prior art keywords
etching
layer
etched
ion bombardment
esp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19772723933
Other languages
English (en)
Inventor
Guido Dipl Chem Dr Bell
Joachim Ing Grad Hoepfner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19752554638 external-priority patent/DE2554638A1/de
Application filed by Siemens AG filed Critical Siemens AG
Publication of DE2723933A1 publication Critical patent/DE2723933A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • H01L21/32132—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Description

  • Verfahren zur Erzeugung definierter Böschungswinkel bei einer
  • Ätzkante.
  • Die Erfindung bezieht sich auf eine Weiterbildung des im Oberbegriff des Patentanspruches 1 der vorliegenden Anmeldung angegebenen Verfahrens des Hauptpatentes.
  • Die technischen Vorteile des Verfahrens des Hauptpatentes zur Erzeugung definierter Böschungswinkel bei einer Ätzkante in Siliziumdioxid lassen sich auch bei Ätzkanten in Polysilizium oder Aluminium erreichen, die bevorzugte Materialien für Leiterbahnen in integrierten Schaltungen sind. Abgeböschte Kanten an Leiterbahnen sind insbesondere dort von Interesse, wo diese Leiterbahnen von einer gegebenenfalls weiteren isolierenden Schicht bedeckt sind, auf der sich dann andere Leiterbahnen befinden. Bei zu scharfen Kanten der erstgenannten unten liegenden Leiterbahnen besteht nämlich die Gefahr daß die darauf befindliche isolierende Schicht an den Leiterbahnkanten zumindest zu dünn ist und Kurzschlüsse an sich gegeneinander isolierter Leiterbahnen auftreten.
  • Die vorliegende Erfindung erstreckt sich auch auf das Anwenden des sogenannten Plasma-Ätzens der Leiterbahnmaterialien, wie Polysilizium oder Aluminium, sowie der bereits in dem Hauptpatent angegebenen Isolatormaterialien, wie Siliziumdioxid oder Siliziumnitrid.
  • Es ist somit eine Aufgabe der vorliegenden Erfindung, eine Erweiterung des Anwendungsbereiches der Erfindung nach dem Hauptpatent anzugeben. Die Lösung dieser Aufgabe ist durch die Merkmale des Patentanspruches 1 umrissen. Weitere Ausgestaltungen und Weiterbildungen dieser erfindungsgemäßen Lösung sind aus den Unteransprüchen zu entnehmen.
  • In dem nicht zum Stand der Technik zählenden Hauptpatent sind Einzelheiten zur Durchführung solcher Verfahrensmaßnahmen angegeben, die auch bei der vorliegenden Erfindung zur Anwendung kommen. Mit Rücksicht auf diese bereits vorliegende Beschreibung des flauptpatentes, die hiermit zum Bestandteil der vorliegenden Erfindungsbeschreibung gemacht ist, können Erläuterungen von bereits beschriebenen Einzelheiten zumindest kurzgefaßt entnormen werden.
  • Ein Merkmal der vorliegenden Erfindung ist, mit einem Ionenbeschuß mit ungewöhnlich niedrigen Ionenenergien von nur 200 bis 1000 eV bei Ionenstrahlenergien bzw. -dosiswerten in der Größe von 1015 bis 1017 cm 2 eine sich in die Dicke der Schicht, in der die Ätzkante erzeugt werden soll, erstreckende Gefügestörung zu erzeugen, die bei nachfolgendem Ätzen das Entstehen eines relativ einheitlichen Böschungswinkels gewährleistet. Es ist wichtig, daß die Ionen des Ionenbeschusses eine solche geringe Energie haben. Zu einem gewissen Ausgleich trägt die relativ große Bemessung der Dosiswerte bei.
  • Das gemäß einem weiteren Merkmal der Erfindung vorzunehmende, dem Ionenbeschuß nachfolgende Ätzen - zur Erzeugung der abgeböschten Ätzkante - kann auf verschiedene Weise erfolgen.
  • Ein mit der Erfindung erprobtes Verfahren des naßchemischen Ätzens ist bereits im Hauptpatent für den speziellen Fall einer Isolatorschicht ausführlich beschrieben. Für das Ätzen von beispielsweise Siliziumdioxid auf beispielsweise Silizium werden die üblichen chemischen Ätzmittel verwendet, die das Sili- zium praktisch nicht angreifen und das Siliziumdioxid ätzen, wobei als Folge der vorausgegangenen erfindungsgemäßen Maßnahme des energieschwachen, aber dosisstarken Ionenbeschusses das abgeböschte Ätzen dann zwangsläufig auftritt.
  • Ein anderes Ätzverfahren ist das des sogenannten Plasma-Ätzens, das ein Ätzen aus der Gasphase ist. Bei diesem Plasma-Ätzen wird ein nicht gerichtetes, isotropes Plasma, z.B. in einem Quarzrohr, in einem elektrischen Feld erzeugt. Das Plasma wird z.B. in Freon erzeugt, das als Plasma Fluor abgibt. Dieses Fluor tritt als ionisiertes Fluor oder als angeregtes Fluor oder als Fluor-radikal auf. Dieses sozusagen in statu nascendi auftretende Fluor wird gegen die zu ätzende Fläche oder Schicht gerichtet, wo das Fluor dann die Ätzwirkung ausübt. Weitere Einzelheiten zum Plasme-Ätzen lassen sich bei James Daleshy, "A Study of the Etching Characteristic of Semiconductor Materials in RF-Plasma# NTIS Nr. AD/781831 (Juni 1974) entnehmen.
  • Weitere im Zusammenhang mit der Erfindung anzuwendende Ätzverfahren sind das sogenannte Hochfrequenz-Sputterätzen und das Ionenätzen, wie sie schon im Hauptpatent beschrieben sind.
  • Auch diese Ätzverfahren bringen den Vorteil mit sich, daß die geätzten Strukturen relativ einheitlichen Böschungswinkel aufweisen. Allerdings ist bei diesen letztgenannten Ätzverfahren zu beachten, daß sie relativ wenig selektiv sind und ein Ätzen darunterliegenden Materials, z.B. des Substratkörpers, nicht vollständig zu vermeiden ist.
  • Die vorliegende Erfindung, d.h. mit'Ätzen auf naßchemischem Weg, mit Hilfe des Plasma-Ätzens, mit Hochfreauenz-Sputterätzen, mit lonenätzen und dergleichen, 12ist sich wie bereits oben erwähnt nicht nur bei dem bereits im Hauptpatent beschriebenen' Isolatormaterial, sondern auch bei Polysilizium, Aluminium und dergleichen anwenden, die für Leiterbahnen in integrierten Schaltungen Anwendung finden.
  • Vorteilhaft ist es, eine Dosis von 1016.cm-2 für die erfindungs- gemäß vorgesehene "Störung" einer nachfolgend zu ätzenden Schicht vorzusehen, die z.B. eine Dicke von ungefähr 10 nm hat.
  • Mit dieser Dosis vergleichbar ist ein Stromstärkewert von 0,3 bis 1 mA.cm#2 über eine Zeitdauer von einigen Sekunden-bis zu einer Minute.
  • Der Ionenbeschuß erfolgt vorteilhafterweise ganzflächig. Beim nachfolgenden Ätzen unter Verwendung einer wie üblich anzuwenden den Maske erfolgt ein gewisses Unterätzen des Maskenrandes, wobe: dieses Unterätzen im Bereich der der Maske zugewandten Oberfläch der zu ätzenden Schicht sich seitlich weiter erstreckt als in tiefer liegenden, insbesondere in substratnahe Bereichen dieser Schicht. Dies ergibt die bereits erwähnte abgeböschte Ätzkante.
  • Weitere Erläuterungen der Erfindung gehen aus der Beschreibung zu den nachfolgenden Figuren hervor.
  • Fig.1 zeigt ein Teilstitok eines mit einer nachfolgend zu ätzender Schicht 8 bedeckten Halbleitersubstratkörpers 1 , der-gerade mit wie erfindungsgemäß vorgesehenem Ionenbeschuß 10 behandelt wird Zwischen dieser Schicht 8 und dem Substratkörper 1 befindet sich beispielsweise noch eine weitere Schicht 6 aus z.B. Isolatormaterial. Die Schicht 8 besteht beispielsweise aus Polysilizium oder Aluminium und dient dazu, in die Form von Leiterbahnen durch Ätzen umgearbeitet zu werden.
  • Fig.2 zeigt den Substratkörper 1 mit den Schichten 6 und 8 der Fig.1 und mit einer darauf befindlichen Maskierungsschicht (12), die Maskierungsöffnungen 14 hat. Die Darstellung der Fig.2 zeigt den Zustand nach erfolgtem naßchemischen Ätzen oder Plasma-Ätzen oder Hochfrequenz-Sputterätzen oder Ionenätzen. Mit 16 bis 20 sind die in der Darstellung der Fig.2 sichtbaren abgeböschten Ätzkanten bezeichnet, die in der Schicht 8 erzeugt worden sind, wobei das sich seitlich mehr oder weniger weit unter den Maskenrand der Maske 12 erstreckende Ätzen auf dem erfindungsgemäß zuvor erfolgten Ionenbeschuß und dem Jeweilig auftretenden Ätzverhalten beruht.
  • Die Fig.2 zeigt eine geschnittene Darstellung der durch das ätzen erzeugten Leiterbahnen 22, 24, 26, die sich beispielsweise parallel nebeneinanderliegend in Richtung der Senkrechten der Darstellungsebene auf der Isolatorschicht 6 des Substratkörpers 1 erstrecken.
  • Noch deutlicher sind die Leiterbahnen 22, 24, 26 aus der Darstellung der Fig.3 zu ersehen, wobei diese Leiterbahnen dort bereits mit einer weiteren Isolatorschicht 28 bedeckt sind. In der Darstellung der Fig.3 ist des weiteren eine Leiterbahn 30 zu sehen, die sich über die Schicht 28 in einer Richtung in der Darstellungsebene der Fig.3, d.h. quer über die Leiterbahnen 22, 24, 26 hinweg erstreckt. Die Darstellung der Fig.3 zeigt, daß diese Leiterbahn 30 über die abgeböschten Kanten der Leiterbahnen 22, 24, 26 ohne das Auftreten von scharfen Kanten verläuft. Scharfe seitliche Kanten der Leiterbahnen 22, 24, 26 könnten nicht nur zu einem Durchbrechen der Schicht 28 an der Stelle dieser Kanten führen, sondern könnten auch dünne Stellen oder gar Brüche in der Leiterbahn 30 auftreten lassen.
  • Das erwähnte Plasma-Ätzen kann auch vorteilhaft zur Herstellung der erfindungsgemäß abgeböschten Ätzkanten bei einer Schicht aus isolierendem Material, wie es im Hauptpatent beschrieben ist, angewendet werden.
  • Das Arbeiten mit so geringen Ionenenergien von 200 bis 1000 eV ermöglicht es, daß sich im Substratkörper bereits fertiggestellte Halbleiterbauelemente oder Teile derselben befinden können, ohne daß diese Elemente oder Teile durch die Ionenbestrahlung Strahlenschäden erleiden.
  • Fig.4 zeigt einen Substratkörper 1, in dem sich Gebiete 2 und 4 befinden, die Source- und Draingebiet eines Feldeffekttransistors sein können. Auf der Oberfläche des Substratkörpers 1 befindet sich eine Gate-Elektrode 5. Die mit 8 bezeichnete Isolatorschicht aus z.B. Siliziumdioxid oder Siliziumnitrid ist bereits mit Kon- taktlöchern versehen, die abgeböschte Ätzkanten haben. Diese Kontaktlöcher sind nach dem Verfahren des Hauptpatentes unter Anwendung vorangehenden Ionenbeschusses durch Ätzen hergestellt worden. Die erwähnten Kontaktlöcher befinden sich über den Gebieten 2 und 4 sowie über der Gate-Elektrode 5. Mit 80 ist in Fig.4 eine Metallschicht aus beispielsweise Polysilizium oder Aluminium bezeichnet, die sich über die restlichen Anteile der Isolatorschicht 8 und in die Kontaktlöcher hinein erstreckt.
  • Diese aufgebrachte Metallschicht ist durchgehend einwandfrei, da die darunter befindlichen Anteile der Isolatorschicht 8 keine scharfen Kanten besitzen.
  • Durch nachfolgenden Ionenbeschuß, in der Figur mit 100 bezeichnet, werden der Schicht 80 dieJenigen Strahlenschdden zugefügt, die für das wie erfindungsgemäße abgeböschte Ritzen der Kanten erforderlich sind. Nach Durchführung einer Fotolithografie zur Erzeugung eines Strukturenmusters erfolgt dann ein Ätzen auf naßchemischem Wege oder mit Plasma-Ateen des Materials der Schicht 80. Auf diese Weise werden aus der Schicht 80 wie bereits erwähnte Leiterbahnen erzeugt, wie sie in Fig.2 des Hauptpatentes mit 20 bezeichnet sind. Diese Leiterbahnen dienen beispielsweise zum elektrischen Anschluß der einzelnen Gebiete 2 und 4 sowie der Gate-Elektrode 5.
  • 6 Patentansprüche 4 Figuren L e e r s e i t e

Claims (6)

  1. Pa tentansprüche t Verfahren zur Erzeugung definierter Böschungswinkel bei einer tzkante an bzw. in einer auf einem Substratkörper befindlichen Schicht, wobei vor dem Ätzen ein Ionenbeschuß mit einer Ionenenergie zwischen 200 und 1000 eV und einer Dosis zwischen 1015 und 1017 Teilchen/cm2 als den nachfolgenden Ätzangriff beg~unstigende Gefüge störung der zu ätzenden Schicht als Vorbehandlung erfolgt, g e k e n n z e i c h n e t dadurch, daß die zu ätzende Schicht eine Metallschicht ist.
  2. 2. Verfahren nach Anspruch 1, g e k e n n z e i c h n e t dadurch, daß die Metallschicht aus Polysilizium besteht.
  3. 3. Verfahren nach Anspruch 1, g e k e n n z e i c h'n e t dadurch, daß die Ketallschicht aus Aluminium besteht.
  4. 4. Verfahren nach Anspruch 1, 2 oder 3,g e k e n n z e i c h -n e t dadurch, daß für das nachfolgende Ätzen ein an sich bekanntes Plasma-Ätzverfahren angewendet wird.
  5. 5. Anwendung eines Verfahrens nach einem der Anspruche 1 bis 4 zur Herstellung einer Leiterbahn, auf der sich eine Isolatorschicht und darauf eine weitere Leiterbahn befindet, die wenigstens zum Teil über eine abgeböschte Kante der geätzten Leiterbahn hinweg führt.
  6. 6. Anwendung eines Verfahrens nach einem der Ansprüche 1 bis 4 oder Anwendung nach Anspruch 5 bei einer zu ätzenden Schicht, die sich auf einem Halbleiter-Substratkörper befindet, in dem sich bereits ein Halbleiterbauelement befindet.
DE19772723933 1975-12-04 1977-05-26 Verfahren zur erzeugung definierter boeschungswinkel bei einer aetzkante Pending DE2723933A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19752554638 DE2554638A1 (de) 1975-12-04 1975-12-04 Verfahren zur erzeugung definierter boeschungswinkel bei einer aetzkante
GB4434076A GB1551290A (en) 1975-12-04 1976-11-24 Ething of a layer supported on a substrate

Publications (1)

Publication Number Publication Date
DE2723933A1 true DE2723933A1 (de) 1978-06-01

Family

ID=33160358

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772723933 Pending DE2723933A1 (de) 1975-12-04 1977-05-26 Verfahren zur erzeugung definierter boeschungswinkel bei einer aetzkante

Country Status (1)

Country Link
DE (1) DE2723933A1 (de)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0003213A2 (de) * 1977-12-07 1979-08-08 Siemens Aktiengesellschaft Optoelektronischer Sensor nach dem Prinzip der Ladungsinjektion und Verfahren zu seiner Herstellung
EP0003733A1 (de) * 1977-12-05 1979-09-05 Siemens Aktiengesellschaft Verfahren zur Erzeugung abgestufter Fenster in Materialschichten aus Isolations- bzw. Elektrodenmaterial für die Herstellung einer integrierten Halbleiterschaltung und nach diesem Verfahren hergestellter MIS-Feldeffekttransistor mit kurzer Kanallänge
US4267011A (en) * 1978-09-29 1981-05-12 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor device
US4314874A (en) * 1979-10-09 1982-02-09 Mitsubishi Denki Kabushiki Kaisha Method for forming a fine pattern of an aluminum film
EP0056530A2 (de) * 1981-01-12 1982-07-28 Kabushiki Kaisha Toshiba Verfahren zur Herstellung einer Konfiguration aus polykristallinem Silizium
EP0061350A1 (de) * 1981-03-25 1982-09-29 Hitachi, Ltd. Verfahren zur Herstellung von Mustern
FR2542920A1 (fr) * 1983-03-18 1984-09-21 Commissariat Energie Atomique Procede de positionnement d'une ligne d'interconnexion sur un trou de contact electrique d'un circuit integre
CH662007A5 (en) * 1983-12-21 1987-08-31 Bbc Brown Boveri & Cie Method of soldering semiconductor components

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0003733A1 (de) * 1977-12-05 1979-09-05 Siemens Aktiengesellschaft Verfahren zur Erzeugung abgestufter Fenster in Materialschichten aus Isolations- bzw. Elektrodenmaterial für die Herstellung einer integrierten Halbleiterschaltung und nach diesem Verfahren hergestellter MIS-Feldeffekttransistor mit kurzer Kanallänge
EP0003213A2 (de) * 1977-12-07 1979-08-08 Siemens Aktiengesellschaft Optoelektronischer Sensor nach dem Prinzip der Ladungsinjektion und Verfahren zu seiner Herstellung
EP0003213A3 (en) * 1977-12-07 1979-09-05 Siemens Aktiengesellschaft Berlin Und Munchen Opto-electronic sensor based on the principle of charge injection and method for making it
US4267011A (en) * 1978-09-29 1981-05-12 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor device
US4314874A (en) * 1979-10-09 1982-02-09 Mitsubishi Denki Kabushiki Kaisha Method for forming a fine pattern of an aluminum film
EP0056530A3 (en) * 1981-01-12 1982-08-18 Tokyo Shibaura Denki Kabushiki Kaisha Process of forming a polycrystalline silicon pattern
EP0056530A2 (de) * 1981-01-12 1982-07-28 Kabushiki Kaisha Toshiba Verfahren zur Herstellung einer Konfiguration aus polykristallinem Silizium
US4438556A (en) * 1981-01-12 1984-03-27 Tokyo Shibaura Denki Kabushiki Kaisha Method of forming doped polycrystalline silicon pattern by selective implantation and plasma etching of undoped regions
EP0061350A1 (de) * 1981-03-25 1982-09-29 Hitachi, Ltd. Verfahren zur Herstellung von Mustern
FR2542920A1 (fr) * 1983-03-18 1984-09-21 Commissariat Energie Atomique Procede de positionnement d'une ligne d'interconnexion sur un trou de contact electrique d'un circuit integre
EP0119917A1 (de) * 1983-03-18 1984-09-26 Commissariat A L'energie Atomique Positionsverfahren für eine Verbindungslinie auf einem elektrischen Kontaktloch einer integrierten Schaltung
US4544445A (en) * 1983-03-18 1985-10-01 Commissariat A L'energie Atomique Process for positioning an interconnection line on an electric contact hole of an integrated circuit
CH662007A5 (en) * 1983-12-21 1987-08-31 Bbc Brown Boveri & Cie Method of soldering semiconductor components

Similar Documents

Publication Publication Date Title
DE112014001279B4 (de) Bearbeitungsverfahren einer Silizium-auf-Isolator-Struktur zur Verminderung von Licht-Punkt-Defekten und Oberflächenrauigkeit
DE2425382A1 (de) Verfahren zur herstellung von isolierschicht-feldeffekttransistoren
DE2844162A1 (de) Ionenimplantationsverfahren und dessen anwendung
DE2429026A1 (de) Verfahren zum kopieren von duennfilmmustern auf einem substrat und vorrichtung zur durchfuehrung des verfahrens
DE2720893B2 (de)
DE2800180A1 (de) Duennschicht-aetzverfahren durch plasmazersetzung eines gases
CH657229A5 (de) Verfahren zum herstellen einer halbleitervorrichtung.
DE3627311A1 (de) Verfahren zum aetzen von silizium
DE3925070C2 (de) Verfahren zum Erhalt einer sauberen Siliziumoberfläche
DE102006051494A1 (de) Verfahren zum Ausbilden einer Halbleiterstruktur, die einen Feldeffekt-Transistor mit verspanntem Kanalgebiet umfasst
DE3140890A1 (de) Verfahren zum herstellen einer integrierten schaltungsvorrichtung
DE102007025326B4 (de) Verfahren zum Ausbilden einer Halbleiterstruktur, das eine Implantation von Ionen in eine zu ätzende Materialschicht umfasst
DE2723933A1 (de) Verfahren zur erzeugung definierter boeschungswinkel bei einer aetzkante
DE2231891B2 (de) Verfahren zur herstellung einer wannenartigen, amorphen halbleiterschicht
DE2554638A1 (de) Verfahren zur erzeugung definierter boeschungswinkel bei einer aetzkante
DE4217836A1 (de) Resistentfernungsverfahren
DE2715982A1 (de) Ausheilverfahren fuer halbleiterschaltungen
DE2052810A1 (de) Verfahren zum Stabilisieren und Ein kapseln von Feldeffekttransistoren
EP0028786B1 (de) Ionenimplantationsverfahren
DE3219284C2 (de)
DE19638433A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE68918738T2 (de) Planarisierungsverfahren der Oberflächen von Halbleiterbauelementen.
DE2224468A1 (de) Verfahren zum aetzen von vorzugsweise glas- bzw. siliciumdioxydschichten
DE102004057809B4 (de) Verfahren zur Herstellung von Seitenwandabstandselementen
DE3015296A1 (de) Verfahren zum aetzen von werkstueckoberflaechen mittels eines durch eine elektrische gasentladung aktivierten gases

Legal Events

Date Code Title Description
OHW Rejection