DE2549626B2

DE2549626B2 - Analog-Digital-Wandler

Info

Publication number: DE2549626B2
Application number: DE2549626A
Authority: DE
Inventors: Yuichi Kawasaki Ninomiya (Japan)
Original assignee: NIPPON HOSO KYOKAI TOKIO
Current assignee: NIPPON HOSO KYOKAI TOKIO
Priority date: 1974-11-06
Filing date: 1975-11-05
Publication date: 1980-06-19
Also published as: NL164437B; US4110745A; DE2549626A1; FR2290794B1; DE2549626C3; FR2290794A1; JPS558051B2; NL164437C; GB1533553A; NL7513029A; JPS5153445A

Description

Die Erfindung betrifft Analog-Digital-Wandler, die sich dazu eignen, ein Analogsignal, besonders ein solches mit periodisch auftretenden, konstanten Gleichspannungswerten wie etwa ein Fernsehbildsignal, in ein

* Digitalsignal mit hoher Genauigkeit umzuwandeln, ohne daß Gleichspannungs-Drifterscheinungen, die in den Signalen und den Schaltkreiselementen auftreten,

Einfluß haben können. Beispielsweise durch die DE-AS 12 70 092 ist es zum

Zwecke der Driftkompensation bekanntgeworden, an den Eingang eines einem Analog-Digital-Umsetzer vorgeschalteten Verstärkers periodisch eine Spannung von der Größe Null anzulegen und dabei eine Driftkompensationsspannung zu ermitteln, die für nachfolgende Umsetzungen korrigierend wirkt.

Bei der Umwandlung von Fernsehbildsignalen in Form von Analogsignalen in Digitalsignale, z. B. in PCM-Signale, die dann auf der Empfängerseite wieder in Analogsignale zurückverwandelt werden müssen, so

⁴^ daß Fernsehbilder von hoher Qualität erzeugt werden können, müssen Umsetzgeschwindigkeiten von Analog auf Digital in der Größe von 86 Mbits/sec (10,74 MHz, 8 bits/Wort) z. B erreicht werden, wenn die Umsetzung für das NTSC-Standardsystem erfolgen soll. Dies ist deswegen der Fall, weil ein Taktintervall etwa 93 ns dauert, und es ist nötig, 8 bits je Bildelement zu entscheiden. Um die Zeit für die Bereitstellung eines speziellen Signals in derart kurzer Zeitspanne zu haben, ist es erforderlich, die Arbeitsdauer der Schaltkreiselc mente kleiner als 2-3 ns zu machen.

Digitale Schaltkreiselemenlc, die eine derart hohe Arbeitsgeschwindigkeit haben, lassen sich mit hochgeschwindigkeits-logischen Schaltkreiselementen bilden, z. B. ECL (Emittergekoppelte Logik) und andere.

^M Derzeit jedoch können analoge Kreise wie Spannungskomparatoren u. dgl. allenfalls mit einer derart hohen Geschwindigkeit arbeiten, wenn Transistoren als diskrete Elemente verwendet werden, die eine Grenzfrequenz von 5GHz haben. Damit wird aber die

^hr% gesamte Schaltungsanordnung unvermeidbar teuer.

In einem rückkoppelnden Analog-Digital-Wandler, wie er beispielsweise in »On the Experimental Ultra-High Speed CODEC« (»OKIDEN Review«.

vol. 37, No, 4, Dec,! 970, pp 48 - 64) gezeigt ist, der unter Verwendung diskreter Schaltkreiselemente hergestellt ist, um ein Fernsehbildsignal in Digitalsignale umzusetzen, wurde eine derartig hohe Umsetzgeschwindigkeit, wie sie oben genannt wurde, erreicht Es ist jedoch derzeit unmöglich, eine derart hohe Umsetzgeschwindigkeit unter Verwendung integrierter Schaltkreiselemente in einem rückkoppelnden Analog-Digital-Wandler zu erzielen.

In einem Kaskaden-Analog-Digital-Warsdler, der anstelle der Rückkopplungstype verwendet wird, können in gewissen Wandlerstufen langsame Schaltkreivelemente eingesetzt werden, da ein Eingangssignal, das in ein Digitalsignal umgesetzt werden soll, durch Verzögerungskreise in den einzelnen Wandlerstufen nacheinander verzögert wird. Das heißt, der Kaskaden-Analog-Digital-Wandler besteht, wie dies F i g. 1 der Zeichnung zeigt, aus einer bestimmten Anzahl von Einheits-Wandlerstufen, die in Kaskade geschaltet sind. Jede der Einheitsstufen besteht aus einem Verzögerungskreis 4, der dazu dient, einem einer Eingangsklemme {«!geführten Analogsigna!, ζ. Β. einem Fernsehbildsignal, durch Aufprägen einer Verzögerung die Signalfolgen einzustellen; ferner ist ein Vergleichskreis 2 vorhanden, der das Eingangssignal mit einem Bezugssignal vergleicht und ein Digitalsignal von »1« oder »0« bildet als Ergebnisausgang des vorgenommenen Vergleichs, ein Digital-Analog-Wandler 3, der das Digitalsignal, das der Komparator 2 abgibt, in ein entsprechendes Analogsignal umwandelt, und ein Operationsverstärker 5, der ein Differential-Ausgangssignal des Eingangssignals bildet, das ihm vom Verzögerungskreis 4 zugeführt wird, sowie des Analogsignals, das er vom Wandler 3 erhält, wobei das Differential-Ausgangssignal dann Eingangssignal der nächsten Stufe ist. Das von Komparator 2 abgegebene Digitalsignal wird auch an einer Klemme 6 als Ausgangswert der jeweiligen Stufe durch einen Verzögerungskreis 7 abgenommen.

Es können zwar langsam arbeitende Schaltkreiselemente bei diesem Kaskaden-Analog-Digital-Wandler verwendet werden, doch werden Verzögerungskreise, Operationsverstärker und andere Baugruppen benötigt, die nur verhältnismäßig kleine Gleichspannungsdriften haben dürfen. Dies deshalb, weil die Gleichspannungskomponenten der Signale, die behandelt werden, unter dem Einfluß der Gleichspannungsdriften dieser Schaltungselemente verändert werden, so daß dadurch die Genauigkeit der Gesamtschaltung verschlechtert werden kann.

Der Erfindung liegt daher die Aufgabe zugrunde, einen Analog-Digital-Wandler und speziell einen Kaskaden-Wandler zu schaffender eine hohe Genauigkeit bei hoher Arbeitsgeschwindigkeit hat, ohne daß dazu Schaltungselemente verwendet werden müssen, die nur sehr kleine Gleichspannungsdriften haben. Diese Aufgabe wird mit einem Analog-Digital-Wandler gelöst, wie er sich aus Anspruch 1 ergibt.

Mit einer Weiterentwicklung der Erfindung soll ein schneller Analog-Digital-Wandler und insbesondere ein Kaskaden-Wandler unter Verwendung von relativ langsam arbeitenden Schaltkreiselementen und ohne Vergrößerung der Gleichspannungsdrift durch diese Schaltkreiselemente geschaffen werden.

Ferner soll mit einem derartigen Wandler der Einfluß, den die Gleichspannungsdrift in den Schaltkreiselementen hat sowie in den Kingangssignalen des Analog-Digital-Wandlers ausgeschaltet werden, indem ein Gleichspannungs Klammerki .ms benützt wird, der in keinem

Fall die umgesetzten Signale verschlechtert, sofern die Signale periodisch wiederkehrende, konstante Gleichspannungspegel haben.

Es ist bekannt, das Gleichspannungsverklammern von Signalen mit konstanten, periodisch wiederkehrenden Gleichspannungspegeln, z. B, Fernsehbildsignalen, zur Unterdrückung des durch Schwankungen von Gleichspannungskomponenten der Signale hervorgerufenen Einflusses einzusetzen. Die Gleichspannungsverklammerung hat jedoch so wesentliche Fehler wie den folgenden.

Es ist schwierig, einen Gleichspannungs-Klammerkreis auszulegen und einzustellen, ohne daß die Bildqualität des von ihm verarbeiteten Fernsehsignals Schaden nimmt. Die vom Klammerkreis erzeugten Verklammerungsimpulse verschlechtern nämlich die zu verklammernden Signale wegen Übergreifens der VerkJammerungsimpulse auf das Eingangssignal infolge von Streukapazitäten u. dgl. im Klammerkreis.

Ein Analog-Digital-Wandler gemäß der Erfindung, in dem ein Eingangssignal wie ein Fernsehbildsignal und Bezugssignale mit aufeinander fofgcnden unterschiedlichen Pegeln miteinander verglichen werden und ein Digitalsignal als Ausgang gebildet wird, das sich aus den Vergleichen ergibt, enthält einen Klammerkreis, der das Eingangssignal nicht in der oben genannten üblichen Weise verklammert, sondern der die Bezugssignale im Verhältnis zu Bezugspegeln, die periodisch im Eingangssignal auftreten, verklammert, z. B. in bezug zu einem Pegel der Horizontal-Synchronisier-Signale in einem Fernsehbildsignal, so daß es möglich ist, den durch Gleichspannungsdrift, die in den Eingangssignalen und in den Schaltkreiselementen des Wandlers auftritt, hervorgerufenen Einfluß auszuschalten.

Das heißt, ein Analog-Digital-Wandler nach der Erfindung hat das besondere Merkmal, daß er einen Klammerkreis der vorstehend aufgeführten Art zusammen mit Komparatoren verwendet, die das Eingangssignal und Bezugssignale miteinander vergleichen und als Ausgangsgrößen aus diesen Vergleichen Digitalsignale bilden.

Anhand der Zeichnung wird die Erfindung nun an Ausführungsbeispielen beschrieben. Es zeigt

F i g. 1 ein Blockdiagramm des grundlegenden Schaltungsaufbaus eines Kaskaden-Analog-Digital-Wandlers,

Fig. 2 ein Blockdiagramm einer Ausführungsform einer Einheitsstufe des Kaskaden-Wandlers, der aus Analog-Digital-Wandlerstufen gemäß der Erfindung besteht für den Fall, daß 1 Bit eines Digitalsignals je Stufe entschieden wird,

F i g. 3 ein Blockdiagramm einer anderen Einheitsstufc eines Kaskaden-Wandlers, der aus Analog-Digital-Wandlerstufen nach der Erfindung besteht, wobei 3 Bits eines Digitalsignals je Stufe entschieden werden,

Fig.4 ein Erlä.uterungsdiagramm, dai die Wellenform eines Signals zeigt, in welchem tu beiden Seiten von konstanten Bezugspegeln Inforrnationssignale verteilt sind, und

Fig.5 ein Bljckdiagramm eines anderen Ausführungsbeispiels einer Einheitsstufe eines Kaskaden-Wandlers, der aus Analog-Digitai-Wandlerstufen gemäß der Erfindung besteht, wobei je Sture 3 Bits des Digitalsignals entschieden werden.

Ein Analog-Digital-Wandler nach der Erfindung wird vornehmlicl. dazu verwendet, solche Analogsignale in Digitalsignale zu verwandeln, in denen Bezugs-Gleichspannungspegel, z. B. Horizontal-Synchronisier-Signale

eines Fernsehsignals, periodisch verteilt sind, insbesondere nur auf einer Seite eines Informationssignals. Gemäß der Erfindung werden Bezugssignale zum Verg'eich mit den Bezugs-Gleichspannungspegeln verklammert, die in den Analogsignalen enthalten sind, und > zwar während der Dauer der Bezugspegel, so daß der durch verschiedene Arten von Gleichspannungsdriften hervorgerufene Einfluß auf die Genauigkeit der Umsetzung ausgeschaltet wird.

Fig. 2 ist ein Blockdiagramm, das eine Stufe eines u> bevorzugten Ausführungsbeispiels für den vorstehend genannten Zweck darstellt, wobei 1 Bit eines Digital-Ausgangssignals pro Einheitsstufe des Kaskaden-Analog-Digital-Wandlers entschieden wird.

In dem Blockdiagramm nach F i g. 2 sind die mit den ι '■ Ziffern 1 - 7 gekennzeichneten Schaltkreisblocks dieselben wie in F i g. I, so daß alle diese Schaltkreisblocks mit Ausnahme der Vergleichsschaltung 2 üblich gestaltet sind. So besteht beispielsweise ein Digital-Analog-Wandler 3 aus einem Spannungsteiler, und ein 2i> Verzögerungskreis 4 besteht aus einem analogen Schieberegister oder einem analogen Speicher.

In dem Wandler können die umgesetzten Digitalsignale simultan oder parallel miteinander von den Ausgangsklemmen 6 der jeweiligen Wandlerstufen r> abgenommen werden, wobei jeweils I Bit des Ausgangs-Digitalsignals im Ansprechen auf nacheinander verzögerte analoge Differenzeingangssignale in aufeinanderfolgenden Stufen entschieden wird, so daß langsam arbeitende Schaltkreiselemente auch für eine w sehr schnelle Umsetzung verwendet werden können.

Im Blockdiagramm der F i g. 2 ist der Vergleichskreis 2, der die Fähigkeit hat zu verklammern, mit zwei Komparatoren 8 und 9 bestückt. Die Eingangsklemme 1 ist üblich mit je einer Eingangsklemme der Komparato- r> ren 8 und 9 verbunden, während die Ausgangsklemme nur des Komparators 8 mit dem Digital-Analog-Wandler 3 und außerdem über den Verzögerungskreis 7 auch mit der Ausgangsklemme 6 verbunden ist. Der Komparator 9 und die übrigen, später noch zu ■«> beschreibenden Schaltkreiselemente bilden zusammen mit einer Quelle für die Bezugssignale für den Vergleich den bereits genannten Klammerkreis.

Die Mittel für die Zuführung der Vergleichs-Bezugsspannungen weisen eine Reihenschaltung auf, die aus ⁴" einer Konstantstromquelle 10 und einem Widerstand 11 zusammengesetzt ist, wobei eine Klemme 12 des Widerstandes 11 mit dem zweiten Eingang des Komparators 8 und die andere Klemme 13 des Widerstandes 11 mit dem zweiten Eingang des ^w Komparators 9 verbunden ist. Außerdem ist der Verbindungspunkt 17 einer aus einem Widerstand 15 von hohem Widerstandswert und einem Kondensator 16 gebildeten Reihenschaltung mit der Ausgangsklemme des Komparators 9 über eine Diode 14 mit umgekehrter Durchlaßrichtung verbunden. Der zweite Anschluß 18 des Widerstandes 15 wird mit einer positiven Gleichspannung versorgt während der zweite Belag des Kondensators 16 an Massepotential liegt Zwischen dem Anschlußpunkt 17 und dem zweiten Anschluß 13 des Widerstandes 11 liegt eine Rückkopplungsleitung 20, in die ein Pufferverstärker 19 eingeschaltet ist

Der von einer gestrichelten Linie in F i g. 2 umgebene Vergleichskreis 2 arbeitet folgendermaßen, wenn ihm ^b5 an der Eingangsklemme 1 ein Fernsehbildsignal zugeführt wird. Der Komparator 9 vergleicht die Spannung zu Beginn des Korizontal-Synchronisier-Si gnals des Fernsehsignal"; mit einer an der Klemme 13 des Widerstandes H auftretenden Spannung. In diesem Augenblick führt die Konstantstromquelle 10 dem Widerstand 11 einen Strom zu. und die am Anschlußpunkt 17 zwischen Widerstand 15 und Kondensator 16 auftretende Spannung wird auf einem konstanten Wert gehalten, da die positive Gleichspannung der Klemme 18 des Widerstandes 15 zugeführt wird. Dann ist die an der Klemme 13 auftretende Spannung gleich der Spannung am Anschlußpunkt 17, denn der Pufferverstärker 19 ist so gebildet, daß er einen Verstärkungsfaktor 1 und eine sehr kleine Gleichspannungs-Abweichung hat. Bevor das Fernsehbildsignal der Eingangsklemme 1 zugeführt wird, wird die Spannung am Anschlußpunkt 17, d.h. die Spannung an der Klemme 13 des Widerstandes 11, gegenüber der Spannung zu Beginn des Synchronisiersignals des Fernsehbildsignals, das eine negative Polarität hat, auf einen hohen Wert gebracht. Wenn ein Synchronisiersignal des Fernsehbildsignale dann den Eingangsklemmen 1 zugeleitet wird, gibt der Komparator 9 ein Ausgangssignal »0« ab, da die Spannung an der Klemme 13 des Widerstandes

11 höher ist als die Spannung zu Beginn des Synchronisiersignals. Dadurch liegt an der Diode 14 eine Spannung in Durchlaßrichtung an, so daß diese leitend wird. Es fließt dann die im Kondensator 16 gespeicherte elektrische Ladung über die Diode 14 in den Komparator 9. wodurch die Spannung am Anschlußpunkt 17 absinkt. Somit sinkt auch die Spannung an der Klemme 13 des Widerstandes H. Sobald die Spannung an der Klemme 13 niedriger wird als die Spannung des Synchronisiersignals im Fernsehbildsignal am Eingang, gibt der Komparator 9 das Ausgangssignal »1« ab. Damit kommt die Diode 14 in den Sperrzustnnd, so daß wiederum der Kondensator 16 durch die ar der Klemme 18 anliegende Gleichspannung aufgeladen wird. Das Aufladen des Kondensators 16 geht jedoch sehr langsam vor sich, da der Wert des Widerstandes 15 sehr groß ist. Auf diese Weise wird die Spannung am Kondensator 16. d. h. die am Anschlußpunkt 17 praktisch gleich dem Wert, auf den sie sich eingestellt hat, wenn vom Komparator 9 das Ausgangssignal »1« abgegeben wird.

Somit wird die Spannung an der Klemme 13 des Widerstandes 11 ebenfalls ungefähr gleich der Spannung des Synchronisiersignals des Fernsehbildsignals am Schaltungseingang. Bis das nächste Synchronisiersignal der Eingangsklemme 1 zugeführt wird, bleibt die Ausgangsklemme des Komparators 9 fortwährend auf den Zustand »1« geschaltet, da die Spannungen der Bildinformationssignale des Fernsehsignals, weiches innerhalb des Intervalls auftritt, höher sind als die Spannung an der Klemme 13. Dadurch wird für die Dauer der Bildinformationssignale des Fernsehsignals die Spannung an der Klemme 13 auf einem Wert gehalten, der der Spannung der Synchronisiersignale entspricht Es wurde zwar an früherer Stelle bereits erwähnt daß der Pufferverstärker 19 einen Verstärkungsfaktor von 1 und einen sehr kleinen Gleichspannungsabfall haben soll, doch ist diese Einschränkung für den Pufferverstärker 19 nicht erforderlich, da die durch die Rückkopplungsstrecke 20 bedingte Verstärkung der Kopplungsschleife sehr hoch ist wenn die Diode 14 leitend ist

Durch die beschriebene Wirkungsweise ist die Bezugsspannung für den Vergleich, die an der Klemme

12 des Widerstandes 11 erscheint und dann dem Komparator 8 zugeführt wird, mit der Spannung der

Synchronisiersignale des Eingangs-Fernsehsignals verklammert, so daß der Pegelvergleich zwischen dem analogen Eingangssignal und den Bezugsspannungen für den erfindungsgemäßen Vergleich derart vorgenommen wird, daß die entsprechende eine dieser für den Vergleich verwendeten Bezugsspannungen mit dem in dem zu vergleichenden analogen Eingangssignal enthaltenen Lezugspegel verglichen wird, beispielsweise mit dem oberen Niveau der Synchronisiersignale des Fernseheingangssignals. Für die erste Wandlerstufe des Kaskaden-Analog-Digital-Wandlers sollte ein Verklammerungspegel der Bezugsspannung für den Komparator 8 vorzugsweise auf die Hälfte eines dynamischen Bereichs eingestellt werden, d. h. der Maximalspannung Vm in Volt des Fernsehbildsignals. Wenn die Spannungen des Fernsehbildsignals am Eingang höher sind als die Bezugsspannung, wird vom Komparator 8 das Ausgangssignal »I« abgegeben, während das Ausgangssigna! »ö« ist, wenn die Spannungen niedriger sind. Diese Ausgangssignale können an den Ausgangsklemmen 6 über Verzögerungskreise 7 abgenommen werden, und sie werden gleichzeitig auf den Digital-Analog-Wandler 3 gegeben. Das umgesetzte Ausgangssignal von '/2 Vm Volt, das gleich der Bezugsspannung für den Komparator 8 ist, wird vom Digital-Analog-Wandler 3 abhängig vom »!«-Ausgangssignal des Komparators 8 gebildet, welches die unterste Stelle des Ausgangs-Digitalsignals darstellt. Ein umgesetztes Ausgangssignal von 0 Volt wird vom Digital-Analog-Wandler 3 dann abgegeben, wenn der Komparator 8 das AusgE.igssignal »0« hat. Das über den Verzögerungskreis 4 verzögerte Fernsehbildsignal und das Ausgangssignal des Digital-Analog-Wandlers 3 von Ui Vm oder 0 Volt werden dem Operationsverstärker 5 zugeleitet, der an seinem Ausgang dann aus der Differenz dieser beiden Eingangssignale sein Ausgangssignal bildet. Dieses Differenz-Ausgangssignal wird dann der Eingangsklemme 1 der nächsten Wandlerstufe des Kaskaden-Wandlers zugeführt.

In der nächsten Wandlerstufe wird die Spannung des Differential-Ausgangssignals aus der ersten Wandlerstufe mit einer Bezugsspannung verglichen, die auf ¹A Vm Volt eingestellt ist. d. h. auf die Hälfte der Bezugsspannung der ersten Wandlerstufe. Der Vergleich mit der Bezugsspannung von Ά Vm Volt geschieht genauso wie in der ersten Wandlerstufe, indem die Werte des Widerstandes 11 und der den Spannungsteiler bildenden Widerstände des Digital-Analog-Wandlers 3 geeignet gewählt werden.

Mit entsprechenden Wandlerstufen der Kaskade werden dann weitere Vergleiche gegenüber den Bezugs-Vergleichsspannungen Ve Vm Volt, '/ιβ Vm Volt usw. vorgenommen. Wenn der Vergleich in der letzten Wandlerstufe ausgeführt ist, werden die Ausgangssignale der Komparatoren 8 jeder Wandlerstufe an den Ausgangsklemmen 6 Ober die Verzögerungskreise 7 abgenommen, so daß entsprechende Bits eines binär-codierten Signals parallel als Ausgangswert des Kaskaden-Analog-Digital-Wandlers abgenommen werden können. Die Vergleichs-Bezugsspannungen sind in dem beschriebenen Beispiel auf die Werte '/2 Vm VoIt₁ ¹A Vm Volt '/β Vm Volt usw. eingestellt, wobei der Verstärkungsfaktor des Operationsverstärkers 5 den Wert f hatte, doch können auch die Bezugsspannungen alle auf den Wert '/2 Vm Volt eingestellt werden, wenn der Verstärkungsfaktor der Operationsverstärker 5 den Wert 2 hat.

Das beschriebene Ausführungsbeispiel ist als Kaska

den-Wandler ausgebildet, mit dem, wie erwähnt, langsam arbeitende Schallkreiselemente benutzt werden können. Wenn jedoch aufeinanderfolgend geteilte stabile Bezugssignale für den Vergleich zur Verfügung stehen, ist es möglich, eine andere Ausführungsform des Kaskaden-Wandlers zu bilden, in dem mehr als 2 Bits je Kaskadenstufe entschieden werden können, und für den Fall, daß ein Digital-Ausgangssignal mit einer erforderlichen Form erhalten werden kann, ist es auch möglich, eine Ausführungsform zu schaffen, in der sämtliche, das benötigte Digitalsignal ergebende Bits, in einer Wandlerstufe gebildet werden können.

F i g. 3 zeigt das Blockdiagramm einer Ausführungsform der Einheitsstufe eines Kaskaden-Analog-Digital· Wandlers nach der Erfindung, in der 3 Bits je Stufe gebildet werden.

Ein Vergleichskreis 2, der durch eine gestrichelte Linie umschlossen ist, kann bei dem Digital-Analog-

TT anuici au eingesetzt rrciutrii, uaij cm Lrciii/tigica

Digitalsignal als Ausgangssignal erhalten wird. Der Vergleichskreis 2 besteht aus sieben Komparatoren 21-27, die parallel zueinander angeordnet sind, einer Reihenschaltung aus einer Konstantstromquelle 28 und sieben Widerständen 29-35, einem Klammerkreis 36 und einem Code-Wandler 37. Der Klemmkreis 36, der wiederum mit einer gestrichelten Linie umschlossen ist, hat denselben Aufbau wie der in Fig.2 gezeigte. Der Code-Wandler 37 ist über drei Anschlußleitungen 38,39, 40 mit einem mit drei Eingängen ausgestatteten Digital-Analog-Wandler 41 verbunden. Diese drei AnschluBleitungen 38,39,40 führen außerdem über drei Verzögerungskreise 42, 43, 44 auf drei Ausgangsklemmen 45,46 und 47. Die einzelnen Bezugsspannungen für die Komparatoren 21—27 haben der Reihe nach sieben verschiedene Spannungspegel. Diese sieben Spannungspegel teilen den dynamischen Bereich des Eingangssignals in acht Teile. Die Bezugsspannungen werden von der Reihenschaltung der Konstantstromquelle 28 mit den sieben Widerständen 29—35 erzeugt, und sie werden dann den Komparatoren 21—27 eingegeben. Diese Bezugsspannungen, die in dem beschriebenen Ausführungsbeispiel dem Vergleichen dienen, werden mit periodisch im Eingangssignal auftretenden Gleichspannungen verklammert, wobei diese periodisch auftretenden Signale beispielsweise die Synchronisiersignale des Fernsehsignals sein können, die einen konstanten Bezugswert haben, wie dies an früherer Stelle bereits gesagt ist Wenn ein Fernsehbildsignal der Eingangsklemme 1 zugeleitet wird, vergleichen die Komparatoren 21—27 die Spannungen des Fernsehbildsignals mit den zugehörigen Bezugsspannungen und bilden ein einstelliges Oktalcode-Ausgangssignal.

Die Codesignale, die von den Komparatoren 21 —27 abgegeben werden, werden dem Code-Wandler 37 eingegeben, von dem sie in ein dreistelliges Binär-Codesignal umgewandelt werden. Der Code-Wandler 37 ist allgemein bekannt und , kann beispielsweise dem Angebot (311, Februar 1973, Seite 6) von Fairchild Co. für einen schnellen Analog-Digital-Wandler entnommen werden. Das aus dem Code-Wandler 37 erhaltene Binär-Codesignai wird dem Digital-Analog-Wandler 41 eingegeben und von diesem in eine Spannung mit entsprechendem Pegel umgesetzt Die aus dem Digital-Analog-Wandler 41 erhaltene Spannung und ein entsprechender Teil des Eingangs-Fernsehbildsignals, das durch den Verzögerungskreis 4 verzögert worden ist gelangen dann in den Operationsverstärker 5, der das aus diesen Signalen gebildete Differenz-Ausgangs-

signal der nächsten Wandlerstufe als Eingangssignal in der bereits früher beschriebenen Weise zuführt. Andererseits kann ein Ausgangssignal mit natürlichem Dinar-Code von 3 Bits parallel in einzelne Bits aufgeteilt den Ausgangsklemmen 45, 46 und 47 über die Verzögerungskreise 42,43,44 abgenommen werden.

Die beiden Deschriebenen Ausführungsformen können angewendet werden, wenn Informationssignale des umzusetzenden Eingangssignals nur auf der einen Seite des darin periodisch enthaltenen Bezugspegels verteilt sind, wie dies bei Fernsehbildsignalen der Fall ist. Wenn dagegen wie bei dem Beispiel nach F i g. 4 Informationssignale zu beiden Seiten des Bezugspegels 48, der periodisch im Eingangssignal enthalten ist, verteilt sind, dann werden die Bezugspegel 48 auf die gestrichelt gezeichneten Werte 49 abgesenkt, indem Gleichspannungen in einer Größe den Bezugspegeln 48 hinzugefügt werden, daß der neue Pegel 49 dann unterhalb des niedrigsten Wertes des Eingangssignals zu liegen kommt. Uamit wird erreicht, dall die Informationssignale wiederum nur auf einer Seite des nun erniedrigten Bezugspegels liegen. Damit können wiederum die Ausführungsformen in der beschriebenen Art eingesetzt werden.

Im letzteren Fall ist es möglich, die Schaltungsanordnung des Vergleichskreises 2 so abzuwandeln, wie sie F i g. 5 zeigt. F i g. 5 bringt ein Blockdiagramm eines Ausführungsbeispiels, von dem 3 Bits eines Digitalsignals in einer Einheit^- Wandlerstufe gebildet werden. In F i g. 5 besteht der Vergleichskreis 2 aus sieben Komparatoren 50-56, die parallel zueinander angeordnet sind, einer Reihenschaltung aus zwei Konstantstromquellen 57 und 58 und sechs Widerständen 59-64, einem Klammerkreis 65, der den Komparator 53 gemeinsam verwendet, und einem Code-Wai.dler 66. Der Klammerkreis 65 enthält einen elektronischen Schalter 67, der in Reihe zwischen einer Ausgangsklemme des Komparator 53 und einer Klemme 69 eines Kondensators 68 liegt, dessen zweiter Belag an Masse gelegt ist. Die Klemme 69 des Kondensators 68 ist über einen Pufferverstärker 70 an einen Anschlußpunkt 72 zwischen den beiden Widerständen 61 und 62 geführt, wodurch eine Rückkopplungsverbindung geschaffen ist.

Die Bezugsspannungen in dem in F i g. 5 dargestellten Ausführungsbeispiel werden auf dieselbe Weise erzeugt wie im Ausführungsbeispiel nach F i g. 3. Das heißt, die Bezugsspannungen von sieben Stufen, die den dynamischen Bereich des Eingangssignals in acht Teile unterteilen, werden durch die beiden Konstantstromquellen 57, 58 und die sechs Widerstände 59-64, die zwischen diesen Konstantstromquellen in Reihe liegen, gebildet und dann jeweils den entsprechenden Komparatoren 50-56 zugeleitet. Die am Anschlußpunkt 72 zwischen den Widerständen 61 und 62 auftretende Bezugsspannung wird mit den im Eingangssignal enthaltenen Bezugspegeln verklammert

Der Bezugspegel des Eingangssignals wird auf die Eingangsklemme 1 gegeben, und der elektronische Schalter befindet sich im geöffneten Zustand durch einen Schaltimpuls, der abhängig von den Bezugspegeln, die periodisch im Eingangssignal auftreten, gebildet wird. Im Komparator 53 wird die in den Bezugspegeln erscheinende Spannung im Eingangssignal mit der Bezugsspannung am Verbindungspunkt 72 zwischen den Widerständen 61 und 62 verglichen. Ist dabei der Wert der Bezugspegel höher als die Bezugsspannung am Anschlußpunkt 72, gibt der Komparator 5? als Ausgang ein Signal »1« ab. Dadurch wird der Kondensator 68 aufgeladen, so daß die Spannung an seinem Anschi'jß 69 ansteigt. Da der Anschluß 69 mit dem Anschlußpunkt 72 über die Rückkopplungsleitung 71 verbunden ist, steigt auch die Spannung am Anschlußpunkt 72 mit an. Sobald die Spannung an diesem Anschlußpunkt 72 höher wird als die Spannung der Bezugspegel im Eingangssignal, gibt der Komparator 53 an seinem Ausgang das Signal »0« ab. Damit hört das Aufladen des Kondensators 68 auf, denn der

to elektronische Schalter 67 öffnet, wodurch die Spannung an der Klemme 69 des Kondensators 68 auf einem konstanten Wert gehalten wird. Bei dem oben beschriebenen Vorgang wird der Kondensator 68 langsam aufgeladen, da die Ausgangsimpedanz des

is Komparators 53 und auch die Kapazität des Kondensators 68 große Werte haben, so daß der Aufladevorgang durch die periodisch auftretenden Bezugspegel mehrmals vorgenommen werden muß, und die Spannung an der Klemme 69 des Kondensators 68 erreicht schließlich

Μ den konstanten Wert, wie dies an früherer Stelle beschrieben wurde. Da die Spannung am Anschlußpunkt 72 damit ebenfalls auf einem konstanten Wert gehalten wird, sind die Bezugsspannungen für den Vergleich mit den Bezugspegeln im Eingangssignal verklammert.

Sind im Gegensatz dazu die Spannungswerte der Bezugspegel im Eingangssignal niedriger als die Spannung vom Anschlußpunkt 72, wird am Komparator 53 ein Ausgangssignal »0« abgegeben. Sobald der Bezugspegel des Eingangssignals auf die Klemme 1 der Schaltung kommt, wird der elektronische Schalter 67 auf Durchlaß geschaltet, so daß die im Kondensator 68 gespeicherte elektrische Ladung in den Komparator 53 fließt, was zur Folge hat, daß die Spannung an der Klemme 69 absinkt. Wird die Spannung am Anschlußpunkt 72 dann niedriger als die Spannung der Bezugspegel des Eingangssignals, so gibt der Komparator 53 das Ausgangssignal »I« ab. In diesem Augenblick wird die Spannung an der Klemme 69 des Kondensators 68 und damit die Spannung am Anschlußpunkt 72 zwischen den Widerständen 61 und 62 auf einem konstanten Wert gehalten, indem der elektronische Schalter 67 aufmacht. Somit sind die Bezugsspannungen für den Vergleichsvorgang ebenfalls wieder in der oben beschriebenen Weise verklammert.

Die Komparatoren 50 — 56 vergleichen die Spannungen des Eingangssignals mit den in der erläuterten Weise verklammerten Bezugsspannungen und bilden ein einstelliges Oktalcode-Ausgangssignal. Der Codeso Wandler 66 setzt dieses Oktalcode-Signal in ein dreistelliges binär-codiertes Signal um. Damit kann das Eingangssignal, das Informationssignale zu beiden Seiten der Bezugspegel, die periodisch auftreten, enthält, gemäß der Erfindung in ein Digitalsignal umgesetzt werden.

Wie oben erläutert, sind die Bezugssignale für den Vergleich im Analog-Digital-Wandler gemäß der Erfindung mit den Bezugspegeln im Eingangssignal, das in Digitalsignale umgesetzt werden soll, verklammert,

eo und dann wird die Vergleichsbehandlung für den Umwandelvorgang durchgeführt. Bei einem K.t-okaden-Analog-Digital-Wandler ist es gemäß der Erfindung möglich, die Gleichspannungsdrift, die in den Verzögerungskreisen, den Operationsverstärkern und anderen Teilen auftritt, auszuschalten und außerdem den Einfluß, den Schwankungen der Gleichspannungskomponenten im Eingangssignal hervorrufen, zu unterdrücken. Es wird auf diese Weise gemäß der Erfindung ein

Analog-Digital-Wandler und insbesondere ein solcher Kaskaden-Wandler von hoher Genauigkeit erhalten. Bei dem erfindungsgemäßen Kaskaden-Wandler erhalten die Lingangssignale durch die Verzögerungskreise in den einzelnen Wandlerstufen nacheinander eine Verzögerung, womit eine Synchronisierung zwischen dem Eingangssignal und den aus den Vergleichen hervorgehenden Signalen, die beide dem Operationsverstärker zugeleitet werden, erzielt wird, womit dann nicht erforderlich ist, Schaltkreiselemente mit sehr hoher Schaltgeschwindigkeit einzusetzen. Damit wird möglich, einen kompakten und billigen Wandler unter Verwendung integrierter Schaltungen herzustellen.

Der Analog-Digital-Wandler nach der Erfindung kann nicht nur in Verbindung mit Fernsehbildsignalen verwendet werden, die Synchronisiersignale von negativer Polarität enthalten, wie dies anhand eines Beispiels

in der Beschreibung dargestellt wurde, sondern der Einsatz bei .Synchronisiersignalen mit positiver Polarität ist ebenfalls möglich, indem die Polaritäten der entsprechenden Schaltkreiselemente und entsprechender Schaltvorgänge umgekehrt werden. Der Wandler kann außerdem in Verbindung mit samtKjhjn Analogsignalen eingesetzt werden, in denen periodisch konstante Gleichspannungspegel wiederkehren, die als Vergleichsgrößen benutzt werden können. Soll beispielsweise ein aus Audiosignalen bestehendes Analogsignal, das durch zeitliche Aufteilung gemultiplext ist, in ein Digitalsignal umgewandelt werden, dann kann dazu ein Analog-Digital-Wandler gemäß der Erfindung verwendet werden, indem in das umzusetzende Analogsignal periodische konstante Gleichspannungspegel eingefügt werden.

Hierzu 4 Blatt Zeichnuneen

Claims

Patentansprüche:

t, Analog-Digital-Wandler, in welchem das umzusetzende analoge Eingangssignal mit mehreren konstanten Signalen, die für den Vergleich standardisiert werden, verglichen wird und das Digitalsignal als auch dem Vergleich hervorragender Ausgangswert gebildet wird, gekennzeichnet durch eine Vielzahl von Komparatoren, die die Eingangssignale mit jeweils einem der zahlreichen, für den Vergleichsvorgang standardisierten Bezugssignale vergleicht und die entsprechenden Digitalsignale als Ausgangsgrößen aus diesem Vergleich bildet, und wenigstens einen Klammerkreis, der den Spannungspegel der für den Vergleichsvorgang standardisierten Bezugssignale jeweils mit Konstantspannungspegeln verklammert, die sich auf einen im Eingangssignal enthaltenen Bezugspegel beziehen.
2. Wandler nach Anspruch 1, dadurch gekennzeichnet. <daß der Klammerkreis eine aus wenigstens einer Konstantspannungsquelle und einem Widerstand bestehende Reihenschaltung aufweist sowie einen der Komparatoren, der das Eingangssignal mit einer an einer Klemme des Widerstandes auftretenden Bezugsspannung vergleicht, einen Kondensator, der mit einer Ausgangsklemme des Komparator durch einen Schalter verbunden ist und abhängig vom Ausgang des Komparator aufgeladen oder entladen wird, und einem zwischen eine Anschlußklemme des Kondensators und den Anschluß des Widerstanries eingeschalteten Pufferverstärker, der einen Rückkopplungspfad bildet
3. Wandler nach Anspruch 2, dadurch gekennzeichnet, daß der Schalter eine Diode ist und der Kondensator durch eine der vsleichspannungsquellen über einen Widerstand mit hohem Widerstandswert und den Komparator durch die Diode aufgeladen und über den anderen Widerstand entladen wird.
4. Wandler nach Anspruch 2, dadurch gekennzeichnet, daß der Schalter ein durch einen Tastimpuls gesteuerter elektronischer Schalter ist, wobei der Tastimpuls in Abhängigkeit vom Eingangssignal gebildet wird.
5. Wandler nach Anspruch 2, dadurch gekennzeichnet, daß den Komparatoren das Eingangssignal und außerdem jeweils eine der Bezugsspannungen zugeführt wird, die an aufeinanderfolgenden Klemmen der in Reihe liegenden Widerstände auftreten, und daß derjenige Komparator, der im Klammerkreis enthalten ist, die an einer Klemme des Widerstandes auftretende Bezugsspannung züge führt erhält, der in bezug auf den Bezugspegel im Eingangssignal gelegen ist, während die Ausgangsklemmen der anderen Komparatoren parallel an einen Code-Wandler angeschlossen sind, der die Ausgangs-Digitalsignale der Komparatoren in ein Digitalsignal der gewünschten Form umsetzt.
6. Wandler nach Anspruch I₁ dadurch gekennzeichnet, daß mehrere Wandlerstufcn in Kaskade geschaltet sind und jede der Wandlerstufen einen Klammerkreis sowie zwei zugehörige Komparatoren enthält, von denen einer im Klammerkreis liegt, während ein Digital-Analog-Wandler den Ausgangswert des anderen Komparators in ein Analogsignal umsetzt, und einen Operationsverstärker, der ein Differential-Ausgangssignal erzeugt aus einem

vom Digital-Analog-Wandler erhaltenen Analogsignal und einem entsprechenden Teil des Eingangssignals, welches Ausgangssigna! dann als Eingangssignal der nächsten Wandlerstufe zugeführt wird mit Ausnahme bei der letzten Wandlerstufe,

7, Wandler nach Anspruch t, dadurch gekennzeichnet, daß mehrere Wandlerstufen in Kaskade geschaltet sind und jede Stufe einen Klammerkreis enthält sowie mehrere Komparatoren, von denen einer im Klammerkreis enthalten ist, e'trien Code-Wandler, der Ausgangs-Digitalsignale der entsprechenden Komparatoren umsetzt, einen Digital-Analog-Wandler, der vom Code-Wandler zugeführte Digitalsignale in Analogsignale umwandelt, und einen ein Differential-Ausgangssignal aus dem Analogsignal vom Digital-Analog-Wandler und einem entsprechenden Teil des Eingangssignals ein Differential-Ausgangssignal bildenden Operationsverstärker, welches als Eingangssignal dir nächsten Wandlerstufe zugeleitet wird mit Ausnahme bei der letzten Wandlerstufe.