DE2537812C2 - Vorrichtung zur bildlichen Wiedergabe von Videosignalen - Google Patents

Description

gekennzeichnet durch folgende Merkmale:

P)

n) die Elemente des ersten Speichers (F_A\ — Fdk) bilden zugleich je ein Schieberegister (W_x- Wk) für jeden der zweiten Steuerkreise (T>\-T_sK).

o) die Elemente des zweiten Speichers (Fe \ — Fhk) bilden gleichfalls je ein Schieberegister (R]-Rk) für jeden der zweiten Steuerkreise (Ty ]—Ty_K), wobei das letzte Element (z. B. F_E]) jedes Schieberegisters (z. B. R]) unmittelbar mit dem zugehörigen zweiten Steuerkreis (z. B. T, 1) verbunden ist,

die dritte Steuereinrichtung (29) ist mit den Elementen des zweiten Speichers (Fe_x- Fhk) derart verbunden, daß die von der dritten Steuereinrichtung (29) gelieferten Impulse (Cr_x, Cr₂, Cr 3) jeweils allen Elementen des zweiten Speichers zugeführt werden, so daß durch jeden dieser Impulse der Inhalt der einzelnen Elemente jedes Schieberegisters (R_x- R_K) um ein Element innerhalb dieses Schieberegisters weitergeschoben und der Inhalt des letzten Elementes (Fe 1) zum zugehörigen zweiten Steuerkreis (z. B. Ty _x) übertragen wird.

Die Erfindung betrifft eine Vorrichtung entsprechend dem Oberbegriff des Patentanspruchs.
Eine aufgrund des allgemeinen Fachwissens bekannte Vorrichtung der im Oberbegriff des Patentanspruchs vorausgesetzten Art ist in F i g. 1 der Zeichnung dargestellt und wird im Zusammenhang mit F i g. 2, die die Funktion dieser bekannten Vorrichtung veranschaulicht, noch im einzelnen erläutert.

Bei dieser bekannten Vorrichtung sind die einzelnen Elemente des ersten Speichers über je ein UND-Tor, an das auch die zweite Steuereinrichtung angeschlossen ist, mit den entsprechenden Elementen des zweiten Speichers verbunden. Die Ausgänge der einzelnen Elemente des zweiten Speichers stehen über je ein UND-Tor, an das auch die dritte Steuereinrichtung angeschlossen ist, sowie über ein für mehrere Elemente gemeinsames ODER-Tor mit den zweiten Steuerkreisen in Verbindung. Nachteilig ist bei dieser bekannten Ausführung der durch die notwendige Zahl von Schaltungselementen und Verbindungsleitungen bedingte hohe schaltungstechnische Aufwand.

Gegenstand eines älteren Rechts gemäß Patent 25 28 871 ist weiterhin eine Vorrichtung zur bildlichen Wiedergabe von Videosignalen, bei der

— die Elemente des ersten Speichers zugleich für jeden der zweiten Steuerkreise je ein Schieberegister mit m ■ π Speicherelementen bilden (wobei die Ausgangssignale des Signalpegeldetektors in m ■ η Bits binär codiert sind),

— der zweite Speicher aus m in Reihe geschalteten Elementen besteht, die je ein Schieberegister für jeden der zweiten Steuerkreise bilden, wobei die einzelnen Elemente jedes Schieberegisters über gesonderte Ausgangsanschlüsse und Wiederstände mit dem zugehörigen zweiten Steuerkreis verbunden sind

— und wobei die Übertragung des Inhaltes des ersten Speichers in den zweiten Speicher in η aufeinanderfolgenden Übertragungsschritten geschieht.

Der Erfindung liegt die Aufgabe zugrunde, die Vorrichtung gemäß dem Oberbegriff des Patentanspruchs dahin weiterzuentwickeln, daß der durch die Zahl der Schaltungselemente und der Verbindungsleitungen bedingte schaltungstechnische Aufwand wesentlich verringert wird.

Diese Aufgabe wird erfindungsgemäß durch die kennzeichnenden Merkmale des Patentanspruchs gelöst.

Die Erfindung wird nachstehend anhand der F i g. 1 bis 5 beispielsweise erläutert. Es zeigt

F i g. 1 ein Blockschaltbild eines bekannten Videoanzeigegeräts,

F i g. 2A bis 2 J in Diagrammen den Verlauf von Signalen zur Erläuterung der Arbeitsweise des V ideoanzeigegerätsin Fi g. 1,

F i g. 3 ein Blockschaltbild einer Ausführungsform des Videoanzeigegeräts gemäß der Erfindung und

F i g. 4A bis 4E und 5A bis 5K in Diagrammen den Verlauf von Signalen zur Erläuterung der Arbeitsweise des Videoarzeigegeräts in F i g. 3.

Zum besseren Verständnis der Erfindung wird zunächst anhand der F i g. 1 und 2A bis 2J ein bekanntes Videoanzeigegerät beschrieben.

In Fi g. 1 bezeichnet 1 eine Videoanzeige-Frontplatte bzw. eine flache Frontplatte z. B. einer Entladungsröhre nach Art einer X- Y-Matrix, die mehrere parallele Zeilenleitungen Xu Xi,... und mehrere parallele Spaltenleitungen Ki, K₂, ■ ■ -, Yk senkrecht zu ersteren hat (K ist eine positive ganze Zahl). Hierbei dienen *.. B. die Zeilenleitungen X\, X2 ... als Kathodenelektroden, während die Spaltenleitungen Ki, K2,.., Yk als Anodenelektroden dienen. Die vertikalen und horizontalen Startimpulssignale, die von den vertikalen und horizontalen Synchronsignalen erhalten werden, werden einem Horizontalabtastkreis 2 zugeführt, der dann an seinen mehreren Ausgangsanschlüssen Steuerimpulse erzeugt, die um eine Horizontalabtastperiode verschoben bzw. vergrößert werden. Die Steuerimpulse werden dann einem Horizontalsteuerkreis 3 zugeführt, dessen Steuertransistoren Tx 1, 7x2, ··· aufeinanderfolgend um eine Hcrizontalabtastperiode verzögert bzw. verschoben leitend gemacht werden. Ein Videosignal Svi, wie es in F i g. 2A gezeigt ist, eines Videomodulatorkreises (nicht gezeigt) wird einem Pegeldetektorkreis 4 zugeführt, der den Pegel des Videosignals Svi z. B. in 16 Stufen teilt und an seinen Ausgangsanschlüssen ίο, t f|₅ Ausgangssignale entsprechend den geteilten Pegeln abgibt. Die Ausgangssignale des Pegeldetektorkreises 4 werden einem 4-Bit-Codierer 5 zugeführt, der binär codierte 4-Bit-Signale an seinen Ausgangsanschlüssen tp, tQ, f« und fs erzeugt. Die jeweiligen Bit-Signale, die an den Anschlüssen tp, tQ, tu und is erhalten werden, werden Schreibspeicherkreisen 6a 6q, 6« und 6.5 zugeführt, von denen jeder aus Flip-Flops Fi, ... Fk besteht, die in einer Anzahl entsprechend den Spaltenleitungen Ki,... Υχ vorgesehen sind. Die Flip-Flops Fi bis F* arbeiten als Schieberegister. Die Schieberegister bilden die jeweiligen Schreibspeicherkreise 6/> bis 6s und werden mit einem Taktimpuls Cw gezeigt, wie er in F i g. 2C gezeigt ist. Somit wird das Videosignal Svi, das in F i g. 2A gezeigt ist, derart abgetastet, daß während einer effektiven Bildperiode Ta in der Horizontalabtastperiode das Videosignal Svi sequentiell abgetastet wird, wenn ein Horizontalstartimpuls Sh (in F i g. 2B gezeigt) bei jedem Taktimpuls Cw ausgelöst wird. Der Abtastvorgang wird an den jeweiligen Ausgangsanschlüssen tp bis fs des 4-Bit-Codierers 5 durchgeführt und die so abgetasteten Signale werden in den jeweiligen Schreibspeicherkreisen 6p bis 6.V von rechts nach links zeitlich synchron mit den Taktimpulsen Cw sequentiell verschoben und darin sequentiell eingeschrieben bzw. gespeichert. Wenn die abgetasteten Signale in allen Flip-Flops Fi bis F* der jeweiligen Schreibspeicherkreise 6p bis 6s eingschrieben bzw. gespeichert wurden, werden die gespeicherten Signale in den Flip-Flops Fi bis Fk mit einem Speicherschiebeimpuls Cr(in Fig. 2Dgezeigt)durch UND-GliederΛρι bis Ai>K, Aq\ bis Aqk, Ar ι bis Ark und Asi bis Ask zu Flip-Flop-Kreisen Fp 1 bis FpK, F_Oi bis F₀K, Fr \ bis F_RK und Fs ι bis Fsk, die Lesespeicherkreise parallel zueinander und gleichzeitig und zum gleichen Zeitpunkt bilden, verschoben bzw. übertragen. Wie die F i g. 2A bis 2J zeigen, werden während der nächsten Horizontalperiode bzw. einer zusammengesetzten Periode einer nicht effektiven Bildperiode Tg und der effektiven Bildperiode T₄, d. h. einem Anzeigeintervall Td, die Signale in den Flip-Flops Fp 1 bis FpK, Fq 1 bis Fqk, Fr 1 bis F_RK und Fs 1 bis Fsk als den Lesespeicherkreisen mit Impulssignalen Pp, Pq, Pr und Ps(in den Fig.2E, 2F, 2G und 2H gezeigt), deren Impulsbreiten sequentiell zu 1, 2, 4 und 8 gewählt sind, über UND-Glieder B_P\ bis B_PK, Bq: bis B_QK, Br 1 bis B_RK und ßsi bis Bsk ausgelesen. Die so aus den Flip-Flops Fp bis Fs ausgelesenen Signale werden bei jeder Gruppe, die jeder der Spaltenleitungen Ki bis Yk entspricht, zugeführt über ODER-Glieder Or 1 bis Ork, erhalten und dann Steuertransistoren 7> 1 bis Τγκ eines Vertikalsteuerkreises 7 zugeführt.
Wenn daher der Pegel des Videosignals Sv/ bei einer bestimmten Abtastzeit in einer bestimmten effektiven Bildperiode Ta einer horizontalen Abtastperiode bei z. B. der siebten Stufe in den sechzehn Stufen 0,1,2,.., 15 ist, wird dieses Videosignal Svi als Olli von dem 4-Bit-Codierer 5 codiert. Während der nächsten Anzeigeperiode To wird die entsprechende Spaltenleitung mit dem Impulssignal angesteuert, dessen Impulsbreite 1 +2+4 = 7 ist, wie Fig. 21 zeigt, und ein Entladestrom fließt zwischen den entsprechenden Spalten- und Zeilenleitungen, um die Helligkeit an dem Kreuzungspunkt dazwischen entsprechend der siebten Stufe zu machen. Wenn der Pegel des Videosignals Svi auf der zehnten Stufe ist, wird es von dem-4-Bit-Codierer 5 als 1010 codiert. Dann wird die entsprechende Spaltenleitung während der Anzeigeperiode To mit dem Impulssignal angesteuert, dessen Impulsbreite 2 + 8 = 10 ist, wie Fig.2J zeigt, und die Helligkeit an dem Kreuzungspunkt zwischen der Spaltenleitung und der entsprechenden Zeilenleitung wird gleich der zehnten Stufe. In ähnlicher Weise wird das Zeitintervall des Entlade-Stroms, der zwischen den Spalten- und Zeilenleitungen fließt, geändert, und damit die Helligkeit an dem Kreuzungspunkt dazwischen moduliert bzw. gesteuert, um ein Bild auf der Anzeigefrontplatte 1 anzuzeigen. Bei dem in der obigen Weise aufgebauten Videoanzeigegerät ist die Anzahl der Leitungen zum Lesen der Signale aus den Lesespeicherkreisen sehr hoch. Wenn z. B. das Videosignal in Form von vier Bits codiert wird, wie F i g. 1 zeigt, und die Anzahl der Spaltenleitungen insgesamt 300 beträgt, sind 4x300=1200 Leitungen

zum Lesen der Signale erforderlich. Ähnlich ist die gleiche Anzhal von Leitungen auch zur Erzeugung der Lesesignale der jeweiligen Bits gruppenweise bei jeder Spaltenleitung erforderlich. Dadurch wird die Verdrahtung sehr kompliziert.

Bei einer Ausführungsform des Videoanzeigegeräts gemäß der Erfindung, das von den Nachteilen des zuvor erwähnten bekannten Gerätes frei ist, wird nun anhand der F i g. 3,4A bis 4E und 5A bis 5K beschrieben.

In F i g. 3 bezeichnet 11 eine Anzeigefrontplatte nach Art einer Entladungsröhre, wie sie in F i g. 1 gezeigt ist. Diese Anzeigefrontplatte 11 hat mehrere parallele Zeilenleitungen ΑΊ, X₁,... und mehrere parallele Spaltenleitungen Ki, K₂,... Yk (K ist eine positive ganze Zahl), die senkrecht zu den Zeilenleitungen X₁, X₂,... verlaufen. Hierbei dienen die Zeilenleitungen X\, X₂, ... als Kathodenelektroden und die Spaltenleitungen K,, K₂, ...,Yk als Anodenelektroden.
Bei der Erfindung sind Schreibspeicherkreise W,, W₂,

... Wk. von denen jeder aus z. B. vier Bits besteht, für die

Spaltenleitungen Y₁, Y₂ Yk vorgesehen. Die

Schreibspeicherkreise W,, W₂ W_K enthalten vier

Flip-Flops F, ι bis F_D ,, F, ₂ bis Fd₂,... und F_AK bis Fdk-

Die Flip-Flops F,, bis F_n ι, F_{A 2} bis F₀₂ F_Ak bis F_DK

sind derart geschaltet, daß sie Schieberegister in den jeweiligen Speicherkreisen IVi, W₂ W_K in der Längsrichtung bilden. Diese Flip-Flops sind außerdem derart geschaltet, daß diejenigen, die den jeweiligen Spaltenleitungen Y\, Y₂ Yk bei jedem Bit entsprechen, so

geschaltet sind, daß sie seitliche Schieberegister und damit Schreibspeicherkreise W₄, W& W_c und W_D bei jedem Bit bilden. Für die jeweiligen Spaltenleitungen Vi,

Y₂ Yk sind außerdem Lesespeicherkreise R_u R₂

Ri.: aus vier Bits vorgesehen. Die Lesespeicherkreise R'., !5

/?2 Rk haben vier Flip-Flops F_E\ bis F_H\, Ff₂Ws F_H2,

..., FrK bis Fhk, von denen jede Gruppe so geschaltet ist, daß sie Längsschieberegister bilden. Die Ausgangsseiten der Flip-Flops F_A 1 bis Fak· die den niedrigsten Bits der Schreibspeicherkreise Wi bis W* entsprechen, sind mit den Eingangsseiten der Flip-Flops Fh 1 bis Hhk der Leisespeicherkreise R₁ bis Rk verbunden, um in Längsrichtung die Signale von den Schreibspeicherkreisen Wi bis Wk zu den Lesespeicherkreisen R\ bis Rk zu übertragen. Die Basen der Steuertransistoren Tn, Ty₂ Τγκ

in einem Vertikalsteuerkreis 12 sind mit den Ausgangsseiten der Flip-Flops Feu Fp.i Fek der Lesespeicherkreise R\ bis Rk verbunden.

Ein Fernsehsignal, das von einer Antenne 13 empfangen wird, wird über einen Tuner 14 und einen ZF-VtT-stärker 15 einem Videodemodulator 16 zugeführt. Das von dem Demodulator 16 erhaltene Videosignal Svi wird einem Synchronseparator 17 zugeführt, der dann die vertikalen und horizontalen Synchronsignale Pv und Pn erzeugt, die in den F i g. 4A und 4B gezeigt sind. Die Signale Pv und Pn werden einem Startimpulsgenerator zugeführt, der dann vertikale und horizontale Startimpulse Sv und 5h erzeugt, wie in den F i g. 4C und 4D gezeigt ist. Die Startimpulse Sv und Sh werden einem Horizontalabtastkreis !9 zugeführt, der aus Schieberegistern gebildet ist. die an ihren mehreren Ausgangsanschlüssen Impulse Sx erzeugen, die sequentiell um eine Horizontalabtastperiode verschoben bzw. verzögert werden, wie Fig.4E zeigt. Die Impulse Sx werden einem Horizontalsteuerkreis 20 zugeführt, um seine Steuertransistoren 7>i, T_x2,. ..sequentiell um eine Horizontalperiode verzögert leitend zu machen und dadurch die Zeilenleitungen bzw. Kathodenelektroden ΛΊ, X₂... bei jeder Horizontalabtastperiode nahezu auf Erdpotential zu bringen.

Da«; Videosignal .Sw(F i g. 5a) des Virieodemodulators 16 wird einem Pegeldetektorkreis 21 zugeführt, der das Videosignal Sw z. B. in sechzehn Stufen teilt und die geteilten Ausgangssignale an seinen Ausgangsanschlüssen /n. t: /|5 in Abhängigkeit von den geteilten Pegeln

abgibi. Die Ausgangssignale an den Anschlüssen fo, fi, ... fr, werden einem 4-Bit-Codierer 22 zugeführt, um binär codierte 4-Bit-Signale an den Ausgangsanschlüssen Γ*, Tb,... Td des 4-Bii-Codierers 22 zu erhalten. Die binär codierten 4-Bit-Signale werden den Schreibspeicherkreisen W₄, W«..., IV₀ an den jeweiligen Bits zugeführt. Der Horizontalstartimpuls Sh (in F i g. 5B gezeigt) des Startimpulsgenerators 18 wird außerdem einem Oszillator 23 zugeführt um diesen synchron damit zu steuern. Das Ausgangssigna] des Oszillators 23 wird einer Torschaltung 24 zugeführt. Der Horizontalstartimpuls Sh wird auch einem Torimpuisgenerator 25 zugeführt, dessen Ausgangstorimpuls der Torschaltung 44 zu deren Steuerung zugeführt wird. Somit erzeugt die Torschaltung 24 eine Folge von Taktimpulsen Cw während der effektiven Bildperiode T_A der Horizontalabtastperiode, wie F i g. 5C zeigt. Der Taktimpuls Cw wird den

Flip-Flop-Kreisen F_AI bis F_Ak F₀ 1 bis Fdk der

Schreibspeicherkreise zugeführt, um die Signale an den jeweiligen Bits, die den Schreibspeicherkreisen W_A bis Wo zugeführt werden, abzutasten und die abgetasteten Werte sequentiell von rechts nach links zu übertragen. Die so abgetasteten Werte werden in die Schreibspeicherkreise Wi bis Wk entsprechend den Spaltenleitungen Vi bis Yk geschrieben.

Ein weiterer Oszillator 26 wird ebenfalls mit dem Horizontalstartimpuls Sh synchron mit diesen gesteuert und sein Ausgangssignal wird einer Torschaltung 27 zugeführt. Der Horizontalstartimpuls Sh wird auch einem Torimpulsgenerator 28 zugeführt, dessen Ausgangssignal bzw. Torsignal der Torschaltung 27 zu dessen Steuerung zugeführt wird. Damit erzeugt die Torschaltung 27 zu dem Zeitpunkt, wenn die Schreiboperationen aller Schreibspeicherkreise Wi bis W* durchgeführt sind, d. h. unmittelbar nach der effektiven Bildperiode T_A, vier dicht beieinanderliegende Impulse Cj₂, wie F i g. 5D zeigt.

Diese Impulse Ct₂ werden als Takt- bzw. Schiebeimpulse in der Längsrichtung allen Flip-Flops der Schreibspeicherkreise Wi bis Wk und denjenigen der Lesespeicherkreise R\ bis Rk zugeführt. Am Ende der effektiven Bildperiode T_A werden die in die Schreibspeicherkreise Wi bis Wk geschriebenen bzw. gespeicherten Signale in Längsrichtung mit den Impulsen Ctz zu den Leisespeicherkreisen R\ bis Rk übertragen. Die Zeitperiode Tc, innerhalb der die Signale mit den Impulsen CV₂ von den Schreibspeicherkreisen zu den Lesespeicherkreisen übertragen werden, ist sehr kurz, so daß die Periode T₁ als im wesentlichen Null angenommen werden kann.

Ein Impulsgenerator 29 wird mit dem Horizontalstartimpuls Sh gesteuert und erzeugt dann sequentiell

Impulse Cr\, Cr₂ und Cr ζ, die um ~jrTn,

15

-!— Th von der Übertragung der Signale aus mit den

Impulsen Ct₂ verzögert werden, wie F i g. 5E zeigt. Die Impulse Cr j, Cr₂ und Gn werden allen Flip-Flops der Lesespeicherkreise R] bis Rk als Leseimpulse in Längsrichtung zugeführt, und die mit den Impulsen Ct₂ zu den Lesespeicherkreisen R\ bis Rk übertragenen Signale werden sequentiell mit den Impulsen Cs 1, Cr₂ und Gn zu den Endstufen der Flip-Flops Fei bis Fek übertragen, um die Signale zu lesen. Die Ausgangssignale der Flip-Flops FfI bis Fek werden auf die Transistoren 7V. bis TyK des Vertikalsteuerkreises 12 zu dessen Steuerung gegeben.

Wie die F i g. 5F bis 5J zeigen, fließt, wenn das Signal bei dem ersten Bit der Abtastsignale, die als 4-Bit-Signale 1 codiert werden, ein Entladestrom bestimmter Größe bzw. bestimmten Pegels während eines Zeitintervalls

T], dessen Breite -ttTh beträgt Wenn das Signal an dem zweiten Bit 1 ist fließt der Entladestrom während eines Zeitintervalls T₂, dessen Breite -jjT« ist. Wenn das Signal bei dem dritten Bit 1 ist, fließt der Entladestrom

4 während eines Zeitintervalls Ts, dessen Breite ~j^Tn ist usw. Dies bedeutet daß während des Anzeigeintervalls Td einer Horizontalperiode Th, die aus der horizontalen nicht effektiven Bildperiode Tb, nachdem die Signal-

7 8

übertragung von den Schreibspeicherkreisen Wi bis Wk
zu den Lesespeicherkreisen R\ bis Rk beendet ist, und
aus der horizontalen effektiven Bildperiode Ta besteht,
die Entladeströme durch die Signale an den jeweiligen
Bits in Abhängigkeit von deren Dauer zu fließen veran- 5
laßt werden.

Wenn daher der Pegel des abgetasteten Videosignals

Svi z. B. auf der neunten Stufe der Stufen 0,1,2 15 ist

und als 1001 codiert ist, fließen Entladeströme vorbe-

slimmter Größe während des Zeitintervalls 7Ί und T*, 10 «|

wie Fig. 5J zeigt. Hierbei wird die Leuchtdichte ent- |

sprechend dem neunten Pegel als integrierter Wert der |

Entladeströme. Wenn der Pegel des abgetasteten Vi- ^

deosignals Svi z. B. auf der dritten Stufe ist und als 0011 |

codiert ist, fließen die Entladeströme vorbestimmter 15 $

Größe während der intervaile T₁ und T₂, wie Fig.5K. |

zeigt, und deren Leuchtdichte wird entsprechend der ;|

dritten Stufe. Obiges gilt in gleicher Weise für die ande- y-

ren Stufen zur Durchführung der Leuchtdichtemodula- ·§

tion. 20 |5

Während der nächsten horizontalen effektiven Bild- ti

periode Τ_Λ wird das Videosignal bei der nächsten Hori- j|

zontalperiode in der gleichen Weise mit dem obigen |j

Schreibtaktimpuls Cw in den Schreibspeicherkreisen W₁ j|

bis Wk abgetastet und dann zum Schreiben übertragen, 25 H

um den obigen Vorgang zu wiederholen. Damit wird ein ig

Bild auf der Anzeigefrontplatte 11 wiedergegeben. j|

Bei dem oben beschriebenen Gerät der Erfindung §

wird das Lesen von Signalen aus vier Speicherelemen- j|

ten der Lesespeicherkreise in Längsrichtung bzw. seriell 30 ff

durchgeführt, so daß eine Verdrahtung einfach wird. rf

Die gezeigte und beschriebene Ausführungsform der ||

Erfindung ist derart, daß die Übertragung von Signalen g]

der Schreibspeicherkreise zu den Lesespeicherkreisen -g,

sequentiell seriell durchgeführt wird, es kann jedoch 35 ;|

möglich sein, daß Verbindungen zwischen den Flip- '%.

Flops Fa ι bis Fak und Fei bis Fsk, zwischen den Flip- \t

Flops Fh ι bis Fbk und Fn bis Ffk, ■ ■ ■ und zwischen den ;|

Flip-Flops Fo 1 bis Fdk und Fh 1 und Fhk hergestellt wer- fei

den, um die Signalübertragung gleichzeitig durchzufüh- 40 ti;

ren. 'ä.

Bei dem oben beschriebenen Videoanzeigegerät der £

Erfindung wird eine flache Frontplatte verwendet, bei ;;S,

der die Entladungslichtemission angewandt wird, es ist 1$

jedoch offensichtlich, daß das Videoanzeigegerät der 45 |jj

Erfindung auch auf flache Anzeigefrontplatten ange- f?

wandt werden kann, bei denen die Lichtemission durch |ϊ

Flüssigkristalle, Elektrolumineszenz und dergleichen er- p

reicht wird. ^

50 I

Hierzu 4 Blatt Zeichnungen g

55 I

60

■■3 ■X

65

Claims (1)

1. . Patentanspruch:

   Vorichtung zur bildlichen Wiedergabe von Videosignalen, enthaltend

   a) einen Bildschirm (1) mit einer Anzahl paralleler erster Elektroden (X_x, X2) und einer Anzahl senkrecht zu den ersten Elektroden angeordneter, paralleler zweiter Elektroden (Y_x, Y₂),

   b) mit den ersten Elektroden (X_x, X2) verbundene erste Steuerkreise (T_{x x}, T_x 2),

   c) mit den zweiten Elektroden (Y_x, Y2) verbundene zweite Steuerkreise (T_{y x} — T_yK).

   d) einen Videosignaldetektor (16) zur Erzeugung eines Videosignals (S_Vi),

   e) einen mit dem Videosignaldetektor (16) verbundenen Synchronsignalseparator (17) zur Abtrennung der Horizontal- und Vertikalsynchronsignale (Sh, Sv) vom Videosignal (Sy,),

   f) eine zur Ansteuerung der ersten Steuerkreise (T_x 1, T_x 2) dienende, mit den Horizontalsynchronsignalen (Sn)gespeiste Schaltung (19),

   g) einen mit dem Videosignaldetektor (16) verbundenen Signalpegeldetektor (21, 22) zur Abtastung des Pegels des Videosignals (S^) und zur Erzeugung von Ausgangssignalen, die in m Bits binär codiert sind,

   h) einen an den Signalpegeldetektor (21,22) angeschlossenen ersten Speicher (Fa_x-Fdk) zur Zwischenspeicherung der binär codierten Ausgangssignale wahrend einer Bildperiode (Ta), wobei dieser erste Speicher je ein Schieberegister (Wa — Wo) für jeden Ausgang (Ta — Td) des Signalpegeldetektors (21,22) enthält,

   i) einen zwischen dem ersten Speicher (Fa ι — Fdk) und den zweiten Steuerkreisen (Τ_}\ — Τ_}κ) angeordneten zweiten Speicher (Fe_x-Fhk), der die gleiche Anzahl von Speicherelementen wie der erste Speicher enthält,

   k) eine erste Steuereinrichtung (23,24,25) zur Lieferung von Impulsen (C_w) zur sequentiellen Übertragung der binär codierten Signale von dem Signalpegeldetektor (21, 22) in den ersten Speicher (Tm , — Fdk).

   I) eine zweite Steuereinrichtung (26, 27, 28) zur Lieferung von Impulsen (Ct2) zur Übertragung des Inhaltes des ersten Speichers (Fa 1 — Fdk) in den zweiten Speicher (Fe ι — Fhk),

   m) eine dritte Steuereinrichtung (29) zur Lieferung von Impulsen (Cr i, Cr 2, Cr3), die einen der Binärcodierung entsprechenden zeitlichen Abstand besitzen und die den Inhalt des zweiten Speichers (Fe \ — Fhk) zu den zweiten Steuerkreisen (T₁ 1 — TyK) übertragen,