DE2537812C2 - Vorrichtung zur bildlichen Wiedergabe von Videosignalen - Google Patents
Vorrichtung zur bildlichen Wiedergabe von VideosignalenInfo
- Publication number
- DE2537812C2 DE2537812C2 DE2537812A DE2537812A DE2537812C2 DE 2537812 C2 DE2537812 C2 DE 2537812C2 DE 2537812 A DE2537812 A DE 2537812A DE 2537812 A DE2537812 A DE 2537812A DE 2537812 C2 DE2537812 C2 DE 2537812C2
- Authority
- DE
- Germany
- Prior art keywords
- memory
- signals
- video signal
- electrodes
- pulses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
gekennzeichnet durch folgende Merkmale:
P)
n) die Elemente des ersten Speichers (FA\ — Fdk)
bilden zugleich je ein Schieberegister (Wx- Wk) für jeden der zweiten Steuerkreise
(T>\-TsK).
o) die Elemente des zweiten Speichers (Fe \ — Fhk) bilden gleichfalls je ein Schieberegister
(R]-Rk) für jeden der zweiten Steuerkreise (Ty ]—TyK), wobei das letzte Element (z. B. FE])
jedes Schieberegisters (z. B. R]) unmittelbar mit dem zugehörigen zweiten Steuerkreis (z. B. T, 1)
verbunden ist,
die dritte Steuereinrichtung (29) ist mit den Elementen des zweiten Speichers (Fex- Fhk) derart
verbunden, daß die von der dritten Steuereinrichtung (29) gelieferten Impulse (Crx, Cr2,
Cr 3) jeweils allen Elementen des zweiten Speichers zugeführt werden, so daß durch jeden dieser
Impulse der Inhalt der einzelnen Elemente jedes Schieberegisters (Rx- RK) um ein Element
innerhalb dieses Schieberegisters weitergeschoben und der Inhalt des letzten Elementes
(Fe 1) zum zugehörigen zweiten Steuerkreis (z. B. Ty x) übertragen wird.
Die Erfindung betrifft eine Vorrichtung entsprechend dem Oberbegriff des Patentanspruchs.
Eine aufgrund des allgemeinen Fachwissens bekannte Vorrichtung der im Oberbegriff des Patentanspruchs vorausgesetzten Art ist in F i g. 1 der Zeichnung dargestellt und wird im Zusammenhang mit F i g. 2, die die Funktion dieser bekannten Vorrichtung veranschaulicht, noch im einzelnen erläutert.
Eine aufgrund des allgemeinen Fachwissens bekannte Vorrichtung der im Oberbegriff des Patentanspruchs vorausgesetzten Art ist in F i g. 1 der Zeichnung dargestellt und wird im Zusammenhang mit F i g. 2, die die Funktion dieser bekannten Vorrichtung veranschaulicht, noch im einzelnen erläutert.
Bei dieser bekannten Vorrichtung sind die einzelnen Elemente des ersten Speichers über je ein UND-Tor, an
das auch die zweite Steuereinrichtung angeschlossen ist, mit den entsprechenden Elementen des zweiten Speichers
verbunden. Die Ausgänge der einzelnen Elemente des zweiten Speichers stehen über je ein UND-Tor, an
das auch die dritte Steuereinrichtung angeschlossen ist, sowie über ein für mehrere Elemente gemeinsames
ODER-Tor mit den zweiten Steuerkreisen in Verbindung. Nachteilig ist bei dieser bekannten Ausführung
der durch die notwendige Zahl von Schaltungselementen und Verbindungsleitungen bedingte hohe schaltungstechnische
Aufwand.
Gegenstand eines älteren Rechts gemäß Patent 25 28 871 ist weiterhin eine Vorrichtung zur bildlichen
Wiedergabe von Videosignalen, bei der
— die Elemente des ersten Speichers zugleich für jeden der zweiten Steuerkreise je ein Schieberegister
mit m ■ π Speicherelementen bilden (wobei die Ausgangssignale des Signalpegeldetektors in m ■ η
Bits binär codiert sind),
— der zweite Speicher aus m in Reihe geschalteten Elementen besteht, die je ein Schieberegister für
jeden der zweiten Steuerkreise bilden, wobei die einzelnen Elemente jedes Schieberegisters über gesonderte
Ausgangsanschlüsse und Wiederstände mit dem zugehörigen zweiten Steuerkreis verbunden
sind
— und wobei die Übertragung des Inhaltes des ersten Speichers in den zweiten Speicher in η aufeinanderfolgenden
Übertragungsschritten geschieht.
Der Erfindung liegt die Aufgabe zugrunde, die Vorrichtung gemäß dem Oberbegriff des Patentanspruchs
dahin weiterzuentwickeln, daß der durch die Zahl der Schaltungselemente und der Verbindungsleitungen bedingte
schaltungstechnische Aufwand wesentlich verringert wird.
Diese Aufgabe wird erfindungsgemäß durch die kennzeichnenden Merkmale des Patentanspruchs gelöst.
Die Erfindung wird nachstehend anhand der F i g. 1 bis 5 beispielsweise erläutert. Es zeigt
F i g. 1 ein Blockschaltbild eines bekannten Videoanzeigegeräts,
F i g. 2A bis 2 J in Diagrammen den Verlauf von Signalen zur Erläuterung der Arbeitsweise des V ideoanzeigegerätsin
Fi g. 1,
F i g. 3 ein Blockschaltbild einer Ausführungsform des Videoanzeigegeräts gemäß der Erfindung und
F i g. 4A bis 4E und 5A bis 5K in Diagrammen den Verlauf von Signalen zur Erläuterung der Arbeitsweise
des Videoarzeigegeräts in F i g. 3.
Zum besseren Verständnis der Erfindung wird zunächst
anhand der F i g. 1 und 2A bis 2J ein bekanntes Videoanzeigegerät beschrieben.
In Fi g. 1 bezeichnet 1 eine Videoanzeige-Frontplatte
bzw. eine flache Frontplatte z. B. einer Entladungsröhre nach Art einer X- Y-Matrix, die mehrere parallele Zeilenleitungen
Xu Xi,... und mehrere parallele Spaltenleitungen
Ki, K2, ■ ■ -, Yk senkrecht zu ersteren hat (K ist
eine positive ganze Zahl). Hierbei dienen *.. B. die Zeilenleitungen
X\, X2 ... als Kathodenelektroden, während die Spaltenleitungen Ki, K2,.., Yk als Anodenelektroden
dienen. Die vertikalen und horizontalen Startimpulssignale, die von den vertikalen und horizontalen
Synchronsignalen erhalten werden, werden einem Horizontalabtastkreis 2 zugeführt, der dann an seinen mehreren
Ausgangsanschlüssen Steuerimpulse erzeugt, die um eine Horizontalabtastperiode verschoben bzw. vergrößert
werden. Die Steuerimpulse werden dann einem Horizontalsteuerkreis 3 zugeführt, dessen Steuertransistoren
Tx 1, 7x2, ··· aufeinanderfolgend um eine Hcrizontalabtastperiode
verzögert bzw. verschoben leitend gemacht werden. Ein Videosignal Svi, wie es in F i g. 2A
gezeigt ist, eines Videomodulatorkreises (nicht gezeigt) wird einem Pegeldetektorkreis 4 zugeführt, der den Pegel
des Videosignals Svi z. B. in 16 Stufen teilt und an seinen Ausgangsanschlüssen ίο, t f|5 Ausgangssignale
entsprechend den geteilten Pegeln abgibt. Die Ausgangssignale des Pegeldetektorkreises 4 werden einem
4-Bit-Codierer 5 zugeführt, der binär codierte 4-Bit-Signale an seinen Ausgangsanschlüssen tp, tQ, f« und fs
erzeugt. Die jeweiligen Bit-Signale, die an den Anschlüssen tp, tQ, tu und is erhalten werden, werden Schreibspeicherkreisen
6a 6q, 6« und 6.5 zugeführt, von denen jeder
aus Flip-Flops Fi, ... Fk besteht, die in einer Anzahl
entsprechend den Spaltenleitungen Ki,... Υχ vorgesehen
sind. Die Flip-Flops Fi bis F* arbeiten als Schieberegister.
Die Schieberegister bilden die jeweiligen Schreibspeicherkreise 6/>
bis 6s und werden mit einem Taktimpuls Cw gezeigt, wie er in F i g. 2C gezeigt ist.
Somit wird das Videosignal Svi, das in F i g. 2A gezeigt ist, derart abgetastet, daß während einer effektiven Bildperiode
Ta in der Horizontalabtastperiode das Videosignal
Svi sequentiell abgetastet wird, wenn ein Horizontalstartimpuls
Sh (in F i g. 2B gezeigt) bei jedem Taktimpuls Cw ausgelöst wird. Der Abtastvorgang wird an den
jeweiligen Ausgangsanschlüssen tp bis fs des 4-Bit-Codierers
5 durchgeführt und die so abgetasteten Signale werden in den jeweiligen Schreibspeicherkreisen 6p bis
6.V von rechts nach links zeitlich synchron mit den Taktimpulsen
Cw sequentiell verschoben und darin sequentiell eingeschrieben bzw. gespeichert. Wenn die abgetasteten
Signale in allen Flip-Flops Fi bis F* der jeweiligen
Schreibspeicherkreise 6p bis 6s eingschrieben bzw. gespeichert
wurden, werden die gespeicherten Signale in den Flip-Flops Fi bis Fk mit einem Speicherschiebeimpuls
Cr(in Fig. 2Dgezeigt)durch UND-GliederΛρι bis
Ai>K, Aq\ bis Aqk, Ar ι bis Ark und Asi bis Ask zu Flip-Flop-Kreisen
Fp 1 bis FpK, FOi bis F0K, Fr \ bis FRK und
Fs ι bis Fsk, die Lesespeicherkreise parallel zueinander
und gleichzeitig und zum gleichen Zeitpunkt bilden, verschoben bzw. übertragen. Wie die F i g. 2A bis 2J zeigen,
werden während der nächsten Horizontalperiode bzw. einer zusammengesetzten Periode einer nicht effektiven
Bildperiode Tg und der effektiven Bildperiode T4, d. h.
einem Anzeigeintervall Td, die Signale in den Flip-Flops
Fp 1 bis FpK, Fq 1 bis Fqk, Fr 1 bis FRK und Fs 1 bis Fsk als
den Lesespeicherkreisen mit Impulssignalen Pp, Pq, Pr
und Ps(in den Fig.2E, 2F, 2G und 2H gezeigt), deren
Impulsbreiten sequentiell zu 1, 2, 4 und 8 gewählt sind, über UND-Glieder BP\ bis BPK, Bq: bis BQK, Br 1 bis BRK
und ßsi bis Bsk ausgelesen. Die so aus den Flip-Flops Fp
bis Fs ausgelesenen Signale werden bei jeder Gruppe, die jeder der Spaltenleitungen Ki bis Yk entspricht, zugeführt
über ODER-Glieder Or 1 bis Ork, erhalten und dann Steuertransistoren 7>
1 bis Τγκ eines Vertikalsteuerkreises 7 zugeführt.
Wenn daher der Pegel des Videosignals Sv/ bei einer bestimmten Abtastzeit in einer bestimmten effektiven Bildperiode Ta einer horizontalen Abtastperiode bei z. B. der siebten Stufe in den sechzehn Stufen 0,1,2,.., 15 ist, wird dieses Videosignal Svi als Olli von dem 4-Bit-Codierer 5 codiert. Während der nächsten Anzeigeperiode To wird die entsprechende Spaltenleitung mit dem Impulssignal angesteuert, dessen Impulsbreite 1 +2+4 = 7 ist, wie Fig. 21 zeigt, und ein Entladestrom fließt zwischen den entsprechenden Spalten- und Zeilenleitungen, um die Helligkeit an dem Kreuzungspunkt dazwischen entsprechend der siebten Stufe zu machen. Wenn der Pegel des Videosignals Svi auf der zehnten Stufe ist, wird es von dem-4-Bit-Codierer 5 als 1010 codiert. Dann wird die entsprechende Spaltenleitung während der Anzeigeperiode To mit dem Impulssignal angesteuert, dessen Impulsbreite 2 + 8 = 10 ist, wie Fig.2J zeigt, und die Helligkeit an dem Kreuzungspunkt zwischen der Spaltenleitung und der entsprechenden Zeilenleitung wird gleich der zehnten Stufe. In ähnlicher Weise wird das Zeitintervall des Entlade-Stroms, der zwischen den Spalten- und Zeilenleitungen fließt, geändert, und damit die Helligkeit an dem Kreuzungspunkt dazwischen moduliert bzw. gesteuert, um ein Bild auf der Anzeigefrontplatte 1 anzuzeigen. Bei dem in der obigen Weise aufgebauten Videoanzeigegerät ist die Anzahl der Leitungen zum Lesen der Signale aus den Lesespeicherkreisen sehr hoch. Wenn z. B. das Videosignal in Form von vier Bits codiert wird, wie F i g. 1 zeigt, und die Anzahl der Spaltenleitungen insgesamt 300 beträgt, sind 4x300=1200 Leitungen
Wenn daher der Pegel des Videosignals Sv/ bei einer bestimmten Abtastzeit in einer bestimmten effektiven Bildperiode Ta einer horizontalen Abtastperiode bei z. B. der siebten Stufe in den sechzehn Stufen 0,1,2,.., 15 ist, wird dieses Videosignal Svi als Olli von dem 4-Bit-Codierer 5 codiert. Während der nächsten Anzeigeperiode To wird die entsprechende Spaltenleitung mit dem Impulssignal angesteuert, dessen Impulsbreite 1 +2+4 = 7 ist, wie Fig. 21 zeigt, und ein Entladestrom fließt zwischen den entsprechenden Spalten- und Zeilenleitungen, um die Helligkeit an dem Kreuzungspunkt dazwischen entsprechend der siebten Stufe zu machen. Wenn der Pegel des Videosignals Svi auf der zehnten Stufe ist, wird es von dem-4-Bit-Codierer 5 als 1010 codiert. Dann wird die entsprechende Spaltenleitung während der Anzeigeperiode To mit dem Impulssignal angesteuert, dessen Impulsbreite 2 + 8 = 10 ist, wie Fig.2J zeigt, und die Helligkeit an dem Kreuzungspunkt zwischen der Spaltenleitung und der entsprechenden Zeilenleitung wird gleich der zehnten Stufe. In ähnlicher Weise wird das Zeitintervall des Entlade-Stroms, der zwischen den Spalten- und Zeilenleitungen fließt, geändert, und damit die Helligkeit an dem Kreuzungspunkt dazwischen moduliert bzw. gesteuert, um ein Bild auf der Anzeigefrontplatte 1 anzuzeigen. Bei dem in der obigen Weise aufgebauten Videoanzeigegerät ist die Anzahl der Leitungen zum Lesen der Signale aus den Lesespeicherkreisen sehr hoch. Wenn z. B. das Videosignal in Form von vier Bits codiert wird, wie F i g. 1 zeigt, und die Anzahl der Spaltenleitungen insgesamt 300 beträgt, sind 4x300=1200 Leitungen
zum Lesen der Signale erforderlich. Ähnlich ist die gleiche Anzhal von Leitungen auch zur Erzeugung der Lesesignale
der jeweiligen Bits gruppenweise bei jeder Spaltenleitung erforderlich. Dadurch wird die Verdrahtung
sehr kompliziert.
Bei einer Ausführungsform des Videoanzeigegeräts gemäß der Erfindung, das von den Nachteilen des zuvor
erwähnten bekannten Gerätes frei ist, wird nun anhand der F i g. 3,4A bis 4E und 5A bis 5K beschrieben.
In F i g. 3 bezeichnet 11 eine Anzeigefrontplatte nach
Art einer Entladungsröhre, wie sie in F i g. 1 gezeigt ist. Diese Anzeigefrontplatte 11 hat mehrere parallele Zeilenleitungen
ΑΊ, X1,... und mehrere parallele Spaltenleitungen
Ki, K2,... Yk (K ist eine positive ganze Zahl),
die senkrecht zu den Zeilenleitungen X1, X2,... verlaufen.
Hierbei dienen die Zeilenleitungen X\, X2, ... als
Kathodenelektroden und die Spaltenleitungen K,, K2,
...,Yk als Anodenelektroden.
Bei der Erfindung sind Schreibspeicherkreise W,, W2,
Bei der Erfindung sind Schreibspeicherkreise W,, W2,
... Wk. von denen jeder aus z. B. vier Bits besteht, für die
Spaltenleitungen Y1, Y2 Yk vorgesehen. Die
Schreibspeicherkreise W,, W2 WK enthalten vier
Flip-Flops F, ι bis FD ,, F, 2 bis Fd2,... und FAK bis Fdk-
Die Flip-Flops F,, bis Fn ι, FA 2 bis F02 FAk bis FDK
sind derart geschaltet, daß sie Schieberegister in den jeweiligen Speicherkreisen IVi, W2 WK in der Längsrichtung
bilden. Diese Flip-Flops sind außerdem derart geschaltet, daß diejenigen, die den jeweiligen Spaltenleitungen
Y\, Y2 Yk bei jedem Bit entsprechen, so
geschaltet sind, daß sie seitliche Schieberegister und damit Schreibspeicherkreise W4, W& Wc und WD bei jedem
Bit bilden. Für die jeweiligen Spaltenleitungen Vi,
Y2 Yk sind außerdem Lesespeicherkreise Ru R2
Ri.: aus vier Bits vorgesehen. Die Lesespeicherkreise R'., !5
/?2 Rk haben vier Flip-Flops FE\ bis FH\, Ff2Ws FH2,
..., FrK bis Fhk, von denen jede Gruppe so geschaltet ist,
daß sie Längsschieberegister bilden. Die Ausgangsseiten der Flip-Flops FA 1 bis Fak· die den niedrigsten Bits
der Schreibspeicherkreise Wi bis W* entsprechen, sind
mit den Eingangsseiten der Flip-Flops Fh 1 bis Hhk der
Leisespeicherkreise R1 bis Rk verbunden, um in Längsrichtung
die Signale von den Schreibspeicherkreisen Wi bis Wk zu den Lesespeicherkreisen R\ bis Rk zu übertragen.
Die Basen der Steuertransistoren Tn, Ty2 Τγκ
in einem Vertikalsteuerkreis 12 sind mit den Ausgangsseiten der Flip-Flops Feu Fp.i Fek der Lesespeicherkreise
R\ bis Rk verbunden.
Ein Fernsehsignal, das von einer Antenne 13 empfangen wird, wird über einen Tuner 14 und einen ZF-VtT-stärker
15 einem Videodemodulator 16 zugeführt. Das von dem Demodulator 16 erhaltene Videosignal Svi
wird einem Synchronseparator 17 zugeführt, der dann die vertikalen und horizontalen Synchronsignale Pv und
Pn erzeugt, die in den F i g. 4A und 4B gezeigt sind. Die Signale Pv und Pn werden einem Startimpulsgenerator
zugeführt, der dann vertikale und horizontale Startimpulse Sv und 5h erzeugt, wie in den F i g. 4C und 4D
gezeigt ist. Die Startimpulse Sv und Sh werden einem
Horizontalabtastkreis !9 zugeführt, der aus Schieberegistern gebildet ist. die an ihren mehreren Ausgangsanschlüssen
Impulse Sx erzeugen, die sequentiell um eine Horizontalabtastperiode verschoben bzw. verzögert
werden, wie Fig.4E zeigt. Die Impulse Sx werden einem
Horizontalsteuerkreis 20 zugeführt, um seine Steuertransistoren 7>i, Tx2,. ..sequentiell um eine Horizontalperiode
verzögert leitend zu machen und dadurch die Zeilenleitungen bzw. Kathodenelektroden ΛΊ, X2... bei
jeder Horizontalabtastperiode nahezu auf Erdpotential zu bringen.
Da«; Videosignal .Sw(F i g. 5a) des Virieodemodulators
16 wird einem Pegeldetektorkreis 21 zugeführt, der das Videosignal Sw z. B. in sechzehn Stufen teilt und die
geteilten Ausgangssignale an seinen Ausgangsanschlüssen /n. t: /|5 in Abhängigkeit von den geteilten Pegeln
abgibi. Die Ausgangssignale an den Anschlüssen fo, fi,
... fr, werden einem 4-Bit-Codierer 22 zugeführt, um
binär codierte 4-Bit-Signale an den Ausgangsanschlüssen Γ*, Tb,... Td des 4-Bii-Codierers 22 zu erhalten. Die
binär codierten 4-Bit-Signale werden den Schreibspeicherkreisen
W4, W«..., IV0 an den jeweiligen Bits zugeführt.
Der Horizontalstartimpuls Sh (in F i g. 5B gezeigt) des Startimpulsgenerators 18 wird außerdem einem Oszillator
23 zugeführt um diesen synchron damit zu steuern. Das Ausgangssigna] des Oszillators 23 wird einer
Torschaltung 24 zugeführt. Der Horizontalstartimpuls Sh wird auch einem Torimpuisgenerator 25 zugeführt,
dessen Ausgangstorimpuls der Torschaltung 44 zu deren Steuerung zugeführt wird. Somit erzeugt die Torschaltung
24 eine Folge von Taktimpulsen Cw während der effektiven Bildperiode TA der Horizontalabtastperiode,
wie F i g. 5C zeigt. Der Taktimpuls Cw wird den
Flip-Flop-Kreisen FAI bis FAk F0 1 bis Fdk der
Schreibspeicherkreise zugeführt, um die Signale an den jeweiligen Bits, die den Schreibspeicherkreisen WA bis
Wo zugeführt werden, abzutasten und die abgetasteten
Werte sequentiell von rechts nach links zu übertragen. Die so abgetasteten Werte werden in die Schreibspeicherkreise
Wi bis Wk entsprechend den Spaltenleitungen
Vi bis Yk geschrieben.
Ein weiterer Oszillator 26 wird ebenfalls mit dem Horizontalstartimpuls
Sh synchron mit diesen gesteuert und sein Ausgangssignal wird einer Torschaltung 27 zugeführt.
Der Horizontalstartimpuls Sh wird auch einem Torimpulsgenerator 28 zugeführt, dessen Ausgangssignal
bzw. Torsignal der Torschaltung 27 zu dessen Steuerung zugeführt wird. Damit erzeugt die Torschaltung
27 zu dem Zeitpunkt, wenn die Schreiboperationen aller Schreibspeicherkreise Wi bis W* durchgeführt
sind, d. h. unmittelbar nach der effektiven Bildperiode TA, vier dicht beieinanderliegende Impulse Cj2, wie
F i g. 5D zeigt.
Diese Impulse Ct2 werden als Takt- bzw. Schiebeimpulse
in der Längsrichtung allen Flip-Flops der Schreibspeicherkreise
Wi bis Wk und denjenigen der Lesespeicherkreise
R\ bis Rk zugeführt. Am Ende der effektiven
Bildperiode TA werden die in die Schreibspeicherkreise
Wi bis Wk geschriebenen bzw. gespeicherten Signale in
Längsrichtung mit den Impulsen Ctz zu den Leisespeicherkreisen
R\ bis Rk übertragen. Die Zeitperiode Tc,
innerhalb der die Signale mit den Impulsen CV2 von den Schreibspeicherkreisen zu den Lesespeicherkreisen
übertragen werden, ist sehr kurz, so daß die Periode T1
als im wesentlichen Null angenommen werden kann.
Ein Impulsgenerator 29 wird mit dem Horizontalstartimpuls Sh gesteuert und erzeugt dann sequentiell
Impulse Cr\, Cr2 und Cr ζ, die um ~jrTn,
15
-!— Th von der Übertragung der Signale aus mit den
Impulsen Ct2 verzögert werden, wie F i g. 5E zeigt. Die
Impulse Cr j, Cr2 und Gn werden allen Flip-Flops der
Lesespeicherkreise R] bis Rk als Leseimpulse in Längsrichtung
zugeführt, und die mit den Impulsen Ct2 zu den Lesespeicherkreisen R\ bis Rk übertragenen Signale
werden sequentiell mit den Impulsen Cs 1, Cr2 und Gn
zu den Endstufen der Flip-Flops Fei bis Fek übertragen,
um die Signale zu lesen. Die Ausgangssignale der Flip-Flops FfI bis Fek werden auf die Transistoren 7V. bis
TyK des Vertikalsteuerkreises 12 zu dessen Steuerung
gegeben.
Wie die F i g. 5F bis 5J zeigen, fließt, wenn das Signal
bei dem ersten Bit der Abtastsignale, die als 4-Bit-Signale 1 codiert werden, ein Entladestrom bestimmter Größe
bzw. bestimmten Pegels während eines Zeitintervalls
T], dessen Breite -ttTh beträgt Wenn das Signal an dem
zweiten Bit 1 ist fließt der Entladestrom während eines Zeitintervalls T2, dessen Breite -jjT« ist. Wenn das Signal
bei dem dritten Bit 1 ist, fließt der Entladestrom
4 während eines Zeitintervalls Ts, dessen Breite ~j^Tn ist
usw. Dies bedeutet daß während des Anzeigeintervalls Td einer Horizontalperiode Th, die aus der horizontalen
nicht effektiven Bildperiode Tb, nachdem die Signal-
7 8
übertragung von den Schreibspeicherkreisen Wi bis Wk
zu den Lesespeicherkreisen R\ bis Rk beendet ist, und
aus der horizontalen effektiven Bildperiode Ta besteht,
die Entladeströme durch die Signale an den jeweiligen
Bits in Abhängigkeit von deren Dauer zu fließen veran- 5
laßt werden.
zu den Lesespeicherkreisen R\ bis Rk beendet ist, und
aus der horizontalen effektiven Bildperiode Ta besteht,
die Entladeströme durch die Signale an den jeweiligen
Bits in Abhängigkeit von deren Dauer zu fließen veran- 5
laßt werden.
Wenn daher der Pegel des abgetasteten Videosignals
Svi z. B. auf der neunten Stufe der Stufen 0,1,2 15 ist
und als 1001 codiert ist, fließen Entladeströme vorbe-
slimmter Größe während des Zeitintervalls 7Ί und T*, 10 «|
wie Fig. 5J zeigt. Hierbei wird die Leuchtdichte ent- |
sprechend dem neunten Pegel als integrierter Wert der |
Entladeströme. Wenn der Pegel des abgetasteten Vi- ^
deosignals Svi z. B. auf der dritten Stufe ist und als 0011 |
codiert ist, fließen die Entladeströme vorbestimmter 15 $
Größe während der intervaile T1 und T2, wie Fig.5K. |
zeigt, und deren Leuchtdichte wird entsprechend der ;|
dritten Stufe. Obiges gilt in gleicher Weise für die ande- y-
ren Stufen zur Durchführung der Leuchtdichtemodula- ·§
tion. 20 |5
Während der nächsten horizontalen effektiven Bild- ti
periode ΤΛ wird das Videosignal bei der nächsten Hori- j|
zontalperiode in der gleichen Weise mit dem obigen |j
Schreibtaktimpuls Cw in den Schreibspeicherkreisen W1 j|
bis Wk abgetastet und dann zum Schreiben übertragen, 25 H
um den obigen Vorgang zu wiederholen. Damit wird ein ig
Bild auf der Anzeigefrontplatte 11 wiedergegeben. j|
Bei dem oben beschriebenen Gerät der Erfindung §
wird das Lesen von Signalen aus vier Speicherelemen- j|
ten der Lesespeicherkreise in Längsrichtung bzw. seriell 30 ff
durchgeführt, so daß eine Verdrahtung einfach wird. rf
Die gezeigte und beschriebene Ausführungsform der ||
Erfindung ist derart, daß die Übertragung von Signalen g]
der Schreibspeicherkreise zu den Lesespeicherkreisen -g,
sequentiell seriell durchgeführt wird, es kann jedoch 35 ;|
möglich sein, daß Verbindungen zwischen den Flip- '%.
Flops Fa ι bis Fak und Fei bis Fsk, zwischen den Flip- \t
Flops Fh ι bis Fbk und Fn bis Ffk, ■ ■ ■ und zwischen den ;|
Flip-Flops Fo 1 bis Fdk und Fh 1 und Fhk hergestellt wer- fei
den, um die Signalübertragung gleichzeitig durchzufüh- 40 ti;
ren. 'ä.
Bei dem oben beschriebenen Videoanzeigegerät der £
Erfindung wird eine flache Frontplatte verwendet, bei ;;S,
der die Entladungslichtemission angewandt wird, es ist 1$
jedoch offensichtlich, daß das Videoanzeigegerät der 45 |jj
Erfindung auch auf flache Anzeigefrontplatten ange- f?
wandt werden kann, bei denen die Lichtemission durch |ϊ
Flüssigkristalle, Elektrolumineszenz und dergleichen er- p
reicht wird. ^
50 I
Hierzu 4 Blatt Zeichnungen g
55 I
60
■■3 ■X
65
Claims (1)
- . Patentanspruch:Vorichtung zur bildlichen Wiedergabe von Videosignalen, enthaltenda) einen Bildschirm (1) mit einer Anzahl paralleler erster Elektroden (Xx, X2) und einer Anzahl senkrecht zu den ersten Elektroden angeordneter, paralleler zweiter Elektroden (Yx, Y2),b) mit den ersten Elektroden (Xx, X2) verbundene erste Steuerkreise (Tx x, Tx 2),c) mit den zweiten Elektroden (Yx, Y2) verbundene zweite Steuerkreise (Ty x — TyK).d) einen Videosignaldetektor (16) zur Erzeugung eines Videosignals (SVi),e) einen mit dem Videosignaldetektor (16) verbundenen Synchronsignalseparator (17) zur Abtrennung der Horizontal- und Vertikalsynchronsignale (Sh, Sv) vom Videosignal (Sy,),f) eine zur Ansteuerung der ersten Steuerkreise (Tx 1, Tx 2) dienende, mit den Horizontalsynchronsignalen (Sn)gespeiste Schaltung (19),g) einen mit dem Videosignaldetektor (16) verbundenen Signalpegeldetektor (21, 22) zur Abtastung des Pegels des Videosignals (S^) und zur Erzeugung von Ausgangssignalen, die in m Bits binär codiert sind,h) einen an den Signalpegeldetektor (21,22) angeschlossenen ersten Speicher (Fax-Fdk) zur Zwischenspeicherung der binär codierten Ausgangssignale wahrend einer Bildperiode (Ta), wobei dieser erste Speicher je ein Schieberegister (Wa — Wo) für jeden Ausgang (Ta — Td) des Signalpegeldetektors (21,22) enthält,i) einen zwischen dem ersten Speicher (Fa ι — Fdk) und den zweiten Steuerkreisen (Τ}\ — Τ}κ) angeordneten zweiten Speicher (Fex-Fhk), der die gleiche Anzahl von Speicherelementen wie der erste Speicher enthält,k) eine erste Steuereinrichtung (23,24,25) zur Lieferung von Impulsen (Cw) zur sequentiellen Übertragung der binär codierten Signale von dem Signalpegeldetektor (21, 22) in den ersten Speicher (Tm , — Fdk).I) eine zweite Steuereinrichtung (26, 27, 28) zur Lieferung von Impulsen (Ct2) zur Übertragung des Inhaltes des ersten Speichers (Fa 1 — Fdk) in den zweiten Speicher (Fe ι — Fhk),m) eine dritte Steuereinrichtung (29) zur Lieferung von Impulsen (Cr i, Cr 2, Cr3), die einen der Binärcodierung entsprechenden zeitlichen Abstand besitzen und die den Inhalt des zweiten Speichers (Fe \ — Fhk) zu den zweiten Steuerkreisen (T1 1 — TyK) übertragen,
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9923674A JPS5416895B2 (de) | 1974-08-29 | 1974-08-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2537812A1 DE2537812A1 (de) | 1976-03-11 |
DE2537812C2 true DE2537812C2 (de) | 1986-02-27 |
Family
ID=14242036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2537812A Expired DE2537812C2 (de) | 1974-08-29 | 1975-08-25 | Vorrichtung zur bildlichen Wiedergabe von Videosignalen |
Country Status (7)
Country | Link |
---|---|
US (1) | US4037224A (de) |
JP (1) | JPS5416895B2 (de) |
CA (1) | CA1046629A (de) |
DE (1) | DE2537812C2 (de) |
FR (1) | FR2283498A1 (de) |
GB (1) | GB1513188A (de) |
NL (1) | NL7510220A (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE403529B (sv) * | 1975-01-21 | 1978-08-21 | Western Electric Co | Bildpresentationsanordning |
JPS54109722A (en) * | 1978-02-16 | 1979-08-28 | Sony Corp | Flat-type picture display device |
JPS558158A (en) * | 1978-07-04 | 1980-01-21 | Seiko Epson Corp | Display unit |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA949159A (en) * | 1970-06-20 | 1974-06-11 | Teruo Sato | Scanning apparatus for dc el crossed-grid panel |
US3838209A (en) * | 1972-06-08 | 1974-09-24 | Matsushita Electric Ind Co Ltd | Scanning apparatus for a matrix display panel |
US3863023A (en) * | 1973-02-28 | 1975-01-28 | Owens Illinois Inc | Method and apparatus for generation of gray scale in gaseous discharge panel using multiple memory planes |
US3845243A (en) * | 1973-02-28 | 1974-10-29 | Owens Illinois Inc | System for producing a gray scale with a gaseous display and storage panel using multiple discharge elements |
US3883778A (en) * | 1973-12-03 | 1975-05-13 | Hitachi Ltd | Driving apparatus for display element |
-
1974
- 1974-08-29 JP JP9923674A patent/JPS5416895B2/ja not_active Expired
-
1975
- 1975-08-20 US US05/606,107 patent/US4037224A/en not_active Expired - Lifetime
- 1975-08-21 GB GB34814/75A patent/GB1513188A/en not_active Expired
- 1975-08-21 CA CA233,887A patent/CA1046629A/en not_active Expired
- 1975-08-25 DE DE2537812A patent/DE2537812C2/de not_active Expired
- 1975-08-28 FR FR7526478A patent/FR2283498A1/fr active Granted
- 1975-08-29 NL NL7510220A patent/NL7510220A/xx unknown
Also Published As
Publication number | Publication date |
---|---|
JPS5126417A (de) | 1976-03-04 |
JPS5416895B2 (de) | 1979-06-26 |
NL7510220A (nl) | 1976-03-02 |
GB1513188A (en) | 1978-06-07 |
CA1046629A (en) | 1979-01-16 |
US4037224A (en) | 1977-07-19 |
FR2283498A1 (fr) | 1976-03-26 |
FR2283498B1 (de) | 1979-05-25 |
DE2537812A1 (de) | 1976-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2839548C2 (de) | ||
DE69027136T2 (de) | Flüssigkristallanzeigeeinheit und Steuerverfahren dafür | |
DE2701277C3 (de) | Wiedergabevorrichtung für graphische Symbole | |
DE2946359C2 (de) | ||
DE3200122A1 (de) | Matrixdarstellungsvorrichtung | |
DE3415348A1 (de) | Anordnung zum herstellen einer photo-, dia- bzw. filmabbildung eines fernsehbildes | |
DE2063243C3 (de) | Einrichtung zur farbigen Wiedergabe von Bildzeilen auf einem Bildschirm eines Datensichtgerätes | |
DE2331904A1 (de) | Anzeigesteueranordnung in matrixform | |
DE2023693A1 (de) | ||
DE3508979C2 (de) | Bildwiedergabegerät mit einem flachen Bildschirm und zugehöriger Bildschirm-Ansteuerschaltung | |
DE2237269A1 (de) | Verfahren und vorrichtung zum einsatz eines heimfernsehempfaengers als videoterminal | |
DE1286077B (de) | Fernsehnormwandler | |
DE2920230C2 (de) | Digitaler Vektorengenerator für graphische Sichtgeräte | |
DE2348291C2 (de) | System zur Übertragung eines ein Leuchtdichtesignal und zwei Farbsignale enthaltenden Farbfernsehsignals | |
DE3025164C2 (de) | ||
DE3545157A1 (de) | Verfahren und schaltungsanordnung zur aufloesungsumwandlung von binaeren pseudo-halbtonbildern | |
DE3812930A1 (de) | Einrichtung zur erzeugung von spezialeffekten bei der elektronisch erzeugten bilddarstellung | |
DE2625840A1 (de) | Radaranzeigesystem | |
DE2537812C2 (de) | Vorrichtung zur bildlichen Wiedergabe von Videosignalen | |
DE2848918A1 (de) | Anordnung zur darstellung von rechenergebnissen auf dem bildschirm eines fernsehempfaengers | |
DE2840005C2 (de) | ||
DE2536716A1 (de) | Bilduebermittlungssystem | |
DE1524462A1 (de) | Vorrichtung zur Wiedergabe von Information auf dem Schirm einer Elektronenstrahlroehre | |
DE3206565A1 (de) | Steueranordnung fuer ein datensichtgeraet | |
DE2528871C2 (de) | Vorrichtung zur bildlichen Wiedergabe von Videosignalen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |