DE2532125C2

DE2532125C2 - Modularbaustein für Datenverarbeitungsanlagen

Info

Publication number: DE2532125C2
Application number: DE2532125A
Authority: DE
Inventors: Johannes Cornelis Longmont Col. Vermeulen
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1974-08-06
Filing date: 1975-07-18
Publication date: 1983-10-27
Also published as: US3924243A; JPS5756158B2; FR2281628A1; DE2532125A1; JPS5136045A; FR2281628B1; IT1039147B

Description

Die Erfindung betrifft einen Modularbaustein für Datenverarbeitungsanlagen nach dem Oberbegriff des Patentanspruchs 1.

Modularbausteine zum Aufbau von Datenverarbeitungsanlagen sind prinzipiell bekannt. Bedingt durch die sehr großen Fortschritte der Integrierbarkeit der Halbleiterschaltungen kommt den logischen Modularbausteinen für Datenverarbeitungsanlage wieder erhöhte Bedeutung zu. So werden einmal derartige Modulbausteine nur aus Speichereinheiten aufgebaut, die miteinander auf einem Halbleiterplättchen angeordnet und verbunden sind und lediglich über Ein- und Ausgabeleitungen, sowie Steuerleitungen mit anderen Modularbausteinen verbunden sind. Außerdem sind die sogenannten logischen Modularbausteine für Datenverarbeitungsanlagen bekanntgeworden, die Speicher- und Verknüpfungsnetzwerke enthalten, die ihrerseits aus Unterstrukturen bzw. Elementarschaltungen bestehen ¹ und in jedem Operationszyklus durch eine gemeinsame externe Steuerung beeinflußt werden können. Die Steuerung dieser Modularbausteine erfolgt mit Hilfe der sogenannten Tabellenoperationen, da in den Speichern Tabellen gespeichert werden, die mit Hilfe von Mikro- und Nanooperationen abgerufen, zugeordnet und verarbeitet werden. Ein derartiges Speichermodul ist z.B. in der deutschen Offenlegungsschrift 23 57 168 vorgeschlagen worden. Außerdem ist es durch die deutsche Patentschrift 20 62 791 bekannt, Assoziativspeicher zur Durchführung der genannten Tabellenoperation so strukturell aufzubauen, daß sie auf einem Halbleiterplättchen angeordnet und als logischer Modulbaustein verwendet werden können. Ein verbesserter logischer Modularbaustein, der aus einem Assoziativspeicher besteht, ist in dem US-Patent 35 93 317 beschrieben. Dieser Speicher besteht aus nur über Leitungen miteinander verbundenen Lese- und Suchspeichern. Dieser Speicher hat jedoch, wie in der Beschreibung noch näher ausgeführt, den Nachteil, daß er noch relativ viel Speicherkapazität für die Tabellenoperationen benötigt oder es ist bei einer Verkleinerung der Speicherkapazität nur möglich, ganz bestimmte Operationen auszuführen, so daß die Flexibilität und damit die Einsatzmöglichkeit an den verschiedensten Stellen innerhalb einer Datenverarbeitungsanlage beschränkt wird.

Der Erfindung liegt deshalb die Aufgabe zugrunde, einen Modularbaustein für Datenverarbeitungsanlagen zur Durchführung logischer Grundfunktionen zu schaffen, der aus einem Lese- und einem Suchteil besteht, die so miteinander verbunden und ausgeführt sind, daß mit geringerer Anzahl von die Verknüpfungsfunktion vorgebenden Festwertspeicherelementen als bisher in den Suchteilen bzw. Leseteilen wesentlich mehr Operationen, bei mindestens gleicher Geschwindigkeit ausgeführt werden können.

Die erfindungsgemäße Lösung ergibt sich aus dem kennzeichnenden Teil des Patentanspruchs 1.

Die Erfindung wird nun anhand von in den Zeichnungen dargestellten Ausführungsbeispielen näher beschrieben. Es zeigt

F i g. 1 ein Prinzipschaltbild der Verbindungen zwisehen dem Suchteil und dem Leseteil sowie einem Decoder und einem Register für einen Modularbaustein,

F i g. 2A ein Teilschaltbild mit den hier interessierenden Schaltkreisen in einem bekannten Assoziativspeicher,

Fig.2B zeigt im Prinzip die Organisation des bekannten Assoziativspeichers nach F i g. 2A,

F i g. 2C einen verbesserten Assoziativspeicher zur Durchführung logischer Funktionen,

F i g. 2D einen Ausschnitt aus der logischen Struktur des Speichers nach F i g. 2C,

Fig.3D eine schematische Darstellung zur Unterteilung des Suchteils,

Fig.4 eine schematische Darstellung eines Assoziativspeichers zur Durchführung einfacher logischer Funktionen,

F i g. 5 eine Darstellung, korrespondierend mit der Darstellung in Fig.4, jedoch unter Verwendung bekannter Techniken und

F i g. 6 eine Darstellung eines Assoziativspeichers, der die sogenannte Kreuzfeldunterteilung mit anderen Formen der Unterteilung zur Erhöhung der Funktionsfähigkeit kombiniert.

Die in Fig. 1 gezeigte Blockbilddarstellung eines

Modularbausteins besteht aus einem Suchteil und einem Leseteil, gemäß der US-Patentschrift 35 93 317. Der Suchteil 10 hat eine Vielzahl von senkrecht verlaufenden Eingabeleitungen 12 (Fig.2A), die direkt mit binären Eingangssignalen und über den D.xodierer 14 und die Leitung 13 mit decodierten Signalen sowie über die Leitungen 15 und 16 mit rückgekoppelten Signalen gespeist werden. Der Decodierer 14 empfängt binäre Eingangssignale, ferner rückgekoppalte Signale und zwar sowohl vom Ausgang des Registers i7 als euch, und zwar über die Leitung 18, vom Leseieil 11. Die Leitung 18 schafft eine sofortige Rückkopplung. Der Decodierer 14 und der Suchteil 10 unterteilen die binären Eingangssignale sowie die Rückkopplungssignale und schaffen eine Kreuzfeldunterteilung der binären Eingangssignale mit den Rückkopplungssignalen, entsprechend der vorliegenden Erfindung.

Der Suchteil weist einen Satz von Ausgangsleitungen 20 auf. Jeder Satz ist mit einem korrespondierenden Satz von Eingangsleitungen 21 des Liseteils 11 verbunden, um das Suchresultat zu letzterem übertragen zu können. Der Leseteil 11 hat seinerseits einen Satz von senkrecht verlaufenden Ausgangsleitungen 22. Das Ausgangsleitungs-Bündel 22 ist sowohl mit dem Register 17 verbunden, um eine zeitlich gesteuerte Rückkopplung zum Leseteil 10 zu ermöglichen, als auch mit der Leitung 16, um eine unmittelbare Rückkopplung zu ermöglichen und mit der Leitung 23, um über diese binäre Ausgangssignale abgeben zu können.

In F i g. 1 reduziert die Kreuzfeldunterteilung durch den Decodierer 14 zwischen den binären Eingangssignalen und den Rückkopplungssignalen die Größe des Suchteils 10 für eine gegebene Funktion, wie es noch genauer anhand der F i g. 2A und 2C und der beiden F i g. 4 und 5 erklärt wird.

Bevor nun die eigentliche Erfindung erklärt wird, sollen die verwendeten Zeichen und Zeichnungen erklärt werden.

Binäres	Signalfeld	B	*A+$*
A	P	*A+B*
P	N	A + *
P	P	*Ά + Β*
N	N	*AvB(A +B)*
N	U	*A-B*
U	E
E

Die Buchstaben P, N, U und E repräsentieren Beziehungen zwischen zwei Eingängen von einem Suchteil 10, um die logischen Funktionen auf derselben Leitung zustande zu bringen.

Im nachfolgenden wird anhand von Fig.2A die Operation der fundamentalen Teile vom Suchteil und vom Leseteil des Assoziativspeichers nach F i g. 1 erklärt. Zum Zwecke der einfachen Erklärung sind in dieser Figur nur zwei Eingangsleitungen, nämlich A und B gezeigt, die in wahrer und in komplementärer Form die Signale an den Suchteil 10 heranführen. Es wird an dieser Stelle darauf hingewiesen, daß es sich bei F i g. 2A um eine bekannte Form eines Assoziativspeichers handelt, der keine Kreuzfeldunterteilung aufweist. In dem Matrixfeld sind Feldeffekttransistoren angeordnet, die selektiv eine Spalteneingangsleitung mit einer gegebenen Reihenausgangsleitun» verbinden. Zum Beispiel verbindet der Feldeffekttransistor 26 die Leitung >Tmit der Reihenausgangsleitung 27, wenn die Leitung X ein aktives Signal hat, der Feldeffekttransistör 26 mit Masse verbunden ist wodurch verursacht wird, daß ein relativ negatives Potential von der Leitung 27 zum Leseteil 11 übertragen wird Die Reihenausgangsleitung 27 ist durchaus nicht immer mit der ß-Eingangsleitung verbunden, weil die Steuerelektroden der Feldeffekttransistoren 32 und 33 mit Hilfe einer an sich bekannten Personalisierungstechnik für Speicher vom Suchteil 10 entfernt wurden. Dies bedeutet in der Assoziativspeicher-Technologie, daß die Feldeffekttransistoren 32 und 33 den Λ-Zustand repräsentieren,

d. h, daß die Signalleitung 27 unabhängig in Beziehung zu einem Eingangssignal B ist In ähnlicher Weise verbinden die Feldeffekttransistoren 29 und 30 die Leitungen A und flmit der einen Ausgangsleitung 31.

Die Logik des Suchteils 10 ist in Fig.2A dargestellt indem ein relativ hohes Potential auf Leitung 27 ein Signal A repräsentiert, während ein ähnlich jiohes Referenzpotential auf der Leitung 31 die Signale A und B repräsentiert Die Feldeffekttransistoren 29 und 30 dienen zur Durchführung einer UND-Funktion, wie die in dem US-Patent 35 93 317 gezeigten UND-Schaltkreise. Diese soeben beschriebenen logischen Funktionen sind in F i g. 2 in tabularischer Form durch binäre Eisen und Nullen sowie Leerstellen dargestellt. Die 1 repräsentiert eine logische Verbindung zu einem wahren Eingang, wie z. B. A, die 0 eine logische Verbindung zu einem komplementären Eingang, wie

z. B. ~Ä~ und eine Leerstelle bedeutet keine Verbindung, wie z. B. der Feldeffekttransistor 32.

Um die oben gezeigten logischen Verbindungen zu erreichen, wird eine sogenannte negative elektrische Verbindung verwendet. Das heißt, eine logische 1 wird übertragen durch ein tatsächliches Übertragen eines elektrischen Signals, das die binäre »0« repräsentiert und später in einer solchen Weise kombiniert, daß ein binärer »1« Logikeffekt erreicht wird. In Fig.2A wird ein logisches B durch das Suchteil 10 durch den Feldeffekttransistor 47 übertragen, d. h., es wird ein ß-Signal übertragen. Weil eine logische Umwandlung durch die Verbindung des FETs 47 zum FET 48 im Leseteil 11 möglich ist, ist der logische Effekt bei 37 der, daß 5 aktiv ist. Die Umkehrung ist ebenfalls wahr.

Im Leseteil 11 erzeugen die Ausgangsleitungen 22 die Ausgangssignale Cund D. Wie aus F i g. 2A zu sehen ist, ist das Ausgangssignal C immer aktiv, wenn der

so Feldeffekttransistor nicht leitend ist.

Dadurch wird erreicht, daß ein relativ positives Potential über die Leitung 27 an den Feldeffekttransistor 35 gelangt, wodurch die mit ihm verbundene Spaltenleitung Masse-Referenzpotential erreicht. Dieses Masse-Referenzpotential wird durch den Verstärker 37 invertiert, um ein positives Ausgangssignal C zu erhalten. Eine andere Möglichkeit, ein C-Signal zu generieren, besteht darin, daß der Feldeffekttransistor 47 nicht leitend ist (B=O), so daß der Feldeffekttransistör 48Λ im Leseteil 11 die mit ihm verbundene Spaltenleitung auf Masse zieht. Dadurch wird eine ODER-Beziehung zwischen der Funktion des Feldeffekttransistors 35 und der Funktion des Feldeffekttransistors 48Λ erreicht. Die Spaltenleitung 38 wird ebenfalls nur dann aktiviert, wenn die Reihenausgangsleitung 31 oder 34 vom Suchteil 10 ein relativ positives Potential hat, wie z. B. wenn beide Feldeffekttransistoren 29 und 30 nichtleitend sind oder wenn die beiden

Feldeffekttransistoren 80 und 181 nichtleitend sind. In solch einer Situation leitet entweder der Feldeffekttransistor 48 oder der Feldeffekttransistor 39 das Masse-Referenzpotential zur Spaltenleitung 38, wodurch ein Ausgangssignal D erscheint

In der ersten Reihe bei 40 ist das vom Suchteil 10 zum Leseteil 11 übermittelte Signal A durch eine »1« in der Spalte 41 repräsentiert Dieses aktive Signal wird im Suchteil 10 generiert, was durch eine »1«in der Spalte A, entsprechend dem Feldeffekttransistor 26 in F i g. 2B, angezeigt ist. Eine »1« in der Spalte B auf der Reihe 49 korrespondiert zum Feldeffekttransistor 47, während eine »1« in der Spalte 41 auf der Reihe 49 zum Feldeffekttransistor 48Λ korrespondiert^ Das_Ausgangssignai Cist die NAND-Funktion von A und Soder die ODER-Funktion A +B. Wenn CaIs aktiv definiert wird, wenn das Signal am Verstärker 37 relativ hoch ist, dann wird eine ODER-Funktion A + B von zwei Worten in Reihe 40 und 49 durchgeführt. Wenn C als aktiv definiert wird, wenn das_Signal relativ niedrig ist, dann wird die UND-Funktion AB durchgeführt.

In der gleichen Weise hat die Reihe 42 eine Verbindung in der Spalteneingangsleitung A zur Reihenausgangsleitung im Leseteil 11. Die »0« in der Spalte B auf der Reihe 42 repräsentiert eine B-logische Verbindung, wie der Feldeffekttransistor 80 in F i g. 2A. Entsprechend der oben erklärten negativen Logik ist eine Α-physikalische Verbindung eine B-logische Verbindung. Entsprechend bedeutet die »1« in Reihe 42 den Feldeffekttransistor 48 von F i g. 2A in Kombination mjt^ der Leitung 34 vom Suchteil 10, eine UND-Funktion AB. Eine zweite Verbindung, wie die bei 44 in Reihe 45, verbindet den Suchteil 10 mit der Spaltenausgangsleitung D zu einem logischen ODER, wodurch die Suchteilfunktion AB mit AB zu einer EXKLUSIV-ODER-Funktion der Worte in Reihe 42 und 45 verknüpft wird.

Die Verringerung der Schallkreise durch die vorliegende Erfindung ist besonders anschaulich anhand des Vergleichs der F i g. 2A und 2C sowie der F i g. 2B und 2D zu ersehen. In der F i g. 2C ist nun ein Kreuzfeld-Unterteilungsschaltkreis PN zu sehen. Zwei binäre Eingangssignale, nämlich A und B (eins davon ist vorzugsweise ein Rückkopplungssignal entsprechend der vorliegenden Erfindung), sind_unterteilt in vier Signale, nämlich AB, AB, ÄS und AB. Dies wird, wie in F i g. 2C zu sehen ist, durch die Inverter 50,51 und durch die UND-Schaltungen 52 bis 55 erreicht Es ist leicht zu sehen, daß die einzigen hinzugefügten Schaltkreise, zu den in Fig.2A dargestellten bekannten Einrichtungen die vier UND-Schaltungen sind. Damit die Reihenausgangsleitung 20ß ein aktives Ausgangssignal hat (relativ hoch oder positiv) muß der Feldeffekttransistor 58 nichtleitend sein, was bedeutet, daß die UND-Schaltung 55 ein inaktives (relativ negativ) Ausgangssignal am Ausgang aufweisen muß. Wenn dies der Fall ist dann repräsentiert das aktive Signal auf Leitung 2OB die logische Funktion A-VB. Ein Wort auf der Leitung 2OS plus eine UND-Schaltung 55 ersetzt zwei Worte von F i g. 2C. Wie aus F i g. 2D zu sehen ist wird die soeben beschriebene Unterteilungsfunktion durch die Buchstaben P dargestellt was eine logische UND-Funktion anzeigt

Eine EXKLUSIV-ODER-Funktion kann ebenfalls durch ein Wort das die Feldeffekttransistoren 56 und 57 enthält plus zwei UND-Schaltungen 52 und 55, durchgeführt werden. Der soeben beschriebene Schaltkreis ersetzt zwei verwendete Worte in Fig.2A, die durch die Feldeffekttransistoren 29, 30 sowie 80 und 81 repräsentiert werden. Eine derartig unterteilte EXKLUSIV-ODER-Funktion ist in F i g. 2D durch die Buchstaben U gekennzeichnet. Die »1« im Leseteil 11 bedeutet in allen Teilen das gleiche.

Im folgenden wird nun die Durchführung bestimmter Operationen anhand von F i g. 3 beschrieben.

In einem Suchteil 10 wird nur dann in einer Reihen-Ausgangsleitung 20Λ ein aktives Ausgangssignal erzeugt, wenn alle Feldeffekttransistoren 56Λ und 57A in nichtleitendem Zustand sind. Dieser Ausgangszustand repräsentiert eine Eingabe A. Wenn ein Eingang AB am Feldeffekttransistor 5SA vorliegt, dann wird die logische Funktion A + B gebildet. Andere Kombinationen können leicht durch Ansehen der F i g. 3 festgestellt werden. Der Unterteilungsschaltkreis der F i g. 2C und 3 ist in den nachfolgenden Figuren als PO bis PX dargestellt, wobei X die maximale Anzahl der Unterteilungsschaltkreise für ein gegebenes Suchteil 10 darstellt.

In Fig.4 ist nun eine sehr komplexe logische Funktion dargestellt, wobei im nachfolgenden im Vergleich zur bekannten Anordnung nach F i g. 5 die Funktion beschrieben wird. Wie aus den F i g. 4 und 5 zu sehen ist werden zur Durchführung der gewünschten logischen Funktionen mit der Schaltungsanordnung nach F i g. 4 nur 12 Worte benötigt, währenddem mit der bekannten Anordnung nach F i g. 5 zur Erreichung der gleichen Anzahl logischer Funktionen unbedingt 19 Worte erforderlich sind. In der Darstellung ist die Position 0 die meist signifikante Position eines 3-Bit-Gray-Code-Zählers. Eingaben bei A, die über die Unterteilungsschaltungen FO bis P2 laufen, setzen den Zähler. Wenn der vorgewählte Wert 001 ist, dann empfängt P2 ein 1-Signal von A, während PO und Pl ein 0-Signal empfangen. Der vorhergehende Inhalt des Zählers ist im Register B enthalten und wird auf die Schaltungen PO bis P2 von Stufe 0 bis 2 gegeben. Die Unterteilungsfelder sind durch einzelne vertikale Linien im Suchteil 60 angezeigt:

Die Grenze zwischen dem Suchteil 60 und dem Leseteil 61 ist durch die beiden parallelen Linien in der Mitte der Fig.4 und 5 angezeigt. Der Ausgang des Unterteilungsschaltkreises P 2 liefert einen aktivierenden Eingang zu Wort Nummer 3, wenn immer eine EXKLUSIV-ODER-Funktion U, die zwischen den Eingängen A 2 und S 2, erfüllt ist. Bevor das Leseteil 61 einen Eingang über die Ausgangsleitung des Wortes 3 erhält muß der Inhalt der Registerstufe S3 0 sein. Dies ist z. B. der Fall, wenn die Stufe S 2 invertiert ist, was durch den Buchstaben T im Leseiei! 61 bei der Wortposition 3 angezeigt ist Der EXKLUSIV-ODER-Ausgang Pl bei Wort 2 und B 4 verursacht eine Komplementierung der Stufe B1, wenn sie 0 ist

Dieselben Funktionen können mit der bekannten Einrichtung, die in Fig.5 dargestellt ist, durch die Worte 1 bis 6 im Suchteil 62 und den dazugehörenden Leseteil 63 erreicht werden. Die Buchstaben 5 und R im Leseteil sind für Setz- und Rücksetzsignal-Verbindungen für die externen Register signifikant. Der Unterteilungsschaltkreis P unterteilt zwei Stufen des Rückkopplungsregisters 64. Die Kreuzfeldunterteilung hat die Anzahl der Worte von 6 auf 3 für die oben beschriebenen Funktionen reduziert

Das nächste Feld in den Worten 4 bis 9 der F i g. 4 und 7 bis 13 der F i g. 5 zeigt Setz- und Rücksetzfunktionen, basierend auf einer entsprechenden Eingabekombination in Zusammenarbeit mit dem Register B. Die

Setz-Rücksetzfunktion erfordert zwei Worte, nämlich eins für das Setzen und das andere für das Rücksetzen. Zum Beispiel wird die Stufe 70 durch den Ausgang des Wortes 9 in F i g. 4 gesetzt und über den Ausgang des Wortes 10 in Fig.4 zurückgesetzt. Dieselbe Funktion wird erreicht durch nur ein Wort 6, wie es in F i g. 5 zu sehen ist, wenn die Unterteilung verwendet wird.

Weitere Vorteile werden ersichtlich, wenn man die Worte 10 bis 12 in Fig.4 und die Worte 14 bis 19 des bekannten Speichers nach Fig.5 betrachtet, da hier ganz offensichtlich eine Reduktion von drei Worten bei der Einrichtung nach Fig.4 erreicht wurde. Die Reduktion von Schaltkreisen und Worten wird ganz augenscheinlich bei der EXKLUSIV-ODER-Funktion mit Kreuzfeld-Unterteilungsschaltkreisen. Zum Beispiel wird im Wort 10 der EXKLUSIV-ODER-Ausgang von PO mit dem EXKLUSIV-ODER-Ausgang von P3 kombiniert, um die Registerstufe 71 zu setzen. Zum Setzen der Registerposition 71' der Fig.5 sind die Worte 14 und 15 erforderlich. Die kreuzfeldunterteilten Worte 11 und 12 sind mit den Worten 16 bis 19 in F i g. 5 in ihrer Wirkung vergleichbar.

Zusammenfassend kann gesagt werden, daß die Anordnung nach F i g. 4 einen wesentlichen technischen Fortschritt gegenüber der Anordnung nach Fig.5 darstellt.

In Fig.6 ist eine zusätzliche Tabelle dargestellt, die die Kreuzfeld-Unterteilung verwendet. F i g. 6 zeigt, daß die Kreuzfeld-Unterteilung vorteilhafterweise mit anderen Funktionen kombiniert werden kann, wie z. B. in F i g. 1 zu sehen, um ein Maximum von Funktionen für eine gegebene Funktionstabelle oder einen funktioneilen Speicher zu erreichen.

Die Worte 1 bis 4 sind ein Paritätsprüfer, basierend auf den Eingaben A und den Kreuzfeld-Unterteilungsschaltkreisen Pl und P2. Im Wort 1 sind die vier Datenbits von A gepaart, die Bits in jedem Paar sind gleich und das Paritätsbit ist 0. Die gleiche Parität wird in Spalte Pangezeigt, d. h., die Anzahl der Einsen in A ist gerade. In gleicher Weise müssen im Wort 2 die EXKLUSIV-ODER-Ausgänge von zwei unterteilten Eingabefeldern, die zwei i/'s in jedem Feld zeigen, die binären Eingangssignale zu dem entsprechenden Feld gleich sein. Das heißt, daß in PX und in P 2 die jeweils beiden binären Signale ungültig sind. Mit einer »0«-Eingabe in Wort 5 wird in Spalte P eine gültige Parität angezeigt. Die Parität wird in den Worten 4 und 5 durch das Kombinieren der Signale E mit den EXKLUSIV-ODER-Signalen L/geprüft.

Im Feld der Worte 5 bis 14 ist ein Zähler mit Parität bereitgestellt. Der Zähler K wird nach dem Gray-Codes geschaltet mit ungerader und gerader Parität, generiert in dem Paritätsregister 75. Die Worte 5 bis 10 generieren die Parität wie beschrieben für die Worte 1 bis 4 mit den zwei Ausgangsstufen, entweder gerade oder ungerade. Der Inhalt des Zählers K wird über das Register 77 übertragen.

Der in F i g. 6 dargestellte Speicher ermöglicht außerdem einen Serienaddierer mit den Worten 15 bis

34. Diese Worte erzeugen die Folgeaddition über das Register 78 mit dem Summenausgang, der über das Summenregister 79 gegeben wird. Eingangssteuerworte 15 bis 18, die mit den Unterteilungsschaltkreisen P3 bis P6 zusammenarbeiten, erzeugen die EXKLUSIV-ODER-Kombination der Eingabe B mit dem Inhalt des Registers 78. Die EXKLUSIV-ODER-Differenz verursacht invertierte Ausgangssignale vom dargestellten Leseteil zum Invertieren der korrespondierenden Ziffernpositionen im Register 78. Diese Aktion trägt die Eingabe B in das Register 78 ein. Die Worte 19 bis 34 addieren den tatsächlich vorliegenden Inhalt des Registers 78 zu dem Signalinhalt des Eingangssignals B. Aus der Suchtabelle sind für einen 4-Bit-ParalleIaddierer die erforderlichen Summenfunktionen zu sehen. Ein derartiges Addierwerk arbeitet wie folgt: Die erste Summe über das Summenregister 79 ist die Summe von BX +B2, die zweite Summe ist die Summe von B2 + B3, die dritte Summe ist die Summe von B 3 + B 4 usw.

Hierzu 4 Blatt Zeichnungen

Claims

Patentansprüche:

1. Modularbaustein für Datenverarbeitungsanlagen zur Durchführung logischer Grundfunktionen mit Hilfe nach dem assoziativen Prinzip arbeitender Tabellenoperationen, bei dem der Assoziativteil aus einem Suchteil und einem Leseteil besteht, dadurch gekennzeichnet, daß zu einer weiteren Unterteilung des Inhalts des Suchteils (10) dieser mit einem Decodierer (14) verbunden ist, der mit decodierten Signalen über Leitungen (13) und mit rückgekoppelten Signalen über Leitungen (15 und 16) gespeist wird, daß der Decodierer (14) und der Suchteil (10) über ein Register (17) eingangsseitig mit dem Ausgang des Leseteils (11) verbunden ist und daß eine Leitung (18) zur direkten Rückkopplung von Signalen einen Teil des Ausgangs des Leseteils (11) mit dem Eingang des Decodierers (14) verbindet

2. Modularbaustein nach Anspruch 1, dadurch gekennzeichnet, daß der Suchteil (10) mit einer Steuerschaltung (PN) verbunden ist, die aus UND-Schaltungen (52 bis 55) und Invertern (50, 51) besteht, die die Eingangssignale (z.B. A, B) invertieren und in Verbindung mit den genannten UND-Schaltungen logische Grundfunktionen bilden, die auf die senkrecht verlaufenden Eingangsleitungen des Suchteils gelangen und dort von in den Kreuzungspunkten von senkrechten Leitungen und waagerechten Leitungen liegenden Feldeffekttransistoren (56A, S7A, 5%A) entsprechend der Ansteuerung und dem gespeicherten Wort in einer Zeile auf die Ausgangsleitungen des Suchteils (10) übertragen werden.

3. Modularbaustein nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß eine EXKLUSIV-ODER-Funktion durch ein gespeichertes Wort, das durch intakte Feldeffekttransistoren in den entsprechenden Kreuzungspunkten (z. B. 56 und 57) repräsentiert wird und zwei UND-Schaltungen (z. B. 52 und 55) realisiert ist.

4. Modularbaustein nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die an sich bekannte negative logische Schaltungstechnik verwendet wird.