DE2528812B2

DE2528812B2 - Antiprellschaltkreis

Info

Publication number: DE2528812B2
Application number: DE2528812A
Authority: DE
Inventors: Yukuo Tokio Kodama
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1974-06-29
Filing date: 1975-06-27
Publication date: 1978-05-18
Also published as: US3989960A; JPS515079A; DE2528812A1

Description

Die Erfindung betrifft einen Autiprellschaltkreis, insbesondere für Einrichtungen, die ein Sehallsigiial mit einem l'rellsignal erzeugen, mit einem Takliiiipulsgencrator, dessen Taktimpuls einem Zähler zugeführt werden, und mit einem Verknüpfungsschaltkreis zum Auslösen des Zählvorgangs nach dem Auftreten des Schaltsignals und zum Erzeugen eines Ausgangssignals nach Ablauf der Zählperiode. Derartige Schaltkreise sollen verhindern, daß Prellsignale, die beim Ein- und Ausschalten von unipolaren Schaltkontakten auftreten, auf einen nachgeschalteten Schaltkreis einwirken.

Bei einem unipolaren Schalter tritt der Prellvorgang beim Ein- und Ausschalten auf, wobei die Prellwirkung auf die nachgeschalteten Schaltkreise gewöhnlich für 50 bis 100 ms nach dem Schließen des Kontaktes erhalten bleibt, und zwar in Abhängigkeit von der Art des verwendeten mechanischen Kontaktes und des gesteuerten Ziistandes.

Aus der DE-OS 20 52 600 ist ein Impulsbreitendiskriminator bekannt, der einen ähnlichen Aufbau aufweist wie der Schaltkreis der eingangs beschriebenen Art. Hei dem bekannten Impulsbreitendiskriminator werden die von dem Taktimpulsgenerator werden die von dem Taklimpulsgenerator erzeugten Taktimpulse einem Zähler über ein UND-Glied zugeführt, d.h. die Taktimpulse werden dem einen Eingang und das auszuweitende Schaltsignal wird dem anderen Eingang des UND-Gliedes zugeführt, dessen Ausgang mit dem Zählereingang verbunden ist. Daher läßt das UND-Glied lediglich dann Taktimpulse zum Eingang des Zählers durch, wenn das auszuwertende .Schaltsignal am anderen Eingang des UND-Gliedes anliegt. Daher wird die Fortschaltfrequenz des Zählers nicht ausschließlich durch die Frequenz der Taktimpulse bestimmt, sondern hängt auch von der Frequenz der in dem auszuwertenden .Schaltsignal enthaltenen Prellsignale ab. Da jedoch die Frequenz dieser Prellsignale weitgehend unbestimmt ist, ist die Unterdrückungsdauer der bekannten Einrichtung bei Auswertung von Schaltsignaleii mit Prcllsignalen ebenfalls unbestimmt, d. h. die Unterdrükkungsdauer kann nicht vorausgewählt werden. Daher können mit der bekannten Einrichtung Prellsignale nicht mit der gewünschten Sicherheit eleminiert werden.

Bei einem aus der DE-PS 12 65 782 bekannten Antiprellschaltkreis werden ebenfalls sowohl die Taktimpulse als auch das auszuwertende Schaltsignal mit den Prellsignalen der, beiden Eingängen eines UND-Gliedes zugeführt, dessen Ausgang mit dem .Setzeingang einer bistabilen Kippstufe verbündet, ist, d. h. diese Kippstufe wird gesetzt, wenn sowohl der Taktimpuls als auch das Prellsignal mit hohem Potential gleich/eilig am UND-Glied anliegen. Dies bedeutet, daß bei dem bekannten Antiprellschaltkreis die Kippstufe durch eines der Prellsignale gesetzt wird. Daher wird die Kippstufe auch dann gesetzt, wenn lediglich ein einzelner Störimpuls an der Eingangsleitiing des UND-Gliedes anliegt, und daher arbeitet der bekannte Antiprellschaltkreis nicht mit der gewünschten Sicherheit. Außerdem müssen bei dem bekannten Schaltkreis mindestens zwei verschiedene Taktimpulssignale erzeugt werden, d. h. es müssen entsprechend komplizierte .Schaltungsteile vorgesehen sein. Schließlich ist es außerordentlich schwierig, den bekannten Anliprell-Schaltkreis als integrierten Schaltkreis auszubilden, da ein monostabiler Multivibrator /ur Erzeugung eines Signals mit bestimmter Zeitdauer vorgesehen ist, bei dem ein Kondensator verwendet werden muß, der mit einem eventuell integrierten Teilschaltkreis lediglich extern verbunden werden kann. Aus der I)I-AS 11 88 647 ist ein anderer Antiprellschaltkreis bekannt.

bei dem zwar keine externen Kondensatoren erforderlich sind, so daß dieser Schallkreis als. integrierter Schaltkreis ausgebildet werden kann, jedoch sind bei dieser bekannten Anordnung mindestens drt i verschiedene Taktimpulssignale mit dem entsprechenden .Schaltungsaufwand erforderlich.

Der Erfindung liegt die Aulgabe zugrunde, einen Antiprellschaltkreis der eingangs beschriebenen Art derart auszubilden, daß unter Vermeidung externtr Kondensatoren für die Zeiteinstellung eine sichere Unterdrückung der Prellsignale erreicht wird.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Taktimpulse dem Zähler direkt zugeführt werden und dali der Verknüpfungsschaltkreis ein dem Zahler nachgeschaltetes UND-Glied aufweist, dessen anderem Eingang das Schaltsignal zugeführt wird. Der Zeitschaltkreis beginnt nach dem Eintreffen eines die Prelisignale enthaltenden Schaltsignals, beispielsweise von einem Schaltkontakt, Taktimpulse einer t ;>rgegebe- ncn Frequenz zu zählen. Wenn diese Zählung eine vorgegebene Zahl erreicht, erzeugt ein nachfolgender Schaltkreis ein Torsignal für ein UND-Glied, dessen anderem Eingang das Schaltsignal mit den Prellsignalen zugeführt wird. Dadurch wird das ursprüngliche .Schaltsignal mit den Prellsignalen für eine vorgegebene Zeit nach dem Schließen des Kontaktes verzögert, und das Prellen wird dadurch verhindert, daß die Verzögerung so eingestellt wird, daß sie gleich dem Zeitabschnitt ist, währenddessen die Prellsignale auftreten.

Die Erfindung wird im folgenden mit liezug auf die Zeichnung anhand von Ausführungsbeispielen näher erläutert. Es zeigt

Fig. I ein Blockdiagramm eines erfindungsgemäßen Antiprellsehaltkreises,

Fig. 2 ein Zeildiagramm der in dem Schaltkreis gemäß Fig. 1 auftretenden Impulsformer

F i g. 3 und 4 Blockdiagramme anderer erfindungsgemäßer Ausführungsformen und

Fig. 5 ein Blockdiagramin eines elektronischen Zeitschaltkreises unter Verwendung des erfindungsgeinäßen Schaltkreises.

In Fig. 1 ist ein unipolarer Schalter 1 mit Prelleigenschaften dargestellt. Ein Taktsignal CL einer geeigneten Frequenz wird einem Zählschaltkreis 2 zugeführt, der aus einer Kaskade dreier bistabiler KippstuFen oder Flip-Flops FFi bis FFs aufgebaut ist. Diese Flip-Flops werden durch die Vorderflanke eines Eingangsiinpulses betätigt. Ein Eingangssignal des Zählschaltkreises 2 wird einem Eingang eines ein Torsignal erzeugenden Schaltkreises Λ zugeführt, der ein Flip-Flop FF\ und ein Setz-Rückstell-Flip-Flop 4 (im folgenden kurz KS-Flip-Flop genannt) aufweist. Das Flip-Flop FF, wird durch die Rückflanke eines Eingangssignal betätigt. Das Taktsignal CL. wird dem Flip-Flop FFi der ersten Stufe zugeführt, und der Ausgang Q* des Flip-Flops FFr ist mit dem Setzeingang des /?.S-Flip-Flops 4 verbunden. Dieses KS-Flip-Flop weist beispielsweise NOR-Glieder

40 und 41 mit zwei Eingangen auf. Ein Eingang des NOR-Gliedes 40 ist mit dem Ausgang des NOR-Gliedes

41 und ein Eingang des NOR Gliedes 41 ist mit dem Ausgang des NOR-Gliedes 40 verbunden. Der andere F.ingang des NOR-Gliedes 40 dient als Setzeingang .S' des W.S'-Flip-llops 4 und der andere tiingang des NOR-Gliedes 41 als Rüekslelleingang R. Der Ausgang des Schalters I ist durch einen Inverter 5 zu den Rückstcllcingiingcn R der Flip-Flops FFi bis FFj und dem /f.S'-Flipllop 4 sowie durch einen Inverter 6 zu einem Eingang eines UND-Gliedes 7 mit zwei Eingängen geführt. Der andere Eingang dieses UND-Gliedes ist mit dem RückstelJausgangdes RS-Flip- Flops 4 verbunden, d. h. mit dem Ausgang 8 des NOR-Gliedes. 41.

Wenn der Schalter 1 in dem ausgeschalteten Zustand ist, wird eine Spannung hohen Niveaus, die aus einem niedrigen Niveau einer .Spannungsquelle 9 durch den Inverters invertiert wird,den Rückstelleingängen Rdes Zählschaltkreises 2 und des Torsignalgenerators i zugeführt. Daher führt der Zählschaltkreis 2 keine Zählung durch, der lorsthaltkreis 3 ist in dein rückgestellten Zustand und ein Ausgang niedrigen Niveaus wird dem UND Glied 7 zugeführt, der dadurch geschlossen wird. Es sei nunmehr angenommen, daß der Taktimpuls CL für den Zählschaltkreis 2 ein Tastverhältnis von 50% bei 64 1 Iz aufweist, wie in F i g. 2 durch CL dargestellt ist, und daß der Schalter I bei r, eingeschaltet wird, wie dies durch die Impulsform I in Fig. 2 dargestellt ist. Dann steht der Ausgang des Schalters 1 bei einem hohen Niveau und der Ausgang des Inverters 5 auf einem niedrigen Niveau, so daß der Zählschaltkreis 2 beginnt, die Taktimpulse VL zu zählen. Die Eingangssignalfrec)iienz wird aufeinanderfolgend halbiert, wenn sie die Flip-Flops FFi bis FF> durchlauft, so daß sich daraus die Impulsformen Q\, Qi und Q\ gemäß Fig. 2 ergeben. Da das Flip-Flop FF, durch die Riickflanke eines Eingangssignals betätigt wird, steigt der Ausgang Qi /um Zeitpunkt h an, bei dem der Ausgang C>ides Flip-Flops FFi abfällt. Das RS-Flip-Flop 4 wird zum ersten MjI durch den Ausgang C₄ gesetzt. Von diesem Zeitpunkt (_■ an weist der Ausgang 8 des RS-Flip-Flops 4 zum ersten Mal ein hohes Niveau auf, so daß das UND-Glied 7 yeöffnet wird. Daher wird vom Zeitpunkt /_> ein Signal mit hohem Niveau von dem Schalter 1 durch den Inverter 6 dem Schaltkreis der nachfolgenden Stufe mittels des UND-Gliedes 7 zugeführt, so daß die nachfolgende Stufe zu arbeiten beginnt. Mit anderen Worten wird die nachfolgende Stufe während einer Periode (t>—t)) betätigt, nachdem der Schalter 1 angeschaltet ist. Diese Verzögerung (ti — t\) variiert, entsprechend dem Einschalten des Schalters I, relativ m dem Eingang CL des Zahlst h.iltkreises 2. Die Verzögerung (t>-u) ist am kürzesten, wenn der Schalter I unmittelbar vor dem Anstieg des Eingangssignals Cl. angeschaltet wird, wie dies durch die Impulsform 1 in F-" i g. 2 dargestellt ist, und isi am längsten, wenn der Schalter 1 unmittelbar nach dem Anstieg des Eingangssignals Cl. angeschaltet wird, wie dies durch eine Impulsform Γ gekennzeichnet ist. In der Praxis beträgt die Verzögerung zwischen vierfacher und fünffacher Periode des Eingangssignals Cl. (d. h. 15,625 ms-4 = 62,5 ms bzw. 15.625 im-5 = 78.125 ms), wobei der Fehler maximal 15,625 ms beträgt. D.ts UND-Glied 7 wird /wischen 62,5 bis 78,1 25 ms geöffnet, nachdem der Schalter I betätigt ist, und diese Verzögerung ist die Periode, während der die Prellerscheinimg die nachfolgenden Schaltkreise heeiii flüssen kann. Wenn dann der Schalter I .ihgesi h.iltet wird, wird das /?.S'-Flip-Flop 4 rückgestelli und d.is UND-Glied 7 wird geschlossen, so daß die ii.u hlulgeiule Stufe des Schaltkreises unabhängig von Preller·.!. heinungen betätigt werden kann.

In '" i g. i ist eine ,indere Ausführung iurin iLr vorliegenden Erfindung dargestellt. In I ι n I «lid > m UND-Glied .30 nut vier ['.ingangen .iii.uilr ik·-, Flip-Flops FF4 ties Schaltkreises in Fi μ Ι htv.-miiIi-i. Das Taktsignal Cl. und die Ausgange f.». (,>· .Ui Flip-Flops FFi, FFj werden entsprechend dem ersten.

zweiten und dritten Eingang des UND-Gliedes 30 zugeführt. Einem vierten Eingang des Torschaltkreises 30 wird ein Ausgang Q_t des F^:lip-Flops FFs zugeführt, der entgegengesetzte Polarität des anderen Ausgangs Cj des Flip-flops FFj hat. Der Ausgang 31 des UND-Gliedes 30 ist mit dem Setzeingang 5 des K-S-FHp-Flops 4 verbunden.

Wenn der Schalter 1 zum Zeitpunkt <i, wie in Fig. 2 dargestellt, angeschaltet wird, beginnt bei dieser Anordnung der Zählschaltkreis 2 die Taktimpulse CL wie über, beschrieben zu zählen. Daher haben die Ausgangssignale Qt, Qi und Qs der F'lip-F^:lops FFi, FF2 und FFj die Wellenformen Qt, Q2 bzw. Qs gemäß F⁷ i g. 2. Daher sind alle diese Signale Qt, Q2 und Qj zum gleichen Zeilpunkt i? auf einem hohen Niveau, und daher wird der Ausgang 31 des UND-Gliedes 30 auf ein hohes Niveau angehoben. Der Taktimpuls CL fällt auf niedriges Niveau zum Zeitpunkt fj ab und daher kehrt der Ausgang 31 des UND-Gliedes 30 zu einem niedrigen Niveau zurück. Daher wird ein Impuls 31 durch das UND-Glied 30 gemäß F i g. 2 erzeugt. Durch den Impuls 31 wird das /?S-Flip-Flop 4 gesetzt und dessen Ausgang 8 steigt zum ersten Mal auf hohes Niveau zum Zeitpunkt ti an, so daß das UND-Glied 7 geöffnet wird. Daher wird vom Zeitpunkt ti ein Signal mit hohem Niveau von dem Schalter 1 durch das UND-Glied 7 dem Schaltkreis der nachfolgenden Stufe zugeführt.

Bei einer anderen Ausführungsform der Erfindung gemäß Fig.4 werden ein NOR-Glied 40 mit zwei Hingängen und ein Verriegclungsschaltkreis 41 anstelle des Flip-Flops FF* des Schaltkreises gemäß Fig. 1 verwendet. Der Verriegclungsschalikreis 41 besteht aus 7V.ei Schaltelementen 42, 43 und zwei Invertern 44, 45. Ein Eingang des Schaltclements 42 ist mit dem Ausgang Qi des I'lip-Flops FF3 und ein Ausgang des Schaltelenients 42 ist mit einem Eingang des Inverters 44 und mit einem Ausgang des Schallelements 43 verbunden. Der Ausgang des Inverters 44 ist mit dem Eingang des Inverters 45 verbunden. Der Ausgang des Inverters 44 ist mit einem Eingang des Schaltelements 43 und mit einem Eingang des NOR-Gliedes 40 verbunden. Dem anderen Eingang des NOR-Gliedes 40 wird der Ausgang Qs des Flip-Flops FF3 zugeführt. Ein Ausgang 31' des NOR-Gliedes 40 wird dem Setzeingang 5 des RS- Flip-Flops 4 zugeführt.

Die Schaltelemente 42, 43 werden abwechselnd an- und abgeschaltet. Zu diesem Zweck wird das Schaltelement 42 durch niedrige bzw. hohe Pegel der Taktimpulse CL an- und abgeschaltet. Andererseits wird das Schaltelement 43 durch hohe bzw. niedrige Pegel der Taktimpulsc an- und abgeschaltet. Daher können beispielsweise die Schaltelemente 42, 43 als P-Kanalti7w. N-Kanal-Fcldeffckttranslistorcn mit isoliertem CjUU- ausgeführt sein. Wenn der Schalter 1 zum Zeitpunkt fi angeschaltet wird, beginnt der Zahlschaltern 2 die Taktimpulsc CL zu zählen. Daher sind die Ausgänge Qs und Qj bei niedrigen bzw. hohen Pegeln zum Zeitpunkt /2, wie dies in Fig. 2 dargestellt ist. Da der Taktimpuls CL während einer Periodendauer von /2 bis (1 einen hohen Pegel aufweist, ist das Schaltelement 42 in abgeschaltetem und das Schaltelement 43 im cirijicsdialtclcn Zustand. Daher bleibt während des /ciiraiims von /j bis ii der Ausgang 46 des Inverters 45 mil niedrigem l'cgel, der der Pegel des Ausgangs (?j des Flip- Flops /'Fi vor dem Zeitpunkt t_} ist, und zwar durch einen geschlossenen Kreis, der aus den Invertern 44,45 und dem Schaltelement 43 besteht. Wahrend des Zeitraums von (j bis U ist der Taktimpuls CL auf hohem Niveau, und daher sind die Schaltelemente 42, 43 im eingeschalteten bzw. im ausgeschalteten Zustand. Daher steigt der Ausgang 46 des Inverters 45 auf einen hohen l'egel an. Die Signale Qs und 46 werden Eingängen des NOR-Gliedes 40 zugeführt, und daher wird ein Impuls 3Γ gemäß F i g. 2 durch das NOR-Glied 40 während des Zeitraums zwischen ti und Ij erzeugt. Durch diesen Impuls 3Γ wird das /?S-Flip-Flop 4 zum ersten Mal gesetzt.

Daher wird das UND-Glied 47 zum Zeitpunkt I2 geöffnet, und ein Signal mit hohem Niveau von dem Schalter 1 wird dem nachfolgenden Schaltkreis zugeführt.

Dieser Antiprellschaltkreis ist geeignet, um Zeilkorrekturen bei elektronischen Zcitschaltkreisen durchzuführen, da er eine Verzögerung von 62,5 bis 78,125 ms ermöglicht, die deutlich kürzer ist als eine maximale Verzögerung von 100 ms, die für einen Zeitschaltkreis mit aufrechterhaltener Genauigkeit zulässig ist. Wie beschrieben ist der erfindungsgemäße Antiprellschaltkreis in seiner Konstruktion einfach und verwendet keine Kondensatoren und kann daher leicht in integrierte Schaltkreise mit Halbleitern bei minimalem Platzbedarf aufgenommen werden.

In F i g. 5 ist ein Blockdiagramm eines Antiprellschallkreises der Erfinfung gemäß F i g. 1 dargestellt, der bei einem elektronischen Zeitschaltkreis zur Zeitkorrektur verwendet wird. Ein Ausgang eines stabilen Oszillators 10, beispielsweise eines Quarzoszillators, wird durch einen Frequenzteiler 11 in seiner Frequenz geteilt, um ein Signal mit einer Periodendauer von einer Sekunde zu erhalten, d. h. ein Signal von 1 F-Iz. Dieses Signal wird durch einen zweiten Zählschaltkreis 12s gezählt, dessen Zählkapazität 60 beträgt. Der Ausgang des Zählers 125 wird über ein ODER-Glied 13 einem Minutenzähler 12m zugeführt, dessen Zählkapazität 60 beträgt. Der Übertragausgang des Zählers 12m wird über ein ODER-Glied 14 einem Stundenzähler 12Λ zugeführt, dessen Zählkapazität 12 oder 24 beträgt. Die gezählten Werte der einzelnen Zähler 12s, 12/n und 12Λ werden durch Decoder 15s, 15m und 15Λ decodiert und auf digitalen Anzeigen 16s, 16m bzw. 16Λ in Sekunden-, Minuten- und Stundeneinheiten dargestellt.

Unipolare Schalter 1 und Γ werden verwendet, um die dargestellten Zeitwerte zu korrigieren, und ein erfindungsgemäßer Antiprellschaltkreis mit einem Zählschaltkreis 2 und einem Torsignalgenerator 3 wird verwendet, um das von den Schaltern 1 und 1' herrührende Prellen zu verhindern. Ein Taktsignal einer Frequenz, beispielsweise 64 Hz, das von dem Frequenzteiler 11 abgeleitet wird, wird dem CL-Eingang des Zählschaltkreises 2 zugeführt. Der Ausgang 8 des Torsignalgenerators 3 ist mit den Eingängen der UND-Glieder 7 und T mit zwei Eingängen verbunden.

Qie Zeitkorrekturschaller 1 und Γ sind normalerweise offen, so daß eine Spannungsquelle 9 eine Spannung niedrigen Niveaus den anderen Eingängen der UND-Glieder 7 und T sowie den zwei Eingängen eines NOR-Gliedes 17 mit zwei Eingängen zuführt. Dci Ausgang des NOR-Gliedes 17 mit normalerweise hohem Niveau wird dem Rückstellcingang R des Zählschallkrcises 2 und dem Torsignalgencrator 3 zugeführt, wodurch der Antiprellschaltkreis zurüekgc setzt wird.

Der Ausgang des UND-Gliedes 7 wird der Eingängen der UND-Glieder 18 und 19 mil dre Eingängen zugeführt. Ein schnelles F^;ortschallsignal fiii

die Zeitkorrektur wird von dem Frequenzteiler 11 abgeleitet und den UND-Gliedern 18 und 19 zugeführt. Der Ausgang des UND-Gliedes 7' wird einem Flip-Flop 20 zugeführt, und der Ausgang des Flip-Flops 20 ist mit einem Eingang des UND-Gliedes 18 und durch einen Inverter 20 mit einem Eingang des UND-Gliedes 19 verbunden. Der Ausgang des UND-Gliedes 18 ist mit dem anderen Eingang des ODER-Gliedes 13 und der Ausgang des UND-Gliedes 19 mit dem anderen Eingang des ODER-Gliedes 14 verbunden.

Wie beschrieben sind die UND-Glieder 7 und T normalerweise geschlossen, so daß die UND-Glieder 18 und 19 geschlossen werden. Dadurch führt der Zählschaltkreis 12 eine normale Zeitzählung durch. Wenn der Schalter 1 geschlossen wird, um die Minulenzeitan/.eige 16m zu korrigieren, ist ein Eingang des NOR-Gliedes 17 durch die Spannungsquelle 9 auf hohem Niveau, wodurch der Ausgang des NOR-Gliedes 17 auf niedrigem Niveau ist. Dadurch werden der Zählschaltkreis 2 und der Torsignalgenerator 3 gesetzt, und der Antiprellschaltkreis zählt das Signal CL mit 64 Hz, und die UND-Glieder 7 und T werden maximal 78,125 ms nach dem Einschalten des Schalters 1 geöffnet. Der Ausgang des UND-Gliedes 7 nimmt ein hohes Niveau an, wenn keine Prellerscheinungen wegen des Schalters 1 auftreten, um das UND-Glied 18 zu öffnen. Während dieser Betriebsphase bleibt der andere Eingang des UND-Gliedes T auf niedrigem Niveau, da der Schalter Γ im abgeschalteten Zustand ist, und daher bleibt der Ausgang des UND-Gliedes T ungeändert. Wenn der Ausgang des Flip-Flops 20 auf hohem Niveau ist, ist der Ausgang des Inverters 21 auf niedrigem Niveau, und das UND-Glied 19 bleibt geschlossen oder im stationären Zustand. Da die Ausgänge des Flip-Flops 20 und des UND-Gliedes 7 beide auf hohem Niveau sind, wird das schnelle Fortschaltsignal, das von dem Frequenzteiler 11 abgeleitet worden ist, dem Minutenzählcr 12m durch das UND-Glied 18 und das ODER-Glied 13 zugeführt. Daher schaltet die Minutenanzeige auf den richtigen Wert fort.

Die Zeitanzeige 16Λ kann in folgender Weise korrigiert werden. Der Schalter Γ wird momentan geschlossen. Dadurch gehl der Ausgang des Flip-Flops 20 von dem hohen Niveau zu dem niedrigen Niveau maximal 78,125 ms nach dem Schließen des Kontaktes über, d. h. nachdem Prellerscheinungen wegen des Schallers Γ aufgetreten sind. Dadurch werden das UND-Glied 18 geschlossen und das UND-Glied 19 geöffnet. In diesem Zustand, wenn der Schalter 1 geschlossen ist, geht der Ausgang des UND-Gliedes 6 auf cm hohes Niveau über, nachdem das Prellen des Schalters 1 verhindert worden ist, und dieses Signal mit hohem Niveau wird dem UND-Glied 19 zugeführt, der im abgeschalteten Zustand ist. Dementsprechend wird das schnelle Fortschaltsignal dem Stundenzähler 12Λ über das UND-Glied 19 und das ODER-Glied 14 zugeführt, wodurch der Stundenzähler 12Λ das Signal mit einer Geschwindigkeit zahlt, die höher ist als normalerweise, so daß die Zeit korrigiert wird, die auf der Stundenanzeige 1Ι6Λdargestellt wird.

Daher kann durch Verwendung des erfindungsgemä-Ben Antiprellschaltkreises bei einem elektronischen Zeitschaltkreis eine Abweichung der Zeitkorrektur auf Grund des I'rcllens eliminiert werden, und die Zeit kann mit hoher Genauigkeit korrigiert werden. Erfindungsgemäß kann die Antiprellsehaltung leicht in einem monolithisch integrierten Schaltkreis mit Halbleitern in einem elektronischen Zeitschaltkreis verwendet werden, da, wie beschrieben, der Taktimpuls für den Verzögerungsschaltkreis, der zur Steuerung des Antiprellschaltkreises erforderlich ist, aus dem Frequenzteilerschaltkreis erhallen werden kann.

In den oben beschriebenen Ausführungsformen wird ein Impulssignal von 64 Hz als Taktsignal CL für den Zählschaltkreis 2 mit drei Flip-Flop-Stufen verwendet. Auch können im Rahmen der Erfindung andere Schaltkreise in Verbindung mit dem erfindungsgemäßen Antiprellschaltkreis verwendet werden. Bei Verwendung eines Taktsignals CL mit 32 Hz in einem elektronischen Zeitschallkreis kann ein Zählschaltkreis eines Antiprellschaltkreises aus einer Stufe eines Flip-Flops aufgebaut sein. Dann ist gemäß Fig. 2 die minimale Verzögerung fa-ii) 46,875 ms und die maximale Verzögerung 93,75 ms, wobei der Umschaltfehler (U - W) mit 46,875 ms berücksichtigt werden muß. Mit anderen Worten beträgt die maximale Verzögerung bei einem 32-Hz-Taktsignal 93,75 ms, die immer noch innerhalb einer maximalen Verzögerung von 100 ms ist, die zur Zeitkorrektur eines elektronischen Zeitschaltkreises erlaubt ist.

Bei einem Taktsignal von 128Hz beträgt die minimale Verzögerung (h - (\) 62,5 ms und die maximale Verzögerung 78,3525 ms bei Verwendung von sieben Flip-Flop-Stufen.

Es ist evident, daß bei einem Anliprellschaltkreis zur Zeitkorrektur in einem elektronischen Zeitschaltkreis die Genauigkeit der Zeitkorrektur um so höher ist, je höher die Frequenz des Taktsignals ist. Dies erfordert jedoch eine große Anzahl von Zählstufen in dem Zählschaltkreis.

Die Frequenz des Taktsignals kann so bestimmt

werden, daß sie die Prellperiode überdeckt, die sich mit der Art des verwendeten Schalters ändert.

Hierzu 3 Blatt Zeichnungen

Claims

Paientanspriichc:

1. Antiprellschallkrcis, insbesondere für Einrichtungen, die ein Schultsignal mit einem Prellsignal erzeugen, mit einem Taklimpulsgenerator, dessen Taktimpulse einen Zahler zugeführt werden, und mit einem Verknüpfungsschaltkreis zum Auslösen des Zühlvorgangs nach dem Auftreten des Schaltsignals und zum Erzeugen eines Alisgangssignals nach Ablauf der Zählperiode, dadurch gekennzeichnet, daß die Taktimpulse dem Zähler (2) direkt zugeführt werden und daß der Verknüpfungsschaltkreis (i bis 7) ein dem Zähler (2) nachgeschaltetes UND-Glied (7) aufweist, dessen anderem Eingang das .Schaltsignal zugeführt wird.

2. Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß der Zahler (2) mindestens eine bistabile Kippstufe CFFi, /-F., FFj) aulweist, die bei fehlendem Schaltsignal an ihrem Rückstelleingang fffjriickstellhar ist.

j. Schaltkreis nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zwischen dem Zähler (2) und dem UND-Glied (7) zum Erzeugen eines das UND-Glied (7) ansteuernden TOR-Signals aus dem Zähler-Ausgangssignal ein Steuerkreis (3) vorgesehen ist, der eine bislabile Kippstufe (FF<), die durch die Rückflanke des Ausgangssignals des Zählers (2) betätigbar ist, und eine KS-Kippstufe (4) mit Setz- und Rückstelleingängen (S bzw. R) aufweist, wobei der Setzeingang (S) mit dein Ausgang (Q4) der WS-Kippstufe (ff\) verbunden, dem Rückstelleingang (R) das Schaltsignal zufiihrbar und der Ausgang (8) der /?S-Kippstufe (4) mit dem einen Eingang des UND Gliedes(7) verbunden ist.

4. Schaltkreis nach Anspruch 3, dadurch gekennzeichnet, daß der Steuerkreis (3) ein zweites UND-Glied (30) mit zumindest zwei Eingängen für die Taktimpulse (CL) bzw. für das invertierte Ausgangssignal der Kippstufe ^FFj) des Zählers (2) aufweist, wobei der Setzeiiigang (S)der ftS-Kippstufe (4) mit dem Ausgang des zweiten UND-Gliedes (JO) verbunden ist.

5. Schaltkreis nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zwischen dem Zähler (2) und dem UND-Glied (7) zum Erzeugen eines das UND-Glied (7) ansteuernden TOR-Signals aus dem Zahler-Ausgangssignal ein Steuerkreis (3) vorgesehen ist, der eine RS-Kippstufe (4) mit Setz- und Rückstelleingängen (S bzw. R) und ein dem .Setzeingang (S) vorgeschaltetes NOR-Glied (40) aufweist, wobei der Ausgang (Q 3) der Kippstufe (7-"Fi) des Zählers (2) mit dem ersten Eingang des NOR-Gliedes (40) und ein invertierender Ausgang (Qt) der Kippstufe (FFi) über eine Reihenschaltung bestehend aus einem ersten Schalter (42) und zwei Inveitern (44, 45) mit dem zweiten Eingang des NOR-Gliedes (40) verbunden sind und wobei ein /.weiter Schalter (43) parallel zu den beiden in Reihe geschalteten Invertern (44, 45) geschaltet ist, und daß die beiden Schalter (42, 43) durch die Taktimpulse (CV.jabwechselnd ein- und ausschaltbar sind.