DE2501115A1 - Frequenzsteuerschaltung - Google Patents

Frequenzsteuerschaltung

Info

Publication number
DE2501115A1
DE2501115A1 DE19752501115 DE2501115A DE2501115A1 DE 2501115 A1 DE2501115 A1 DE 2501115A1 DE 19752501115 DE19752501115 DE 19752501115 DE 2501115 A DE2501115 A DE 2501115A DE 2501115 A1 DE2501115 A1 DE 2501115A1
Authority
DE
Germany
Prior art keywords
frequency
stage
divider
output
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19752501115
Other languages
English (en)
Inventor
Jun Sargent Sheffield Eaton
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE2501115A1 publication Critical patent/DE2501115A1/de
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04GELECTRONIC TIME-PIECES
    • G04G3/00Producing timing pulses
    • G04G3/02Circuits for deriving low frequency timing pulses from pulses of higher frequency
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Clocks (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Description

  • Frequenzsteuerschaltung Eine elektronische Uhr, etwa eine Armbanduhr, enthält oft einen Kristalloszillator als Frequenznormal. Der Oszillator steuert einen Frequenzteiler, von dessen verschiedenen Ausgängen die Zeitanzeigevorrichtung betätigt wird. Die Frequenz des Kristalloszillators läßt sich mit-Hilfe eines Trimmkondensators einregulieren, und der Regulierbereich liegt bei Verwendung eines Trimlakondensators mit praktikabel kleinen Abmessungen in der Größenordnung von etwa +60 bis 100 mal 10 6 (ppm). Für viele kommerzielle Anwendungen soll der Kristall für die Uhr möglichst nicht zu teuer sein. Jedoch kann ein Kristall mit einer Nominalfrequenz von etwa 4 ItEz von dem Nominalwert in einem Bereich von +500 mal 10 6 abweichen, und dies ist erheblich mehr als der oben erwähnte Einstellbereich. Ein kapazitives Einregulieren eignet sich daher nicht zur Frequenzjustage eines Oszillators mit einem solchen Frequenznormal.
  • Hochfrequenz-Kristalloszillatorschaltungen (solche die AT-Schnitt-Kristalle bei Frequenzen über 1 MHz benutzen) müssen für einen Betrieb mit niedriger Leistung mit einer Lastkapazität niedrigen Wertes betrieben werden. Daraus ergeben sich aber für den Kristallhersteller schwierige Probleme. Die Genauigkeit mit der er seine Kristalle schneiden kann, hängt unmittelbar von der Belastungskapazität ab. Für Hochfrequenzbetrieb von Oszillatorschaltungen niedriger Leistung kann ein Trimmkondensator vernünftigen Kapazitätswertes nicht genügend Abstimmkapazität bieten, und es werden andere Verfahren erforderlich.
  • Eine Lösung dieses Problems wird durch das US-Patent 3 540 207 angeboten. Bei der dort beschriebenen Schaltung ist der Kristall so bemessen, daß er mit einer etwas höheren als der gewünschten Frequenz schwingt. Die Ausgangsfrequenz des Teilers wird digital justiert, indem der Teiler periodisch für ein bestimmtes Zeitintervall gesperrt wird. Das Zeitintervall entspricht der Periode jeder einer Anzahl der Teilerstufen. Beispielsweise können gemäß Fig. 4 des US-Patentes die vom Kristalloszillator erzeugten Impulse für die Periode der zwölften Teilerstufe oder die Periode der dreizehnten oder die Periode der vierzehnten Stufe unterbunden werden, je nach der Lage des dort vorgesehenen Schalters 97.
  • Ein Nachteil dieser Anordnung liegt darin, daß die Unterbrechungsperioden durch unterschiedliche Potenzen von 2 zusammenhängen.
  • Wenn beispielsweise die Periode der zwölften Stufe 2ndt ist, wobei At ein Zeitintervall ist, dann beträgt die Periode der dreizehnten Stufe 2(n+1)At und die Periode der vierzehnten Stufe 2 (n+2) At.
  • Daraus ergibt sich jedoch ein Problem, weil der Trimmkondensator des Oszillators die Oszillatorfrequenz nur innerhab eines begrenzten Bereiches von etwa +Af1 mal 10 6 (mit af1 in der Größenordnung von 60 bis 100) verändern kann. Das bedeutet aber, daß die digitale Einstellung des Frequenzteilers in der Laye sein muß, die Ausgangsfrequenz des Teilers auf einen Wert zu bringen, der genügend nahe bei der gewünschten Frequenz liegt, damit er innerhalb des kapazitiven Abstimmbereiches 2Af1 des Oszillators liegt. Andernfalls könnte die Oszillatoreinstellung keine ausreichende Frequenzkorrektur zur Erreichung der gewünschten Teilerausgangsfrequenz bewirken. In der Praxis können bei der Kristallherstellung große Abweichungen ihrer Frequenzen auftreten. Eine Sperrung des Teilers für eine Periode von 2nAt (angenommen für einen speziellen Fall) kann die Ausgangsfrequenz des Teilers auf einen Wert bringen, der zu niedrig für eine Korrektur der 2Af1 Justierung des Kristalloszillators ist. Wenn man versucht, dies zu korrigieren, indem man den Teiler für eine Periode von 2(n+1)At (das nächst größere Intervall) sperrt, dann kann die Ausgangsfrequenz des Teilers auf einen Wert gebracht werden, der zu hoch für eine Korrektur des 2Af1 Einstellbereiches des Kristalloszillators ist.
  • Die Aufgabe der Erfindung besteht in der Verbesserung der bekannten Schaltung in der Weise, daß die digitalen Frequenzjustierschritte in ganzzahliger Beziehung zueinanderstehen. Diese Aufgabe wird durch die im Anspruch 1 angegebenen Merkmale gelöst. Dabei kann der Frequenzteiler für ein Zeitintervall nAt gesperrt werden, wobei n irgendeine ganze Zahl (einschließlich Null) und At ein Intervall entsprechend einer Änderung der Frequenzteilerausgangsfrequenz ist, welche innerhalb des Bereiches liegt, der vom Oszillator korrigiert werden kann.
  • Die Erfindung ist im folgenden anhand der Darstellungen eines Ausführungsbeispiels näher erläutert. Es zeigen: Fig. 1 ein Blockschaltbild einer nach der Erfindung ausgeführten Schaltung; Fig. 2 Kurvenformen zur Erläuterung der Betriebsweise der Schaltung nach Fig. 1; Fig. 3 Einzelheiten der logischen Schaltungen, wie sie in ring.1 verwendet sind; Fig. 4a bis 4c Kurvenformen zur Erläuterung der Betriebsweise einer etwas einfacheren Version der in Fig. 1 dargestellten Schaltung; und Fig. 5 einen kristallgesteuerten Oszillator, wie er in der Schaltung gemäß Fig. 1 verwendbar ist.
  • Die in Fig. 1 dargestellte Schaltung enthält einen kristallgesteuerten Oszillator 22, der einen Frequenteiler 1-21 mit 21 Stufen ansteuert. Der für den Oszillator verwendete Kristall ist so geschnitten, daß seine Schwingfrequenz etwas höher als die gewünschte Nominalfrequenz von etwa 4 MHz (genau 222Hz) liegt.
  • Die Ausgangsanschlüsse Q19' Q20 und Q21 der Stufen 19, 20, bzw.
  • 21 des Teilers sind mit einer Logikschaltung 30 verbunden. Die von diesen Stufen abgeleiteten Nominalfrequenzen sind f. /219, fin/220 bzw. fin/221, wobei fin die Schwingfrequenz des Kristalles ist.
  • Die Logikschaltung enthält drei Inverterstufen 50, 51 und 52, denen drei Steuerspannungen C1, C2 und C4 zugeführt werden. Diese Steuerspannungen stellen mit einem ersten Pegel (+VDD) eine binäre 1 und mit einem zweiten Pegel (Masse) eine binäre Null dar. Diese Steuerspannungen übermitteln der Logikschaltung 30 das für die Sperrung des Zählers gewünschte Zeitintervall.
  • Wenn beispielsweise die Spannungen C4, C2, C1 gleich 000 sind, dann soll der Zähler nicht gesperrt werden. Für die Werte 001 ist eine Sperrung von einem -Zeitintervall At erwünscht, für die Werte 010 ist eine Sperrung von 2At gefordert und so weiter.
  • Die drei Inverterstufen 50, 51 und 52 führen auf drei NOR-Glieder 40, 41 bzw. 42. Den zweiten Eingängen dieser drei NOR-Glieder werden die Signale Q27' Q20 bzw. Q19 von den Stufen 21, 20 bzw. 19 zugeführt. Die Ausgangssignale X, Y und Z der N0R-Glieder 40, 41 bzw. 42 werden UND-Gliedern 43, 44 bzw. 45 zugeführt.
  • Diesen drei UND-Gliedern werden ferner Signale 021, Q20 bzw.
  • Q19 zugeführt, und die Ausgänge der UND-Glieder sind mit Eingängen eines weiteren NOR-Gliedes 46 verbunden.
  • Das NOR-Glied 46 ist auf einen bistabilen Schalter B geführt, dessen Ausgang QB mit dem Dateneingang D eines bistabilen Schalters A verbunden ist. Der Ausgang QA des Schalters A wird einem Eingang eines NOR-Gliedes 47 zugeführt und dient gleichzeitig als Rückstellsignal für den Schalter B. Das NOR-Glied 47 liegt zwischen der achten und neunten Stufe des Zählers, der immer dann gesperrt wird, wenn das NOR-Glied nicht durchlässig ist.
  • Es sei kurz erläutert, daß dieses Undurchlässigkeits-Zeitintervall des NOR-Gliedes At oder ein ganzes Vielfaches davon ist.
  • Im Betrieb der Schaltung gemäß Fig. 1 wird jedesmal beim Rückstellen des Schalters 8 der Schaltzustand des Schalters 9 geändert. QA ist normalerweise Null, so daß das NOR-Glied 47 noch malerweise vorbereitet ist. Wenn der Schalter 8 zurückgestellt wird, also wenn Q8 auf 0 und 08 auf 1 wechselt, ändert sich das Ausgangssignal des Gliedes 47 von 1 auf 0, so daß der Schalter 9 seinen Schaltzustand ändert. Jedesmal, wenn die Logikschaltung 30 das Signal T auf den Wert 0 umschaltet, ändert sich entsprechend QA auf den Wert 1, wie später noch im einzelnen erläutert werden wird, und dadurch wird verhindert, daß der Schalter 8 beim nächsten Rückstellen den Schaltzustand des Schalters 9 verändert.
  • Es sei nun ein Zähler betrachtet, bei dem das Teilerverhältnis in acht diskreten Schritten von je 128 Teilen pro 220 (etwa 120 mal 10-6) pro Schritt verändert werden soll. Es können drei Steuerspannungen verwendet werden, wie dies dargestellt ist. In Abhängigkeit von den Werten dieser Spannungen kann verhindert werden, daß O bis 7 Änderungen eines Zahlerstufenzustandes der folgenden Zählerstufe während eines Zyklus der Zählerstufe 21 zugeführt werden. Die Anzahl der dazwischen liegenden Zählerstufen einschließlich der gesperrten Zählerstufe und dem Anschluß, an welchem die schließlich herabgeteilte Frequenz zur Verfügung steht, ist i, wie sich aus der folgenden Gleichung ergibt: i = 20 - log 2Af, für Af<220 Für das obenstehende Beispiel ist i = 20 - log2128 = 13.
  • So ändert sich die Frequenz der 8+i-ten Stufe (im vorliegenden Beispiel die 21. Stufe) um 128 pro 220 für jeden Xnderungsschritt der durch die Steuerspannungen dargestellten Binärzahl.
  • Damit läßt sich die Ausgangs frequenz der letzten Stufe genügend dicht bei der gewünschten Frequenz dieser Stufe einstellen, d.h.
  • innerhalb des ungefähren kapazitiven Einstellbereichs des Oszillators von +60 bis 100 mal 10 Wie bereits erwähnt bestimmen die Binärwerte der Steuersignale C1, C2 und C4 die Anzahl der erzeugten negativen Ausgangsimpulse T, und dies bestimmt wiederum die endgültige Ausgangsfrequenz bei Q21. Fig. 2 dient der Veranschaulichung der Betriebsweise. Nimmt man beispielsweise an, daß C1 = 1 und C2 = C4 = 0 ist, dann wird das Signal C1 = 1 durch die Inverterstufe 50 umgekehrt, so daß die NOR-Stufe 40 durch ein Signal C1 = O vorbereitet wird. Wenn das Signal Q21 einen niedrigen, den Binärwert O darstellenden Binärwert annimmt, dann wird dasNOR-Glied 40 durchlässig und erzeugt an seinem Ausgang ein Signal X = 1.
  • Jedoch bleibt das UND-Glied 43 gesperrt, da sein zweites Eingangssignal Q21 gleich 0 ist. Eine halbe Periode der Stufe 21 später ändert sich das Signal Q21 auf 1 und das UND-Glied 43 wird momentan durchlässig und anschließend aber wieder gesperrt, weil der Wert des Signals X sich nach der durch das NOR-Glied 40 bedingten Verzögerung auf 0'ändert. Das kurzzeitig durchlässige UND-Glied 43 erzeugt einen positiven Nadelimpuls, der die Erzeugung eines negativen Nadelimpulses durch das NOR-Glied 46 zur Folge hat.
  • Wenn das Signal T negativ wird, dann wird der Schalter B eingestellt, und das Signal QB ändert sich auf den Wert 1. (Im Falle dieses und der anderen Schalter triggert die negative Flanke des dem Anschluß <p des Schalters zugeführten Impulses den Schalter. Der Schalter A wird durch die negative Flanke eines Eingangsimpulses nur dann getriggert, wenn eine binäre 1 (hoher Signalpegel) seinem Eingang D zugeführt wird.) Dies hat bis jetzt noch keine Wirkung auf den Steuerschalter A. Wenn jedoch der Schalter 8 beim nächsten Mal zurückgesetzt wird (das Signal Q8 nimmt einen niedrigen Pegel an, es ändert sich auf 0), dann wird dadurch der Schalter A eingestellt (QA ändert sich auf den Wert 1) und derSchalter 9 ändert seinen Schaltzustand (weil das Signal Q8 sich zum Wert 1 ändert, während noch 0 ist und dadurch das Ausgangssignal des NOR-Gliedes 47 einen niedrigen Wert annimmt und den Schalter 9 triggert). Wenn der Schalter 8 eingestellt wird, wird das NOR-Glied 47 gesperrt.
  • Wenn das Signal Q8 sich das nächste Mal auf 0 und Q8 auf 1 ändert, verursacht daher das NOR-Glied 47, welches schon ein Ausgangssignal vom Wert 0 abgibt, keine Änderung des Schaltzustandes der Stufe 9. Daher hat eine Periode des Schalters 8, d.h. zwei Änderungen seines Schaltzustandes von Q8 = O, Q8 = 1 auf Q8 = 1, Q8 = ° und zurück auf 08 = 0, Q8 = 1, keine Wirkung auf den Schaltzustand des Schalters 8.
  • Die letzte obenerwähnte Schaltzustandsänderung setzt jedoch den Schalter A zurück und ändert das Signal QA zurück auf 0. Dadurch wird das NOR-Glied 47 voreingestellt, so daß es vorbereitet ist auf ein Ansprechen auf den Schalter 8 um eine Periode dieses Schalters später (wenn der Schalter 8 das nächste Mal wieder zurückgestellt wird). Wenn sich das Signal QA auf den Wert O ändert, wird dadurch wiederum der Schalter B zurückgestellt und ändert sein Ausgangssignal QB wieder auf den Wert 0. Dieser letzte Wert 0 wird dem AnschluSD des Schalters A zugeführt und sperrt diesen, so daß der Schalter A nicht mehr auf weitere Änderungen des Zustandes des Schalters 8 reagiert. Der Schalter B ist in seiner Rückstellage ansprechbereit für den als folgenden erzeugten Impuls T.
  • In dem oben erwähnten Beispiel (C4C2C1 = 001) wird nur eine Periode der Stufe 8 während einer Periode der Stufe 21 ausgenommen. Wie bereits erwähnt, kann durch Veränderung der Werte der Steuerspannungen C1 C2 und C4 jede Zahl von 0 bis 7 Perioden der Stufe 8 während jeder Periode des Signals Q21 unterbunden werden. Bei Anwendung zusätzlicher Steuerspannungen kann der Frequenzeinstellbereich vergrößert werden. Jede zusätzliche Steuerleitung vergrößert den Einstellbereich um einen Faktor 2 und erfordert nur ein NOR-Glied (entsprechend dem NOR-Glied 40) sowie vier weitere Transistoren in dem in Fig. 3 dargestellten Torglied. In einigen Schaltungen wie diese, kann man auch den oder die Trimmkondensatoren für den Kristalloszillator völlig verzichten, wenn man eine genügende Anzahl von Steuerspannungen vorsieht und zwei Stufen wählt, zwischen denen das NOR-Glied 47 angeordnet wird, so daß eine Frequenz steuerung in genügend kleinen Schritten erreicht wird. Dies ist ein bedeutender Vorteil, da sowohl die Kosten des oder der Kondensatoren als auch die Justierarbeiten entfallen.
  • Die in Fig. 3 dargestellte Schaltung enthält zwölf MOS-Transistoren, welche die logische Funktion der Glieder 43 und 46 durchführen. Wenn die Signale X, Y und Z anfangs den Wert O haben, dann leiten die in Reihe geschalteten p-leitenden Transistoren 100, 101 und 102, und das Signal T hat den Wert VDD, das bedeutet, den Signalwert 1. Es sei nun, wie in dem oben beschriebenen Beispiel, angenommen, daß der Wert des Signals Q21 sich auf 0 ändert und kurze Zeit später (nach der Verzögerung des Gliedes 40) das Signal X den Wert 1 annimmt. T bleibt auf dem Wert 1, der p-leitende Transistor 103 schaltet ein, der Transistor 102 schaltet ab und der n-leitende Transistor 104 schaltet ebenfalls ein. Nach einer halben Periode des Signals Q21' wenn dieses den Wert 1 annimmt, wird der Transistor 103 gesperrt und der n-leitende Transistor 105 schaltet ein, so daß das Signal T den Wert 0 annimmt. Nach einer kurzen Zeit (der durch das Glied 40 in Fig. 2 bedingten Verzögerung), nimmt das Signal X den Wert O an und der Transistor 104 sperrt, während der Transistor 102 öffnet und das Signal T den Wert 1 annehmen läßt.
  • Fig. 4 veranschaulicht in größeren Einzelheiten die verschiedenen Zustände, weiche der Zähler infolge der beschriebenen Rückkopplung annimmt, wobei beispielsweise ein vierstufiger Zähler statt des in Fig. 1 dargestellten 21-stufigen Zählers verwendet ist, so daß die Erläuterungen leichter verständlich werden.
  • Die Zahleni bis 4 kennzeichnen die Ausgangssignale der Zählerstufen 1 bis 4. Die Pfeile an den Signalsprüngen bezeichnen die Zeitpunkte, zu welchen die Impulse entsprechend T erzeugt werden.
  • Aus diesen Pfeilen entnimmt man, daß dieses Beispiel für den Fall gewählt ist, daß drei Steuerimpulse T (von den Stufen 3 und 4) auf ein Torglied zwischen der Taktimpulsquelle und der ersten Stufe zurückgeführt sind, um drei Taktimpulse während jedes Zyklus der vierten Zählstufe auszuschalten. Es sind drei Zählerzustände dargestellt, nämlich der Anfangszustand und zwei darauffolgende Zustände. Es läßt sich feststellen, daß die Signalflanken, welche den Ausfall von Taktimpulsen bewirken, sich für jeden Zustand verschieben, jedoch bleibt die Gesamtperiode T2 die gleiche. So erreicht die Periode einen eingeschwungenen Zustand, jedoch die Anstiegsflanken der von der Stufe 3 erzeugten Signale verschieben sich weiter mit der Zeit.
  • Dies hat zur Folge, daß die Stufe 4 zu unterschiedlichen Zeiten gesetzt wird (zur Zeit ta in den Zustand 1 und zur Zeit tb in den Zustand 2), wichtig ist jedoch, daß die Startzeit t und die Endzeit t1 jeder Periode der vierten Stufe konstant bleibt.
  • Wenn die Ausgangsschwingung diese änderung zwischen t und tb nicht aufweisen soll, dann kann man eine zusätzliche Stufe einfügen, welche durch die negative Flanke der Schwingung 4 getriggert wird. Ihr Ausgangssignal ist dann symmetrisch, es hat also feste und gleiche Halbperioden von jeweils der Dauer to bis t1.
  • Fig. 5 zeigt einen bekannten komplementärsymmetrischen Metalloxidhalbleiter COS/MOS-Oszillator, wie er sich für den Block 22 in Fig. 1 eignet. Dieser Block kann ebenfalls bestimmte Puffer und/oder Verstärkerstufen enthalten, die jedoch nicht dargestellt sind.
  • Der Oszillator gemäß Fig. 5 enthält einen p-leitenden Transistor P und einen n-leitenden Transistor N, deren Hauptstromstrecken in Reihe zwischen zwei Betriebsspannungsanschlüsse VDD und Vss geschaltet sind. Der Kristall liegt zwischen dem Ausgangsanschluß an dem Abflußelektrodenverbindungspunkt der beiden Transistoren und an dem ihnen gemeinsamen Gateelektroden-Verbindungspunkt. über den Kristall kann ein Widerstand R geschaltet sein. Zwischen die Gateelektroden und Masse ist ein Eingangskondensator Ci geschaltet, und zwischen den Ausgangsanschluß und Masse ist ein Ausgangskondensator Co geschaltet, mit Hilfe dessen sich der Oszillator einjustieren läßt.
  • Bei der in der vorstehenden Unterlagen beschriebenen Justierschaltung kann man billige Kristalle verwenden (die für eine Frequenztoleranz von +500 mal 10 6 geschnitten sind) und Trimmkondensatoren verwenden, deren Einstellbereich kleiner als +500 mal 10 6 ist (beispielsweise 60 bis 100 mal 10 6 oder noch weniger), ja man kann sogar überhaupt ohne Trimmkondensator arbeiten. Bei dieser Schaltung, welche einen zählergesteuerten Oszillator verwendet, läßt sich das Teilerverhältnis des Zählers (und damit dessen Ausgangsfrequenz) in Abhängigkeit von N Steuerspannungen so einstellen, daß 2N verschiedene Teilerverhältnisse möglich sind. Je größer N ist, desto größer ist der Abstimmbereich oder desto kleiner sind die Abstimmschritte.
  • Die vorstehend beschriebene Schaltung hat die folgenden Eigenschaften: 1) Nur eine kleine Anzahl zusätzlicher Logikelemente wird zur Veränderung des Teilerverhältnisses benötigt. Im Falle einer Uhr mit einer integrierten Schaltung tragen diese zusätzlichen Logikschaltungen nicht nennenswert zur Gesamtfläche oder den Kosten der integrierten Schaltung (des Plättchens) bei.
  • 2) Bei Verwendung eines Trimmkondensators hat jede diskrete Frequenz entsprechend den einzelnen Kombinationen der N Steuerspannungen keinen größeren Abstand von der nächsten Frequenz, als dem Frequenzeinstellbereich des Trimmkondensators entspricht. Wird kein Trimmkondensator verwendet, dann haben die einzelnen Frequenzen keinen größeren gegenseitigen Abstand als der für eine abschließende Einstellung zulässige maximale Fehler. Der Gesamtbereich wird durch den zulässigen Bereich der Kristallfrequenzen bestimmt.
  • 3) Die in der dargestellten Weise geschaltete Anordnung greift in die Betriebsweise zumindest der letzten vier Zählstufen nicht ein. Dies ist von besonderer Bedeutung für eine mit niedriger Leistung betriebene integrierte Uhrenschaltung, weil diese vier Stufen im besonderen praktischen Falle etwa 94% des Gesamtstromes verbrauchen und optimal auf einen minimalen Stromverbrauch dimensioniert werden müssen.
  • 4) Alle positiven und negativen Flanken des Ausgangssignals haben den gleichen Abstand, und dies ist in Uhrenschaltungen wichtig, welche einen Motor steuern.
  • 5) Die -Schaltung ist unabhängig von Zählstufenverzögerungen und wird durch sie nicht beeinträchtigt. Dies ist für einen zuverlässigen Betrieb wichtig.
  • Die vorstehende Schaltung ist zwar in Verbindung mit einem kristallgesteuerten Oszillator, der einen Frequenzteiler ansteuert, beschrieben, sie eignet sich aber auch für andere Oszillatorarten, deren Abstimmbereich entweder begrenzt ist oder die im Falle einer Rückführung von der letzten Stufe auf eine frühere Stufe des Teilers in genügend feinen Intervallen fest abgestimmt sind.

Claims (3)

  1. Patentansprüche
    Kristallgesteuerter Oszillator mit einem nachgeschalteten Frequenzteiler, insbesondere für Uhren, bei welchem eine Ausgangsstufe ein Ausgangssignal erzeugt, dessen Frequenz ein Bruchteil der Oszillatorfrequenz ist, und mit einer Anordnung zur Einstellung der Frequenz des Ausgangssignals, d a -d u r c h g e k e n n z e i c h n e t , daß diese Anordnung eine Digitalschaltung (A,47) zur Sperrung des Frequenzteilers für ein Zeitintervall nAt pro Periode des Ausgangssignals (Q21) enthält, wobei n eine ganze Zahl und At ein festes Zeitintervall ist, das ein kleiner Bruchteil der Periode des Ausgangssignals ist.
  2. 2) Schaltung nach Anspruch 1 mit einem Frequenzteiler, der eine Mehrzahl von Stufen aufweist, deren jede ein Ausgangssignal der hoben Frequenz der vorausgehenden Stufe erzeugt, d a d u r c h g e k e n n z e i c h n e t , daß die Digitalschaltung eine Logikschaltung (30) enthält, der die Ausgangssignale einer Anzahl der Teilerstufen und mehrere Steuerspannungen (C1,C2,C4) zur Unterbrechung des Signalflusses zu einer ausgewählten (Stufe 9) der vorderen Teilerstufen von der dieser unmittelbar vorausgehenden Teilerstufe (Stufe 8) während n Perioden der ausgewählten Stufe zugeführt werden, wobei n eine Funktion des Wertes der Steuerspannungen ist.
  3. 3) Schaltung nach Anspruch 2, d a d u r c h g e k e n n -z e i c h n e t , daß die Digitalschaltung ein normalerweise für den Durchlaßzustand vorbereitetes Torglied (47) im Signalweg zwischen der ausgewählten vorderen Stufe (9) und der ihr unmittelbar vorausgehenden Stufe (8) aufweist, und daß eine Vorrichtung (A) zur Sperrung des Torgliedes für ein Intervall nt während jeder Periode des Ausgangssignals vorgesehen ist, wobei At die Periode der unmittelbar vorausgehenden Stufe (8) ist.
DE19752501115 1974-02-22 1975-01-13 Frequenzsteuerschaltung Pending DE2501115A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB811074 1974-02-22

Publications (1)

Publication Number Publication Date
DE2501115A1 true DE2501115A1 (de) 1975-08-28

Family

ID=9845967

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752501115 Pending DE2501115A1 (de) 1974-02-22 1975-01-13 Frequenzsteuerschaltung

Country Status (2)

Country Link
JP (1) JPS50116266A (de)
DE (1) DE2501115A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2928446A1 (de) * 1978-07-14 1980-01-24 Fujitsu Ltd Zeitsteuerphasen-wiederherstellungsschaltung
EP0213870A2 (de) * 1985-08-26 1987-03-11 Electronic Specialists, Inc. Frequenzsynchronisierendes System

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2928446A1 (de) * 1978-07-14 1980-01-24 Fujitsu Ltd Zeitsteuerphasen-wiederherstellungsschaltung
EP0213870A2 (de) * 1985-08-26 1987-03-11 Electronic Specialists, Inc. Frequenzsynchronisierendes System
EP0213870A3 (de) * 1985-08-26 1987-09-02 Electronic Specialists, Inc. Frequenzsynchronisierendes System

Also Published As

Publication number Publication date
JPS50116266A (de) 1975-09-11

Similar Documents

Publication Publication Date Title
DE2250389C3 (de) Zeltnormal, insbesondere für elektronische Uhren, mit einer einen einstellbaren Frequenzteller steuernden Zeitbasis
DE3924593A1 (de) Verzoegerungseinrichtung
DE1280924B (de) Bistabile Schaltung
DE3022746A1 (de) Digitale phasenkomparatorschaltung
DE2528812B2 (de) Antiprellschaltkreis
DE2343128B2 (de) R-S-Flip-Flop-Schaltung mit komplementären Isolierschicht-Feldeffekt-Transistoren
DE2621532A1 (de) Verfahren zur frequenzsteuerung von elektrischen schwingungssignalen und frequenznormal-schaltungen fuer elektrische uhren
DE2233800B2 (de) Schaltung zur geringfügigen Erhöhung der Ausgangsfrequenz eines von einem Schwingkristall angetriebenen Impulsgenerators für eine zeitanzeigende Einrichtung
EP0253914A1 (de) Isolierschicht-Feldeffekttransistor-Gegentakttreiberstufe mit Kompensierung von Betriebsparameterschwankungen und Fertigungsstreuungen
DE10130123A1 (de) Verzögerungsregelkreis zur Erzeugung komplementärer Taktsignale
DE2633471C2 (de) Einstellbare Schaltungsanordnung für eine elektronische Uhr
DE2447991B2 (de) Elektronische Schaltung, die Speiseimpulse an einen elektrischen Motor eines Zeitmeßgerätes liefert
DE2536953A1 (de) Frequenzteilerschaltung fuer eine quarzuhr
DE2513948A1 (de) Dekadisch einstellbarer frequenzgenerator mit einer phasengerasteten regelschleife
DE2501115A1 (de) Frequenzsteuerschaltung
CH631846A5 (de) Zaehlschaltung zur ermittlung der empfangsfrequenz bzw. des empfangskanals in einem hochfrequenzueberlagerungsempfaenger.
DE3634594A1 (de) Schaltungsanordnung zur erzeugung rationalzahliger frequenzverhaeltnisse
DE2700359C3 (de) Elektronische Uhr
DE4001555C2 (de) Digitaler Oszillator
DE2924752C2 (de) Tongenerator zur Erzeugung von Signalisierungsfrequenzen in einem MFV-Fernsprechapparat
DE2531945C3 (de) Schaltung zur Erzeugung von Gleichspannungen
DE3324919C2 (de)
DE1252738B (de) Veränderlicher Frequenzteiler mit einer Anzahl von bistabilen Schaltungen
DE3531599C2 (de)
DE2608268B1 (de) Verfahren zum erzeugen einer veraenderbaren folge von impulsen und schaltungsanordnung zur durchfuehrung des verfahrens