DE2526119B2

DE2526119B2 - Verbundtransistorschaltung

Info

Publication number: DE2526119B2
Application number: DE19752526119
Authority: DE
Inventors: Jun-ichi Sendai Miyagi; Mochida Yasunori. Hamamatsu Shizuoka; Nishizawa (Japan)
Original assignee: Nippon Gakki Seizo KJC., Hamamatsu, Shizuoka (Japan)
Priority date: 1974-06-11
Filing date: 1975-06-11
Publication date: 1977-06-08
Also published as: CA1016245A; DE2526119A1; US3986060A; JPS50159236A; NL7506597A; GB1472495A

Description

Die Erfindung bezieht sich auf eine Verbundschaltung mit zwei in Reihe zwischen die Klemmen der Stromversorgungsquelle geschalteten Feldeffekttransistoren mit einer ersten, zweiten, dritten und vierten Anschlußklemme.

Ein Feldeffekttransistor (im folgenden FET genannt), wie er bereits bekannt ist, hat eine Kennlinie, die derjenigen einer Pentode ähnelt und besitzt einen Sättigungsbereich in einer Senkenstrom/Senkenspannungs-Kennlinie. Obwohl sich dieser bekannte FET vom bekannten bipolaren Transistor insofern unterscheidet als ersterer spannungsgesteuert und letzterer stromgesteuert ist, besitzt der FET Kennlinien, die diejenigen des bipolaren Transistors sehr ähnlich sind. Demgemäß wird dieser bekannte Feldeffekttiansistor vom Sättigungstyp (der im folgenden einfach als Sättigungs-FET bezeichnet wird) unter bestimmten Betriebsbedingungen verwendet, die im wesentlichen denjenigen für eine Pentode oder den bipolaren Transistor ähneln. Ander; ausgedrückt, der Sättigungs-FET wird normalerweise ir dem Bereich betrieben, wo sein Senkenstrom gesättigt ist. In diesem Bereich zeigt dieser Sättigungs-FET einer sehr großen dynamischen Innenwiderstand.

Kürzlich wurde jedoch ein Feldeffekttransistor von Nichtsättigungstyp (im folgenden kurz als ein Nichtsät tigungs-FET bezeichnet) auf den Markt gebracht, dei keine Sättigungskennlinien aufweist, die, anders als bein Sättigungs-FET, sehr den Kennlinien einer Triodi ähneln. Ein Beispiel dieses Nichtsättigungs-FET ist eil Vertikal-FET mit Triodencharakteristik (im folgender kurz als Vertikal-FET bezeichnet).

Dieser Nichtsättigungs-FET entwickelt das Sätti gungsphänomen in der Senkenstrom/Senkenspan nungs-Kennlinie nicht, besitzt aber einen sehr geringei dynamischen Innenwiderstand, der mit der Triode übe den gesamten Betriebsbereich hinweg vergleichbar isi Demgemäß ist dieser Nichtsättigungs-FET zum Betriel einer Last mit geringer Impedanz recht geeignet. Ferne ist dieser FET wegen seines geringen dynamischei

Innenwiderstands kaum durch seine innere elektrostatische Kapazität und durch die Streukapazitäi beeinflußt Somit ist dieser Nichtsättigungs-FET zur Durchführung einer Hochfrequenzverstärkung vorteilhaft.

Dieser Nichtsättigungs-FET hat zwar einerseits die obenerwähnten Vorteile, andererseits den Nachteil, daß dann, wenn dieser FET übersteuert wird, sein Senkenstrom den zulässigen Wert übersteigt und sodann leicht ausfällt. Wenn beispielsweise ein impulsförmiges Rauschsignal von großer Amplitude an die Torelektrode dieses FET im Betrieb angelegt wird, so entsteht ein impulsförmiger Stromfluß mit sehr großer Amplitude durch die Senkenelektrode. Der Spitzenwert dieses Stromes wird demgemäß den zulässigen Wert des Senlrenstromes dieses FET übersteigen, und infolgedessen könnte der FET ausfallen. Es ist wünschenswert, einen solchen Ausfall zu verhindern.

Ferner wird bei dem erwähnten Vertikai-FET ein sehr großer Strom durch seine Senkenelektrode fließen, wenn der Torkreis geöffnet ist. Der Wert dieses Senkenstroms ist durch die Spannung der Leistungsquelle bestimmt, welche zwischen Senke und Quelle liegt und durch die Impedanz einer Last, die in Reihe mit der Stromflußbahn des Senkenstroms liegt. Wenn demgemäß ein Verstärker oder eine ähnliche Vorrichtung zum Betrieb einer eine niedrige Impedanz aufweisenden Last durch diesen Nichtsättigungs-FET aufgebaut wird, so übersteigt der Senkenstrom seinen zulässigen Wert zu dem Zeitpunkt, wo die Torschaltung geöffnet wird, was den Ausfall dieses FET hervorruft. Im Hinblick auf die wirkungsvolle Ausnutzung der Vorteile des Nichtsättigungs-FET ist es jedoch nicht erwünscht, die Impedanz der Last zum Zwecke der Verhinderung dieses Ausfalls des FET zu erhöhen.

Die der Erfindung zugrunde liegende Aufgabe besteht in erster Linie darin, eine Verbundtransistorschaltung vorzusehen, die einen Nichtsättigungs-FET verwendet, der die Nachteile dieses FET ausgleicht, ohne die Vorteile nachteilig zu beeinflussen.

Zur Lösung dieser Aufgabe sieht die Erfindung die Maßnahmen des Kennzeichnungsteils des Anspruchs 1 vor.

Gemäß einem Ausführungsbeispiel ist eine integrierte Verbundschaltung mit einem Feldeffekttransistor und einem Bipolartransistor vorgesehen, welche in Reihe zwischen die Klemmen der Stromverstärkungsquelle geschaltet sind, und mit einer ersten, zweiten, dritten und vierten Anschlußklemme, gekennzeichnet durch die Merkmale des Kennzeichnens des Anspruchs 10.

Aus der US-PS 32 86189 ist die Reihensi_naltung zweier FET, ebenso wie die Reihenschaltung eines FET und eines Bipolartransistors bereits bekannt, wobei aber in beiden Fällen Elemente mit ähnlichem Kennlinienaufbau hintereinandergeschaltet sind.

Bei einer erfindungsgemäßen Schaltung wird erreicht, daß der Senkenstrom des Nichtsättigungs-FET nicht in den Sättigungsbereich gelangt, bis der Senkenstrom einen bestimmten Wert erreicht, und daß dieser Senkenstrom gesättigt wird im Fall, daß er diesen Wert übersteigt. Bei einer weiteren erfindungsgemäßen Verbundtransistorschaltung ist der Wert, bei welchem sich der obenerwähnte Senkenstrom zu sättigen beginnt, variabel. Eine weitere erfindungsgemäße Verbundtransistorschaltung zeigt keine Sättigung des obenerwähnten Senkenstroms für ein Steuersignal einer erforderlichen speziellen Frequenz. Im folgenden wird die Erfindung an Hand der Zeichnung beschrieben. In der Zeichnung zeigt

F i g. 1 die Ausgangskennlinien eines Nichtsattigungs-

FET,
F i ς. 2 die Ausgangskennlimen eines bekannten Sättigungs-FET,

F i g. 3 eine Verstärkerschaltung, die ein Beispiel der Verbundtransistorschaltung gemäß der Erfindung zeigt,

F i g. 4 die Ausgangskennlinien der in F i g. 3 gezeigten Verbundtransistorschaltung,

F i g. 5 und 6 Verstärkerschaltungen, welche abgewandelte Beispiele der erfindungsgemäßen Verbundtransistorschaltung darstellen,

Fig.7 eine Verstärkerschaltung, die ein weiteres Ausführungsbeispiel der erfindungsgemäßen Verbundtransistorschaltung zeigt,

Fig.8 Kennlinien der Verbundtransistorschaltung gemäß F i g. 7,

F i g. 9 eine Verstärkerschaltung eines weiteren Ausführungsbeispiels der erfindungsgemäßen Verbundtransistorschaltung,

Fig. 10 eine Amplitudenbegrenzungsverstärkerschaltung, die mit der Verbundtransistorschaltung gemäß F i g. 3 zusammengesetzt ist.

Bevor die Erfindung im einzelnen beschrieben wild, seien zunächst die Ausgangskennlinien von einem Nichtsättigungs-FET und dem Sättigungs-FET beschrieben.

F i g. 1 zeigt die Ausgangskennlinien eines Feldeffekttransistors vom Nichtsättigungstyp (Vertikal-FET mit Triodencharakteristik, im folgenden kurz Nichtsättigungs-FET genannt), Ί h. die Senkenlinien (Senkenstrom Io abhängig von der Senkenspannung Vo, wobei die Torspannung V_G der Parameter ist). Wie man aus dieser Zeichnung erkennt, hat im Nichtsättigungs-FET der Senkenstrom Id keine Sättigungscharakteristik bezüglich der Senkenspannung Vp. Der dynamische Innenwiderstand, d. h. der dynamische Widerstand zwischen Senken- und Quellenelektroden, bildet einen im wesentlichen konstanten kleinen Wert, beispielsweise 10 Ohm, über den gesamten Bereich der Senkenspannung hinweg.

Demgegenüber ist in F i g. 2 das Ausgangskennlineinfeld eines bekannten Feldeffekttransistors vom Sättigungstyp (Horizontal-FET mit Pentodencharakteristik, im folgenden kurz als Sättigungs-FET bezeichnet) gezeigt, d. h. die Senkenkennlinien (Senkenstrom Id abhängig von der Senkenspannung Vo mit der Torspannung V_c als Parameter). Aus Fig.2 erkennt man, daß für den bekannten Sättigungs-FET für die Senkenspannung Vo unterhalb der Pinch-off-Spannung Vp der Senkenstrom Io im wesentlichen direkt proportional zur Senkenspannung V_n ansteigt. Wenn jedoch die Senkenspannung V_D die Pinch-off-Spannung Vp übersteigt, so wird der Senkenstrom Id plötzlich gesättigt. Wenn sich die Senkenspannung Vd unterhalb der Pinch-off-Spannung V_P befindet, so verbleibt ^Her dynamische Innenwiderstand, d. h. der dynamische Widerstand zwischen Senken- und Quellenelektroden, auf einem im wesentlichen konstanten kleinen Wert von beispielsweise 10 Ohm. Wenn jedoch die Senkenspannung Vp die Pinch-off-Spannung Vp übersteigt, so wird der dynamische Widerstand einen sehr großen Wert von beispielsweise 1 Megohm erreichen.

Da die Ausgangskennlinien eines bipolaren Transistors, d. h. die Kollektorkennlinien (Kollektorstrom abhängig von Kollektorspannung, wobei der Basisstrom als Parameter dient) ebenfalls den Ausgangskennlinien des Sättigungs-FET ähneln, wird diese Erläuterung hier weggelassen.

Als nächstes werden einige Ausführungsbeispiele der Erfindung beschrieben.

Unter Bezugnahme auf Fig.3 wird nunmehr die erfindungsgemäße Verbundtransistorschaltung A 1 beschrieben, und zwar angewendet auf eine Verstärkerschaltung.

Das Symbol Q 1 bezeichnet einen η-Kanal Nichtsättigungs-FET, und Symbol Ql bezeichnet einen n-Kanal Sättigungs-FET. Die Senkenelektrode des Nichtsättigungs-FET Qi ist mit einer ersten Klemme Ti und seine Quellenelektrode ist mit der Senkenelektrode des Sättigungs-FET Ql verbunden. Die Quellenelektrode dieses Sättigungs-FET Ql steht mit einer zweiten Klemme Tl in Verbindung. Anders ausgedrückt, kann man sagen, daß der Sättigungs-FET Q 2 in Reihe mit der Quellenschaltung des Nichtsättigungs-FET Q1 liegt. Die Torelektrode dieses Nichtsättigungs-FET Q 1 steht mit einer dritten Klemme Γ3 in Verbindung, die zusammen mit der erwähnten zweiten Klemme 2 eine Treiber- oder Steuer-Signaleingangsklemme bildet. Die Torelektrode des Sättigungs-FET Q2 ist mit einer vierten Klemme TA verbunden.

Eine Steuersignalquelle SG liegt an der zweiten Klemme Tl und der dritten Klemme 7~3. Eine veränderbare Spannungsversorgungsquelle B1 dient als Torverspannungsquelle für den Sättigungs-FET Q2 und liegt an der vierten Klemme Γ 4 und der zweiten Klemme T2. Ferner ist eine Serienschaltung aus einer Last Z und einer Senkenspannungsversorgungsquelle B1 an die erste Klemme Π und die zweite Klemme Tl angeschaltet. T"5 ist eine Ausgangsklemme der Verstärkerschaltung.

Die eben beschriebene Verbundtransistorschaltung A 1 hat die in Fig.4 gezeigten Ausgangskennlinien. Es gilt dabei insbesondere, daß der Strom /, der durch die erste und zweite Klemme Tl und T2 fließt, im wesentlichen direkt proportional zu einem Anstieg in der Spannung V an diesen Klemmen Π und Tl ansteigt, wobei angenommen ist, daß das Potential der dritten Klemme Γ3 konstant ist. Dieser Strom / steigt jedoch nicht an, sondern gerät in einen Sättigungsbereich dann, wenn der Strom einen bestimmten Wert /, erreicht. Dieser Wert l_y des Sättigungsstromes stimmt im wesentlichen mit dem Sättigungswert /, des Senkenstroms überein, wenn die Torspannung des Sättigungs-FET Q 2 den Wert V_c.\ annimmt. Demgemäß kann der Wert l_y des Sättigungsstromes beliebig dadurch eingestellt werden, daß man die Torspannung des FET Q 2 durch Einstellung der Ausgangsspannung der veränderbaren Spannungsversorgungsquelle Bi einstellt

Es sei darauf hingewiesen, daß bei gradueller Erhöhung des Potentials der dritten Klemme Γ3 der Strom / im wesentlichen direkt proportional zu dem Potential dieser Klemme 7"3 ansteigt Während dieser Betriebsart steigt der Senkenstrom des Sättigungs-FET QX der gleich dem Strom / ist, längs der durch eine dicke Linie in F i g. 2 dargestellten Kurve an. Wenn der Strom / bis zu einem Wert nahe dem Sättigungs-Senkenstrom Wert /, ansteigt, oder in anderen Worten, wenn die Senkenspannung des Sättigungs-FET Q 2 sich der Pinch-off-Spannung Vp nähert, so wird der dynamische Innenwiderstand dieses Sättigungs-FET Q 2 plötzlich ansteigen. Ferner wird sich dann, wenn der Strom /eine weitere Erhöhung erfährt, die Senkenspannung des Sättigungs-FET plötzlich erhöhen. Infolgedessen wird die Torvorspannung des Nichtsättigungs-FET Q1 niedriger werden, und zwar um eine Größe entsprechend der Komponente des Anstiegs in der Senkenspannung des Sättigungs-FET. Somit wird der Strom /, d.h. der Senkenstrom der FET Qi und Ql, gehindert, irgendeine weitere Erhöhung durchzumachen. Anders ausgedrückt kann man sagen, daß als Folge der Tatsache, daß der Spannungsabfall, der sich im dynamischen Innenwiderstand des Sättigungs-FET Ql entwickelt gegengekoppelt, d.h. negativ, zur Torelektrode des Nichtsättigungs-FET Q 1 zurückgespeist wird,der Strom /bei einem Stromwert /,-gesättigt wird, wobei dieser Wert im wesentlichen gleich dem Sättigungs-Senkenstromwert /, des Sättigungs-FET ist, wie in F i g. 4 dargestellt.

Wie erwähnt, hat die erfindungsgemäße Verbundtransistorschaltung A i die Wirkung, daß der Strom /, der gleich dem Senkenstrom des Nichtsättigungs-FET Q 1 ist, bei einem bestimmten Stromwert /, gesättigt wird. Durch Einstellung der Vorspannung des Sättigungs-FET ζ) 2 durch Einstellung der Spannungsversorgungsquelle B I derart, daß dieser Sättigungsstromwert /·, kleiner ist als der maximal zulässige Wert des Senkenstroms des Nichtsättigungs-FET Q 1, wird daher der Nichtsättigungs-FET Ql niemals infolge eines Übersteuerns des FET Q1 zerstört, selbst wenn ein übermäßig großes Signal an der dritten Klemme Γ3 eingegeben wird. Demgemäß muß die Impedanz der Last Z und die Spannung der Senkenspannungsversorgungsquelle B1 niemals für den Zweck des Schutzes des FET Q 1 gegenüber Steuerbetrieb begrenzt werden.

In ,dem Bereich, wo der Strom / kleiner ist als der Sättigungsstromwert /_v, ist der dynamische Innenwiderstand des Sättigungs-FET Ql sehr klein und im wesentlichen konstant. Der dynamische Widerstand an den ersten und zweiten Klemmen TX und Tl wird daher im wesentlichen gleich dem dynamischen Innenwiderstand des Nichtsättigungs-FET Q 1 werden und ebenfalls wird die Steilheit der Verbundtransistorschaltung A 1 im wesentlichen gleich der Steilheit des Nichtsättigungs-FET Q 1 selbst sein.

₄c Wenn es beabsichtigt ist, ein Steuersignal einer symmetrischen Welle, wie beispielsweise einer Sinuswelle, durch die Verwendung der oben beschriebenen Verstärkungsschaltung getreu zu verstärken, so ist es erforderlich, daß man den Arbeitspunkt des Sätti-

₄s gungs-FET Q1 zu dem Zeitpunkt, wenn kein Signal an die dritte Klemme TZ angelegt ist, im wesentlichen auf den Mittelpunkt (beispielsweise Punkt 0 in Fig. 2) des Nichtsättigungsbetriebsbereichs dieses Sättigungs-FET Q 2 einstellt Um dieser Bedingung Genüge zu tun, kann

eine gesonderte Vorspannungsversorgung an die dritte Klemme TZ, wenn erforderlich, angeschaltet werden.

In den Fig.5 und f< sind Verstärkerschaltungen

• dargestellt, die aus Verbundtransistorschaltungen A1

bzw. AZ gemäß der Erfindung bestehen und die

Abwandlungen der oben beschriebenen Verbundtransistorschaltung A i darstellen. In der in F i g. 5 gezeigten Verbundtransistorschaltung Al wird ein p-Kanal Sättigungs-FET als der Sättigungs-FET Q 2 verwendet. Demgemäß ist die Verbindung der Quellen- und

Senken-Elektroden dieses Sättigungs-FET Ql entgegengesetzt zur Verbindung der in Fig.3 gezeigten Verbundtransistorschaltung Λ1. In der in Fig.5 gezeigten Schaltung ist eine sechste Klemme T€ vorgesehen, und es ist ebenfalls die veränderbare <>* Spannungsversorgungsquelle ßl zum Anlegen einer Torvorspannung an den Sättigungs-FET Q2 zwischen die vierte Klemme Γ4 und die sechste Klemme T€ geschaltet.

Die in F i g. 6 dargestellte Verbundtransistorschaltung A 3 zeigt, daß ein bipolarer Transistor Q 3 an Stelle des Sättigungs-FET Ql verwendet wird, und daß die veränderbare Spannungsversorgungsquelle B 1 von der umgekehrten Vorspannpolarität durch eine veränderbare Spannungsversorgungsquelle S3 der normalen Vorspannungspolarität mit einem Widerstand R ersetzt ist.

Die Tatsache, daß die Funktionen dieser Verbundtransistorschaltungen A 2 und A 3 ähnlich den Funktionen der obenerwähnten Verbundtransistorschaltung A 1 sind, macht eine weitere Erläuterung hier unnötig.

F i g. 7 zeigt eine Verstärkerschaltung, die eine anders aufgebaute Verbundtransistorschaltung A 4 verwendet. Der Unterschied zwischen dieser Verbundtransistorschaltung A 4 und der erwähnten Verbundtransistorschaltung A 1 besteht darin, daß bei ersterer ein Kondensator Cl die Quellen- und Senkenelektroden des Sättigungs-FET Q 2 verbindet.

Diese Verbundtransistorschaltung A 4 hat die in Fig.8 gezeigten Ausgangskennlinien. Der Einfluß des Kondensators Cl braucht für ein Steuersignal nicht berücksichtigt werden, welches eine solche Frequenz besitzt, daß die Impedanz des Kondensators Cl außerordentlich viel größer wird als der dynamische Innenwiderstand, der sich zur Zeit der Sättigung des Sättigungs-FET Q 2 entwickelt. Die Ausgangskennlinieii dieser Verbundtransistorschaltung A 4 sind daher vollkommen identisch mit den Ausgangskennlinien (vergleiche F i g. 4) der Verbundtransistorschaltung A 1, und dies ist durch die ausgezogene Linie in Fig. 8 dargestellt. Für ein Steuersignal mit einer solchen Frequenz, daß die Impedanz des Kondensators Cl einen Wert annimmt, der hinreichnend viel kleiner ist als der dynamische Innenwiderstand des Sättigungs-FET P 2 im Sättigungsbetrieb, ergibt sich keine Gegenkopplungswirkung dieses Sättigungs-FET Q 2. Daher sind die Ausgangskennlinien der Verbundtransistorschaltung A 4 durch die strichpunktierten Linien in F i g. 8 dargestellt und es tritt kein Sättigungsvorgang auf.

Eine Verstärkerschaltung, die aus dieser Verbundtransistorschaltung A 4 aufgebaut ist, hat als solche den Vorteil, daß durch geeignete Auswahl des Kapazitätswerts des Kondensators C1 ein Übersteuerbetrieb der Verstärkerschaltung infolge einer nicht notwendigen, eine niedrigere Frequenz aufweisenden Komponente, wie beispielsweise eines Brummens, die in dem Ansteuersignal vorhanden sein kann, vermieden werden kann, und daß die Verstärkerschaltung eine getreue Verstärkung der erforderlichen Hochfrequenzkomponente des Steuersignals durchführen kann, ohne daß dabei irgendeine Verzerrung infolge der Sättigung der Gesamtschaltung entsteht.

F i g. 9 zeigt eine Verstärkerschaltung, die aus einer erfindungsgemäßen Verbundtransistorschaltung A 5 aufgebaut ist Diese Verbundtransistorschaltung A 5 sieht vor, daß ein Serienresonanzkreis, der aus einem Kondensator Cl und einer Induktivität L besteht, zwischen die Senkenelektrode und die Quellenelektrode des Sättigungs-FET Ql geschaltet ist Diese Schaltung zeigt ein ungesättigtes Ausgangsgrößenverhalten, wie dies durch die strichpunktierte Linie in Fig.8 dargestellt ist, und zwar für ein Steuersignal mit einer Frequenz nahe der Resonanzfrequenz der Serienresonanzschaltung. Für irgendein Ansteuer- oder Steuersignal mit einer anderen als der obenerwähnten Frequenz zeigt die Schaltung gesättigte Ausgangskennlinien, wie sie in F i g. 8 ausgezogen dargestellt sind. Diese Verstärkerschaltung hat ähnliche Vorteile wie die Verstärkerschaltung gemäß F i g. 7.

Fig. 10 zeigt eine Amplitudenbegrenzer-Verstärkerschaltung, welche die Sättigungskennlinien oder Charakteristik der Verbundtransistorschaltung A 1 gemäß Fig. 3 verwendet. In dieser Zeichnung stellt Γ einen Transformator dar, der zusammen mit einem Kondensator C3 einen Oszillatorschwenkkreis bildet.

In der obigen Beschreibung wurde erwähnt, daß der Nichtsättigungs-FET Qi ein n-Kanal-FET ist. Es sei jedoch darauf hingewiesen, daß dieser FET Q\ durch einen p-Kanal-Nichtsättigungs-FET ersetzt werden kann. In einem solchen Fall brauchte eigentlich nicht darauf hingewiesen zu werden, daß die Senkenstromversorgungsquelle B2 dann eine umgekehrte Polarität haben sollte, daß der Sättigungs-FET Ql einen entgegengesetzten Leitfähigkeitskanal besitzt, und daß der bipolare Transistor Q 3 einen umgekehrten Trägertyp besitzt, und daß ferner die Vorspannungsversorgungsquellen B\ bzw. ß3 umgekehrte Polaritäten besitzen müssen. Darüber hinaus kann der Nichtsättigungs-FET Q 1 und der Sättigungs-FET Q 2 jeweils eine Vielzahl von Parallelverbindungen haben. Beispielsweise kann in der in Fig.9 gezeigten Verbundtransistorschaltung A 5 eine Vielzahl von parallelgeschalteten Sättigungs-FET Q2 vorgesehen sein, wobei durch Anschalten von Serienresonanzschaltungen mit unterschiedlichen Resonanzfrequenzen zueinander an einer Stelle zwischen den Quellenelektroden und den Senkenelektroden dieser entsprechenden FET Q 2 eine Verbundtransistorschaltung realisiert werden kann, welche ungesättigte Ausgangskennlinien für ein Steuersignal von einer Vielzahl von Frequenzen aufweist.

Ferner sei darauf hingewiesen, daß der Nichtsättigungs-FET Qi, de Sättigungs-FET Ql, der bipolare Transistor Q 3 und darüber hinaus die Kondensatoren Cl und C2 und die Induktivität L nicht unabhängige (diskrete) Teile zu sein brauchen, sondern die Verbundtransistorschaltungen Ai, Al, A3, A4 und A 5 können als eine einzige integrale monolytische Festkörperschaltung ausgebildet sein.

Zusammengefaßt sieht die Erfindung eine Verbundtransistorschaltung vor, die aus einem ersten nicht gesättigten Feldeffekttransistor und einem zweiten gesättigten Feldeffekttransistor besteht, der direkt mit der Quellenschaltung des ersten FET gekuppelt ist. Der dynamische Innenwiderstand des zweiten FET wirkt als ein Gegenkopplungselement für den ersten FET. Diesei dynamische Innenwiderstand steigt dann stark an, wenr der Senkenstrom des zweiten FET in den Sättigungsbe reich gelangt Infolgedessen zeigt die Verbundtransi storschaltung eine Ausgangscharakteristik, die inner halb des Betriebsbereichs, wo der zweite FET nich gesättigt ist eng derjenigen des ersten FET gleicht wohingegen die Schaltung innerhalb des Betriebsbe reichs, wo der zweite FET gesättigt ist eine Ausgangs charakteristik besitzt mit Stromsättigung auf einen Niveau im wesentlichen gleich dem Sättigungsstror des zweiten FET.

Hierzu 2 Blatt Zeichnungen

Claims

«f Patentansprüche:

1. Verbundschaltung mit zwei in Reihe zwischen die Klemmen der Stromversorgungsquelle geschalteten Feldeffekttransistoren mit einer ersten, zweiten, dritten und vierten Anschlußklemme, dadurch gekennzeichnet, daß der erste Feldeffekttransistor (Qi) ein Feldeffekttransistor vom Nichtsättigungstyp (Vertikal-FET mit Triodencharakteristik) ist, dessen Senkenelektrode mit der ersten Anschlußklemme (Tl) verbunden ist, daß der zweite Feldeffekttransistor (Q2) ein Feldeffekttransistor vom Sättigungstyp (Horizontal-FET mit Pentodend(arakteristik) ist, der in Serie mit der Quellenelektrode des ersten FET und der zweiten Anschlußklemme (T2) liegt, daß die Torelektrode des ersten FET mit der dritten Anschlußklemme (T3) verbunden ist, daß Torelektrode des zweiten FET mit der vierten Anschlußklemme (T 4) verbunden ist, daß eine Steuersignalquelle (SG) zwischen der dritten und zweiten Anschlußklemme angeordnet ist und daß an die vierte Anschlußklemme (T4) eine Vorspannungsquelle anschaltbar ist, um eine Vorspannung für die Torelektrode des zweiten FET zu erzeugen.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Nichtsättigungs-FET und der Sättigungs-FET beide einen Kanal von der gleichen Leitfähigkeitsart besitzen, und daß die Quellenelektrode bzw. die Senkenelektrode des Sättigungs-FET mit der zweiten Klemme bzw. der Quellenelektrode des Nichtsättigungs-FET verbunden sind.

3. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Nichtsättigungs-FET und der Sättigungs-FET Kanäle von entgegengesetzten Leitfähigkeitsarten bezüglich einander aufweisen, und daß die Senkenelektrode bzw. die Quellenelektrode des Sättigungs-FET mit der zweiten Klemme bzw. der Quellenelektrode des Sättigungs-FET verbunden sind.

4. Schaltung nach Anspruch 1, gekennzeichnet durch einen parallelgeschalteten Kondensator (Ci), der zwischen der Quellenelektrode und der Senkenelektrode des Sättigungs-FET (Q 2) liegt.

5. Schaltung nach Anspruch 2, gekennzeichnet durch einen zwischen Quellenelektrode und Senkenelektrode des Sättigungs-FET parallelgeschalteten Kondensator.

6. Schaltung nach Anspruch 3, gekennzeichnet durch einen parallel zwischen Quellenelektrode und Senkenelektrode des Sättigungs-FET geschalteten Kondensator.

7. Schaltung nach Anspruch 1, gekennzeichnet durch eine Serienresonanzschaltung (C2,i), die parallel zwischen der Quellenelektrode und der Senkenelektrode des Sättigungs-FET (Q 2) liegt.

8. Schaltung nach Anspruch 2, gekennzeichnet durch eine Serienresonanzschaltung, die parallel zwischen die Quellenelektrode und die Senkenelek-1 rode des Sättigungs-FET geschaltet ist.

9. Schaltung nach Anspruch 3, gekennzeichnet durch einen Serienresonanzkreis, der parallel zwischen die Quellenelektrode und die Senkenelektrode des Sättigungs-FET geschaltet ist. f>5

10. Integrierte Verbundschaltung mit einem Feldeffekttransistor und einem Bipolartransistor, welche in Reihe zwischen die Klemmen der Stromversorgungsquelle geschaltet sind, mit einer ersten, zweiten, dritten und vierten Anschlußklemme dadurch gekennzeichnet, daß der Feldeffekttransistor ein Feldeffekttransistor (Qi) vom Nichtsättigungstyp (Vertikal-FET mit Triodencharakteristik) ist, dessen Senkenelektrode mit der ersten Anschlußklemme (Tl) verbunden ist, daß der Bipolartransistor (Q 2) in Serie mit der Quellenelektrode des FET und der zweiten Anschlußklemme i_T2) Hegt, daß die Torelektrode des FET mit der dritten Anschlußklemme verbunden ist, daß die Basiselektrode des Bipolartransistors mit der vierten Anschlußklemme (T 4) verbunden ist, daß eine Steuersignalquelle (SG) zwischen der dritten und zweiten Anschlußklemme angeordnet ist und daß an die vierte Anschlußklemme eir.e Vorspannungsquelle anschaltbar ist, um eine Vorspannung für die Basiselektrode des Bipolartransistors zu erzeugen.

II. Verbindungstransistorschaltung nach Anspruch 10. dadurch gekennzeichnet, daß der Nicntsättigungs-FET ein n-Kanal-FET ist, und daG der bipolare Transistor ein mpn-Transistor ist, und daß Emitter und Kollektor dieses bipolaren Transistors mit der zweiten Klemme bzw. der Quellenelektrode des Nichtsättigungs-FET verbunden sind.