DE2510951B2 - Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung - Google Patents

Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung

Info

Publication number
DE2510951B2
DE2510951B2 DE2510951A DE2510951A DE2510951B2 DE 2510951 B2 DE2510951 B2 DE 2510951B2 DE 2510951 A DE2510951 A DE 2510951A DE 2510951 A DE2510951 A DE 2510951A DE 2510951 B2 DE2510951 B2 DE 2510951B2
Authority
DE
Germany
Prior art keywords
layer
semiconductor
insulating layer
doping material
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2510951A
Other languages
English (en)
Other versions
DE2510951C3 (de
DE2510951A1 (de
Inventor
Wilhelmus Henricus Cornelis Gerardus Eindhoven Verkuijlen (Niederlande)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2510951A1 publication Critical patent/DE2510951A1/de
Publication of DE2510951B2 publication Critical patent/DE2510951B2/de
Application granted granted Critical
Publication of DE2510951C3 publication Critical patent/DE2510951C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung betrifft ein Verfahren entsprechend dem Oberbegriff des Anspruchs U
Ein Verfahren dieser Art ist in einem Aufsatz von E.Kooi,J.G.vanLierop,W.H,GG.Verkuylen und R.de Werdt in »Philips Research Reports« 26 (1971-06), S. 166—180 beschriebea Die darin beschriebenen Halbleiterschaltungen enthalten einen Halbleiterkörper aus Silicium und eine versenkte Isolierschicht aus Siliciumoxid, die durch örtliche Oxydation des Siliciums erhalten ist Die mit dem Dotierungsmaterial dotierte Zone dient hier z. B. als Kontaktierungszone und bildet nach einer darin beüohriebenen Ausführungsform auf der Unterseite einen: Kontakt mit einer vergrabenen hochdotierten Schicht vom gleichen Leitungstyp, die unterhalb eines Teiles der versenkten Isolierschicht mit dem Kollektorgebiet eines Planartransistors verbunden ist Die betreffende Kontaktierungszone wird dabei durch eine tiefe Diffusion des Dotierungsmaterials erhalten, wobei das für die Transistorkonfiguration bestimmte Gebiet auf der anderer« Seite des genannten Teiles der versenkten Isolierschicht maskiert ist FQr diese Maskierung kann auf an sich bekannte Weise eine Oxidmaske angebracht werden, oder die bereits vorhandene Siliciumnitridschicht, die zuvor als Maske für die Bildung der versenkten Isolierschicht verwendet wurde, wird benutzt In beiden Fällen muß ein Photolackmuster verwendet werden, wobei im Falle von Siliciumnitrid noch eine Siliciumoxidschicht zwischen dem Siliciumnitrid und der Photolackschicht verwendet wird. Dadurch, daß die zu maskierenden und nicht zu maskierenden Oberflächenteile voneinander durch die versenkte Isolierschicht getrennt sind, wird eine sehr genaue Ausrichtung des Musters der Photolackschicht nun als nicht mehr notwendig betrachtet Es wird dafür gesorgt, daß ein Rand des Photolackmusters oberhalb der versenkten Isolierschicht zu liegen kommt derart daß sichergestellt ist, daß die Maskierungsschicht auf der Halbleiteroberfläche auf der Seite, auf der die tiefe Diffusion durchgeführt werden muß, bis zu der versenkten Isolierschicht unbedeckt ist während auf der anderen Seite die Maskierungsschicht auf der Halbleiteroberfläche bis zu der versenkten Isolierschicht nach wie vor mit dem Photolack bedeckt ist
Bei den angewandten Ätzbehandlungen zur örtlichen Entfernung der Diffusionsmaske wird jedoch die versenkte Isolierschicht an den Stellten angegriffen, an denen kein Photolackmuster vorhanden ist Dadurch erhält die versenkte Isolierschicht: eine stufenartige Oberfläche. Eine derartige Stufenbildung kann bei weiteren Diffusionsbehandlungen mit vorhergehender Bildung von Diffusionsma&kierungsmustern noch verstärkt werden. Eine auf diese Weise erhaltene ungleichmäßige Oberfläche der versenkten Isolierschicht kann Schwierigkeiten bereiten, z. B. wenn örtlich Ober eine solche ungleichmäßig« Oberfläche ein Leitermuster geführt werden muß. So können beim Aufdampfen des Metalls für das Leitermuster Diskontinuitäten in der gebildeten Metallschicht auftreten, wodurch zu bildende leitende Verbindungen unterbrochen sein können. Auch können sich Schwierigkeiten bei der Herstellung eines Photolackmusters ergeben, infolge der Tatsache, daß der Photolack beim Anbringen in flüssiger Form eine ungleichmäßige Dicke erhält und z. B. an der Stelle des stufenartigen Übergangs außerordentlich dick ist Bei der Bildung des Photolackmusters ergib, sich die Möglichkeit daß dieser dicke Photolackteil vollständig bei der Entwicklung zurückbleibt Wird das Photolackmuster ζ, Β. zur Bildung eines Leitermusters verwendst, so können verschiedene leitende Verbindungen durch Querverbindungen an der Stelle des stufenartigen Übergangs > miteinander kurzgeschlossen werden.
Der Vollständigkeit halber sei noch erwähnt daß es aus der FR-PS 21 12280 bekannt ist, Dotierungsmaterialien aus einer auf der Oberfläche eines Halbleiterkörpers liegenden Oxid- bzw. Silikatschicht unter Verwen-M) dung von Diffusionsmaskierungsschichten selektiv in den Halbleiterkörper einzudiffundieren.
Der Erfindung liegt nun die Aufgabe zugrunde, das Verfahren nach dem Oberbegriff des Anspruchs 1 so auszugestalten, daß die Zahl der bislang notwendigen ι ϊ Verfahrensschritte verringert wird.
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale gelöst
Ausgestaltungen der Erfindung ergeben sich aus den Λ) Unteransprüchen.
Der Ausdruck »versenkte Isoüerscfcächt« bezieht !«ich hier wie üblich auf eine Versenkungstiefe in bezug auf die benachbarte Halbleiteroberfläche, die größer ist. als die normalen Höhenunterschiede der Halbleiterooerflä- >) ehe infolge üblicher maskierter Diffusäonsbehandiungen, vorzugsweise größer als 0,5 μπι. Der Ausdruck »versenkt« bezieht sich auf die untere Grenze. Die Oberseite der Isolierschicht kann z. B. auf der gleichen Höhe wie die benachbarte Halbleiteroberfläche liegen, H) aber kann auch erheblich über diese Oberfläche hinausgehen.
Wenn hier von einem neben der versenkten Isolierschicht liegenden OberfJächenteil die Rede ist, beschränkt sich dieser Ausdruck nicht auf die Periode, in )·) der die versenkte Isolierschicht vorhanden ist sondern umfaßt auch die Periode vor und während der Bildung der versenkten Isolierschicht wobei der Ausdruck für diejenigen Oberflächenteile zutrifft die nach der Bildung der versenkten Isolierschicht neben dieser •to versenkten Isolierschicht liegen werden. Weiterhin beschränkt sich der Ausdruck »neben der versenkten Isolierschicht« nicht auf »seitlich an die versenkte Isolierschicht grenzend«.
Er kann grundsätzlich auch »seitlich in einiger ■15 Entfernung von dieser versenkten Isolierschicht« bezeichnen.
Das Einführen des Dotierungsmaterials kann auf übliche Weise durch Diffusion erfolgen, aber grundsätzlich ist es auch möglich, für das Einführen anderer ίο Verfahren, z. B. Ionenimplantation, völlig oder teilweise anzuwenden.
Die Bildung von Zonen von einem bestimmten Leitungstyp, die darunterliegende Halbleiterteile vom gleichen Leitungstyp kontaktieren müssen, ist in bezug T) auf die maximal? Tiefe einer solcher. Zone im allgemeinen nicht kritisch, während eine hohe Dotierungskonzentration im allgemeinen vorteilhaft ist. Insbesondere, wenn die Zone dazu dient eine vergrabene Schiel.ί mit einem ohmschen Kontakt zu w> verbinden, ist es erwünscht, eine verhältnismäßig hohe Oberflächenkonzentration in Verbindung mit einer noch verhältnismäßig hohen Konzentration des Dotierungsmaterials bis zu einer verhältnismäßig großen Tiefe zu erzielen. Zu diesem Zweck werden z. B. bei ι · Diffusion verhältnismäßig lunge Erhitzungszeiten benötigt. Zur Herstellung für Halbleiterschaltungselemente bestimmter Zonen, die mit darunterliegenden Halbleiterteilen PN-Übereänee bilden müssen, sind die
angewandten Erhitzungszeiten im allgemeinen kürzer und viel kritischer. Es ist daher wünschenswert, Diffusionsbehandlungen der zuerst genannten Art vor den meist kritischen Diffusionsbehandlungen zur Bildung von PN-Übergängen durchzuführen. Bei dem Verfahren nach der Erfindung wird vorzugsweise ein etwaiges Maskierungsmuster für die Diffusionsbehandlung vor der Bildung der versenkten Isolierschichten hergestellt, so daß die Herstellung dieses Musters die Oberfläche der versenkten Isolierschicht nicht beeinflußt.
Wenn hier von der Dotierungstiefe des Dotierungsmaterial in der mit diesem Material zu dotierenden Zone die Rede ist, ist eine Tiefe gemeint, bis zu der das Dotierungsmaterial die Leitfähigkeitseigenschaften des ursprünglichen Halbleitermaterials noch wesentlich beeinflußt. Wenn das Dotierungsmaterial den ursprünglichen Leitungstyp ändert, trifft dafür die untere Grenze /u, bei uci UIC5C Aiiuciuiig iiuuii ciickiiv Maügeiunueii hat. In einem Material vom gleichen Leitungstyp kann als Kriterium die Tiefe gewählt werden, über die die Dotierungskonzentration mindestens verdoppelt wird. Nach einer bevorzugten Ausführungsform ist die genannte Tiefe größer als die Tiefe der versenkten Isolierschicht
Nach einer weiteren Ausführungsform ist die Tiefe mindestens derart groß, daß die Leitfähigkeitseigenschaften bis zu einer darunterliegenden hochdotierten vergrabenen Zone wesentlich geändert werden.
Bei Halbleiteranordnungen, bei denen eine epitaktische Schicht auf einem Substrat verwendet wird, kann es wünschenswert sein, das Substratmaterial auf der Oberseite mit einem Kontakt z. B. zum Anlegen eines gewünschten Potentials, oder zur Herstellung einer Verbindung mit der Erde oder mit einem anderen an einer Oberfläche liegenden Kontakt, zu versehen. In diesem Falle kann vorteilhaft die mit dem Dotierungsmaterial dotierte Zone in einer epitaktischen Schicht angebracht und in ohmsche Verbindung mit dem Substratmaterial vom gleichen Leitungstyp gebracht werden. Eine weitere besonders günstige Ausführungsform wird erhalten, wenn die mit dem Dotierungsmaterial dotierte Zone auf einer Seite eines versenkten Isolierschichtteiles gebildet und über eine unterhalb des versenkten Isolierschichtteiles liegende Verbindungszone in ohmschen Kontakt mit einem Gebiet gebracht wird, das zu einem oder mehreren auf der anderen Seite des versenkten Isolierschichtteiles zu bildenden Halbleiterschaltungselementen gehört. Sie kann dabei mit einer Elektrode eines solchen Halbleiterschaltungselements, aber auch mit einer Zone verbunden sein, die ein Halbleiterschaltungselement oder einige Halbleiterschaltungselemente gegen das Substrat isoliert In derartigen Fällen wird vorzugsweise eine Maskierung verwendet, die während der Bildung der mit dem Dotierungsmaterial dotierten Zone auf einer Seite eines versenkten Isolierschichtteiles die gleichzeitige Dotierung mit dem Dotierungsmaterial von Teilen auf der anderen Seite des versenkten Isolierschichtteiles zur Bildung des Halbleiterschaltungselements oder der Halbleiterschaltungselemente verhindert Im letzteren Fall und auch im allgemeinen kann vorteilhaft der genannte Oberflächenteil der mit dem Dotierungsmaterial dotierten Zone zum Anschluß an tiefer liegende Teile benutzt werden, zu welchem Zweck vorzugsweise auf diesem Oberflächenteil ein ohmscher Kontakt angebracht wird.
Mit Vorteil wird als HalbleitermateriaJ Silicium
verwendet und die versenkte Isolierschicht aus Siliciumoxid hergestellt. Das Dotierungsmaterial besteht dabei vorzugsweise aus Phosphor zum Erhalten einer hochdotieren N-Ieitenden Zone. In dem Falle, in dem die versenkte Isolierschicht durch örtliche Umwandlung von Halbleitermaterial in Isoliermaterial gebildet wird, kann das erfindungsgemäße Verfahren angewendet werden, wobei der Vorteil erhalten wird, daß mit der im allgemeinen erforderlichen Wärmebehandlung zur Bildung der versenkten Isolierschicht zugleich eine tiefe Diffusion des Dotierungsmaterials durchgeführt werden kann.
Anläßlich des Obenstehenden wird bemerkt, daß es nicht notwendig ist, direkt tief zu diffundieren. Wie bei der planeren Halbleitertechnik an sich bekannt ist, kann das Dotierungsmaterial in zwei oder mehr Schritten angebracht werden. Im vorliegenden Fall wird das Dotierungsmaterial vor der Bildung der versenkten i
vui/.ugsweise in einer an der Haibieiier-
.··. oberfläche liegenden Schicht angebracht und durch mindestens eine während und/oder nach der Bildung der versenkten Isolierschicht durchgeführte Wärmebehandlung tief in die mit dem Dotierungsmaterial zu dotierende Zone eindiffundiert. Die an der Halbleiteroberfläche liegende Schicht kann aus dem Halbleitermaterial bestehen, in das das Dotierungsmaterial bis zu einer geringen Tiefe in hoher Konzentration vordiffundiert ist. Ij kann dabei auch teilweise noch aus einer auf der Halbleiteroberfläche liegenden dotierten Schicht
■■■ bestehen. Wie in der planaren Halbleitertechnik bekannt ist, kann eine derartige dotierte Schicht auf der Halbleiteroberfläche während der Vordiffusion gebildet werden. Im vorliegenden Fall wird eine Schicht aus einer festen, von der des Materials des Halbleiterkör-
, pers verschiedenen Phase bevorzugt, welche feste Phase das einzudiffundierende Dotierungsmaterial enthält Dabei empfiehlt es sich, daß beim Anbringen dieser festen Phase mit dem Dotierungsmaterial auf dem Oberflächenteil, der zu der mit dem Dotierungsma-
;" terial zu dotierenden Zone gehört, verhindert wird, daß dabei das Dotierungsmaterial in das Halbleitermaterial eindiffundieren kann. Dadurch wird eine mögliche gleichzeitige Dotierung von Halbleiterteilen an unerwünschten Stellen vermieden.
Auch sei noch bemerkt, daß, wenn hier von der Bildung einer das Dotierungsmaterial enthaltenden Oberflächenschicht an dem betreffenden Halbleiteroberflächenteil die Rede ist sich dieser Ausdruck nicht auf das gleichzeitige Einführen dieses Dotierungsmate-
v rials beschränkt Es ist wesentlich, daß das Einführen des Dotierungsmaterials zur Bildung der zu dotierenden Zone über den neben der versenkten Isolierschicht liegenden Oberflächenteil erfolgt Das Einführen kann gleichzeitig mit der Bildung der Oberflächenschicht
;; z. B. bei Ionenimplantation und Diffusion direkt aus der Gasphase, erfolgen. Bei Vordiffusion mit gleichzeitiger Bildung einer das Dotierungsmaterial enthaltenden Oxidschicht durch Oxydation des Halbleiters durch Einwirkung der umgebenden oxydierenden Atmosphä-
Mi re wird eine Oberflächenschicht gebildet, wobei das Dotierungsmaterial teilweise, wenn nicht notwendigerweise bis zu der nachher erforderlichen Tiefe, eingeführt wird. Bei der bevorzugten Ausführungsform, bei der das Dotierungsmaterial lediglich in Form einer anderen
μ festen Phase auf dem Oberflächenteil angebracht wird, was also mit einer gleichzeitigen Eindiffusion einhergeht wird das Dotierungsmaterial also wohl angeboten, aber nicht eingeführt Die genannte feste Phase besteht
vorzugsweise aus Oxid, das das Dotierungsmaterial enthält.
Wenn das Dotierungsmaterial zuvor in Form einer Schicht dem betreffenden Oberflächenteil der zu bildenden dotierten Zone angeboten wird, kann bei der späteren tieferen Eindiffusion die Einführung des Dotierungsmaterial in unerwünschte Halbleiterteile dadurt'n verhindert werden, daß auf der betreffenden Schicht mindestens eine Diffusionsmaskierungsschicht angebracht wird. Zuvor kann die das Dotierungsmaterial enthaltende Schicht zunächst auf der ganzen Oberfläche angebracht und dann auf ein Muster auf den Oberflächenteilen beschränkt werden, an denen das Dotierungsmaterial in das Halbleitermaterial eindiffundiert werden muß. Wenn nämlich in einem solchen Falle Photolackmuster verwendet werden, können unerwünschte Poren darin, sogenannte »pinholes« bzw. Feinlunker, nur an der Oberfläche an der Stelle auftreten, an der die tief dotierte Zone gebildet werden muß. Darin machen sich diese Feinlunker auf die Dauer kaum bemerkbar oder üben wenigstens keinen störenden Einfluß aus. Dies bedeutet einen Vorteil im Vergleich zu der Eindiffusion aus der Gasphase unter Verwendung eines Maskierungsmusters auf denjenigen Teilen, an denen die Eindiffusion des Dotierungsmaterials verhindert werden soll. Die dabei verwendeten Photomaskierungsverfahren können Feinlunker in dieser Diffusionsmaskierungsschicht ergeben, wobei unerwünschte Dotierung von Halbleiterteilen stattfinden kann, welche Dotierung die herzustellende Halbleiteranordnung z. B. durch Kurzschluß unbrauchbar machen kann.
Oben wurde bereits angegeben, daß wenn das Dotierungsmaterial in Form einer verhältnismäßig dünnen Schicht vorher angebracht wird, der Vorteil erhalten wird, daß die Schicht über die ganze Oberfläche angebracht und dann auf die gewünschten Oberflächenteile, in die das Dotierungsmaterial tief eindiffundiert werden muß, beschränkt werden kann, wobei unter Verwendung einer Photolackmaskierung die Schicht von den anderen Teilen entfernt werden kann. Es ist einleuchtend, daß, wenn die Schicht völlig oder teilweise aus einem Oberflächenteil des Halbleitermaterials besteht, der mit dem Dotierungsmaterial vordiffundiert ist, durch das örtliche Wegätzen des vordotierten Halbleitermaterials eine ungleichmäßige Oberfläche erhalten werden kann. Eine derartige Anwendung einer ScNrht aus einer von der des Halbleitermaterials verschiedenen festen Phase, welche Schicht das Dotierungsmaterial enthält, wobei Vordiffusion in das Halbleitermaterial nicht stattgefunden hat, macht das obenbeschriebene örtliche Wegätzen von Halbleitermaterial überflüssig.
Die Schicht mit dem Dotierungsmaterial und der darauf liegenden Maskierungsschicht kann über die ganze Oberfläche angebracht werden und dann können unter Verwendung eines einzigen Photomaskierungsverfahrens die beiden Schichten von denselben Oberflächenteilen entfernt werden. Durch das Vorhandensein der Diffusionsmaskierungsschicht auf der Dotierungs- μ material enthaltenden Schicht wird praktisch verhindert, daß nachher Dotierungsmaterial auf freiliegende Oberflächenteile aufgedampft wird Um jedoch eine derartige Dotierungsmöglichkeit in den Halbleiterteilen, in denen dies unerwünscht ist, auf zweckmäßigere Weise zu hemmen, wird (werden) vorzugsweise die Diffusionsmaskierungsschicht(en) nach der Beschränkung der das Dotierungsmaterial enthaltenden Schicht über die ganze Oberfläche angebracht. Im letzteren Fall kann die Herstellung der Halbleiteranordnung noch dadurch vereinfacht werden, daß eine Maskierungsschicht angewendet wird, die zugleich für die Maskierung während der Bildung der versenkten Isolierschichten verwendet werden kann.
Die Erfindung wird nachstehend beispielsweise anhand der Zeichnung näher erläutert. Es zeigt
Fig. 1 bis 4 schematisch im Detail im Querschnitt aufeinanderfolgende Stufen bei der Herstellung einer Halbleiterschaltung nach einer Ausführungsform der Erfindung.
Bei der Herstellung einer monolithisch integrierten Halbleiterschaltung, die mindestens einen Transistor enthält, wird von einem Substratkörper 1 aus einkristallinem hochohmigen P-Ieitendem Silicium ausgegangen (siehe F i g. 1). An einer Hauptoberfläche werden durch örtliche Diffusion von Arsen niederohmige N-Ieitende £onen gebildet. Uann wird auf dem Substratkörper 1 eine epitaktische Schicht 2 aus hochohmigen N-Ieitenden Silicium angebracht. Die an der Substratoberfläche gebildeten niederohmigen N-Ieitenden Zonen bilden auf diese Weise niederohmige N-Ieitende vergrabene Schichten, wie die vergrabene Schicht 3.
Für die Herstellung einer integrierten Schaltung, von der schematisch in Fig.4 ein Teil dargestellt ist, wird von dem auf diese Weise erhaltenen Halbleiterkörper ausgegangen. Für eine laterale Trennung der unterschiedlichen Teile der integrierten Schaltung wird örtlich eine versenkte Isolierschicht verwendet, von der Fig.4 die Teile 20, 21 und 22 schematisch zeigt. Die versenkte Isolierschicht besitzt ein Muster in Form eines Netzwerks, das die verschiedenen an der Halbleiteroberfläche liegenden Teile, wie 23 und 24, seitlich begrenzt. Die versenkte Isolierschicht kann örtlich das P-Ieitende Substratmaterial kontaktieren, wie in F i g. 4 für die Isolierschichtteile 20 und 22 dargestellt ist. Gegebenenfalls kann dabei unter den Isolierschichtteilen 20 und 22 noch eine kanalunterbrechende Zone in Form einer P-Ieitenden vergrabenen Schicht (in den Figuren nicht dargestellt) angebracht werden. Eine derartige Schicht kann z. B. durch örtliche Diffusion von Bor in die Substratoberfläche erhalten werden. Auch ist es möglich, daß die versenkte isolierschicht nicht völlig durch die epitaktische Schicht 2 hindurch versenkt ist. Es ist nämlich möglich, unter den versenkten Isolierschichtteilen 20 und 22 eine durch Diffusion von Bor in die Substratoberfläche erhaltene vergrabene Zone zu verwenden, die sich durch Diffusion in die epitaktische Schicht aus der Substratoberfläche an die versenkten Isolierschichtteile 20 und 22 anschließen.
In dem an der Oberfläche liegenden Halbleiterteil 23 ist im vorliegenden Ausführungsbeispiel ein NPN-Transistor mit einem an der Oberfläche liegenden N-Ieitenden Emitter 27, einer P-Ieitenden Basis 26 und einem N-leitenden Kollektor 25 gebildet. Der PN-Übergang zwischen dem P-leitenden Basisgebiet 26 und dem N-Ieitenden Gebiet 25 wird seitlich völlig von der versenkten Isolierschicht begrenzt Das verhältnismäßig hochohmige Kollektorgebiet 25 ist auf der Unterseite mit dem Teil 15 der hochdotierten N-leitenden vergrabenen Schicht 3 verbunden. Diese N-leitende vergrabende Schicht 3 erstreckt sich weiter mit einem Teil 16 unter dem versenkten Isolierschichtteil 21 und mit einem Gebiet 17 unter dem Halbleiterteil 24. Dieser Halbleiterteil 24 ist verhältnismäßig stark dotiert Auf diese Weise kann das Kollektorgebiet 25 über die vergrabene Schicht 3 und den niedrigdotierten Halblei-
terteil 24 an dem Oberflächenteil 14 dieses Teiles 24 mit einem Kontakt vorgesehen werden.
Zur Herstellung dieser Konfiguration aus dem bereits genannten Halbleiterkörper mit P-Ieitendem Substrat 1 vergrabenen N-Ieitenden Schichten (z. B. den N-Ieitenden vergrabenen Schicht 3) und der N-Ieitenden epitaktischen Schicht 2 (siehe Fig. 1) wird auf der ganzen Oberfläche eine Phosphatglasschicht 4 angebracht. Diese Schicht kann auf an sich bekannte Weise durch Oxydation von gasförmigem Siliciumhydrid und Phosphin mit Sauerstoff angebracht sein, wobei eine genügend niedrige Temperatur angewandt wird, damit keine Phosphordiffusion in das Silicium erfolgt; diese Temperatur beträgt z. B. 4000C. Diese Phosphatglasschicht 4 soll nun auf diejenigen Teile der Halbleiteroberfläche beschränkt werden, in die eine tiefe Phosphorsiffusion stattfinden soll, wie die Oberfläche 14 des an der Halbleiteroberfläche liegenden Teiles 24. Zu u>ooL· %%i'n-A
optischem Wege ein Photolackmuster 5 gebildet. Die erhaltene Stufe ist in F i g. 1 dargestellt.
In F i g. 1 und 2 sind mit punktierten Linien die Stellen angegeben, an denen die Teile 20, 21 und 22 des versenkten Isolierschichtmusters angebracht werden müssen, während auch die seitlich von diesen Teilen begrenzten an der Oberfläche liegenden Halbleiterteile 23 und 24 darin mit punktierten Linien angegeben sind. Wie aus F i g. 2 ersichtlich ist, befindet sich das Photolackmuster 5 wohl oberhalb des Oberflächenteiles 14 des Halbleiterteiles 24, aber nicht oberhalb des für die Anbringung des Transistors bestimmten Halbleiterteiles 23.
Beim Erhalten eines Photolackmusters auf optischem Wege besteht die Möglichkeit, daß unvorhergesehene Poren (sogenannte Feinlunker) in dem Photolackmuster, wie z. B. eine öffnung (Feinlunker) 6 im Photolackmuster 5 auftreten.
Die Oxidschicht 4, die das Dotierungsmaterial Phosphor enthält, wird nun von den nicht mit dem Photolackmuster 5 bedeckten Teilen weggeätzt. Bei dieser Ätzbehandlung wird das unterliegende Silicium praktisch nicht angegriffen, so daß keine stufenartige Halbleiteroberfläche erhalten wird. Gegebenenfalls wird anschließend noch die frei gelegte Siliciumoberfläche kurzzeitig reinigend angeätzt Auf diese Weise wird gegebenenfalls in eine äußerst dünne Halbleiteroberflächenschicht eindiffundierter Phosphor entfernt, wobei aber von einer deutlichen Reliefbildung nicht die Rede ist. Von der ursprünglichen Phosphatglasschicht 4 bleibt noch der mit dem Photolackmuster 5 bedeckte Teil übrig. So bleibt auf dem Oberflächenteil 14 ein Teil 7 der Phosphatglasschicht übrig. In diesem Teil 7 kann an der Stelle von Feinlunkern, wie dem Feinlunker 6, das Oxid weggeätzt sein, so daß öffnungen, wie eine öffnung 8, in dem Phosphatglasschichtteil 7 erhalten werden.
Nach Entfernung des Photolackmusters 5 wird über die ganze Oberfläche eine Diffusionsmaskierung angebracht In diesem Falle wird nach Ablagerung einer dünnen Siliciumoxidschicht (hier nicht dargestellt) eine Siliciumnitridschicht 9 angebracht Die Kombination der Siliciumoxid- und der Siliciumnitridschicht ist maskierend für Diffusion der meisten in Silicium üblichen Verunreinigungen, in diesem Falle auch für Phosphor. Weiter kann die Siliciumnitridschicht auch als Maskierung bei der örtlichen Herstellung versenkter Oxidschichten verwendet werden, wie nachstehend noch beschrieben wird. Die erhaltene Stufe ist in F i g. 2 dargestellt Die Halbleiteroberfläche sowie das Phosphatglasmuster, wie der Teil 7, sind mit der Siliciumoxid- und der Siliciumni.ridschicht überzogen.
Dann wird eine versenkte Isolierschicht angebracht, wobei die Siliciurnnitridschicht 9 für die Maskierung der Siliciumteile, wie 23 und 24, verwendet wird, an den Stellen, an denen diese versenkten Isolierschichten nicht erwünscht sind. Zu diesem Zweck werden auf an sich bekannte Weise in der Siliciumnitridschicht 9 öffnungen 10 gemäß dem Netzwerk des gewünschten versenkten
ίο Isolierschichtmusters angebracht. Das versenkte Isoliersehichfmuster wird auf an sich bekannte Weise durch Oxydation des nichtmaskierten Siliciums gebildet. Dadurch, daß das Volumen des gebildeten Siliciumoxid.? größer als das Volumen des umgewandelten Siliciums ist, wird diese Oxidschicht normal auch über die Siliciumoberfläche hinausragen. Es ist auch möglich, vor der Oxydation über die Fenster 10 in das Silicium Nuten zu ätzen, wobei selbstverständlich eine gegebenenfalls nnlAr Horn QiliniiimnitriH anCTphrar»hlp OviHc^hirht an
der betreffenden Stelle entfernt werden soll. Diese Nuten werden bei der anschließenden Oxydationsbehandlung mit dem gebildeten Siliciumoxid ausgefüllt.
Bei der Oxydationsbehandlung, die zur Bildung genügend dicker versenkter Oxidschichten erforderlich ist, werden Temperaturen und Behandlungszeiten benötigt, die für eine tiefe Phosphordiffusion genügend groß sind. So kann zur Bildung einer etwa 2 μπι dicken Siliciumoxidschicht eine Behandlung in Dampf bei 1000° C während 16 Stunden durchgeführt werden. Bei dieser Temperatur wird der Phosphor aus dem Phosphatglasmuster, wie aus dem Phosphatglasteil 7, in das unterliegende Silicium in der angewandten Behandlungszeit derart eindiffundiert, daß der ganze Halbleiterteil 24 bis zur vergrabenen Schicht 3 eine hohe Donatordotierung erhält. In den Teil 23 kann der Phosphor nicht eindiffundieren, einerseits infolge der Tatsache, daß dieser Teil mit einer Diffusionsmaskierung aus Siliciumoxid und Siliciumnitrid überzogen ist, und andererseits weil auch der Phosphpr nicht aus dem Phosphatglasschichtenmuster in die umgebende Atmosphäre diffundieren kann, da dieses Phosphatp'asschichtenmuster, wie der Teil 7 auf der Oberfläche 14, mit Siliciumoxid und Siliciumnitrid überzogen ist.
Es sei noch bemerkt, daß bei der tiefen Phosphordiffusion eine zufällige öffnung 8 in dem Phosphatglasmuster praktisch keinen Einfluß auf die Dotierung des Halbleiterteiles 24 ausübt Durch die Oxydation ist weiter ein versenktes Isolierschichtmuster unter den öffnungen 10 in der Siliciumnitridschicht 9 erhalten. Die erhaltene Stufe ist in F i g. 3 dargestellt. Die versenkten Isolierschichtteile 20, 21 und 22 sind darin schematisch angegeben. Weiter ist die obere Grenze der niederohmigen vergrabenen N-leitenden Schicht 3 mit einer gestrichelten Linie angedeutet Durch die Diffusion des Phosphors ist das ganze Halbleitergebiet 24 bis zu der vergrabenen Schicht 3 stark mit Phosphor dotiert Es sei noch bemerkt, daß ein derartiger niederohmiger Obergang zwischen der Oberfläche 14 und der vergrabenen Schicht 3 auch erhalten wird, wenn diese vergrabene Schicht 3 noch erheblich niedriger, und zwar unterhalb des niedrigsten Pegels der versenkten Isolierschicht, liegt Wie oben angegeben ist, kann eine derartige niedriger liegende verbrabene N-leitende Schicht 3 verwendet werden, wenn außerdem unter den ν irsenkten Isolierschichtteilen 20 und 22 noch mit Bor dotierte vergrabene Zonen Anwendung finden; die sich nach der durchgeführten Wärmebehandlung bis zu den versenkten Isolierschichteilen erstrecken.
Ausgehend von der in Fig.3 gezeigten Struktur, können nun auf an sich bekannte Weise Halbleiterschaltungselemente, wie der NPN-Transiistor im Halbleiterteil 23, gebildet werden. Zu diesem Zweck kann unter Maskierung des Oberflächenteiles Hl eine Basisdiffusion zur Bildung der Basis 26 durch Diffusion von Bor durchgeführt werden, wonach in einem folgenden Diffusionsschritt die Emitterzone 27 durch kurzzeitiges Eindiffundieren von Phosphor erhalten werden kann. In dem letzteren Schritt kann ebenfalb die Oberfläche 14 dieser Phosphorbehandlung ausgesetzt werden. Die erhaltene Stufe ist in Fig.4 dargestellt. Etwaige Oxidschichten auf den Teilen 23 und 24 sind in F i g. 4 nicht dargestellt Ein derartiger Oberzug wird z. B. an der Stelle verwendet, an der 'der PN-Übergang zwischen der Basis 26 und dem Emitter 27 an die Halbleiteroberfläche gelangt An der Stelle, an der die P-Ieitende Zone 26 an die Halbleiteroberfläche gelangt,
«nivalu
auf dem N-Ieitenden Emittergebiet ein Emitterkontakt angebracht Der Kollektorkontakt wird auf dem Oberflächenteil 14 angebracht. Der schnell lösliche Phosphatglasschichtteil 7 mit dem darauf angebrachten Oxid kann nach der Entfernung des Siliciumnitrids durch ein kurzzeitiges Tauchätzen entfernt werden, ohne daß das versenkte Oxid störend tief angegriffen wird. Der Kollektorkontakt steht über das hochdotierte N-Ieitende Gebiet 24 und die Teile 17, 16 und 15 der vergrabenen Schicht 3 mit dem Kollektor 25 in ohmscher Verbindung.
Es sei noch bemerkt, daß in Halbleiterteilen, wie dem Teil 23, auch andere Halbleiterschaltungselemente als Transistoren angebracht werden können, insbesondere Halbleiterschaltungselemente, von denen ein tiefliegender Teil mit einem an der Oberfläche liegenden Kontakt versehen werden muß. Z. B. kann der Teil 25 auch eine Elektrode einer Diode sein. Auch kann eine tiefliegende Verbindung mit Halbleitermaterial hergestellt werden, das die Unterlage eines Feldeffekttransistors mit einer durch Isoliermaterial von dem Gate-Gebiet getrennten Gate-Elektrode bildet.
Es ist weiter auch noch möglich, z. B. auf der nicht dargestellten Seite des versenkten Isolierschichtteiles 20, eine tiefe Bordiffusion durchzuführen, wobei avf gleiche Weise wie bei der Dotierung des Gebietes 24 verfahren wird. Dadurch ergibt sich die Möglichkeit, das
D.lailanria Ciikc»r<i(mtferinl on Af*r f~H}Sri!ächS £JCf
M epitaklischen Schicht 2 mit einem ohmschen Kontakt zu versehen. Zu diesem Zweck kann nämlich vor der Bildung der versenkten Isolierschicht ein Boratglasmuster örtlich angebracht und mit dem Siliciumnitrid überzogen werden. Das Bor kann während der Bildung des versenkten Isoliermusters bei der dabei angewandten hohen Temperatur bis zu dem Substrat oder zu einer mit Bor dotierten vergrabenen Zone diffundieren.
Hierzu 1 Blatt Zeichnunsen

Claims (1)

  1. Patentansprüche:
    t. Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung mit einem aus einem Substrat (1) und einer darauf aufgebrachten epitaktischen.Schicht (2) bestehenden Halbleiterkörper (1, 2), der eine von einer Oberfläche der epitaktischen Schicht her örtlich in den Halbleiterkörper versenkte Isolierschicht (20, 21, 22) aus Isoliermaterial enthält, wobei ein Dotierungsmaterial über mindestens einen Oberflächenteil (14) der epitaktischen Schicht, der neben der versenkten Isolierschicht (21,22) liegt, in das Halbleitermaterial eingeführt wird, um eine mit dem Dotierungsmaterial dotierte Zone (24) von einem bestimmten Leitungstyp zu bilden, die eine elektrische Verbindung mit einem darunterliegenden Halbleiterteil (15, 16,17) vom gleichen Leitungstyp bildet, der sich an der betreffenden Stelle bis zu einer größeren Tiefe als die versenkte Isolierschicht (20, 21, 22) in den Halbleiterkörper erstreckt dadurch gekennzeichnet, daß vor der Bildung der versenkten Isolierschicht (20,21,22) an der Stelle des genannten Oberflächenteils (14) der epitaktischen Schicht (2) eine das Dotierungsmaterial enthaltende Oberflächenschicht (7) gebildet wird.
    2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Einführen des Dotierungsmaterials in andere, neben der versenkten Isolierschicht (20, 21, 22) liegende Teile des Halbleiterkörpers (1, 2) örtlich durch Anwendung mindestens einer Maskierungsschicht (S; verhindert wird.
    3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Dotierungsmaterial bis zu einer derartigen Tiefe eingeführ wird, daß an der betreffenden Stelle bis zu einer die Tiefe der versenkten Isolierschicht (20, 21, 22) überschreitenden Tiefe die spezifische Leitfähigkeit des Halbleitermaterials wesentlich geändert und/oder der Leitungstyp des Halbleitermaterials verändert wird.
    4. Verfahren nach, einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Dotierungsmaterial bis zu einer derartigen Tiefe eingeführt wird, daß an der betreffenden Steüe mindestens bis zu einer darunterliegenden hochdotierten vergrabenen Schicht (3) die spezifische Leitfähigkeit des Halbleitermaterials der epitaktischen Schicht (2) wesentlich geändert und/oder der Leitungstyp des Halbleitermaterials verändert wird.
    5. Verfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die mit dem Dotierungsmaterial dotierte Zone (24) und des Substratmaterial vom gleichen Leitungstyp sind.
    6. Verfahren nach mindestens einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die mit dem Dotierungsmaterial dotierte Zone (24) auf einer Seite eines versenkten Isolierschichtteiles (21) gebildet und über eine unter dem versenkten Isolierschichtteil liegende Verbindungszone (16) in ohmsche Verbindung mit einem Gebiet (25) gebracht wird, das zu einem oder mehreren auf der anderen Seite des versenkten Isolierschichtteiles zu bildenden Halbleiterschaltungselement(en) gehört.
    7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß eine Maskierung (9) verwendet wird, die während der Bildung der mit dem Dotierungsmaterial dotierten Zone (24) auf einer Seite des versenkten Isolierschichtteiles (21) die gleichzeitige Dotierung von Teilen des Halbleiterkörpers auf der anderen Seite des versenkten Isolierschicbtteiles, die zur Bildung der Halbleiterschaltungselemente bestimmt sind, verhindert
    8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß an dem genannten Oberflächenteil (14) der epitaktischen Schicht (2) ein ohmscher Kontakt auf der wit dem
    ι» Dotierungsmaterial dotierten Zone (24) angebracht wird.
    9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die versenkte Isolierschicht (20, 21, 22) durch örtliche
    ι". Umwandlung von Halbleitermaterial in Isoliermaterial gebildet wird.
    10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet daß das Halbleitermaterial des Halbleiterkörpers (1, 2) aus
    :-i Silicium und die versenkte Isolierschicht (20, 21,22) aus Siliciumoxid besteht
    11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß das Dotierungsmaterial aus Phosphor besteht
    .'". 12. Verfahren nach einem der vorhergehenden
    Ansprüche, dadurch gekennzeichnet daß das Dotierungsmaterial auf der Oberflächenschicht (7) durch mindestens eine während und/oder nach der Bildung der versenkten Isolierschicht durchgeführte Wärme-
    s« behandlung tief in die mit dem Dotierungsmaterial zu dotierende Zone (24) eindiffundiert wird.
    13. Verfahren nach Anspruch 12, dadurch gekennzeichnet daß das Dotierungsmaterial in Form einer Oberflächenschicht (7) aus einer festen,
    >> von der des Materials des Halbleiterkörpers (1, 2) verschiedenen Phase auf dem genannten Oberflächenteil (14) der epitaktischen Schicht (2) angebracht wird.
    14. Verfahren nach Anspruch .'"2 oder 13, dadurch κι gekennzeichnet daß die das Dotierungsmaterial enthaltende Oberflächenschicht (7) aus einem Oxid besteht
    15. Verfahren nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, daß die das Dotierungsma-
    ·< > terial enthaltende Oberflächenschicht (7) mit mindestens einer Diffusionsmaskierungsschicht (9) überzogen wird.
    16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß die das Dotierungsmaterial
    •ι enthaltende Oberflächenschicht (7) zunächst über die ganze Oberfläche des Halbleiterkörpers (1, 2) angebracht und dann auf ein Muster auf den Oberflächenteilen (14), an denen das Dotierungsmaterial in den Halbleiterkörper (1, 2) eindiffundiert werden soll, beschränkt wird.
    17. Verfahren nach Anspruch 16, dadurch gekennzeichnet daß die Diffusionsmaskierungsschicht(en) (9) nach der Bildung des Musters der das Dotierungsmaterial enthaltenden Oberflächen-
    wi schicht (7) angebracht wird.
    18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß die angewendete Diffusionsmaskierungsschicht(en) (9) aus einem Material besteht das bei einer Ausbildung der versenkten Isolierschicht (20, 21, 22) maskierend auf das Halbleitermaterial wirkt.
DE2510951A 1974-03-15 1975-03-13 Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung Expired DE2510951C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NLAANVRAGE7403470,A NL180466C (nl) 1974-03-15 1974-03-15 Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een halfgeleiderlichaam voorzien van een in het halfgeleiderlichaam verzonken patroon van isolerend materiaal.

Publications (3)

Publication Number Publication Date
DE2510951A1 DE2510951A1 (de) 1975-09-25
DE2510951B2 true DE2510951B2 (de) 1979-07-05
DE2510951C3 DE2510951C3 (de) 1980-03-13

Family

ID=19820963

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2510951A Expired DE2510951C3 (de) 1974-03-15 1975-03-13 Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung

Country Status (13)

Country Link
US (1) US3996077A (de)
JP (1) JPS5754940B2 (de)
AT (1) AT347501B (de)
AU (1) AU498873B2 (de)
BE (1) BE826722A (de)
BR (1) BR7501440A (de)
CH (1) CH588165A5 (de)
DE (1) DE2510951C3 (de)
FR (1) FR2264394B1 (de)
GB (1) GB1495460A (de)
IT (1) IT1034216B (de)
NL (1) NL180466C (de)
SE (1) SE402504B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS598065B2 (ja) * 1976-01-30 1984-02-22 松下電子工業株式会社 Ｍｏｓ集積回路の製造方法
US4066473A (en) * 1976-07-15 1978-01-03 Fairchild Camera And Instrument Corporation Method of fabricating high-gain transistors
JPS6035818B2 (ja) * 1976-09-22 1985-08-16 日本電気株式会社 半導体装置の製造方法
DE2728845A1 (de) * 1977-06-27 1979-01-18 Siemens Ag Verfahren zum herstellen eines hochfrequenztransistors
NL7709363A (nl) * 1977-08-25 1979-02-27 Philips Nv Werkwijze ter vervaardiging van een halfgeleider- inrichting en halfgeleiderinrichting vervaardigd onder toepassing van een dergelijke werkwijze.

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3640806A (en) * 1970-01-05 1972-02-08 Nippon Telegraph & Telephone Semiconductor device and method of producing the same
US3648125A (en) * 1971-02-02 1972-03-07 Fairchild Camera Instr Co Method of fabricating integrated circuits with oxidized isolation and the resulting structure
US3796613A (en) * 1971-06-18 1974-03-12 Ibm Method of forming dielectric isolation for high density pedestal semiconductor devices
US3873989A (en) * 1973-05-07 1975-03-25 Fairchild Camera Instr Co Double-diffused, lateral transistor structure

Also Published As

Publication number Publication date
ATA197775A (de) 1978-05-15
SE7502781L (de) 1975-09-16
IT1034216B (it) 1979-09-10
NL180466B (nl) 1986-09-16
JPS5754940B2 (de) 1982-11-20
AT347501B (de) 1978-12-27
BE826722A (fr) 1975-09-15
NL7403470A (nl) 1975-09-17
GB1495460A (en) 1977-12-21
DE2510951C3 (de) 1980-03-13
JPS50128480A (de) 1975-10-09
AU498873B2 (en) 1979-03-29
SE402504B (sv) 1978-07-03
US3996077A (en) 1976-12-07
CH588165A5 (de) 1977-05-31
BR7501440A (pt) 1975-12-09
FR2264394B1 (de) 1980-10-24
AU7915075A (en) 1976-09-23
DE2510951A1 (de) 1975-09-25
FR2264394A1 (de) 1975-10-10
NL180466C (nl) 1987-02-16

Similar Documents

Publication Publication Date Title
DE2745857C2 (de)
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE1913052A1 (de) Halbleitervorrichtung
DE7233274U (de) Polykristalline siliciumelektrode fuer halbleiteranordnungen
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
CH615781A5 (de)
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2517690A1 (de) Verfahren zum herstellen eines halbleiterbauteils
DE2615438A1 (de) Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat
DE2265257C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2365056A1 (de) Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
DE2718449A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE1950069A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE2640981A1 (de) Verfahren zur herstellung von halbleiteranordnungen unter verwendung einer schutzschicht aus oxid
DE2502547A1 (de) Halbleiterkoerper mit bipolartransistor und verfahren zu dessen herstellung
DE2611559A1 (de) Verfahren zur herstellung von halbleiterstrukturen
DE2752335C3 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal
DE2510951C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung
DE2320420A1 (de) Verfahren zur herstellung eines leitfaehigen verbindungsmusters auf halbleiterschaltungen sowie nach dem verfahren hergestellte anordnungen
DE2535272A1 (de) Festkoerperbauelement-herstellungsverfahren
DE2840975A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung
DE3020140A1 (de) Halbleiterstruktur, insbesondere transistor, und verfahren zu seiner herstellung
DE2522448A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee