DE3020140A1 - Halbleiterstruktur, insbesondere transistor, und verfahren zu seiner herstellung - Google Patents

Halbleiterstruktur, insbesondere transistor, und verfahren zu seiner herstellung

Info

Publication number
DE3020140A1
DE3020140A1 DE19803020140 DE3020140A DE3020140A1 DE 3020140 A1 DE3020140 A1 DE 3020140A1 DE 19803020140 DE19803020140 DE 19803020140 DE 3020140 A DE3020140 A DE 3020140A DE 3020140 A1 DE3020140 A1 DE 3020140A1
Authority
DE
Germany
Prior art keywords
zone
doped
doped zone
semiconductor
isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19803020140
Other languages
English (en)
Inventor
Wolfgang Martin Feist
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of DE3020140A1 publication Critical patent/DE3020140A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7375—Vertical transistors having an emitter comprising one or more non-monocrystalline elements of group IV, e.g. amorphous silicon, alloys comprising group IV elements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/168—V-Grooves

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)
  • Weting (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

DORNER & HUFNAGEL. PATENTANWÄLTE
München, den 23. Mai I98O
Γ*. »7 COOO MÖNCHEN *
Raytheon Company, 1^1 Spring Street, Lexington, MA 02173, Vereinigte Staaten von Amerika
Halbleiterstruktur, insbesondere Transistor, und Verfahren zu seiner Herstellung
Die Erfindung betrifft Halbleiterstrukturen, insbesondere bipolare Transistorstrukturen, sowie Verfahren zu ihrer Herstellung.
Bei einem bekannten Verfahren zur Herstellung von bipolaren Transistoren in integrierten Schaltungen wird auf einem ρ .-leitenden Siliziumsubstrat eine epitaxiale n-leitende Schicht gebildet. In dieser epitaxialen Schicht werden die Transistoren ausgebildet und durch Isolationszonen aus Siliziumdioxyd elektrisch voneinander isoliert, die um die aktiven Schaltkreiselemente auf der epitaxialen Schicht gebildet sind. Die epitaxiale Schicht stellt die Kollektorzone des Transistors dar. Im allgemeinen wird eine p-leitende Zone in die epitaxiale Schicht eindiffundiert, welche die Basiszone des Transistors bildet. Die Emitterzone wird im allgemeinen durch Eindiffundieren einer n-leitenden Zone in die p-leitende Basiszone hergestellt.
Um die Größe der für den Transistor erforderlichen Fläche zu verringern, ist ein Teil der p-leitenden Basiszone von der Isolationszone aus Siliziumdioxyd eingegrenzt. Bei einem derartigen Transistor ist die Emitterzone vollständig innerhalb der Basiszone ausgebildet, da eine Ausdehnung der Emitterzone in die Isolationszone aus Siliziumdioxyd einen elektrischen Kurzschluß zwischen der Emitter-
030049/0904
zone und der Kollektorzone verursachen kann. Wenn ein Teil der Emitterzone bei einem derartigen Transistor in die Siliziumdioxyd-Isolationszone hineinreicht, können Ladungen, die sich in dem Siliziumdioxyd befinden, eine Umkehrung des Leitfähigkeitstyps in dem weniger stark dotierten Bodenbereich der p-leitenden eindiffuniderten Basiszone bewirken, die in der Nachbarschaft der Siliziumdioxyd-Isolationszone liegt. Diese Umkehrung hat zur Folge, daß ein η-leitender Kanal durch den leicht dotierten Teil der Basiszone zwischen der darunterliegenden η-leitenden epitaxialen Schicht (welche die Kollektorzone bildet), und der η-leitenden Emitterzone entsteht. Um die Bildung eines solchen Kanals und damit eines Kurzschlusses zwischen dem Emitter und dem Kollektor zu verhindern, ist die Emitterzone im allgemeinen vollständig in dem oberen stärker dotierten Bereich der Basiszone ausgebildet. Dieser obere stärker dotierte Bereich der Basiszone, der sich bis zu der Siliziumdioxyd-Isolationszone erstreckt, liegt zwischen der Emitterzone und der Isolationszone und verhindert damit die beschriebene Umkehrung durch in der Siliziumdioxyd-Isolationszone vorhandene Ladungen und somit die Ausbildung eines η-leitenden Kanals, so daß ein Kurzschluß zwischen der epitaxialen Schicht und der Emitterzone vermieden wird. Da die Emitterzone vollständig in der Basiszone ausgebildet ist, vergrößert sich Jedoch der Flächenbedarf für den Transistor, so daß die Anzahl der aktiven Elemente, die auf einem Siliziumchip gebildet werden können, verringert wird.
Der Erfindung liegt die Aufgabe zugrunde, eine Halbleiterstruktur, insbesondere eine bipolare Transistorstruktur, sowie ein Verfahren zu ihrer Herstellung anzugeben, bei dem der Flächenbedarf für die einzelnen Elemente verringert und damit die Anzahl der auf einem Substrat herstellbaren Elemente vergrößert ist.
Das Verfahren gemäß der Erfindung ist durch die im Patent-
030049/0904
Q 3020H0
anspruch 1 beschriebenen Verfahrensschritte gekennzeichnet.
Vorteilhafte Weiterbildungen des Verfahrens sind in den Unteransprüchen 2 bis 15 angegeben, auf die hiermit zur Verkürzung der Beschreibung ausdrücklich verwiesen wird.
Eine erfindungsgemäß gestaltete Halbleiterstruktur ist in den übrigen Unteransprüchen beschrieben.
Die Halbleiterstruktur gemäß der Erfindung wird also dadurch hergestellt, daß in einem Bereich eines vorzugsweise schichtförmigen Halbleiterkörpers eine Isolationszone ausgebildet wird, daß in der Nachbarschaft dieser Isolationszone eine dotierte Zone in dem Halbleiter hergestellt wird, deren Leitfähigkeitstyp derjenigen des Halbleiters entgegengesetzt ist, daß eine Oberfläche des Halbleiters selektiv maskiert wird, wobei ein der Isolierzone benachbarter Teil der dotierten Zone freigelassen wird, und daß durch selektives Ätzen der exponierten Bereiche der benachbarten dotierten Zone eine Wanne gebildet wird, die konvergierende Seitenwandungen aufweist, welche von der .Isolationszone durch Teile der dotierten Zone getrennt sind.
Bei einem bevorzugten Ausführungsbeispiel der Erfindung besteht die Isolationszone aus Siliziumdioxyd, während die Wanne durch Anwendung eines anisotropen Ätzmittels an den exponierten Bereichen der dotierten Zone hergestellt wird, so daß die Seitenwandungen der Wanne von der Siliziumdioxyd- Isolationszone durch einen Teil der dotierten Zone getrennt sind, der einen im wesentlichen dreieckförmigen Querschnitt besitzt. Die Halbleiterschicht kann eine epitaxiale Schicht sein, welche die Kollektorzone eines Transistors bildet. Der Bodenbereich der Wanne ist leicht dotiert und bildet die aktive Basiszone. Diese aktive Basiszone ist über die in der Halbleiterschicht gebildete stärker dotierte Zone elektrisch mit dem Basiskontakt verbunden. Über dem Bodenbereich der Wanne ist eine dotierte po-
030049/0904
lykristalline Siliziumschicht ausgebildet, die mit der aktiven Basiszone in Verbindung steht und einen Emitterkontakt für den Transistor darstellt. Der Emitterkontakt ist durch die im wesentlichen dreieckförmige stärker dotierte Zone elektrisch von der Kollektorzone isoliert. Auf diese Weise können elektrische Ladungen in der Siliziumdioxyd-Isolationszone oder Ladungen, die von dem Emitterkontakt (oder anderen metallischen Verbindimgen), der sich über die Isolationszone erstreckt, in dem Silizium induziert werden, nicht zur Bildung eines leitfähigen Kanals oder eines elektrischen Kurzschlusses zwischen dem Emitterkontakt und dem Teil der Halbleiterschicht führen, die die Kollektorzone des Transistors bildet. Daher kann der Emitterkontakt in direkter Berührung mit der Isolationszone stehen, so daß der Flächenbedarf für den Transistor reduziert und seine Herstellung erleichtert werden.
Im folgenden sei die Erfindung anhand der Zeichnungen näher erläutert:
Fig. 1 bis 3, 4 bis 11 sowie Fig. 12, 13, 14 und 16 bis 19 stellen Querschnittszeichnungen eines Teiles eines bipolaren Transistors gemäß der Erfindung in verschiedenen Stadien seiner Herstellung dar,
Fig. 15 zeigt eine Draufsicht eines bipolaren Transistors bei einem Herstellungsschritt, (Fig. 14 ist eine Querschnittszeichnung längs der Linie 14-14 von Fig. 15),
Fig.3A zeigt eine Draufsicht eines bipolaren Transistors bei einem Verfahrensschritt zu seiner Herstellung, (wobei Fig. 3 wieder eine Querschnittszeichnung entsprechend der Linie 3-3 von Fig. 3A darstellt),
Fig.11A und 11B zeigen Draufsichten bzw. isometrische Ansichten des bipolaren Transistors bei einem Verfahrensschritt zu seiner Herstellung, (wobei Fig.11 wieder eine Querschnittszeichnung entsprechend der Linie 11-11 von Fig. 11A darstellt),
030049/0904
ORjQfNAL INSPECTED
41 3020U0
Fig.12A und 12B zeigen Aufsichten bzw. isometrischeDarstellungen des bipolaren Transistors bei einem anderen Verfahrensschritt zu seiner Herstellung, (wobei Fig.12 wieder eine Querschnittszeichnung entsprechend der Linie 12-12 von Fig. 12A darstellt).
In Fig. 1 ist ein Substrat 10 dargestellt, das im vorliegenden Fall aus p-leitendem Silizium besteht, und dessen Oberfläche in der 100-Kristallebene liegt. Sein spezifischer Widerstand beträgt etwa 10 bis 400 Ohm-cm. Das Substrat 10 besitzt eine η-leitende Subkollektorzone 12, die in ihm gemäß einem herkömmlichen Verfahren, z.B. durch Ionenimplantation von Arsen (oder Antimon) durch eine Siliziumdioxyd- oder Photowiderstandsmaske hergestellt ist. Die Subkollektorzone 12 kann alternativ auch durch Diffusion hergestellt sein. Nach der Entfernung der (nicht dargestellten) Siliziumdioxyd- oder Photowiderstandsmaske durch herkömmliche Verfahren läßt man eine epitaxiale Schicht 14 aus η-leitendem Silizium aufwachsen. Die Stärke dieser epitaxialen Schicht 14 beträgt im vorliegenden Beispiel etwa 2,5 bis 3 Mikrometer.
Wie aus Fig. 2 erkennbar ist, wird über der epitaxialen Schicht 14 eine zusammengesetzte Schicht 16 ausgebildet. Diese beinhaltet: Eine Schicht 18 aus Siliziumdioxyd, die thermisch aufgewachsen oder chemisch aus der Dampfphase abgeschieden ist und sich über der epitaxialen Schicht 14 mit einer Dicke von 500 bis 800 Ä er sir eckt, eine Siliziumnitrid-Schicht 20, die über der Oberfläche der Siliziumdioxydschicht 18 vorzugsweise durch chemische Ablagerung aus der Dampfphase gebildet ist und eine Stärke in der Größenordnung von 1500 ft besitzt sowie eine Schicht 22 aus Siliziumdioxyd, die durch chemische Abscheidung aus der Dampfphase über der Schicht 20 aus Siliziumnitrid hergestellt ist und im vorliegenden Fall eine Stärke von 6000 bis 10 000 ft aufweist.
030049/0904
ORfGlNiAL
3020H0
Gemäß Fig. 3 und 3A wird über der zusammengesetzten Schicht 16 eine Schicht aus Photowiderstandsmaterial aufgebracht. Sie wird mit Hilfe eines herkömmlichen photolithographischen chemischen Ätzverfahrens in eine Isolationsmaske mit einem entsprechenden Muster entwickelt, die Isolationsfenster 26 bildet. Die Breite dieser Isolationsfenster 26 ist vorzugsweise so gering wie möglich und liegt im vorliegenden Fall in der Größenordnung von 2,5 Mikrometer. Unter Verwendung der Maske aus photoresistivem Material werden die freiliegenden Teile der dicken Siliziumdioxydschicht 22 durch Plasmaätzen entfernt. Dabei findet vorzugsweise ein sogenanntes Parallelplattensystem Anwendung, das die Ausbildung vertikaler Wandungen in der Siliziumdioxydschicht 22 ermöglicht, ohne daß eine Unterätzung der photoresistiven ! Schicht stattfindet. Alternativ können auch andere Verfahren stattfinden, beispielsweise Abtragen durch Ionen,Rückzerstäubung oder chemisches Ätzen unter Verwendung einer Lösung von 6,456 HF, 3596 NH^F und 58,6# HpO bei einer verringerten Temperatur (von weniger als 10 C). Unter Verwendung der photoresistiven Maske und der geätzten Schicht ί '22 aus Siliziumdioxyd als Maske wird die Siliziumnitrid- . ; Schicht 20 in der dargestellten Weise in einem Plasmaätzer oder durch Anwendung heißer Phosphorsäure selektiv geätzt. Die dünne Siliziumdioxyd-Schicht 18 wird selektiv geätzt, wobei die photoresistive Schicht, die geätzte Siliziumdioxydschicht 22 und die geätzte Silikonnitrd-Schicht 20 als Masken dienen. Die photoresistive Schicht 24 wird anschließend nach einem herkömmlichen Verfahren entfernt. Durch die Verwendung der selektiv geätzten zusammengesetzten Schicht 16 als Maske werden in der epitaxialen Schicht 20 Isolationsgräben 28 geätzt, wie dies aus Fig. 4 ersichtlich ist. Falls eine nahezu planere Struktur gewünscht wird und die epitaxiale Schicht 14 nicht dicker als 3 Mikrometer ist, werden die Isolationsgräben 20 bis zu einer Tiefe von 7500 bis 8500 Ä geätzt, wobei ein herkömmliches isotropes Ätzmittel, beispielsweise eine Lösung mit Salpetersäure, Fluorwasserstoff und Atzetylsäure Verwendung fin-
030049/0904
'original inspected
-χ-
O 3020U0
den kann. Für eine dickere epitaxiale Schicht 14, d.h. bei einer Schichtdicke von 3i5 bis 4 Mikrometer, wird bis zu einer Tiefe von 1,6 bis 2 Mikrometer geätzt, wobei ein kombiniertes Ätzverfahren verwendet wird, d.h. zunächst werden 0,3 Mikrometer bis 0,5 Mikrometer der epitaxialen Siliziumschicht 14 unter Anwendung eines anisotropen Ätzmittels geätzt und die verbleibenden 1,3 bis 1,7 Mikrometer der epitaxialen Schicht 14 werden unter Verwendung eines isotropen Ätzmittels selektiv entfernt. Die zuletzt beschriebene Methode liefert Isolationsgräben mit abgeschrägten Seitenwandungen, falls nicht der gesamte Isolationsgraben mit thermisch aufgewachsenem Siliziumdioxyd aufgefüllt wird, auf welchem eine Metallisierung aufgebracht wird. Ein entsprechendes Verfahren ist in der US-Patentanmeldung 911 659 vom I.Juni 1978 beschrieben. Da die anisotrope Ätzung vorzugsweise die 100-Kristallachse angreift, benötigt man bei diesem Verfahren ein Siliziumsubstrat 10 (Fig. 1) dessen Oberfläche in der 100-Kristallebene liegt, wobei die Muster der zu ätzenden Isolationsgräben in Richtung der 110-Kristallachse fluchten.
Bei der in Fig. 4 dargestellten Struktur wurde ein isotropes Ätzmittel zur Bildung des Isolationsgrabens 28 verwendet. Während des Ätzvorganges mit dem isotropen Ätzmittel werden Teile der epitaxialen Siliziumschicht 14 unter der zusammengesetzten Schicht 16 entfernt, welche die ätzmittelresistente Maske für das isotrope Ätzmittel bildet. D. h., während des isotropen Ätzprozesses hängt die aus der Siliziumdioxyd-Schicht 22, der Siliziumnitrid-Schicht 20 und der Siliziumdioxyd-Schicht 18 zusammengesetzte Schicht (Fig. 2) über die Seitenwandungen des in der epitaxialen Schicht 14 gebildeten Isolationsgrabens 28.(Bei der Anwendung des oben beschriebenen kombinierten Ätzprozesses dient das anisotrope Ätzmittel dazu, die Seitenwandungen zunächst in der 111-Kristallebene auszubilden, während die isotrope Ätzung, die anschlieBend in den zunächst anisotrop geätzten Isolationsgräben angewendet
030049/0904
-Jf-
*t 30201A0
wird, dazu dient, Teile der epitaxialen Siliziumschicht unter der zusammengesetzten Schicht 16 zu entfernen, so daß selbst bei Verwendung der kombinierten Ätzmethode die zusammengesetzte Schicht 16 über die Seitenwandungen der schließlich gebildeten Isolationsgräben hängt.)
Bei der in Fig. 5 dargestellten Struktur dient die zusammengesetzte Schicht 16 als Ionenimplantationsmaske. Die Oberfläche der auf diese Weise gebildeten Struktur wird Bor-Ionen 17 ausgesetzt (bzw. anderen Fremdstoffpartikel, die in der n-leitenden epitaxialen Schicht 14 eine p-leitende Zone ergeben). Im vorliegenden Fall beträgt die Do-
14 2 sierung der Ionenimplantation 1,5 x 10 /cm bei 150 bis 250 KeV, so daß der Bereich der größten Konzentration der Implantation in einer Tiefe von etwa 4500 bis 7500 Ä unter der Oberfläche der exponierten epitaxialen Schicht liegt. Es sei erwähnt, daß der überhängende Bereich der zusammengesetzten Schicht 16 die Seitenwandungen der Isolationsgräben 18 gegen die Bor-Ionen abschirmt. Es sei ferner erwähnt, daß der Spitzenwert der Bor-Implantationsver- *teilung vorzugsweise in einer Tiefe liegen soll, die an oder in der Nähe der SiIiziumdioxyd-Epitaxial-Zwischenschicht, d.h. bei etwa 3000 % liegen soll, da die Isolationsgräben 28 in einer weiter unten beschriebenen Weise thermisch oxydiert und damit aufgefüllt werden, um eine im wesentlichen planare Oberfläche für die Metallisierung zu erhalten, welche über die Oberfläche der Struktur und über die ausgefüllten Isolationsgräben verläuft, um die in der Struktur gebildeten Elemente elektrisch miteinander zu verbinden. Auf diese Weise werden durch die weiter unten beschriebene Oxydation des Siliziums der epitaxialen Schicht 14 keine wesentlichen Mengen des den Dotierungsstoff bildenden Bors entfernt und die endgültige Struktur besitzt in der Zone der epitaxialen Schicht 14 in der Nähe des Bodenbereiches des Grabens 28 eine gute p-Leitfähigkeit, so daß eine Struktur entsteht, bei der die Möglichkeit der eingangs beschriebenen Umkehrung des Leit-
030049/0904
ORIGINAL INSPECTED
tS 3020U0
fähigkeitstyps minimal ist. Der Bereich der größten Borkonzentration in der epitaxialen Schicht 14 sollte daher vorzugsweise bei etwa 0,45 bis 0,65 Mikrometer in der Näher der Bodenwandung 27 des Grabens 28 liegen.
Nach einem etwa zwanzig Minuten dauernden Ausglühen bei 1000° C in einer Argon-Atmosphäre wird die obere dickere Siliziumdioxydschicht 20 in herkömmlicher Weise weggeätzt. Anschließend wird die Struktur in eine oxydierende Atmosphäre verbracht, so daß eine Schicht 30 aus Siliziumdioxyd selektiv auf den exponierten Bereichen der epitaxialen Siliziumschicht 14 aufwächst, wie dies in Fig. 6 dargestellt ist. Die Isolationsgräben 28 (Fig. 5) werden in einer reinen feuchten Op-Atmosphäre (mit Zusatz von HCl) selektiv oxydiert, wobei eine Schicht 30 (Fig. 6) von Siliziumdioxyd mit einer Schichtdicke von 1,2 bis 1,5 Mikrometer aufwächst. Der Oxydationszyklus dauert typisch etwa acht Stunden, wobei die Temperatur etwa 1000° C beträgt. Während dieser Oxydation (und den späteren Erhitzungszyklen, die weiter unten beschrieben werden) diffundieren Teile der implantierten Borpartikel durch die epitaxiale Siliziumschicht 14 in das Substrat 10 und bilden eine dotierte Zone 31» wie sie in Fig. 6 angedeutet ist. Bei einer anfänglichen Tiefe des Isolationsgrabens von 8000 Ä und einer aufgewachsenen Siliziumdioxyd-Schicht 30 von 1,5 Mikrometer erstreckt sich der mit Bor dotierte Bereich 31 durch den Rest einer 3 Mikrometer starken epitaxialen Schicht 14 in das Substrat und bildet die gewünschte Isolationszone. Bei einer grosser en Stärke der epitaxialen Schicht 14 kann zusätzliches Auf diffundier en von Bor Anwendung finden, das in ausgewählten Bereichen des Substrats plaziert wird, bevor die epitaxiale Schicht 14 gebildet wird. Dieses Aufdiffundieren wirkt zusammen mit dem Eindiffundieren der implantierten Bor-Ionen eine größere Isolationstiefe. Für eine Transistorstruktur ist es wichtig, daß die seitliche Diffusion des implantierten Bors in die Isolationsgräben gering ist, so daß das Bor von der Basiszone des später zu bildenden
030049/0904
Transistors gut getrennt ist. Die seitliche Diffusion findet mit wesentlich geringerer Geschwindigkeit statt als die nach unten gerichtete Diffusion, so daß die Trennung des zur Isolation dienenden Bors von der Basiszone des zu bildenden Transistors erleichtert wird. Dies ist auf das Phänomen zurückzuführen, daß das Diffusionsvermögen durch Oxydation begünstigt wird. Dieses Phänomen bewirkt bis zu einer Temperatur von etwa 1000° C, daß das Bor unter einer Fläche, auf der das Oxyd vorzugsweise in der 100-Kristallrichtung, aufgewachsen ist, hinreichend schneller diffundiert. Es sei darauf hingewiesen, daß die gestrichelte Linie 32 die ursprüngliche.Form des Isolationsgrabens 28 (Fig. 5) wiedergibt, die in der epitaxialen Schicht 14 gebildet wurde, während die gestrichelte Linie 34 die Tiefe der größten Konzentration bei der ursprünglichen Implantation der Bor-Ionen wiedergibt. Die Siliziumnitrid-Schicht 20 wird anschli eßend mit irgendeinem herkömmlichen Verfahren entfernt und durch eine 3500 2 dicke Schicht 38 aus Siliziumdioxyd ersetzt. Im vorliegenden Beispiel ist diese Schicht in Dampf bei 1000° C aufgewachsen, dem die Struktur etwa achtzig Minuten ausgesetzt war. Die resultierende Struktur mit einer auf ihr aufgebrachten Siliziumdioxyd-Schicht 38 hat nun eine Stärke von etwa 4000 2. und ist in Fig. 7 dargestellt.
Auf der Oberfläche der Struktur wird mit Hilfe herkömmlicher photolithographischer Verfahren eine photoresistive Maske aus einer Schicht 34 eines photoresistiven Materials ausgebildet, wie dies in Fig.·8 dargestellt ist. Diese Maske bildet ein Fenster 44, das die Basiszone freigibt. Unter Verwendung dieser Maske werden Borpartikel 45 mittels Ionenimplantation durch die Siliziumdioxydschicht 38 in die Basiszone eingebracht, wobei die Dosierung im vorliegenden Beispiel 2 χ 1015/cm2 bei 160 KeK beträgt. Die photoresistive Schicht 42 wird anschließend mit einem herkömmlichen Verfahren entfernt. Danach wird die Struktur in Argon bei 1100° C während vierzig Minuten geglüht, so daß
030049/0904
ORIGINAL INSPECTED
sich die Basiszone wegen der Diffusion der Bordotierung in eine Tiefe von etwa 4000Ä ausbreitet und damit die inaktive Basiszone 43 bildet, d.h. diejenige Basiszone, die zur elektrischen Verbindung der aktiven Basiszone mit der Basiselektrode dient,(wie dies weiter unten noch näher erläutert wird.)
Nunmehr sei auf Fig. 9 Bezug genommen: Eine Schicht 30 aus photoresistivem Material wird von neuem auf der Oberfläche der Struktur angebracht und unter Verwendung eines herkömmlichen photolithographischen Verfahrens in der dargestellten Weise zu einer Maske ausgebildet. Die photoresistive Maske ist so geformt, daß sämtliche Kontaktöffnungen (Emitter, Basis und Kollektor) gleichzeitig exponiert sind. Durch Verwendung dieser photoresistiven Maske werden Teile der Siliziumdioxyd-Schicht 38 (und ein gleicher oberer Schichtteil des Siliziumdioxyds in den Isolationsgräben) bis auf eine Dicke von etwa 500 bis 1000 % in der dargestellten Weise entfernt. Die Siliziumdioxyd-Schicht 38 kann alternativ auch durch die epitaxiale Schicht in den Berührungsflächen geätzt werden, die nicht von dem photoresistiven Material 50 bedeckt sind, und durch eine frisch aufgewachsene Siliziumdioxyd-Schicht von etwa 500 A Stärke ersetzt werden. (Diese dünne Siliziumdioxyd-Schicht wirkt als Ätzstop wenn eine Siliziumnitrid-Schicht, die bei dem nächsten Verfahrensschritt aufgebracht wird, anschließend in einem Plasmaätzer geätzt wird). Falls hingegen eine chemische Ätzung verwendet wird, kann die dünne Schicht aus Siliziumdioxyd entfallen.
Nunmehr sei Fig. 10 betrachtet: Die photoresistive Schicht 50 ist entfernt und eine Schicht 52 aus Siliziumnitrid ist durch chemische Dampfablagerung aufgebracht. Sie besitzt eine Stärke von 1000 bis 1500 5L Anschließend wird über der Siliziumnitrid-Schicht 52 eine photoresistive Schicht 54 aufgebracht und nach herkömmlichen photolithographischen Verfahren zu einer Maske ausgebildet. Diese
030049/0904
fi
-yr-
unkritische Maske dient zur selektiven Entfernung der exponierten Teile der Siliziumnitrid-Schicht 52 und der dadurch freigelegten darunterliegenden dünnen Siliziumdioxyd-Schicht 38 aus der Emitterfläche. Es können herkömmliche nasse chemische Ätzverfahren verwendet werden. Nach der Entfernung der photoresistiven Schicht 54 wird die in Fig.
11, 11A und 11B dargestellte Struktur hergestellt.
Die Oberfläche der Struktur wird mit einem geeigneten anisotropen Ätzmittel, im vorliegenden Fall Brenzkatechin, in Berührung gebracht, um die exponierten Bereiche der epitaxialen Schicht 14 selektiv zu entfernen, wie dies in Fig.
12, 12A und 12B dargestellt ist. Das anisotrope Ätzmittel wird mit der 100-Kristallflache der epitaxialen Schicht 14 in Richtung der 110-Kristallachse in Berührung gebracht, so daß die Seitenwandungen 39 der Wanne 56 konvergieren und parallel zu der 111-Kristallebene der epitaxialen Siliziumschicht 14 liegen. Dieser anisotrope Ätzvorgang unterschneidet die Öffnung für den Emitterkontakt nicht sondern läßt einen im wesentlichen dreieckförmigen Bereich 58 zwischen der Wanne 56 und dem Isolationsgraben 30 stehen. Es sei außerdem bemerkt, daß der anisotrope Ätzvorgang die Teile der inaktiven dotierten Basiszone 43 der epitaxialen Schicht 14 in der dargestellten Weise entfernt. Es verbleibt infolgedessen der dreieckförmige Bereich 58 der inaktiven Basiszone 43 zwischen der Emitteröffnung, d.h. der Vertiefung 56 und dem mit Siliziumdioxyd angefüllten Isolationsgraben 30. Der Bereich 58 verhindert eine Inversion und damit einen elektrischen Kurzschluß zwischen der Emitter- und der Kollektorzone des zu bildenden Transistors. Ohne den mit Bor dotierten Bereich 58 könnten positive Ladungen, die sich in dem Siliziumdioxyd des Isolationsgrabens 40 befinden, (oder Ladungen, die durch die Metallisierung, die anschließend in einer weiter unten beschriebenen Art und Weise über diesem Siliziumdioxyd aufgebracht wird, in das Silizium induziert werden,) eine Inversion an der Trennstelle zwischen dem Silizium und
030049/0904
- yi-
dem Siliziumdioxyd hervorrufen und damit einen elektrischen Emitter-Kollektor-Kurzschluß durch Kanalbildung. Nach der anisotropen Ätzung wird die Struktur für etwa vierzig Minuten in Argon bei 1100° C erhitzt, um die inaktive Basiszone 43 um etwa 2000 α tiefer zu treiben, so daß sie sich bis zu einem Niveau erstreckt, das geringfügig unter dem Boden 61 der geätzten Wanne, d.h. dem Boden der vertieften Öffnung für den Emitterkontakt, liegt, wie dies in Fig. 13 dargestellt ist.
Anschließend wird die aktive Basiszone durch Implantation von Bor-Ionen durch die Emitterkontaktöffnung (d.h. die Vertiefung 56)gebildet, wobei der Dosierungsbereich von 7 x 1012/cm2 bis 1 χ 1013/cm2 reicht. Die Dosierung ist von dem Beta-Wert des gewünschten Transistors abhängig. Fig. 14 und 15 zeigen die Ausbildung die aktiven Basiszone. Die Implantation geschieht in zwei Schritten, nämlich mit 40 KeV und 100 KeV. Gegebenenfalls kann man auf der Emitterkontaktöffnung eine (nicht dargestellte) dünne Oxydschicht von etwa 300 bis 500 % Stärke aufwachsen lassen oder ablagern, bevor die Inplantation stattfindet. Diese Schicht wirkt als Abschirmung gegen unerwünschte Verunreinigungen. Anschließend wird die Struktur für zwanzig Minuten in einer Argon-Atmosphäre bei 1000 C erhitzt, um die Bor-Ionen zu aktivieren und damit die aktive Basiszone 42 herzustellen (Fig. 16). Außerdem wird die Basiszone 43 während dieses Verfahrensschrittes geringfügig tiefer in die epitaxiale Schicht 14 hineingetrieben.
In Fig. 16 ist eine weitere photoresistive Schicht 62 dargestellt, die über der Oberfläche der Struktur abgelagert wird und eine vergleichsweise unkritische Maske bildet, mit deren Hilfe ein ausgewählter Bereich der Siliziumnitrid-Schicht 52 und der dünnen Siliziumdioxyd-Schicht 38 aus der Kollektorkontaktfläche entfernt wird. Hierbei werden herkömmliche Ätzverfahren angewendet.
030049/0904
Zo
Gemäß Fig. 17 wird anschließend auf der Oberfläche der Struktur eine Schicht 66 aus polykristallinem Silizium abgelagert. Im vorliegenden Beispiel erfolgt dies durch chemische Dampfablagerung (indem SiH^ bei 6Ό0 bis 7000C einem Crack-Verfahren unterworfen wird). Die Schichtdicke beträgt etwa 2000 bis 3000 & . Die abgelagerte polykristalline Siliziumschicht 66 wird anschließend mit einem geeigneten Dotierungsstoff, im vorliegenden Fall Phosphor, dotiert. Dies geschieht durch Diffusion bei 900 bis 950° C.
Alternativ kann die abgelagerte polykristalline Siliziumschicht 66 auch durch Ionenimplantation von Phosphor oder Arsen dotiert werden. Der bei der Diffusion verwendete Temperaturzyklus dauert nicht länger als zwanzig bis fünfundzwanzig Minuten, so daß die Diffusion in die einkristalline epitaxiale Schicht sehr wenig tief reicht (weniger als 1000 &), insbesondere deshalb, weil die Diffusion in der polykristallinen Siliziumschicht 66 wesentlich rascher verläuft als in einkristallinem Silizium. Durch Verwendung einer (nicht dargestellten) übergroßen Maske aus photoresistivem Material wird die dotierte polykristalline Schicht 66 in den Emitter- und Kollektorkontakten 68 bzw. 70 in der in Fig. 17 dargestellten Weise geätzt. Zwischen dem Emitterkontakt 68 und der leicht dotierten aktiven Basiszone 45 wird eine Emitter-Basis-Verbindung gebildet. Es ist wünschenswert, daß sich der aus dotiertem polykristallinem Silizium bestehende Emitterkontakt 68 geringfügig hinter den Rand der Emitteröffnung erstreckt, um damit die Emitter-Basis-Verbindung zu schützen.
Gemäß Fig. 18 wird über der Struktur eine Schicht 72 aus photoresistivem Material aufgebracht und in der dargestellten Weise zu einer Maske ausgebildet, die den Bereich freiläßt, in welchem der Basiskontakt gebildet werden soll. Die exponierten Bereiche der Siliziumnitrid-Schicht 52 und der dünnen Siliziumdioxyd-Schicht 38 wer-
G3ÖÖ49/09Q4
den durch herkömmliche Verfahren geätzt. Anschließend wird die photoresistive Schicht 72 gelöst. Eine Platinschicht wird gelöst unter Ausnahme des Basiskontaktbereichs abgehoben, wie dies in Fig. 19 dargestellt ist. Das verbleibende Platin wird anschließend in den Basiskontaktbereich gesintert und bildet einen Bereich 74 aus PtSi. Das überschüssige Platin wird durch Ätzen in Königswasser entfernt, wie dies in Fig. 19 dargestellt ist. Das PtSi kann auch entfallen, wenn es für den Basiskontakt nicht benötigt wird. Das beschriebene Verfahren kann leicht in der Weise modifiziert werden, daß PtSi gleichzeitig auf den Basiskontakt und auf Teilen der Kollektorzone gebildet wird, indem das Basiskontaktfenster verbreitert wird,derart daß Teile der benachbarten Kollektorzone exponiert sind. Auf diese Weise erhält man einen Schottky-Kontakt.
Über der Oberfläche der Struktur wird eine Metallschicht 76, vorzugsweise Aluminium, in einer Stärke von 5000 bis 7000 % abgelagert und anschließend zu dem in Fig. 19 erkennbaren Leitungsmuster (d.h. zu Emitter-Basis- und Kollektorkontakten 80, 82 bzw. 83) ausgeformt. Es sei noch bemerkt, daß der überdimensionierte Emitter 68 aus polykistallinem Silizium die Emitterverbindung gegen einen Kurzschluß durch das Aluminium sowie gegen Legierungsspitzen schützt, die sich in einkristallinem Silizium in speziellen kristallographischen Richtungen ausbilden können. Die aktive Basiszone 45 ist elektrisch mit dem Basiskontakt 82 über die stärker dotierte inaktive Basiszone verbunden. Daraus folgt, daß der Ausdruck "aktive Basiszone" sich auf den p-leitenden Bereich bezieht, der mit dem Emitterkontakt 68 zusammenwirkt, während der Ausdruck "inaktive Basiszone" sich auf den p-leitenden Bereich bezieht, der zur elektrischen Verbindung der aktiven Basiszone mit dem Basiskontakt 82 dient.
030049/0904
Leerseite

Claims (20)

  1. !Patentansprüche
    Verfahren zur Herstellung einer Halbleiterstruktur, insbesondere einer bipolaren Transistorstruktur, gekennzeichnet durch folgende Verfahrensschritte,
    a) in einem Bereich einer Halbleiterschicht wird eine Isolationszone ausgebildet,
    b) in der Halbleiterschicht wird eine dotierte Zone ausgebildet, die zumindest teilweise wenigstens einem Teil der dotierten Zone benachbart ist,
    c) in der dotierten Zone wird eine Wanne gebildet, deren Wandungen von der Isolationszone durch Teile der dotierten Zone getrennt sind.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
    - daß die dotierte Zone im Nachbarbereich der Isolationszone ausgebildet wird,
    - daß eine Oberfläche der Halbleiterschicht selektiv in der Weise maskiert wird, daß ein sich im Nachbarbereich der Isolationszone befindender Teil der dotierten Zone freiliegt
    - und daß die Wanne durch Ätzen des freiliegenden Teiles der dotierten Zone gebildet wird.
  3. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
    - daß als Ausgangsmaterial ein Halbleiter eines ersten Leitfähigkeitstyps verwendet wird,
    - daß die dotierte Zone mit einer zu dem ersten Leitfähigkeitstyp komplementären Leitfähigkeit ausgebildet wird
    - und daß die nach dem selektiven Maskieren einer Oberfläche des Halbleiters durch selektives Ätzen hergestellte Wanne mit konvergierenden Seitenwandungen ausgebildet wird, die von der Isolationszone durch Teile der dotierten Zone getrennt sind.
    0300A9/0904
  4. 4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß bei dem Verfahrensschritt des Ätzens ein anisotropes Ätzmittel mit dem freiliegenden Teil der dotierten Zone in Berührung gebracht wird.
  5. 5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Verfahrensschritt des Ätzens unterbrochen wird, wenn zumindest ein Teil des Bodenbereiches der Wanne sich in der Nähe des Bodenbereiches der dotierten Zone befindet.
  6. 6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß in den in der Nähe des Bodenbereiches der Wanne liegenden Teil der Halbleiterschicht Fremdstoffpartikel eingebracht werden.
  7. 7. Verfahren nach Anspruch 3» dadurch gekennzeichnet, daß in den in der Nähe des Bodenbereiches der Wanne liegenden Teil des Halbleiters Fremdstoffpartikel eingebracht werden, die diesem Teil die genannte komplementäre Leitfähigkeit verleihen.
  8. 8. Verfahren nach Anspruch 7» dadurch gekennzeichnet, daß die Fremdstoffpartikel in einer vorbestimmten Konzentration eingebracht werden, die geringer ist als die Dotierungskonzentration in der dotierten Zone.
  9. 9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß auf dem Bodenbereich der Wanne ein elektrischer Kontakt ausgebildet wird.
  10. 10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein elektrischer Kontakt mit der dotierten Zone hergestellt wird.
    030049/0904
  11. 11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein elektrischer Kontakt mit dem Halbleiter hergestellt wird.
  12. 12. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
    - daß die Isolationszone in einem dotierten Halbleiterkörper ausgebildet wird,
    - daß in dem Halbleiterkörper ein Bereich mit komplementärer Dotierung ausgebildet wird, wobei ein Teil dieses dotierten Bereiches in der Nachbarschaft eines Teiles der Isolationszone hergestellt wird,
    - daß die in der dotierten Zone herzustellende Wanne mit konvergierenden Seitenwandungen ausgebildet wird, die von den benachbarten Bereichen der Isolationszone durch einen Teil der dotierten Zone getrennt sind,
    - daß in dem Halbleiterkörper eine zweite dotierte Zone in der Nähe der Bodenbereiche der Wanne ausgebildet wird, die den gleichen Dotierungsstoff besitzt wie die erstgenannte dotierte Zone und deren Dotierungskonzentration geringer ist als die der erstgenannten dotierten Zone,
    - und daß die zweite dotierte Zone mit einem elektrischen Kontakt versehen wird.
  13. 13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß die erstgenannte dotierte Zone mit einem elektrischen Kontakt versehen wird,
  14. 14. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß der Halbleiterkörper mit einem elektrischen Kontakt versehen wird.
  15. 15.Verfahren nach Anspruch 1 zur Herstellung eines Transistors, gekennzeichnet durch folgende Verfahrensschritte:
    030049/0904
    3020H0
    a) Auf einem Substrat wird eine dotierte epitaxiale
    Schicht ausgebildet,
    b) in einem Bereich der epitaxialen Schicht wird eine Isolationszone ausgebildet,
    c) in der epitaxialen Schicht wird eine erste dotierte Zone ausgebildet, deren Leitfähigkeitstyp zu demjenigen der epitaxialen Schicht komplementär ist und die teilweise an die Isolationszone angrenzt,
    d) in der dotierten Zone wird eine Wanne gebildet, deren Seitenwandung von Teilen der Isolationszone
    durch Teile der ersten dotierten Zone getrennt ist,
    e) in der epitaxialen Schicht wird in der Nähe des Bodenbereiches der Wanne eine zweite dotierte Zone
    ausgebildet, die den gleichen Leitfähigkeitstyp besitzt wie die erstgenannte dotierte Zone,
    f) es werden auf dem Boden der Wanne ein mit der zweiten dotierten Zone in Verbindung stehender Emitterkontakt, eine mit der ersten dotierten Zone in Verbindung stehende Basiselektrode sowie ein mit der
    epitaxialen Schicht in Verbindung stehender Kollektorkontakt ausgebildet.
  16. 16. Halbleiterstruktur, gekennzeichnet durch folgende Merkmale:
    a) Eine Halbleiter schicht mit einer in einem Teil von ihr ausgebildeten Isolationszone,
    b) eine in der Halbleiterschicht liegende dotierte Zone mit Bereichen, die der Isolationszone benachbart sind,
    c) eine in einer Oberfläche der Halbleiterschicht ausgebildete Wanne mit Seitenwandungen, die von der
    Isolationszone durch einen Teil der dotierten Zone getrennt sind.
  17. 17. Halbleiterstruktur, gekennzeichnet durch folgende Merkmale:
    030049/0904
    - zer -
    a) Einen Halbleiter eines ersten Leitfähigkeitstyps,
    b) eine in einem Teil des Halbleiters ausgebildete Isolationszone,
    c) eine in dem Halbleiter ausgebildete dotierte Zone, die einem Teil der Isolationszone benachbart ist und deren Leitfähigkeitstyp zu demjenigen des Halbleiters komplementär ist,
    d) eine in dem Halbleiter ausgebildete Wanne, mit Seitenwandungen, welche von der Isolationszone durch Teile der dotierten Zone getrennt sind.
  18. 18. Halbleiterstruktur nach Anspruch 16, gekennzeichnet durchfolgende Merkmale:
    a) Einen dotierten Halbleiterkörper,
    b) eine in einem Teil dieses Halbleiterkörpers gebildete Isolationszone,
    c) eine in dem Halbleiterkörper gebildete erste dotierte Zone mit einem Leitfähigkeitstyp, der zu demjenigen des Halbleiterkörpers komplementär ist, wobei ein Teil dieser dotierten Zone in der Nachbarschaft ; der Isolationszone angeordnet ist,
    d) eine in einer Oberfläche des Halbleiterkörpers ausgebildete Wanne mit Seitenwandungen, die von der Isolationszone durch Teile der dotierten Zone getrennt sind, ,
    e) eine zweite in dem Halbleiterkörper in der Nachbarschaft eines Teiles des Bodens der Wanne ausgebil- | dete zweite dotierte Zone vom gleichen Leitfähig- j keitstyp wie die erste dotierte Zone, deren Dotie- j rungskonzentration geringer ist als diejenige der ersten dotierten Zone,
    f) einen auf dem Boden der Wanne angeordneten elektrischen Kontakt.
  19. 19. Transistoranordnung nach Anspruch 16, gekennzeichnet durch folgende Merkmale: a) Eine auf einem Substrat angeordnete dotierte epi-
    030049/0904
    - rr -
    3020H0
    taxiale Schicht,
    b) eine in einem Teil der epitaxialen Schicht ausgebildetelsolationszone,
    c) eine erste in der epitaxialen Schicht liegende dotierte Zone mit einem Leitfähigkeitstyp, der zu demjenigen der dotierten epitaxialen Schicht komplementär ist, welche erste dotierte Zone einen in der Nähe der Isolationszone liegenden Bereich aufweist,
    d) eine in einer Oberfläche der epitaxialen Schicht ausgebildete Wanne, die in die dotierte Zone reicht und die eine Seitenwandung besitzt, die von Teilen der Isolationszone durch Teile der ersten dotierten Zone getrennt ist,
    e) eine zweite dotierte Zone von einem dem Leitfähigkeit styp der ersten dotierten Zone entsprechenden Leitfähigkeitstyp, die in der Nähe eines Teiles des Bodens der Wanne angeordnet ist,
    f) Emitter-Basis- und Kollektorkontakte, die mit dem Bodenbereich der Wanne, der ersten dotierten Zone bzw. der epitaxialen Schicht in Verbindung stehen.
  20. 20. Transistoranordnung nach Anspruch 19, dadurch gekennzeichnet, daß die Dotierungskonzentration der zweiten dotierten Zone geringer ist als diejenige der ersten dotierten Zone.
    030049/0904
DE19803020140 1979-05-25 1980-05-27 Halbleiterstruktur, insbesondere transistor, und verfahren zu seiner herstellung Withdrawn DE3020140A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/042,686 US4289550A (en) 1979-05-25 1979-05-25 Method of forming closely spaced device regions utilizing selective etching and diffusion

Publications (1)

Publication Number Publication Date
DE3020140A1 true DE3020140A1 (de) 1980-12-04

Family

ID=21923236

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19803020140 Withdrawn DE3020140A1 (de) 1979-05-25 1980-05-27 Halbleiterstruktur, insbesondere transistor, und verfahren zu seiner herstellung

Country Status (7)

Country Link
US (1) US4289550A (de)
JP (1) JPS55157258A (de)
CA (1) CA1144659A (de)
DE (1) DE3020140A1 (de)
FR (1) FR2457565B1 (de)
GB (1) GB2050056B (de)
IT (1) IT1128530B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5827341A (ja) * 1981-08-11 1983-02-18 Fujitsu Ltd 半導体装置の製造方法
US4372033A (en) * 1981-09-08 1983-02-08 Ncr Corporation Method of making coplanar MOS IC structures
US4435898A (en) 1982-03-22 1984-03-13 International Business Machines Corporation Method for making a base etched transistor integrated circuit
JPS58197877A (ja) * 1982-05-14 1983-11-17 Nec Corp 半導体集積回路装置の製造方法
GB8507624D0 (en) * 1985-03-23 1985-05-01 Standard Telephones Cables Ltd Semiconductor devices
US4933295A (en) * 1987-05-08 1990-06-12 Raytheon Company Method of forming a bipolar transistor having closely spaced device regions

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3961356A (en) * 1971-04-03 1976-06-01 U.S. Philips Corporation Integrated circuit with oxidation-junction isolation and channel stop
US4026736A (en) * 1974-01-03 1977-05-31 Motorola, Inc. Integrated semiconductor structure with combined dielectric and PN junction isolation including fabrication method therefor
US4030954A (en) * 1974-09-30 1977-06-21 Hitachi, Ltd. Method of manufacturing a semiconductor integrated circuit device
US4066473A (en) * 1976-07-15 1978-01-03 Fairchild Camera And Instrument Corporation Method of fabricating high-gain transistors

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3083441A (en) * 1959-04-13 1963-04-02 Texas Instruments Inc Method for fabricating transistors
NL170348C (nl) * 1970-07-10 1982-10-18 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting, waarbij op een oppervlak van een halfgeleiderlichaam een tegen dotering en tegen thermische oxydatie maskerend masker wordt aangebracht, de door de vensters in het masker vrijgelaten delen van het oppervlak worden onderworpen aan een etsbehandeling voor het vormen van verdiepingen en het halfgeleiderlichaam met het masker wordt onderworpen aan een thermische oxydatiebehandeling voor het vormen van een oxydepatroon dat de verdiepingen althans ten dele opvult.
US3648125A (en) * 1971-02-02 1972-03-07 Fairchild Camera Instr Co Method of fabricating integrated circuits with oxidized isolation and the resulting structure
NL173110C (nl) * 1971-03-17 1983-12-01 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting, waarbij op een oppervlak van een halfgeleiderlichaam een uit ten minste twee deellagen van verschillend materiaal samengestelde maskeringslaag wordt aangebracht.
JPS51128268A (en) * 1975-04-30 1976-11-09 Sony Corp Semiconductor unit
DE2605641C3 (de) * 1976-02-12 1979-12-20 Siemens Ag, 1000 Berlin Und 8000 Muenchen Hochfrequenztransistor und Verfahren zu seiner Herstellung
US4115797A (en) * 1976-10-04 1978-09-19 Fairchild Camera And Instrument Corporation Integrated injection logic with heavily doped injector base self-aligned with injector emitter and collector
CA1090006A (en) * 1976-12-27 1980-11-18 Wolfgang M. Feist Semiconductor structures and methods for manufacturing such structures
US4168999A (en) * 1978-12-26 1979-09-25 Fairchild Camera And Instrument Corporation Method for forming oxide isolated integrated injection logic semiconductor structures having minimal encroachment utilizing special masking techniques

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3961356A (en) * 1971-04-03 1976-06-01 U.S. Philips Corporation Integrated circuit with oxidation-junction isolation and channel stop
US4026736A (en) * 1974-01-03 1977-05-31 Motorola, Inc. Integrated semiconductor structure with combined dielectric and PN junction isolation including fabrication method therefor
US4030954A (en) * 1974-09-30 1977-06-21 Hitachi, Ltd. Method of manufacturing a semiconductor integrated circuit device
US4066473A (en) * 1976-07-15 1978-01-03 Fairchild Camera And Instrument Corporation Method of fabricating high-gain transistors

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Siemens Forsch. u. Entwickl.-Ber,, Bd. 5, 1976, Nr. 6, S. 353-359 *

Also Published As

Publication number Publication date
FR2457565A1 (fr) 1980-12-19
CA1144659A (en) 1983-04-12
GB2050056A (en) 1980-12-31
IT8048498A0 (it) 1980-04-23
FR2457565B1 (fr) 1985-11-15
GB2050056B (en) 1984-02-01
IT1128530B (it) 1986-05-28
US4289550A (en) 1981-09-15
JPS55157258A (en) 1980-12-06
JPH0243336B2 (de) 1990-09-28

Similar Documents

Publication Publication Date Title
DE69307216T2 (de) Verfahren für DMOS-Transistor mit Grabenstruktur unter Verwendung von sechs Masken
DE3628488C2 (de) Verfahren zur Herstellung von Isolationsstrukturen in MOS-Bauelementen
DE69030415T2 (de) Verfahren zur Herstellung eines DMOS Transistors
DE3881799T2 (de) Verfahren zur Herstellung von CMOS-Bauelementen.
DE3688057T2 (de) Halbleitervorrichtung und Methode zur Herstellung.
DE2809233A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2646308A1 (de) Verfahren zur herstellung elektronischer anordnungen
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE4116690A1 (de) Elementisolationsaufbau einer halbleitereinrichtung und verfahren zur herstellung derselben
DE3603470A1 (de) Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat
DE102017115412A1 (de) Verfahren zur Herstellung eines Supberjunctionbauelements
DE10229653A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Harstellung
DE19517002C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE69924338T2 (de) Verfahren zur herstellung von halbleiterbauelementen mit einem graben-gate
DE19615692C2 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitereinrichtung
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
DE69016840T2 (de) Verfahren zur Herstellung eines lateralen Bipolartransistors.
DE2926334C2 (de)
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE10224003B4 (de) Halbleitervorrichtung und Verfahren für ihre Herstellung
DE19750221B4 (de) Verfahren zu Herstellung eines Halbleiterbauteils mit MOS-Gatesteuerung
DE3100839A1 (de) Integrierte schaltungsanordnung
DE69032074T2 (de) Verfahren zur Herstellung eines Halbleiterbauteils
DE69022710T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung.
DE3728849A1 (de) Mis (metallisolatorhalbleiter)-halbleitervorrichtung und verfahren zur herstellung derselben

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8130 Withdrawal