DE2510278A1 - Pseudozufalls-wortgenerator - Google Patents

Pseudozufalls-wortgenerator

Info

Publication number
DE2510278A1
DE2510278A1 DE19752510278 DE2510278A DE2510278A1 DE 2510278 A1 DE2510278 A1 DE 2510278A1 DE 19752510278 DE19752510278 DE 19752510278 DE 2510278 A DE2510278 A DE 2510278A DE 2510278 A1 DE2510278 A1 DE 2510278A1
Authority
DE
Germany
Prior art keywords
word generator
cells
pseudo
generator
random
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752510278
Other languages
English (en)
Other versions
DE2510278C2 (de
Inventor
Dorrel Roosevelt Shirley
Sen Gilbert Johnson Stiles
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE2510278A1 publication Critical patent/DE2510278A1/de
Application granted granted Critical
Publication of DE2510278C2 publication Critical patent/DE2510278C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03828Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
    • H04L25/03866Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using scrambling
    • H04L25/03872Parallel scrambling or descrambling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Error Detection And Correction (AREA)
  • Peptides Or Proteins (AREA)
  • Time-Division Multiplex Systems (AREA)

Description

BLUMBACH - WESER · BERGEN « KRAMER '
PATENTANWÄLTE IN MÖNCHEN UND WIESBADEN
Postadresse München: Patentconsult 8 München 60 Radeckestraße 43 Telefon (089) 883603/883604 Telex 05-212313 Postadresse Wiesbaden: Patentconsult 62 Wiesbaden Sonnenberger Straße 43 Telefon (06121)562943/561998 Telex 04-186237
Western Electric Company
Incorporated
New York, N.Y., U.S.A. Shirley, D. R. 1-1
Pseudozufalls -Wortgenerator
Die Erfindung betrifft einen Ps eudozuf alls-Wortgenerator zur Verwürfelung binärer Datensignale aus einer Vielzahl von Datenquellen auf pseudo-zufällige Weise mit einem rückgekoppelten Netzwerk aus η-Zellen und wenigstens einem Modulo-2-Addierer im Rückkopplungs weg.
Versuche haben gezeigt, daß die Fehlergüte von digitalen Datenübertragungsanlagen vom Eingangssignalmuster abhängt. Das beruht im wesentlichen auf der unbefriedigenden Art der statistischen Eigenschaften der digitalen Datensignale selbst. Beispielsweise treten häufig mehr oder weniger kontinuierliche Signalmuster (d. h., kontinuierlich binäre 1- oder 0-Werte) in digitalen Datensig-
609838/0870
nalen auf, insbesondere unter Ruhebedingungen. Dadurch ergibt sich eine unerwünschte Gleichstromverschiebung in dem Datenbitstrom und als Folge davon eine Verschlechterung der Gesamt-Fehle rgüte des Systems. Zur "Verbesserung der erwähnten statistischen Signaleigenschaften und demgemäß der Fehlergüte einer digitalen Datenübertragungsanlage ist es jetzt allgemein üblich, die digitalen Datensignale vor der Übertragung zu verwürfein. (Vergleiche US-PS 3.649.915).
Die Verwürfelung der digitalen Daten erfolgt entweder dadurch, daß die Daten selbst einem Verwürfeier zugeführt werden (US-PS 3. 649.915) oder, häufiger, indem die digitalen Daten zu einem Pseudozufallswort modulo-2-addiert werden, das von einem Pseudozufalls-Wordenerator erzeugt wird. In beiden Fällen enthält der Verwürfler oder der Wortgenerator ein serielles rückgekoppeltes Schieberegister mit wenigstens einem Modulo-2r Addierer im Rückkopplung s weg.
Serielle Wortgeneratoren haben sich in der Vergangenheit als sehr
509838/0870
brauchbar erwiesen. Mit fortschreitendem Ansteigen der Übertragungsgeschwindigkeiten wird jedoch die Auslegung eines seriellen Wortgenerators kritisch. Beispielsweise ist das sogenannte Bell-System T-4 Trägersystem so aufgebaut, daß es TÄgitaldaten mit einer Frequenz von 274,176 Megabit pro Sekunde (Mb/s) überträgt. Ein serieller Wortgenerator zur Verwendung in diesem System muß mit der halben Übertragungsfrequenz betrieben werden. Die Konstruktion eines Pseudozufalls-Serienwortgenerators, der fehlerfrei bei einer Frequenz von etwa 137 MHz betrieben werden kann, ist schwierig. Die bei einer so hohen Frequenz auftretenden Probleme bei der Auslegung der Schaltung sind kritisch und machen die Verwendung von teueren integrierten Schaltungen höherer Leistung erforderlich.
Die Erfindung hat sich die Aufgabe gestellt, diese Nachteile zu beseitigen. Zur Lösung der Aufgabe geht die Erfindung aus von einem Pseudozufalls-Wortgenerator der eingangs genannten Art und ist dadurch gekennzeichnet, daß die η-Zellen des Netzwerkes so geschaltet sind, daß sie einen Pseudozufalls-Parallelwortgenerator mit m-gleisigem Ausgang bilden, daß eine Vielzahl von Modulo-2-Addierern
509838/0870
zwischen gewählte Zellen des Parallelwortgenerators geschaltet ist, daß die η-Zellen an eine Quelle für Taktimpulse angekoppelt sind, die mit einer Frequenz auftreten, welche im Normalfall gleich l/m mal der Frequenz ist, mit der einem Serienwortgenerator Taktimpulse zugeführt werden, und daß Einrichtungen vorgesehen sind, die den Parallelwortgenerator veranlassen, nach Zuführung einer vorgewählten Anzahl von Taktimpulsen eine normale Taktimpulsperiode auszulassen und alternativ das periodische Pseudozufalls-Ausgangssignal des Parallelwortgenerators um einen gegebenen zusätzlichen Betrag vorzuschieben.
Erfindungsgemäß wird ein Parallelwortgenerator kleiner Geschwindigkeit durch eine neue Zusammenschaltung der Zellen eines seriellen Pseudozufalls-Wortgenerators gebildet, der aus einem rückgekoppelten Schieberegister mit n-Zellen und wenigstens einem Modulo-2-Addierer im Rückkopplungsweg besteht. Genauer gesagt, sind die η-Zellen des Schieberegisters so geschaltet, daß sie eine parallele m -gleisige Abwandlung des seriellen Wortgenerators bilden. Das m-gleisige Ausgangssignal weist eine Pseudozufalls-Binärfolge auf,
5Q9838/0870
die normalerweise die gleiche ist, wie die Pseudozufalls-Ausgangsfolge des in Serie geschalteten Wortgenerators. Die Mittel zur Neuzusammenschaltung beinhalten eine Vielzahl von Modulo-2-Addierern, die selektiv zwischen vorbestimmte Zellen des Parallelwortgenerators geschaltet sind. An jede der Zellen werden Taktimpulse mit einer Frequenz angelegt, die normalerweise l/m mal der Frequenz ist, mit der der Serienwortgenerator getaktet wird. Periodisch wird nach einer vorgewählten Anzahl von Eingangstaktimpulsen eine Unterdrückungs-Arbeitsweise hergestellt, um den Parallelwortgenerator zu veranlassen, eine normale Taktimpulsperiode auszulassen oder alternativ die parallele Pseudozufalls-Binärfolge um einen vorbestimmten zusätzlichen Betrag vorzuschieben. Dieser zusätzliche Betrag entspricht dem Schiebebetrag, der beim seriellen Wortgenerator durch einen einzigen Eingangstaktimpuls erzeugt wird. Nach dem Vorschieben oder Auslassen wird dann wieder die normale Betriebsweise aufgenommen.
Nachfolgend wird die Erfindung anhand der Zeichnung näher beschrieben. Es zeigen:
Fig. 1 ein vereinfachtes Blockschaltbild für einen
509838/0870
Teil eines als Beispiel gewählten Digitaldaten-Übertragungssystem mit einem seriellen Wortgenerator;
Fig. 2 ein vereinfachtes Blockschaltbild des gleichen
Datenübertragungs systems wie in Fig. 1, das zur Aufnahme des Parallel wo rtgenerato rs nach der Erfindung abgeändert ist;
Fig. 3 den Datenbitstrom,der von den in den Figuren
1 und 2 dargestellten Systemen übertragen wird;
Fig. 4 das Schaltbild eines bekannten seriellen Wort
generators;
Fig. 5 das Schaltbild eines Parallelwortgenerators
nach der Erfindung;
Fig. 6, 7 und 8 Tabellen zur Erläuterung der Erfindung.
509838/0870
In Fig. 1 ist ein Teil einer digitalen Datenübertragungsanlage mit einer Verwürfelungseinrichtung. Das System entspricht dem sogenannten Bell System T-4 Trägersystem. Der Multiplexer 10 kombiniert bis zu sechs Digitalsignale mit 44, 736 Mb/s zu einem zweistufigen T-4-Signal mit 274,176 Mb/s zwecks Übertragung über ein Koaxialkabel, einen Hohlleiter oder eine Richtfunkstrecke. Die sechs Digitaldatensignale kommen aus den Datenquell en 11-1 bis 11-6 und jedes Datensignal kann eine PCM-Sprach- oder Fernsehinformation, Digitaldaten aus einem Datengerät, usw. darstellen. Der Multiplexer 10 bewirkt das Multiplexen der Daten aus den Datenquellen durch vollständiges Ineinanderschieben. Außerdem fügt er periodisch ein Paar Steuerbits in den T-4-Bitstrom auf eine noch zu beschreibende Weise ein. Der Multiplexer 10 liefert zwei getrennte Bitströme an die Verwürfler 12 bzw. 14, wobei jeder Bitstrom eine Frequenz von etwa 137 MHz besitzt, d. h;, die Hälfte der T-4-Signalfrequenz. Die Datenverwürfler stellen sicher, daß der T-4-Bitstrom gleiche Dichte für die logischen 1- und 0-Werte besitzt. Dadurch werden die statistischen Eigenschaften des Signals verbessert und die Wiedergewinnung der Zeitsteuerungsinformation wird erleichtert.
5 0 9838/0370
Der Serienwortgenerator 16, der nachfolgend genauer beschrieben werden soll, erzeugt eine Pseudozuf alls-Binär signalfolge. Die oben erwähnten Steuerbits werden nach jeder Gruppe von 96 Multiplex-Inform ation sb its ausgesendet. Zwischen der Aussendung dieser Steuerbits wird jedes Bit der Pseudozufalls-Signalfolge sowie sein Komplement zur Verwürfelung von zwei T-4-Informationsbits verwendet. Diejenigen Pseudozufallsbits, die während der Steuerbit-Intervalle auftreten, werden nicht beachtet (d. h., die Steuerbits werden nicht verwürfelt). Diese Verwendung jedes Pseudozufallsbits und seines Komplements macht es erforderlich, daß der Wortgenerator 16 nur bei 137 MHz, d.h., der halben Frequenz des T-4-Signals betrieben werden muß. Die Verwürfler 12 und 14 führen eine Modulo-2-Addition durch. Die Pseudozufallsfolge mit 137 MHz aus dem Serienwortgenerator 16 wird zu den jenigen T-4-Bits modulo-2-addiert, die den geraden Kanälen (2, 4 und 6) entsprechen, während das Komplement zu den T-4-Bits modulo-2-addiert wird, die den ungeraden Kanälen (1, 3 und 5) entsprechen. Die Ausgangssignale der Verwürfler 12 und 14 werden dann in der Kombinierschaltung 18 zusammengeführt, die eine ODER-Funktion durchführt. Das
609838/0870
Ausgangssignal der Kombinierschaltung 18 weist das in Fig. 3 dargestellte Signalformat auf*
Fig. 3 zeigt einen sogenannten Überrahmen des T-4-Signalformats. Im T-4-Signal wird ein Paar Steuerbits nach jeder Gruppe von 96 Datenbits ausgesendet. Jede Gruppe von 96 Datenbits ist aus 16 Gruppen von je sechs verwürfelten Bits zusammengesetzt (jeweils ein Bit « von jedem Kanal nacheinander). Die 11P" -Steuerbits liefern eine Paritätsinformation. Die "X"-Bits stellen die Signalinformation dar. Die "C" -Bits sind Stopfbits, Steuerbits usw. Die 11M"-Bits dienen der Anzeige für den Anfang eines Überrahmens und jeder Überrahmen ist aus 24 Rahmen zusammengesetzt. Im vorliegenden Zusammenhang kann der Zweck und die Aufgabe der Steuerbits übergangen werden. Wichtig ist nur, daß ein Paar Steuerbits nach jedem Block von 96 Datenbits ausgesendet wird und daß die Steuerbits nicht verwürfelt werden. Demgemäß werden die Pseudozufallsbits aus dem Generator 16, die während der Steuerbit-Intervalle auftreten, nicht beachtet. Dies läßt sich leicht durch Sperrschaltungen (nicht gezeigt) in jedem Verwürfler erreichen, die diejenigen Pseudozufallsbits
509838/0870
- ίο -
sperren, die während Steuerbit-Intervalle auftreten.
Fig. 2 zeigt das System nach Fig. 1 in abgeänderter Form zur Aufnahme des Parallelwortgenerators nach der Erfindung. Die sechs Datenquellen 21-1 bis 21-6 und der Multiplexer 20 entsprechen den gleich bezeichneten Einheiten in Fig. 1. Bei dem System nach Fig. werden die Datenbits jedoch vor Zuführung zum Multiplexer 20 verwürfelt. Außerdem kann die Kombinier-Operation der Schaltung 18 in Fig. 1 im Multiplexer 2o vorgenommen werden, so daß an dessen Ausgang ein einziger T-4-Bitstrom mit 274,176 Mb/s abgegeben wird. Die Verwürfler 22-1 bis 22-6 enthalten Modulo-2-Addierer und der Parallelwortgenerator 26 liefert Pseudozufallsbits an jeden der Verwürfler. Wie später noch genauer erläutert wird, kann der erfindungsgemäß aufgebaute Parallelwortgenerator die gleiche Pseudozufalls-Ausgangsfolge wie der Serienwortgenerator 16 in Fig. 1 erzeugen. D.h., der Parallelwortgenerator ist kompatibel mit dem Serienwortgenerator. Dies ist wichtig, weil möglicherweise beide Generatortypen in einem T-4-Nachrichtenübertragungssystem verwendet werden.
509838/0870
- li -
Der Parallelwortgenerator nach der Erfindung gibt die Möglichkeit, die Verwürfeiung vor dem Multiplexpunkt durchzuführen. Mit Ausnahme dieser Änderung stellt jedoch das Digitaldaten-Ubertragungs system selbst nicht Teil der Erfindung dar.
Für den Fachmann dürfte klar sein, daß die Empfangseinrichtung am anderen Ende der Übertragungsstrecke im wesentlichen komplementär zur Sendeeinrichtung gemäß Fig. 1 oder Fig. 2 aufgebaut ist, so daß ein Blockschaltbild für die Empfangseinrichtung nicht erforderlich sein dürfte. Für das Übertragungssystem nach Fig. 2 werden die Datenverwürfler auf der Empfangsseite zwischen dem Demultiplexer und die Datenempfänger eingefügt.
Der Serienwortgenerator 16 in Fig. 1 kann entsprechend der Darstellung in Fig. 4 aufgebaut sein. Er weist ein Schieberegister mit einer Rückkopplung über die maximale Länge auf, wobei ein Modulo-2-Addierer in dem Rückkopplungsweg geschaltet ist. Das rückgekoppelte Schieberegister mit sieben Zellen erzeugt eine Pseudozufalls-Binär-
7
signalfolge mit einer Periode von 2 -1 = 127 Bits. Die Zellen 41 bis
509833/0870
des Schieberegisters werden mit einer Frequenz von 137 MHz getaktet und die si'ch ergebende Pseudozufalls-Ausgangsfolge mit 137 MHz wird an der sechsten Zelle in der Folge abgenommen. Diese Folge und ihr Komplement werden den Verwürflern 12 und 14 in Fig. 1 zugeführt. Nach Erzeugung einer Folge mit 127 Bits kehrt der Generator zyklisch sofort zur Erzeugung der nächsten Ps eudozuf alls folge mit Bits zurück und so weiter. Der Vorgang läuft zyklisch weiter,bis ein neuer Überrahmen beginnt. Dieser wird durch die Markier-(oder Rahmenbüdungs-)-Bits M signalisiert. Am Beginn jedes Überrahmen des T-4-Bitstroms werden die Zellen des Serienwortgenerators in ihren 1-Zustand eingestellt (S) mit Ausnahme der Zelle G, die in den 0-Zustand eingestellt wird. Eine Folge mit 127 Bits beginnt dann mit dem Eintreffen des nächstfolgenden Taktimpulses. Alle Bits jeder Ps eudozuf alls folge mit 127 Bits und deren Komplemente werden den Verwürflern 12 bzw. 14 zugeführt, wobei aber diejenigen Bits, die während der Steuerbit-Intervalle auftreten, entsprechend der obigen Erläuterung gesperrt werden.
Die sieben Zellen des rückgekoppelten Schieberegisters können unter
509838/0870
Verwendung von handelsüblichen D-Flipflops aufgebaut sein. Beim. Anlegen eines Taktimpulses an ein D-FJipflop werden die Daten am Eingangsanschluß D zum Ausgangsanschluß Q übertragen. Ein an den Einstellanschluß S des Flipflops angelegtes Einstellsignal geht jedoch einem Taktimpuls vor. Der Serienwortgenerator nach Fig. 4 sowie der Parallelwortgenerator nach Fig. 5 sind jedoch in keiner Weise auf die Verwendung von D-Flipflops eingeschränkt. Es können auch andere bekannte Flipflops in beiden Wortgeneratoren benutzt werden.
Die sieben Zellen des Pseudozufalls-Parallelwortgenerators nach Fig. 5 sind so zusammengeschaltet, daß sie eine dreigleisige Abwandlung eines über die maximale Länge rückgekoppelten Schieberegisters mit einer Pseudozufalls-Binärfolge einer Länge von
7
2 -1 = 127 Bits bilden. Anders gesagt, der Parallelwortgenerator nach Fig-, 5 wird durch eine Neuzusammenschaltung der sieben Zellen des Serienwortgenerators nach Fig. 5 gebildet, derart, daß eine bezüglich des Ausgangs dreigleisige Abwandlung des Seriengenerators entsteht. Jedes Ausgangswort (mit drei Bits) der Pseudozufallsfolge wird zusammen mit seinem Komplement zur Verwürfelung von
509838/0870
sechs T-4-Informationsbits verwendet. Der Parallelwortgenerator arbeitet demgemäß mit einem Sechstel der Τ-4-Signalfrequenz, d. h., mit etwa 45 Mb/s. Das Ausgangssignal wird von drei Zellen (D, E, F) gleichzeitig abgenommen. Die Ausgangssignale dieser drei Zellen werden mit denjenigen T-4-Bits modulo-2-addiert, die den geraden Kanälen (2, 4, 6) entsprechen, und die Komplemente werden zu denjenigen T-4-Bits modulo-2-addiert, welche den geraden Kanälen (1, 3, 5) entsprechen, und zwar auf die folgende Weise:
TABELLE 1 Zelle Kanäle
F 1
F 2
E 3
E 4
D 5
D 6
509838/0870
Die parallele Verbindung oder Neuzusammenschaltung der Zellen des Seriengenerators führt zwar zu einer komplizierteren Schaltung, gibt aber die Möglichkeit, daß der Parallelgenerator mit einem Drittel der Geschwindigkeit des Serienwortgenerators bei Erzeugung der gleichen Ausgangsfolge arbeitet. Dies hat zwei Hauptvorteile. Zum einen werden die kritischen Konstruktionsprobleme vermieden,, die mit höherfrequenten Schaltungen verbunden sind, und zum anderen wird die Verwendung von integrierten Schaltungen kleinerer Leistung und daher niedrigerer Kosten möglich.
Die sieben Registerzellen des Parallelwortgenerators nach Fig. 5 tragen die gleiche Buchstabenbezeichnung (A-G) und die gleichen Bezugszeichen (41-47) wie die entsprechenden Zellen in Fig. 4. Die Pseudozufalls-Ausgangsfolge wird am Ausgang der Zellen D, E und F entnommen. Deren Komplemente stehen am Ausgang der Inverter 51, 52 und 53 zur Verfügung. Die Zellen 41-47 in Fig. 5 werden normalerweise mit einer Frequenz getaktet, die gleich einem Drittel der Taktfrequenz für die Serienschaltung gemäß Fig. ist. Am Beginn jedes Überrahmens wird jede Zelle des Parallel -
509838/0870
wortgenerators in den 1-Zustand mit Ausnahme der G-Zelle 47 eingestellt, die auf 0 zurückgestellt wird. Die Schaltung gemäß Fig. 5 weist kein exaktes Äquivalent für den Modulo-2-Addierer 48 in Fig. auf. Stattdessen sind vier Modulo-2-Addierer auf die dargestellte Weise vorgesehen. Der Grund für die Einschaltung dieser Modulo-2-Addierer und deren Zusammenschaltung mit den Zellen 41-47 sollen im folgenden erläutert werden.
Der Wortgenerator gemäß Fig. 5 muß in zwei unterschiedlichen Betriebsweisen arbeiten können, nämlich einer normalen Betriebsweise und einer "Auslaß"-(skip)-Betriebsweise. Aus diesem Grund sind die logischen UND/ODER-Schaltungen vorgesehen, die vor den Eingang jeder der Zellen 41-47 geschaltet sind. Während der normalen Betriebsweise sind die mit N bezeichneten UND-Gatter betätigt, und die Schaltung arbeitet auf die übliche Weise. Während der Auslaß-Betriebsweise sind die mit S bezeichneten UND-Gatter betätigt und die normale Taktgabe wird so geändert, daß die Ausgangsbinärfolge um einen festen Betrag vorgeschoben wird. Diese beiden alternativen Betriebsweisen der Schaltung sollen weiter unten genauer erläutert werden.
609838/0870
Der Parallelwortgenerator läßt sich als volles funktionelles Äquivalent des Serienwortgenerators ansehen, wenn er so ausgebildet werden kann, daß er die gleiche Pseudozufallsfolge erzeugt, die der Serienwortgenerator liefert. Unter Beachtung dieses Ziels kann eine geeignete Auslegung auf die folgende Weise erreicht werden.
Zu einem bestimmten Zeitpunkt t sei der Inhalt der Registerzellen A, B3 C .... in Fig. 4 gleich a, b4 c ..,. . Wenn t+x Taktimpulse nach dem Zeitpunkt t darstellt, erkennt man, daß der Inhalt der Registerzellen als Funktion der Zeit der Darstellung in der folgenden Tabelle 2 entspricht.
t TABELLE jeder 2" nach jedem Taktimpuls
Register
zellen
a Ausgang t+2 Registerzelle t+4 t+5 t+6
b t+1 e®f t+3 c®d b®c a«b
A C ®g f®g d£e dOe c«d b<Pc
B d a a e<*f e#f dee c#d
C e b b mg ®>g eö»f d<Pe
D f C C a a f»g. e*f
E g d d b b . a ■ f#g
F e e C C b a
G f d
509838/0870
Das Symbol (P gibt eine Modulo-2 -Addition an. Im einzelnen wird nach drei Taktimpulsperioden der Inhalt der Registerzellen der-Angabe in der Spalte t+3 entsprechen. Das gleiche Ergebnis läßt sich mit einem einzigen Taktimpuls signal (verringerter Impulsfrequenz) erreichen, wenn die Verbindungen zwischen den Registerzellen so abgeändert werden, daß sie unmittelbar die in der Spalte t+3 gezeigten logischen Werte erzeugen. Eine geeignete Schaltung ist in Fig. 5 dargestellt. Dort sind die Ausgangszustände der Registerzellen F, E und D zu den Zeitpunkten t, t+3, ... gleich f, e und d; c, b und a; Die Schaltung nach Fig. 5 arbeitet während dieser Zeiten in ihrer normalen Betriebsweise, d.h., die UND-Gatter N sind betätigt. Man erkennt, daß die Ausgangszustände der Registerzellen F, E und D in Fig. 5 zu den Zeitpunkten t, t+3, ... die gleichen sind wie die Ausgangszustände der Registerzelle F in Fig. 4 für die Zeitpunkte t, t+1, t+2
Die Spalte t+3 der Tabelle 2 definiert die Verbindungen zwischen den Registerzellen gemäß Fig. 5 für die normale Betriebsweise. Es sei beispielsweise angenommen, daß der Inhalt der Zellen A, B, C ...
509838/0870
in Fig. 5 gleich a, b, c ... zum Zeitpunkt t ist. Dann muß mit dem Auftreten des nächsten Eingangstaktimpulses für die SchäLtung in Fig. 5 zum Zeitpunkt t+3 der Ausgangszustand jeder Zelle der Angabe in Spalte t+3 der Tabelle 2 entsprechen. Zu diesem Zweck ist die Zelle D normalerweise so geschaltet, daß sie den Inhalt (a) der Zelle A aufnimmt. Die Zelle E erhält normalerweise den Inhalt (b) der Zelle B. Die Zelle F erhält den Inhalt (c) der Zelle C. Die Zelle G erhält den Inhalt (d) der Zelle D. Die Zelle A wird entsprechend der Modulo-2-Addition des Inhaltes der Zellen D und E (d$e) eingestellt. Die Zelle B wird entsprechend der Modulo-2-Addition des Inhaltes der Zellen E und F (e&f) eingestellt. Die Zelle C wird entsprechend der Modulo-2-Addition des Inhaltes der Zellen F und G (££g) eingestellt. Diese Modulo-2-Additionen werden durch die Modulo-2-Addierer 56, 55 bzw. 54 durchgeführt.
Wie oben angegeben, werden diejenigen Pseudozufallsbits des Serienwortgenerators 16, die während der Steuerbit-Intervalle auftreten, nicht beachtet (d.h. gesperrt), um zu verhindern, daß sie die Steuerbits verändern. Der dazu erforderliche Sperrvorgang ist periodisch
509838/0870
und tritt während der Bits 49, 98, 147 .,. des Ps eudozuf alls-Serienwortes auf. Um das gleiche Ergebnis für den Parallelwortgenerator zu erreichen, muß die Verbindung zwischen den Registerzellen periodisch so abgeändert werden, daß unmittelbar die in Spalte t+4 der Tabelle 2 dargestellten logischen Werte erzeugt werden. Diese abgeänderten Verbindungen der Registerzellen sind jedoch nur für ein Eingangstaktimpuls-Intervall alle sechzehnTaktimpulse des Pseudozuf alls-Parallelwortgenerators erforderlich. Für die ersten fünfzehn Taktimpulse jeder Gruppe von sechzehn Taktimpulsen nach der anfänglichen Rückstellung arbeitet der Parallelwortgenerator in der normalen Betriebsweise. Die UND-Gatter N sind betätigt. Für den letzten Taktimpuls jeder Gruppe von 16 Taktimpulsen wird eine logische Umschaltung vorgenommen, damit die Schaltung gemäß Fig. 5 in der Auslaß Betriebsweise arbeitet. Zu diesem Zweck werden die UND-Gatter N abgeschaltet und dafür die UND-Gatter F betätigt. Tabelle 3 zeigt die Verbindungen des Generators während der zwei Betriebsweisen.
509838/0 870
- 21 TABELLE 3
tr
Parallelwortgenerator- Verbindungen
Während d, norraälen Betriebsweise
Zelle steuert an Zelle
4 " 1 5 " 2
6 "3
1Φ7 " 4
1Φ2 " 5
2Φ3 " 6
3 " 7
während der Auslaßbetriebsweise
5 " 1
6 s. " 2 1Φ7 " 3 1Φ2 " 4 2Φ3 " 5
" 6
" 7
509838/0870
Hinweis: In Fig. 5 sowie auch in Fig. 4 haben die Registerzelle sowohl eine in Klammern gesetzte Ziffernbezeichnung (1 bis 7) sowie auch eine Buchstabenbezeichnung.
Im folgenden werden die unterschiedlichen Betriebsweisen genauer betrachtet. Zunächst sei die normale Betriebsweise erläutert. Die Tabelle in Fig. 6 zeigt die Ausgangsfolge für einen Zyklus oder eine Periode (127 Bits) des Serienwortgenerators. Dessen Aus gangs impulse treten seriell mit etwa 137 MHz auf, in der Tabelle sind sie aber in Dreiergruppen je Ζείΐέ geordnet, um den Vergleich mit dem Ausgangs signal des Parallelwortgenerators zu erleichtern. Die Ausgangsimpulse lauten also 1, 1,1, 1, 1,1, 1, 0, 0, 0,
Beim Parallelwortgenerator sind die Zellen 1, 2 und 3 in Fig. 7 als Ausgangszellen bezeichnet. Jede der aufeinander folgenden Zeilen in der Tabelle 6 gibt die richtigen dreigleisigen Ausgangszustände für jeden der an den Parallelwortgenerator nach Fig. 5 angelegten Taktimpuls signale an. Dies zeigt sich anhand eines zeilenweisen Vergleichs der Fig. 6 mit den Spalten 1- bis 3 der Fig. 7.
509838/0870
Man beachte, daß wenn man die Zellen 1, 2 und 3 als die Schieberegisterzellen F, E und D gemäß Fig. 5 und 7 wählt, und die Zellen 4, 5 und 6 als Zellen C, B und A, dann, da diese letztgenannten Zellen die Zellen 1, 2 und 3 ansteuern, sie immer die Bits in den Spalten 1, 2 und 3 der nächsten Zeile enthalten müssen. Auf entsprechende Weise muß der Inhalt der Zelle 7 (G) immer dem in Spalte 3 der vorhergehenden Zeile dargestellten Wert entsprechen.
Die Tabelle in Fig. 7 gibt an, wie der Ps eudozuf alls-Parallel wort generator arbeiten würde, wenn er immer im normalen Betriebszustand wäre. Die Spalten 1, 2 und 3 in Fig. 7 sind die gleichen wie die entsprechenden Spalten der Tabelle in Fig. 6. Die Spalten 4, 5 und 6 in Fig. 7 enthalten immer die gleichen Werte wie die Spalten 1, 2 und 3 in der nächsten Zeile. Die Spalte 7 enthält den gleichen Wert wie die Spalte 3 in der vorhergehenden Zeile. Wenn man für den Augenblick die Auslaß-Betriebsweise außer Acht läßt, so würde der Parallelwortgenerator weiter auf die beschriebene Weise arbeiten und am Ende einer Periode von 127 Taktimpulsen wären die Zellen in ihren Rückstellzustand zurückgekehrt. Der Zyklus
509838/0870
würde sich dauernd auf diese Weise wiederholen, bis er durch das Rückstellen beim nächsten Überrahmen unterbrochen wird. Man beachte, daß drei Taktimpulse zur Erzeugung jeder Zeile in Fig. 6 erforderlich sind, während nur ein einziger Taktimpuls zur Erzeugung jeder Zeile in Fig. 7 benötigt wird. Die Arbeitsgeschwindigkeit der Schaltung nach Fig. 7 ist daher nur ein Bruchteil (1/3) der Arbeitsgeschwindigkeit für die Schaltung in Fig. 4.
Es sei jetzt zur Auslaß-Betriebsweise übergegangen. Der Zweck dieser Betriebsweise besteht darin, den Parallelwortgenerator funktionell mit seinem Serien-Gegenstück gemäß Fig. 1 und 4 kompatibel zu machen, bei dem nur die Informationsbits verwürfelt werden und das Ausgangs signal des Serienwortgenerators beim Aussenden der Steuerbits nicht beachtet wird. Der Serienwortgenerator läuft durch seinen Zyklus ohne irgendeine Unterbrechung an den Steuerbitstellen. Daher ist ein Bit-Intervall alle 48 Bits vorhanden, in welchem Bits aus dem Serienwortgenerator nicht modulo-2 zum Bitstrom addiert werden. Zur Erzielung der gleichen Wirkung wird die Betriebsweise des Parallelwortgenerators für ein bestimmtes Bit-
509838/0870
Intervall geändert, das alle sechzehn Taktimpulse oder alle sechzehn Gruppen von drei Bits aus dem Wortgenerator auftritt. Das Auslassen wird durch Verwendung der UND/ODER-Gatter am Eingang jeder Zelle in Fig. 4 als Umschaltelemente erreicht. Die oberen Gatter N"sind normalerweise zur Erzielung der normalen Betriebsweise betätigt. Periodisch (alle sechzehn Eingangstaktimpulse) werden aber die unteren Gatter S zur Erzielung der Auslaß-Betriebsweise betätigt.
Während der Auslaß-Betriebsweise laufen folgende \rorgänge ab. Das Signal, das normalerweise zur Zelle 2 laufen würde, wird zur Zelle umgeleitet, wo es zur Verwürfelung des Kanals 2 anstelle des Kanals benutzt wird. Das Eingangssignal der Zelle 3 wird zur Zelle 2 umgeleitet, so daß es zur Verwürfelung des Kanals 4 anstelle des Kanals 6 benutzt wird. Das Eingangssignal der Zelle 3 ergibt sich jetzt aus der Modulo-2-Addition der Zellen 1 und 7 und dient zur Verwürfelung des Kanals 6. Damit der Wortgenerator die richtige Signalfolge erzeugt, müssen die Eingangs signale der Zellen 4, 5 und 6, die die Ausgangszellen ansteuern, ebenfalls geändert werden. Das normale Eingangssignal der Zelle 5 (vom Addierer 55) beaufschlagt jetzt die
509838/0870
Zelle 4 und das normale Eingangssignal für die Zelle 6 (vom Addierer 56) treibt jetzt die Zelle 5. Das Eingangssignal für die Zelle 6 wird aus der Modulo-2-Addition (Addierer 57) des Ausgangssignals der Zellen 3 und 4 gewonnen.
Auf die vorstehend beschriebene Weise wird für jeden sechzehnten Taktimpuls der normale Ablauf gemäfi der Tabelle in Fig. 7 durch die Auslaß-Betrieb s weise geändert. Dies ist in Fig. 8 dargestellt, in welcher die ersten sechzehn Zeilen die gleichen sind wie diejenigen in Fig. 7. Die Spalten I3 2 und 3 der siebzehnten Zeile in Fig. müssen jetzt beispielsweise den Inhalt der Spalten 5, 6 und 1φ7 der vorhergehenden Zeile enthalten. Die Spalte 7 dieser Zeile muß jetzt dasjenige Bit enthalten, was in Spalte 4 der vorhergehenden Zeile gewesen ist. Die normale Betriebsweise der Schaltung nach Fig. 5 wird demgemäß zeitweilig unterbrochen, damit der Parallelwortgenerator einen Betrag ausläßt, der einer Bitposition der Tabelle in Fig. 6 entspricht. Danach wird die Schaltung gemäß Fig. 5 in ihre normale Betriebsweise für weitere fünfzehn normale Taktimpuls Perioden zurückgebracht.
609838/0870
Zur Erzielung der Auslaß-Betriebsweise, die jede sechzehnte Taktimpulsperiode auftritt, sind die an die Schaltung nach Fig. 5 gelieferten Taktimpulse aperiodisch. Diese aperiodischen Taktimpulssignale lassen sich leicht aus dem Synthetisier er oder der Zählkette ableiten, die vom Hauptoszillator des T-4-Amtes angesteuert wird. Die Gewinnung der Taktimpulse ist nicht dargestellt, da sie nicht Teil der Erfindung bildet und in bekannter Weise leicht erzielt werden kann. Dazu wird auf die US-Patentschrift 3.401. 235 hingewiesen.
Die Grundgedanken der Erfindung sind in keiner Weise durch die spezielle Verwirklichung gemäß Fig. 5 eingeschränkt. Beispielsweise kann ein Parallelwortgenerator nach der Erfindung aufgebaut werden, der die Funktion irgendeines Wortgenerators mit einem über die maximale Länge rückgekoppelten Register mit n-Zeilen erfüllt. Es kann also entsprechend der Erfindung ein Parallelwortgenerator geschaffen werden, der mit verringerter Betriebs frequenz eine Pseudozufalls - Ausgangs folge erzeugt, die derjenigen Folge entspricht, die von irgendeinem Serienwortgenerator geliefert wird, sei es nun ein Generator mit einem Register maximaler Länge oder
50983 8/08 70
mit mehreren Modulo-2-Addierern im Rückkopplungsweg. Außerdem kann der Parallelwortgenerator so ausgelegt werden, daß er eine Auslaß-Betriebsweise ermöglicht oder nicht.
509838/0870

Claims (5)

PATENTANSPRÜCHE
1. Pseudozufalls-Wortgenerator zur Verwürfelung binärer Datensignale aus einer Vielzahl von Datenquellen auf pseudo-zufällige Weise mit einem rückgekoppelten Netzwerk aus n-Zellen und wenigstens einem Modulo-2-Addierer im Rückkopplungsweg, dadurch gekennzeichnet,, daß die η-Zellen (Fig. 5: 41-47) des Netzwerkes so geschaltet sind, daß sie einen Pseudozufalls-Parallelwortgenerator mit m-gleisigem Ausgang bilden,
daß eine Vielzahl von Modulo-2-Addierern (54 bis 57) zwischen gewählte Zellen des Parallelwortgenerators geschaltet ist, daß die η-Zellen an eine Quelle für Taktimpulse angekoppelt sind, die mit einer Frequenz auftreten, welche im Normalfall gleich 1/m mal der Frequenz ist, mit der einem Serien-
509838/0870
wortgenerator Taktimpulse zugeführt werden, und daß Einrichtungen (UND/ODER-Gatter) vorgesehen sind, die den Parallelwortgenerator veranlassen, nach Zuführung einer vorgewählten Anzahl von Taktiinpulsen eine normale Taktimpulsperiode auszulassen und alternativ das periodische Pseudozufalls-Ausgangssignal des Parallelwortgenerators um einen gegebenen zusätzlichen Betrag vorzuschieben.
2. ' Generator nach Anspruch 1,
dadurch gekennzeichnet, daß eine Einrichtung (22-1 bis 22-6, Fig. 2) vorgesehen ist, um jedes der m-Ausgangssignale des Parallelwortgenerators und deren Komplemente modulo-2 an die Datenquellen anzukoppeln, um diese auf pseudo-zu fällige Weise zu verwürfein.
3. Generator nach Anspruch 2,
dadurch gekennzeichnet, daß das periodische Pseudozufalls-Ausgangssignal des Parallelwortgenerators durch ein einziges Eingangstaktsignal um
509838/0870
einen bestimmten Betrag vorgeschoben wird.
4. Generator nach Anspruch 3, dadurch gekennzeichnet, daß η und m ganze Zahlen größer als eins sind und daß η größer als m ist.
5. Generator nach Anspruch 4, dadurch gekennzeichnet, daß der Parallelwortgenerator einen dreigleisigen Ausgang besitzt, dessen Zellen so geschaltet sind, daß sie normalerweise drei parallele Schaltungen von in Reihe geschalteten Zellen bilden.
3 8/0870
DE2510278A 1974-03-11 1975-03-08 Pseudozufalls-Wortgenerator Expired DE2510278C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US450171A US3920894A (en) 1974-03-11 1974-03-11 Pseudo-random parallel word generator

Publications (2)

Publication Number Publication Date
DE2510278A1 true DE2510278A1 (de) 1975-09-18
DE2510278C2 DE2510278C2 (de) 1983-06-01

Family

ID=23787061

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2510278A Expired DE2510278C2 (de) 1974-03-11 1975-03-08 Pseudozufalls-Wortgenerator

Country Status (9)

Country Link
US (1) US3920894A (de)
JP (1) JPS5642184B2 (de)
BE (1) BE826504A (de)
CA (1) CA1036279A (de)
DE (1) DE2510278C2 (de)
ES (1) ES435285A1 (de)
FR (1) FR2264429B1 (de)
GB (1) GB1495426A (de)
SE (1) SE401302B (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NO141294C (no) * 1974-10-31 1980-02-06 Licentia Gmbh Fremgangsmaate ved frembringelse av slumpartede binaertegnfoelger
CH603014A5 (de) * 1975-02-05 1978-08-15 Europ Handelsges Anst
US4120030A (en) * 1977-03-11 1978-10-10 Kearney & Trecker Corporation Computer software security system
US4167700A (en) * 1977-05-02 1979-09-11 Motorola, Inc. Digital voice protection system and method
US4291386A (en) * 1978-11-30 1981-09-22 Sperry Corporation Pseudorandom number generator
DE3010969A1 (de) * 1980-03-21 1981-10-01 Siemens AG, 1000 Berlin und 8000 München Pcm-system mit sendeseitigem verwuerfler und empfangsseitigem entwuerfler
US4447672A (en) * 1980-10-06 1984-05-08 Nippon Electric Co., Ltd. Device for encrypting each input data bit by at least one keying bit decided by a code pattern and a bit pattern of a predetermined number of preceding encrypted bits
US4723246A (en) * 1982-05-11 1988-02-02 Tandem Computers Incorporated Integrated scrambler-encoder using PN sequence generator
FR2581197B1 (fr) * 1982-08-11 1987-09-04 Dassault Electronique Procede et dispositif pour eliminer l'effet des signaux parasites lies a la commutation des voies de reception dans un radar a impulsions.
US4667301A (en) * 1983-06-13 1987-05-19 Control Data Corporation Generator for pseudo-random numbers
US4698617A (en) * 1984-05-22 1987-10-06 American Microsystems, Inc. ROM Protection scheme
US4785410A (en) * 1985-06-05 1988-11-15 Clarion Co., Ltd. Maximum length shift register sequences generator
US4724541A (en) * 1985-07-24 1988-02-09 Mallick Brian C Data-dependent binary encoder/decoder
US4864525A (en) * 1986-07-11 1989-09-05 Clarion Co., Ltd. Maximum length shift register sequence generator
GB8727846D0 (en) * 1987-11-27 1987-12-31 British Telecomm Optical communications network
NL8700930A (nl) * 1987-04-17 1988-11-16 Hollandse Signaalapparaten Bv Systeem van orthogonaal werkende codegeneratoren, radio's voorzien van een codegenerator en codegeneratoren van zo'n systeem.
JPH0242223Y2 (de) * 1988-04-08 1990-11-09
DE3825880C1 (de) * 1988-07-29 1995-12-21 Siemens Ag Schlüsseleinrichtung
JP2579539B2 (ja) * 1988-10-11 1997-02-05 クラリオン株式会社 スペクトラム拡散通信装置
US5224165A (en) * 1988-10-25 1993-06-29 Hughes Aircraft Company High speed word generator
US5031129A (en) * 1989-05-12 1991-07-09 Alcatel Na Network Systems Corp. Parallel pseudo-random generator for emulating a serial pseudo-random generator and method for carrying out same
US4998076A (en) * 1989-08-25 1991-03-05 The Boeing Company Apparatus and methods for simulating a lightning strike in an aircraft avionics environment
KR940009843B1 (ko) * 1992-02-07 1994-10-17 이병기 병렬 스크램블링 시스템
US5530959A (en) * 1994-05-18 1996-06-25 At&T Corp. Self-synchronizing scrambler/descrambler without error multiplication
US6571181B1 (en) * 1999-08-11 2003-05-27 Broadcom Corporation System and method for detecting a device requiring power
US6738935B1 (en) * 2000-02-07 2004-05-18 3Com Corporation Coding sublayer for multi-channel media with error correction
US7430262B2 (en) * 2001-03-19 2008-09-30 Defense Ultra Electronics Canada Inc. Frame synchronization method and system
US7139397B2 (en) * 2001-07-20 2006-11-21 Stmicroelectronics S.R.L. Hybrid architecture for realizing a random numbers generator
WO2006048702A1 (en) * 2004-11-05 2006-05-11 Synaptic Laboratories Limited A method of and apparatus for encoding a signal in a hashing primitive

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3401235A (en) * 1964-12-29 1968-09-10 Bell Telephone Labor Inc Time division communication system
US3649915A (en) * 1970-06-22 1972-03-14 Bell Telephone Labor Inc Digital data scrambler-descrambler apparatus for improved error performance

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3700806A (en) * 1967-09-18 1972-10-24 Csf Key generators for cryptographic devices
SE322257B (de) * 1969-06-11 1970-04-06 Ericsson Telefon Ab L M
US3728529A (en) * 1969-10-08 1973-04-17 Sperry Rand Corp Two-way communication system employing two-clock frequency pseudo-noise signal modulation
US3761696A (en) * 1972-02-16 1973-09-25 Signetics Corp Random integer generator and method
US3784743A (en) * 1972-08-23 1974-01-08 Bell Telephone Labor Inc Parallel data scrambler

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3401235A (en) * 1964-12-29 1968-09-10 Bell Telephone Labor Inc Time division communication system
US3649915A (en) * 1970-06-22 1972-03-14 Bell Telephone Labor Inc Digital data scrambler-descrambler apparatus for improved error performance

Also Published As

Publication number Publication date
BE826504A (fr) 1975-06-30
US3920894A (en) 1975-11-18
SE401302B (sv) 1978-04-24
SE7502401L (de) 1975-09-12
DE2510278C2 (de) 1983-06-01
FR2264429B1 (de) 1978-02-03
ES435285A1 (es) 1976-11-16
CA1036279A (en) 1978-08-08
JPS5642184B2 (de) 1981-10-02
GB1495426A (en) 1977-12-21
FR2264429A1 (de) 1975-10-10
JPS50122855A (de) 1975-09-26

Similar Documents

Publication Publication Date Title
DE2510278A1 (de) Pseudozufalls-wortgenerator
DE2341627C2 (de) Datenverschlüsselungs- und -entschlüsselungsvorrichtung
DE2818704C2 (de) Übertragungssystem für die Übertragung analoger Bild- und Synchronisiersignale und zugemischer synchroner digitaler Datensignale über Analogleitungen
DE2758797C2 (de) Umsetzer zum Umsetzen von Serien-Kanal-Daten einer Vielzahl von primären digitalen Multiplexstrecken in Parallel-Kanal-Daten
DE1487785A1 (de) Selbstsynchrone Signalverzerrvorrichtung
DE1207426B (de) Verfahren zum Ver- und Entschluesseln von impulsfoermigen Nachrichten
DE2510242C2 (de) Vorrichtung zur Kombination einer Vielzahl von Eingangs-Datenbitströmen in einen einzigen Ausgangs-Bitstrom
DE3307781A1 (de) Parallel-serien-datenwandler
DE2840552C2 (de) Digitales Übertragungssystem
DE3010969A1 (de) Pcm-system mit sendeseitigem verwuerfler und empfangsseitigem entwuerfler
DE2154019C3 (de) Zufallskodegenerator
DE3403650C2 (de)
DE1961254B2 (de) Verfahren und Schaltungsanordnung zur Datenübertragung an einem Zeitkanal einer PCM-Leitung
DE3420801C2 (de)
DE2520835C3 (de) Schaltungsanordnung zur Übertragung von synchron und asynchron auftretenden Daten
DE2004296C3 (de) Sende- und Empfangseinrichtung mit Ver- und Entschlüsselung für Binärzeichen
DE3131897C2 (de) Steuersignal-Multiplexschaltung
EP0173842A2 (de) Selbstsynchronisierender Entwürfler
DE2332782C2 (de) Verfahren zum Zeitmultiplexen von Datenströmen und Schaltungsanordnung zur Durchführung
EP0150861B1 (de) Selbstsynchronisierender Entwürfler
DE3042394A1 (de) Codierer/decodierer
DE2634353C2 (de) Nachrichtenübertragungssystem für Pulscodemodulation mit sendeseitigem Verwürfler und synchronisiertem empfangsseitigem Entwürfler
DE1524884C3 (de) VerfahFen und Schaltungsanordnung zur Übertragung digitaler Nachrichten unter Bildung und Einfügung von Prüfbits
DE2633516C3 (de) Digitales Nachrichtensystem
DE2457791C1 (de) Verfahren und Anordnung zur stufenweisen Ver- und Entschluesselung eines digitalen Signals

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8128 New person/name/address of the agent

Representative=s name: BLUMBACH, P., DIPL.-ING., 6200 WIESBADEN WESER, W.

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee