DE2840552C2 - Digitales Übertragungssystem - Google Patents
Digitales ÜbertragungssystemInfo
- Publication number
- DE2840552C2 DE2840552C2 DE2840552A DE2840552A DE2840552C2 DE 2840552 C2 DE2840552 C2 DE 2840552C2 DE 2840552 A DE2840552 A DE 2840552A DE 2840552 A DE2840552 A DE 2840552A DE 2840552 C2 DE2840552 C2 DE 2840552C2
- Authority
- DE
- Germany
- Prior art keywords
- bit
- transmission
- bit stream
- digital
- peripheral equipment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
- H04L25/03866—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using scrambling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B17/00—Monitoring; Testing
- H04B17/40—Monitoring; Testing of relay systems
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Electromagnetism (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Power Engineering (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Description
bitfolge verschlüsselt, wobei die für die Erzeugung des
Gleichlaufes verwendeten zusätzlichen Bits erst nach der Verschlüsselung zugefügt werden. Eine Verwendung
der bekannten Maßnahmen für die Verbesserung der Taktrückgewinnung ist dabei nicht angegeben.
Die Erfindung hat nun zur Aufgabe, ein digitales Übertragungssystem der eingangs erwähnten Art zu
schaffen, in dem die dem Bitstrom zugefügten zusätzlichen Bits auf einfache und folglich wirtschaftliche
Weise in jeder der regenerativen Zwischenstellen dem Bitstrnm entnommen werden.
Diese Aufgabe ist erfindungsgemäß dadurch gelöst, daß die Sender- sowie die Empfängerpei ipherieapparatur
einen Übertragungstaktimpulszähler mit einer Endzählstellung enthalten, die mit der Anzahl Bitstellen
pro Übertragungsrahmen in einer gegebenen festen Beziehung steht, welche Zähler in der Endzählstellung
einen Stellimpuls abgeben, daß die Verschlüsselungssowie die Entschlüsselungsanordnung mit einem Impulsmustergenerator
zum Erzeugen eines gegebenen festen Verschlüsseiungsimpulsmusters versehen sind,
welche Impulsmustergeneratoren durch den Stellimpuls der genannten Zähler in einen gegebenen Ausgangserzeugungszustand
gebracht werden, und daß die regenerativen Zwischenstellen sowie die Empfängerperipherieapparatur
Mittel enthalten zum Selektieren der in die aufeinanderfolgenden Übertragungsrahmen eingefügten
zusätzlichen Bits auf Basis der genannten festen Beziehung zwischen der Endzählstellung und der
Anzahl Bitstellen pro Übertragungsrahmen, wobei die genannten Selektionsmittel in der Empfängerperipherieapparatur
zugleich Synchronimpulse zum Synchronisieren des Übertragungstaktimpulszählers in der Empfängerperipherieapparatur
mit dem in der Senderperipherieapparatur abgeben.
Bei Anwendung der erfindungsgemäßen Maßnahmen wird das Entschlüsseln in den regenerativen Zwischenstellen
völlig vermieden, und diese zusätzlichen Bits werden dennoch auf zuverlässige Weise aus dem
Bitstrom selektiert.
Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden im folgenden
näher beschrieben. Es zeigt
F i g. 1 ein allgemeines Blockschaltbild eines digitalen Übertragungssystems zur Übertragung eines Bitstromes
über eine Funkverbindung,
F i g. 2a, 2b, 2c die Senderperipherieapparatur, den regenerativen Teil einer Zwischenstelle bzw. die
Empfängerperipherieapparatur eines bekannten Systems nach Fig. 1,
F i g. 3a, 3b, 3c ein Ausführungsbeispiel der Senderperipherieapparatur,
des regenerativen Teils einer Zwischenstelle bzw. der Empfängerperipherieapparatur des
Systems nach F i g. 1 entsprechend der Erfindung,
F i g. 4 einige Zeitdiagramme zur Erläuierung der Wirkungsweise der Senderperipherieapparatur in
F i g. 3a für eine mögliche feste Beziehung zwischen der Endzählstellung des Übertragungstaktimpulszählers
und der Anzahl Bitstellen pro Übertragungsrahmen,
F i g. 5 einige Zeitdiagramme zur Erläuterung der Wirkungsweise der Senderperipherieapparatur in
F i g. 3a für eine andere mögliche feste Beziehung,
F i g. 6 eine Abwandlung der Empfängerperipherieapparatur in Fig. 3c für die anhand der F i g. 5 erläuterte
andere Möglichkeit der obengenannten festen Beziehung.
Das in F i g. 1 dargestellte digitale Übertragungssystem umfaßt eine Senderendstelle 1 mit zugehörender
digitaler Peripherieapparatur 2 und einem Funksender 3, eine Empfängerendstelle 4 mit einem Funkempfänger
5 und zugehörender digitaler Peripherieapparatur 6 und eine Anzahl regenerativer Zwischenstellen 7 mit je
einem Funkempfänger 8, einem regenerativen Teil 9 und einem Funksender 10.
Fig.2a, 2b und 2c zeigen das Blockschaltbild der
Senderperipherieapparatur 2, des regenerativen Teils 9 der Zwischenstellen 7 und der .Empfänjerperipherieapparatur
6 des Systems nach F i g. 1, wenn dieses System auf bekannte Weise ausgebildet ist
Wie in F i g. 2a dargestellt, enthält die Senderperipherieapparatur
2 eine Datenquelle 11 und eine Quelle 12 zum Liefern zusätzlicher Bits, und beide Quellen Π und
12 sind an einen Pufferspeicher 13 angeschlossen. Weiter enthält diese Peripherieapparatur einen Zeitsteuerkreis
14 und eine an den Pufferspeicher 13 angeschlossene selbstsynchronisierende Verschlüsselungsanordnung
15. Der von der Datenquelle 11 gelieferte Bitstrom wird unter Ansteuerung eines Datentaktsignals, das an einem Ausgang 16 der
Datenquelle 11 verfügbar ist, in den Pufferspeicher 13 eingeschrieben. Dieses Datentaktsignal wird zugleich
dem Zeitsteuerkreis 14 zugeführt, der aus diesem
Datentaktsignal ein Übertragungstaktsignal erzeugt, das an einem Ausgang 17 verfügbar ist und eine etwas
höhere Frequenz als die Datentaktfrequenz aufweist.
Dieses Übertragungstaktsignal wird zur Steuerung des Auslesens der eingeschriebenen Datenbits dem
Μ Pufferspeicher 13 zugeführt. Da dieses Auslesen mit
einer etwas höheren Frequenz erfolgt als das Einschreiben, können dem Datenbitstrom im Pufferspeicher 13
zusätzliche Bits zugefügt werden. Letzteres erfolgt ebenfalls unter Ansteuerung des Zeitsteuerkreises 14,
der dazu den zu übertragenden Bitstrom in aufeinanderfolgende Übertragungsrahmen mit einer festen Anzahl
Bitstellen einteilt und weiter an einem Ausgang 18 dem Pufferspeicher 13 Steuerimpulse abgibt, um die
zusätzlichen Bits der Quelle 12 derart dem Datenbitstrom zuzufügen, daß mindestens ein zusätzliches Bit in
eine gegebene Bitstelle jedes der aufeinanderfolgenden Übertragungsrahmen eingefügt wird.
Der am Ausgang des Pufferspeichers 13 auftretende Bitstrom mit zusätzlich eingefügten Bits wird daraufhin
der selbstsynchronisierenden Verschlüsselungsanordnung 15 zugeführt und in einem Modulo-2-Addierer 19
mit einem Verschlüsselungsimpulsmuster zum Erzeugen eines verschlüsselten Bitstromes zur Übertragung über
die Funkverbindung module-2 kombiniert. Bekanntlich
D° wird in einer Verschlüsselungsanordnung 15 vom
selbstsynchronisierenden Typ das Verschlüsselungsimpulsmuster dadurch erhalten, daß der verschlüsselte
Bitstrom am Ausgang des Modulo-2-Addierers 19 über einen Kreis 20 mit einer Anzahl Schieberegisterelemen-
5:> te und einem oder mehreren Modulo-2-Addierern zur
Bildung der Modulo-2-Summe aus verschiedenartig verzögerten Darstellungen des verschlüsselten Bitstromes
zum zweiten Eingang rückgekoppelt wird. Die Schieberegisterelemente in dem Kreis 20 erhalten das
Übertragungstaktsignal am Ausgang 17 des Zeitsteuerkreises
14 als Schiebesignal. Nähere Einzelheiten in bezug auf eine derartige selbstsynchronisierende Verschlüsselungsanordnung
und die zugehörende Entschlüsselungsanordnung lassen sich beispielsweise in der US-Patentschrift 34 21 146 finden.
Der auf diese Weise erhaltene verschlüsselte Bitstrom wird im Funksender 3 als digitales Signal einem Träger
aufmoduliert und über die Zwischenstellen 7 zum
Funkempfänger 5 übertragen. In jeder der Zwischenstellen 7 wird das einem Träger aufmodulierte digitale
Signal zunächst im Funkempfänger 8 demoduliert, um den Bitstrom im regenerativen Teil 9 regenerieren zu
können. Wie in Fig. 2b dargestellt, enthält dieser regenerative Teil 9 eine Taktrückgewinnungsschaltung
21, um das Übertragungstaktsignal aus dem Bitstrom zurückzugewinnen, und einen Regenerator 22, um den
Bitstrom unter Ansteuerung des zurückgewonnenen Übertragungstaktimpulssignals zu regenerieren. Der
regenerierte Bitstrom wird in dem an den regenerativen Teil 9 angeschlossenen Funksender 10 zur weiteren
Übertragung wieder einem Träger aufmoduliert. Im Funkempfänger 5 der Empfängerendstelle 4 wird das
einem Träger aufmodulierte digitale Signal wieder demoduliert, und der auf diese Weise erhaltene Bitstrom
wird daraufhin der Peripherieapparatur 6 zugeführt.
Wie in F i g. 2c dargestellt, enthält die Empfängerperipherieapparatur
6 ebenfalls einen regenerativen Teil 23 mit einer Taktrückgewinnungsschaltung 24 und einem
durch diese Schaltung 24 gesteuerten Regenerator 25, in dem der empfangene Bitstrom regeneriert wird. An den
Ausgang des Regenerators 25 ist eine selbstsynchronisierende Entschlüsselungsanordnung 26 mit einem
Modulo-2-Addierer 27 angeschlossen, in dem der regenerierte Bitstrom mit einem Verschlüsselungsimpulsmuster
ModuIo-2-kombini.ert wird, das auf dieselbe Art und Weise wie in der Senderperipherieapparatur 2
aus F i g. 2a aus dem verschlüsselten Bitstrom mit Hilfe eines Kreises 28 abgeleitet wird, der dem Kreis 20 in
F i g. 2a entspricht und zwischen den beiden Eingängen des Modulo-2-Addierers 27 liegt. Da die Verschlüsselungsimpulsmuster
in der Verschlüsselungsanordnung 15 und in der Entschlüsselungsanordnung 26 auf identische Weise aus demselben verschlüsselten Bitstrom
erhalten werden, werden diese beiden Verschlüsselungsimpulsmuster — etwaige Übertragungsfehler in
der Funkverbindung außer Betracht lassend — einander gleich sein, so daß der entschlüsselte Bitstrom am
Ausgang des Modulo-2-Addierers 27 folglich auch dem Bitstrom am Eingang des Modulo-2-Addierers 19 in
F i g. 2a völlig entspricht.
Der entschlüsselte Bitstrom wird in Fig.2c in einen
Pufferspeicher 29 unter Ansteuerung des zurückgewonnenen Übertragungstaktimpulssignals am Ausgang der
Taktrückgewinnungsschaltung 24 eingeschrieben. Dieses Übertragungstaktimpulssignal wird zugleich einem
Zeitsteuerkreis 30 zugeführt, der aus diesem Übertragungstaktimpulssignal das Datentaktimpulssignal erzeugt,
das an einem Ausgang 31 verfügbar ist und dem Pufferspeicher 29 zum Steuern des Auslesens der
eingeschriebenen Datenbits zugeführt wird. Der auf diese Weise erhaltene Datenbitstrom wird zusammen
mit dem Datentaktimpulssignal am Ausgang 31 des Zeitsteuerkreises 30 einer Datensenke 32 zur Weiterverarbeitung
zugeführt Auch das Selektieren der in die aufeinanderfolgenden Übertragungsrahmen eingefügten
zusätzlichen Bits erfolgt unter Ansteuerung des Zeitsteuerkreises 30, der dazu an einem Ausgang 33
Steuerimpulse zum Pufferspeicher 29 abgibt, um die eingefügten zusätzlichen Bits einzeln auszulesen.
Diese zusätzlichen Bits sind an einem Ausgang 34 des Pufferspeichers 29 verfügbar und werden zur Überwachung
der Bitfehlerrnöglichkeiten einem Monitor 35 zugeführt, der beim Überschreiten eines vorgeschriebenen
Wertes der Bitfehler Alarm gibt Zugleich werden diese zusätzlichen Bits am Ausgang 34 des Pufferspeichers
29 einem Synchronisationskreise 36 zugeführt dem auch das zurückgewonnene Übertragungstaktimpulssignal
zum Erzeugen eines Synchronsignals, das an einem Ausgang 37 verfügbar ist, zugeführt wird und das
dazu verwendet wird, den Zeitsteuerkreis 30 mit den Übertragungsrahmen des entschlüsselten Bitstromes zu
synchronisieren.
Aus dieser Beschreibung der Empfängerperipherieapparatur 6 in Fig.2c folgt, daß die eingefügten
zusätzlichen Bits auch im regenerativen Teil 9 jeder Zwischenstelle 7 nach Fig. 2b auf ähnliche Weise dem
Bitstrom entnommen werden können, aber daß dazu in jeder Zwischenstelle 7 eine selbstsynchronisierende
Entschlüsselungsanordnung verwendet werden muß, was u. a. aus wirtschaftlichen Gründen nachteilig ist.
Diesem Nachteil wird jedoch weitgehend begegnet, wenn das digitale Übertragungssystem nach F i g. 1 entsprechend der Erfindung ausgebildet wird, wobei F i g. 3a, 3b und 3c für diesen Fall das Blockschaltbild eines Ausführungsbeispiels der Senderperipherieapparatur 2, des regenerativen Teils 9 der Zwischenstellen 7 bzw. der Empfängerperipherieapparatur 6 zeigen.
Diesem Nachteil wird jedoch weitgehend begegnet, wenn das digitale Übertragungssystem nach F i g. 1 entsprechend der Erfindung ausgebildet wird, wobei F i g. 3a, 3b und 3c für diesen Fall das Blockschaltbild eines Ausführungsbeispiels der Senderperipherieapparatur 2, des regenerativen Teils 9 der Zwischenstellen 7 bzw. der Empfängerperipherieapparatur 6 zeigen.
In dem erfindungsgemäßen Übertragungssystem enthalten die Senderperipherieapparatur 2 (Fig.3a)
sowie die Empfängerperipherieapparatur 6 (Fig.3c)
einen Übertragungstaktimpulszähler 38, 38' mit einer Endzählstellung, die zu der Anzahl Bitstellen pro
Übertragungsrahmen in einer gegebenen festen Beziehung steht, wobei die Zähler 38,38' in der Endzählstellung
einen Zählimpuls abgeben. Weiter enthalten die
Verschlüsselungsanordnung 15 (F i g. 3a) sowie die Entschlüsselungsanordnung 26 (Fig.3c) einen Impulsmustergenerator
39,39' zum Erzeugen eines gegebenen festen Verschlüsselungsimpulsmusters. Diese Impulsmustergeneratoren
39, 39' werden durch den Stellimpuls
der genannten Zähler 38, 38' in einen gegebenen Ausgangserzeugungszustand gebracht. Außerdem enthalten
die regenerativen Teile 9 (F ig. 3b) der Zwischenstellen 7 sowie die Empfängerperipherieapparatur
6 (Fig. 3c) Mittel zum Selektieren der in die
to aufeinanderfolgenden Übertragungsrahmen eingefügten zusätzlichen Bits auf Basis der genannten festen
Beziehung zwischen der Endzählstellung und der Anzahl Bitstellen pro Übertragungsrahmen, wobei diese
Selektionsmittel in der Empfängerperipherieapparaiur
6(Fi g. 3c) zugleich Synchronimpulse zum Synchronisieren des Übertragungstaktimpulszählers 38' in dieser
Peripherieapparatur 6 mit dem Übertragungstaktimpulszähler 38 in der Senderperipherieapparatur 2
(Fig. 3a) abgeben.
Die entsprechenden Teile der Senderperipherieapparatur 2 in Fig.3a und in Fig.2a sind mit denselben
Bezugszeichen angegeben. So enthält die in Fig.3a dargestellte Peripherieapparatur 2 auch eine Datenquelle
11, eine Quelle 12 zum Liefern der in die
aufeinanderfolgenden Übertragungsrahmen einzufügenden zusätzlichen Bits, einen Pufferspeicher 13, einen
Zeitsteuerkreis 14 und eine Verschlüsselungsanordnung 15 mit einem Modulo-2-Addierer 19. Die Peripherieapparatur
2 in F i g. 3a unterscheidet sich jedoch von der
aus F i g. 2a dadurch, daß sie einen Übertragungstaktimpulszähler
38 zum Zählen der Taktimpulse in dem Übertragungstaktimpulssignal des Zeitsteuerkreises 14
enthält wobei der Zähler 38 eine Endzählstellung C mit einer gegebenen festen Beziehung zu der Anzahl F der
Bitstellen pro Übertragungsrahmen aufweist, und
dadurch, daß die Verschlüsselungsanordnung 15 nun nicht von dem selbstsynchronisierenden Typ ist, sondern
einen Impulsmustergenerator 39 enthält der durch
einen Stellimpuls des Zählers 38 beim Erreichen der Endstellung C in einen Ausgangserzeugungszustand S\
gebracht wird. Dieser Impulsmustergenerator 39 wird durch das Übertragungstaktimpulssignal des Zeitsteuerkreises
14 gesteuert, und wenn der Stellimpuls des Zählers 38 außer Betracht gelassen wird, erzeugt dieser
Generator 39 ein periodisches binäre Impulsmuster und durchläuft im Rhythmus der Taktimpulse einen Zyklus
von Pverschiedenen Erzeugungszuständen Si,Si,...,Sp.
Derartige Impulsmustergeneratoren werden meistens als Schieberegister mit einer Anzahl ρ Elemente und mit
einer Modulo-2-Rückkopplungslogik ausgebildet. Bei einer geeigneten Wahl dieser Modulo-2-Rückkopplungslogik
ist die Anzahl Pder Erzeugungszustände und folglich auch der Bitstellen des erzeugten Impulsmusters
gleich 2H — 1 für ρ Schieberegisterelemente, in welchem
Fall der Impulsmustergenerator als lineares Schieberegister für Maximallänge-Reihe bekannt ist. Nähere
Einzelheiten in bezug auf die Eigenschaften und Ausführungsformen eines derartigen Generators zum
Erzeugen eines vorgeschriebenen Impulsmusters lassen sich beispielsweise in dem Buch »Digital Communications
with Space Applications« von Salomon W. Colomb, Prentice-Hall, Inc., Englewood Cliffs, New Jersey,
1964, insbesondere das Kapitel 2 und der Anhang 3 finden. Die endgültige Anzahl Bitstellen des vom
Generator 39 erzeugten festen Verschlüsselungsimpulsmusters hängt von der Wahl der Endzählstellung C ab,
wobei der Zähler 38 einen Stellimpuls abgibt, der den Generator 39 in den Ausgangserzeugungszustand Si
bringt. Wenn C kleiner ist oder gleich P, ist diese endgültige Anzahl Bitstellen gleich C, und der
Generator 39 durchläuft einen Zyklus von C Erzeugungszuständen Si, S2,..., Sg
Die gegebene feste Beziehung zwischen der Endzählstellung
C des Übertragungstaktimpulszählers und der Anzahl Fder Bitstellen pro Übertragungsrahmen kann
verschiedenartig gewählt werden. Zur Erläuterung der Wirkungsweise der Senderperipherieapparatur 2 in
F i g. 3a wird nun als Beispiel vorausgesetzt, daß
C = P= η
F = π+ 1
ist und daß die in einer gegebenen Lage aufeinanderfolgender Übertragungsrahmen als Testbits eingefügten
zusätzlichen Bits alle denselben Binärwert aufweisen. Wenn nun der Impulsmustergenerator 39 sich in einem
bestimmten Erzeugungszustand für die Testbitlage eines bestimmten Übertragungsrahmens befindet, wird
dieser Generator 39 für die Testbitlage des folgenden uberiragungsrahmens sich gerade in dem folgenden
Erzeugungszustand befinden, so daß die Testbitlagen aufeinanderfolgender Übertragungsrahmen immer mit
aufeinanderfolgenden Erzeugungszuständen in dem Zyklus des Impulsmustergenerators 39 zusammenfallen.
Für den verschlüsselten Bitstrom am Ausgang des Modulo-2-Addierers 19 hat dies zur Folge, daß die Bits
in der Testbitlage aufeinanderfolgender Übertragungsrahmen ein Muster bilden, das bei als Testbits
eingefügten zusätzlichen Bits mit einem Binärwert »0« dem Verschlüsselungsimpulsmuster des Generators 39
und das bei als Testbits eingefügten zusätzlichen Bits mit einem Binärwert »1« dem logischen invertierten
Verschlüsselungsimpulsmuster entspricht Da dieses Verschlüsselungsimpulsmuster völlig bekannt ist im
Gegensatz zu dem Verschlüsselungsimpulsmuster der selbstsynchronisierbaren Verschlüsselungsanordnung in
Fig. 2a, das ja auch durch die vorhergehenden Bits in dem zu verschlüsselnden Bitstrom bestimmt wird, bilden
die Bits in den Testbitlagen des verschlüsselten Bitstromes am Ausgang der Verschlüsselungsanordnung
15 in F i g. 3a ebenfalls ein völlig bekanntes Muster, so daß dieses Testbitmuster auf einfache Weise
wiedererkannt werden kann.
Die obenstehend beschriebene Wirkungsweise der Senderperipherieapparatur 2 in F i g. 3a wird durch die
Zeitdiagramme der Fig.4 weiter erläutert. Das Zeitdiagramm a in Fig.4 zeigt den Bitstrom der
Datenquelle 11, der im Rhythmus des Datentaktimpulssignals in den Pufferspeicher 13 eingeschrieben wird.
Unter Ansteuerung des Zeitsteuerkreises 14 werden aufeinanderfolgende Übertragungsrahmen von
F = (n + 1) Bits gebildet, worin jeder der aufeinanderfolgenden Gruppen von η Datenbits aus dem Zeitdiagramm
a in einer bestimmten Bitlage ein zusätzliches Bit als Testbit zugefügt wird. Das Zeitdiagramm b in F i g. 4
zeigt den Bitstrom, der im Rhythmus des Übertragungstaktimpulssignals
aus dem Pufferspeicher 13 ausgelesen wird, für den Fall, daß in der Bitlage (n + 1) jedes
Übertragungsrahmens ein durch χ bezeichnetes Testbit eingefügt wird. Das Zeitdiagramm ein Fig.4 zeigt die
Zählstellung des Übertragungstaktimpulszählers 38 und mit Hilfe von Pfeilen zugleich die Zeitpunkte, wo dieser
Zähler 38 nach Erreichen der Endzählstellung C= η dem Impulsmustergenerator 39 einen Stellimpuls
abgibt. Infolge der gewählten Beziehung zwischen der Endzählstellung C und der Anzahl F der Bitlagen pro
Übertragungsrahmen tritt dieser Stellimpuls jeweils in einem folgenden Übertragungsrahmen um eine Bitstelle
früher auf. Das Zeitdiagramm d in Fig.4 zeigt die
aufeinanderfolgenden Erzeugungszustände Si, S2 Sn
des Impulsmustergenerators 39, der jeweils durch einen Stellimpuls des Zählers 38 in den Ausgangserzeugungszustand
Si gebracht wird. Aus den Zeitdiagrammen b und d geht hervor, daß das erste Testbild χ mit dem
Erzeugungszustand Si, das zweite Testbit χ mit dem Erzeugungszustand S2 usw. zusammenfällt. In dem
verschlüsselten Bitstrom bilden die in der Bitlage (77-4-1) aufeinanderfolgender Übertragungsrahmen
auftretenden Bits also ein periodisches Testbitmuster, das abhängig von dem für das Testbit χ gewähiien
Binärwert dem festen Verschlüsselungsimpulsmuster des Generators 39 oder dessen logisch invertiertem
Wert entspricht. Die Periode dieses festen Testbitmusters entspricht der der Endzählstellung C= η entsprechenden
Anzahl Übertragungsrahmen von F= (n + 1) Bitstellen.
Durch Anwendung der beschriebenen Maßnahmen in der Seriderperipheneapparatur 2 aus F i g. 3a ist also das
Testbitmuster in der Bitstelle (n + 1) der Übertragungsrahmen des verschlüsselten Bitstromes völlig bekannt
Dieses Testbitmuster kann daher auf einfache Weise aus dem verschlüsselten Bitstrom selektiert werden, und
zwar unter Verwendung an sich bekannter Techniken zum Selektieren eines verteilten Synchronisationsbitmusters
aus Zeitmultiplexsignalen, ohne daß dazu der verschlüsseite Bitstrom entschlüsselt zu werden braucht
Auf entsprechende Weise enthalten die regenerativen Teile 9 und 23 der Zwischenstellen 7 (F i g. 3b) bzw. der
Empfängerperipherieapparatur 6 (F i g. 3c) eine Selektionsanordnung 40, 40' die an den Ausgang der bereits
vorhandenen Taktrückgewinnungsschaltungen 21, 24 und Regeneratoren 22, 25 angeschlossen ist Diese
Selektionsanordnungen 40,40' können verschiedenartig ausgebildet werden. Als Beispiel zeigt Fig.3b eine
Ausführungsform der Selektionsanordnung 40 in dem regenerativen Teil 9 der Zwischenstelle 7, die sich für
Testbildmuster in Form von linearen Schieberegisterreihen maximaler Länge gut eignet, also im vorliegenden
Fall, wenn η = 2p — 1 ist. Diese Selektionsanordnung 40 in Fi g. 3b enthält einen an den Ausgang des
Regenerators angeschlossenen Bitselektor 41 zum Selektieren der Bits in einer bestimmten Bitstelle der
aufeinanderfolgenden Übertragungsrrhmen und einen an den Ausgang der Taktrückgewinnungsschaltung 21
angeschlossenen Einstellkreis 42 für den Bitselektor 41. Wenn das Testbitmuster in einer bestimmten Bitstelle
der Übertragungsrahmen gefunden worden ist, ist dieser Einstellkreis 42 gesperrt, aber wenn das
Testbitmuster noch nicht gefunden ist oder verloren gegangen ist, stellt dieser Einstellkreis 42 den Bitselektor
41 jeweils auf eine andere Bitstelle der Übertragungsrahmen ein, bis die Bitstelle für das Testbit
gefunden wird. An den Ausgang des Bitselektors 41 ist ein Musterdetektionskreis 43 angeschlossen mit einem
Musterwandler 44, einem Integrator 45 für das umgewandelte Muster und einem Steuerkreis 46, der an
den Intergrator 45 angeschlossen ist und ein Sperrsignal für den Einstellkreis 42 abgibt, wenn das Ausgangssignal
des Integrators 45 eine bestimmte Schwelle innerhalb eines Zeitintervalls, das auch durch die Periode des
Testbitmusters bestimmt wird, überschreitet. Der Musterwandler 44 wandelt im allgemeinen ein vom
Bitselektor 41 herrührendes beliebiges Bitmuster in ein ebenfalls beliebiges Impulsmuster um, nur das Testbit- J"
muster aber in eine Reihe äquidistanter Impulse. Die Integration dieser letzten Reihe von Impulsen im
Integrator 45 führt zu einem Signal, das die Schwelle des Steuerkreises 46 innerhalb des genannten Zeitintervalls
überschreitet. Diese Schwelle wird derart gewählt, daß auch eine vorgeschriebene beschränkte Anzahl Bitfehler
im Testbitmuster zugelassen werden kann, ohne daß dies zu einer Einstellung des Bitselektors 41 auf eine
andere Bitstelle der Übertragungsrahmen führt. Nähere Einzelheiten in bezug auf diese Selektionsanordnung 40 w
und die darin verwendeten Musterwandler 44 lassen sich in der US-Patentschrift 36 19 510 finden.
Mit Hilfe dieser Selektionsanordnung 40 in Fig.3b können verschiedene Signale auf einfache Weise dem
regenerierten verschlüsselten Bitstrom entnommen 4>
werden, nachdem die Bitstelle des Testbits .in den Übertragungsrahmen gefunden worden ist. So ist das
Testbitmuster selbst am Ausgang 47 verfügbar, der mit dem Ausgang des Bitselektors 41 verbunden ist. Weiter
ist ein zur Fehlerüberwachung besonders geeignetes 5«
Signal an einem Ausgang 48 verfügbar, der mit dem Ausgang des Miistervvar.dlers 44 verbunden ist. Etwaige
Bitfehler in dein Testbitmuster verursachen ja das Fehlen entsprechender Impulse in der Reihe normalerweise
äquidistanter Impulse am Ausgang des Musterwandlers 44, so daß ein an den Ausgang 48
angeschlossener Monitor 49 zur Überwachung der Bitfehlermöglichkeit nur dieses Fehlen von Impulsen zu
ermitteln braucht und folglich besonders einfach ausgebildet werden kann. Zum Schluß ist es möglich, t>o
nicht nur die Bitstelle des Testbits in jedem Übertragungsrahmen, sondern auch die Phasenbeziehung des
periodischen Testbitmusters gegenüber den aufeinanderfolgenden Übertragungsrahmen zu finden. Es gibt ja
zwischen dem Testbitmuster und dem Verschlüsselungs- &5
impulsmuster des Impulsmustergenerators 39 in F i g. 3a einen festen Zusammenhang und folglich auch zwischen
dem Testbitmuster und dem Zyklus der Erzeugungszustände Si, S2, ... Sn des Generators 39 eine feste
Phasenbeziehung. Nun läßt sich darlegen, daß bei einer geeigneten Ausbildung des Musterwandlers 44 (siehe
die letztgenannte US-Patentschrift) mit Hilfe eines an den Musterwandler 44 angeschlossenen Zustandsdetektors
50 einmal in jeder Periode des Testbitmusters ein Impuls abgeleitet werden kann, der die Bitstelle von
beispielsweise Erzeugungszustand Sn in dem dann auftretenden Übertragungsrahmen angibt und damit
folglich auch die Phasenbeziehung des Testbitmusters gegenüber den aufeinanderfolgenden Übertragungsrahmen.
Diese von dem Zustandsdetektor 50 herrührenden Impulse sind an einem Ausgang 51 der Selektionsanordnung
40 in F i g. 3b verfügbar.
Von dieser letzten Möglichkeit wird meistens kein Gebrauch gemacht werden in den regenerativen
Zwischenstellen 7, aber sie wird wohl in der Empfängerperipherieapparatur 6 benutzt, die in F i g. 3c
dargestellt ist. Die entsprechenden Teile der Peripherieapparatur 6 in F i g. 3c und F i g. 2c sind mit gleichen
Bezugszeichen angegeben. Wie bereits erwähnt, enthält auch der regenerative Teil 23 der Peripherieapparatur 6
in F i g. 3c eine Selektionsanordnung 40', die auf dieselbe Art und Weise ausgebildet werden kann wie die
Selektionsanordnung 40 in F i g. 3b und deswegen nicht detailliert in F i g. 3c dargestellt ist. Die am Ausgang 51'
verfügbaren Impulse, die ja einmal pro Periode des Testbitmusters die Bitstelle beispielsweise des Erzeugungszustands
Sn und damit also die gewünschte Zählstellung des Überiragungstaktimpulszählers 38'
angeben, dazu werden verwendet, diesen Zähler 38' mit dem Übertragungstaktimpulszähler 38 in der Senderperipherieapparatur
2 aus F i g. 3a zu synchronisieren. Da auch die Impulsmustergeneratoren 39, 39' in der
Verschlüsselungsanordnung 15 der Fig.3a bzw. Entschlüsselungsanordnung
26 der F i g. 3c identisch sind, werden auch die Verschlüsselungsimpulsmuster für die
Modulo-2-Addierer 19, 27 einander entsprechen. Die der Entschlüsselungsanordnung 26 nachgeschalteten
Teile der Empfängerperipherieapparatur 6 in F i g. 3c unterscheiden sich darin von denen der F i g. 2c, daß der
Synchronisationskreis 36 der F1 g. 2c in Fi g. 3c
fortfallen kann, weil seine Aufgabe durch die Selektionsar.ordr.ung
40' erfüllt werden kann. Das am Ausgang 48' verfügbare Signal wird ja normalerweise durch eine
Reihe äquidistanter Impulse gebildet, die in der Testbitstelle der aufeinanderfolgenden Übertragungsrahmen auftreten und folglich dazu verwendet werden
können, den Zeitsteuerkreis -30 mit den Übertragungsrahmen zu synchronisieren.
In der obenstehenden Erläuterung wurde vorausgesetzt,
daß die als Testbits eingefügten zusätzlichen Bits der Quelle 12 in Fig.3a alle denselben binären Wert
haben. Weiter ist als Beispiel die Beziehung C=F-I zwischen der Endzählstellung C der Übertragungstaktimpulszähler
38,38' und der Anzahl Fder Bitstellen pro Übertragungsrahmen gewählt worden. Unter Beibehaltung
der obengenannten Voraussetzung können auch andere feste Beziehungen zwischen C und F gewählt
werden. So führt beispielsweise die Beziehung C = F + 1 zu einem Testbitmuster, das dem Zeitinvertierten
Verschlüsselungsimpulsmuster des Impulsmustergenerators 39 für eingefügte zusätzliche Bits mit
einem Binärwert »0« entspricht und das dem logisch invertierten Wert des zeitinvertierten Verschlüsselungsimpulsmusters
für eingefügte zusätzliche Bits mit einem Binärwert »1« entspricht, wie auf einfache Weise
gefunden werden kann. Im allgemeinen kann die
obengenannte Voraussetzung beibehalten werden, wenn C und 5 keine gemeinsamen Faktoren aufweisen
und folglich ein relatives Primzahlenpaar bilden.
Es können jedoch noch andere Beziehungen zwischen Cund F gewählt werden, die für praktische Anwendung
in dem vorliegenden Übertragungssystem geeignet sind, wenn die obengenannte Voraussetzung verlassen wird.
Eine durchaus verwendbare Beziehung ist beispielsweise C = F. Wenn diese Beziehung in der Senderperipherieapparatur
2 aus Fig.3d für F= (n + 1) = C angewandt wird, bedeutet dies, daß die Testbitstellen
aufeinanderfolgender Übertragungsrahmen immer mit nur einem bestimmten Erzeugungszustand Sx des
Impulsmustergenerators 39 zusammenfallen. In diesem Fall wird die Quelle 12 in F i g. 3a durch einen Generator
zum Liefern eines pseudobeliebigen Bitmusters, beispielsweise eine lineare Schieberegisterreihe mit maximaler
Länge, gebildet. Für den verschlüsselten Bitstrom am Ausgang des Modulo-2-Addierers 19 hat dies zur
Folge, daß die Bits in den Testbitstellen aufeinanderfolgender Übertragungsrahmen ein Muster bilden, das
dem festen pseudobeliebigen Bitmuster der Quelle 12 oder dem logischen invertierten Wert desselben
abhängig von dem binären Wert des Bits in dem festen Verschlüsselungsimpulsmuster, das diesem Erzeugungszustand
Sx des Impulsmustergenerators 39 zugehört, entspricht. Auch in diesem Fall ist das Testbitmuster
völlig bekannt, so daß es auf die bereits eingehend erläuterte Art und Weise in regenerativen Teilen 9, 23
der Zwischenstellen 7 und der Empfängerperipherieapparatur 6 mit Hilfe von Selektionsanordnungen 40, 40',
die für dieses Testbitmuster eingerichtet werden, selektiert werden kann.
Die obenstehend beschriebene Wirkungsweise der Senderperipherieapparatur 2 in F i g. 3a wird durch die
Zeitdiagramme der F i g. 5 erläutert. Die Zeitdiagramme a und b in F i g. 5 entsprechen den Zeitdiagrammen a
und b der Fig.4 und zeigen den Bitstrom der Datenquelle 11, der in den Pufferspeicher 13 eingeschrieben
wird, und den Bitstrom, der im Rhythmus des Übertragungstaktsignals aus dem Pufferspeicher 13
ausgelesen wird für den Fall, daß in der Bitstelle (n + 1) jedes Übertragungsrahmens ein durch χ bezeichnetes
Testbit eingefügt wird. Im Gegensatz zu Fig.4 haben
die Testbits λτ in aufeinanderfolgenden Übertragungsrahmen aus F i g. 5 nicht denselben Binärwert, sondern
sie bilden das feste pseudobeliebige Bitmuster der Quelle 12. Das Zeitdiagramm c in Fig.5 zeigt die
Zählstellung des Übertragungstaktimpulszählers 38 und mit Hilfe von Pfeilen die Zeitpunkte, wo dieser Zähler
38 nach Erreichen der Endzählstellung C = (n + 1) dem Impuismustergenerator 39 einen Stellimpuls abgibt.
Diese Zeitpunkie brauchen nicht unbedingterweise mit dem Anfang jedes der Übertragungsrahmen zusammenfallen,
aber in der Praxis wird dieses Zusammenfallen wohl bevorzugt, weil dazu dem Zähler, der im
Zeitsteuerkreis 14 bereits zum Verteilen des Bitstromes in Übertragungsrahmen mit F = (n + 1) Bitstellen pro
Übertragungsrahmen vorhanden ist, zugleich der Stellimpuls, um den Impulsmustergenerator 39 in den
Ausgangserzeugungszustand 5; zu bringen, entnommen werden kann, und ein eigener Übertragungstaktimpulszähkr
38 kann also fortfallen. Das Zeitdiagramm d in Fig.5 zeigt die aufeinanderfolgenden Erzeugungszustände
Si, S2, -··, Sn+\ des Impulsmustergenerators 39.
Aus den Zeitdiagrammen b und d ergibt sich deutlich, daß die Testbits χ in aufeinanderfolgenden Übertragungsrahmen
immer mit demselben Erzeugungszustand S„+\ des Impulsmustergenerators 39 zusammenfallen.
Da in diesem Fall die Testbitmuster in dem zu
verschlüsselnden Bitstrom und dem verschlüsselten Bitstrom entweder einander entsprechen oder einer des
anderen logischer invertierter Wert ist und dies also auch für den entschlüsselten Bitstrom gilt im Gegensatz
zu dem an Hand der Fig.4 erläuterten Fall, kann dem
entschlüsselten Bitstrom die Information zum Synchronisieren des Übertragungstaktimpulszählers 38' in der
ίο Empfängerperipherieapparatur 6 entnommen werden.
Fig.6 zeigt eine Abwandlung der Empfängerperipherieapparatur 6 in Fig.3c, worin von dieser letzten
Möglichkeit Gebrauch gemacht wird. Die entsprechenden Teile der Peripherieapparatur 6 in Fig.6 und
Fig.3c sind mit denselben Bezugszeichen angegeben.
In dem Ausführungsbeispiel nach F i g. 6 fehlt die Selektionsanordnung 40' aus F i g. 3c im regenerativen
Teil 23, aber dagegen ist der Synchronisationskreis 36 aus F i g. 2c vorhanden, weil die Aufgabe der Selektionsanordnung
40' aus F i g. 3c in diesem Fall durch diesen Synchronisationskreis 36 in Zusammenarbeit mit dem
Pufferspeicher 29 und dem Zeitsteuerkreis 30 völlig erfüllt werden kann. Aus Fig. 6 geht hervor, daß diese
Ausführungsform der Peripherieapparatur 6 der bekannten Ausführungsform nach Fig. 2c weitgehend
entspricht. Die Ausführungsform nach F i g. 6 unterscheidet sich jedoch von der nach F i g. 2c dadurch, daß
in F i g. 6 ein Übertragungstaktimpulszähler 38' vorhanden ist, der einen Impulsmustergenerator 39' beim
Erreichen der Endzählstellung C = (n -t- 1) in den
Ausgangserzeugungszustand Si bringt. Dieser Synchronisationskreis 36 kann auf ähnliche Weise wie die
Selektionsanordnungen 40,40' in den Zwischenstellen 7 nach Fig. 3b und die Peripherieapparatur 6 nach
Fig. 3c aufgebaut werden. An einem Ausgang 52 des Synchronisationskreises 36 ist dann ein Signal zum
Synchronisieren des Übertragungstaktimpulszählers 38' in F i g. 6 mit dem Übertragungstaktimpulszähler 38 in
Fi g. 3a vorhanden. Wenn die Stellimpulse des Übertragungstaktimpulszählers
38 mit dem Anfang jedes der Übertragungsrahmen zusammenfallen, kann der Stellimpuls
zum Bringen des Impulsmustergenerators 39' in den Ausgangserzeugungszustand Si auch zum Zeitsteuerkreis
30 entnommen werden, so daß der einzelne Übertragungstaktimpulszähler 38' in der Peripherieapparatur
6 fortfallen kann, ebenso wie übrigens der Übertragungstaktimpulszähler 38 in der Peripherieapparatur
2, wie dies bereits erwähnt wurde.
Obenstehendes wurde für die Beziehung C=F
Obenstehendes wurde für die Beziehung C=F
so zwischen der Endzählstellung C des Übertragungstaktimpulszählers
38 und der Anzahl F der Bitstellen pro Übertragungsrahmen erläutert, kann aber mutatis
mutandis auch angewandt werden, wenn die Beziehung C = F/m gewählt wird, wobei m eine ganze Zahl ist,
weil auch dann die Testbits χ in den aufeinanderfolgenden Übertragungsrahmen immer mit denselben Erzeugungszustand
Sx des Impulsmustergenerators 39 zusammenfallen,
wie auf einfache Weise nachgewiesen werden kann.
so Zusammenfassend läßt sich sagen, daß das beschriebene
digitale Übertragungssystem wichtige Vorteile bietet. So ist es bei Anwendung der beschriebenen
Maßnahmen nicht nur möglich, die als Testbits eingefügten zusätzlichen Bits aus dem verschlüsselten
Bitstrom zu selektieren, ohne diesen zu entschlüsseln, und diese Testbits zur Überwachung des den betreffenden
Zwischenstellen vorhergehenden regenerativen Abschnittes zu verwenden, sondern es ist anrh mntrKol··
bei Ermittlung einer falschen Funktion dieses vorhergehenden regenerativen Abschnitts die empfangenen
Testbits in dem regenerierteil Bitstrom zu unterdrücken und durch Alarmbits in den für diese Testbits
bestimmten Bitstellen zu ersetzen. Dadurch, daß für diese Alarmbits ein für die betreffende Zwischenstelle
kennzeichnendes Alarmbitmuster gewählt wird, kann die Empfängerendstelle beim Empfang dieses kennzeichnenden
Alarmbitmusters ohne weitere Fehleror-
tung ermitteln, daß der der betreffenden Zwischenstelle
vorhergehende regenerative Abschnitt nicht einwandfrei funktioniert. In dem beschriebenen Übertragungssystem
wird außerdem ein Verschlüssler-Entschlüsslertyp verwendet, der keine Bitfehlermultiplikation einführt
im Gegensatz zu dem selbstsynchronisierenden Verschlüssler und Entschlüssler, der in den bekannten
Obertragungssystemen verwendet wird und der eine Bitfehlermultiplikation herbeiführt.
Hierzu 3 Blatt Zeichnungen
Claims (3)
1. Digitales Übertragungssystem mit einer Anzahl regenerativer Zwischenstellen, die zusammen eine
digitale Verbindung zwischen einer Senderendstelle und einer Empfängerendstelle bilden, wobei die
Endstellen je mit zugehörender digitaler Penpheneapparatur
versehen sind und die Senderperipherieapparatur Mittel zum Verteilen des zu übertragenden
Bitstromes in aufeinanderfolgende Ubertragungsrahmen
mit einer festen Anzahl Bitstellen und zum Einfügen mindestens eines zusätzlichen Bits in
eine gegebene Bitstelle jedes der aufeinanderfolgenden Übertragungsrahmen und weiter eine Verschlüsselungsanordnung
Scrambler enthält, in der der auf diese Weise erhaltene Bitstrom mit einem
Verschlüsselungsimpulsmuster modulo 2 kombiniert wL-d, und zwar zum Erzeugen eines verschlüsselten
Bitstromes zur Übertragung über die digitale
Verbindung, und wobei die Empfängerperipheneapparatur
eine Entschlüsselungsanordnung Descrambler zum Entschlüsseln des der digitalen Verbindung
entnommen verschlüsselten Bitstromes und weiter Mittel enthält zum Selektieren der in die aufeinanderfolgenden
Übertragungsrahmen eingefügten zusätzlichen Bits, dadurch gekennzeichnet,
daß die Sender- sowie die Empfängerpenpherieapparatur
(2 bzw. 6) einen Übertragungstaktimpulszähler (38 38') mit einer Endzählstellung enthalten, die
mit der Anzahl Bitstellen pro Übertragungsrahmen in einer gegebenen festen Beziehung steht, welche
Zähler in der Endzählstellung einen Stellimpuls abgeben, daß die Verschlüsselungs- sowie die
Entschlüsselungsanordnung {15 bzw. 26) mit einem Impulsmustergenerator (39,39') zum Erzeugen eines
gegebenen festen Verschlüsselungsimpulsmusters versehen sind, welche Impulsmustergeneratoren
durch den Stellimpuls der genannten Zähler in einen gegebenen Ausgangserzeugungszustand gebracht
werden, und daß die regenerativen Zwischenstellen (7) sowie die Empfängerperipherieapparatur (6)
Mittel enthalten zum Selektieren der in die aufeinanderfolgenden Übertragungsrahmen eingefügten
zusätzlichen Bits auf Basis der genannten festen Beziehung zwischen der Endzählstellung und
der Anzahl Bitstellen pro Übertragungsrahmen, wobei die Selektionsmittel in der Empfängerperipherieapparatur
(6) zugleich Synchronimpulse zum Synchronisieren des Übertragungstaktimpulszählers
(38') in der Empfängerperipherieapparatur mit dem in der Senderperipherieapparatur (2) abgeben.
2. Digitales Übertragungssystem nach Anspruch 1, dadurch gekennzeichnet, daß die in eine gegebene
Bitstelle jedes der aufeinanderfolgenden Übertragungsrahmen eingefügten zusätzlichen Bits alle
denselben binären Wert aufweisen und daß die Endzählstellung des Übertragungstaktimpulszählers
(38,38') und die Anzahl Bitstellen pro Übertragungsrahmen ein relatives Primzahlenpaar bilden.
3. Digitales Übertragungssystem nach Anspruch 1, dadurch gekennzeichnet, daß die in eine gegebene
Bitstelle jedes der aufeinanderfolgenden Übertragungsrahmen eingefügten zusätzlichen Bits ein
festes und periodisch pseudobeliebiges Bitmuster bilden und daß die Endzählstellung des Übertragungstaktimpulszählers
(38, 38') der Anzahl Bitstellen pro Übertragungsrahmen bzw. einem Untervielfachen
derselben entspricht.
Die Erfindung bezieht sich auf ein digitales Übertragungssystem mit einer Anzahl regenerativer Zwischenstellen,
die zusammen eine digitale Verbindung zwischen einer Senderendstelle und einer Empfängerendstelle
bilden, wobei Endstellen je mit zugehörender digitaler Peripherieapparatur versehen sind und die
Senderperipherieapparatur Mittel zum Verteilen des zu übertragenden Bitstromes in aufeinanderfolgende
Übertragungsrahmen mit einer festen Anzahl Bitstellen und zum Einfügen mindestens eines zusätzlichen Bits in
eine gegebene Bitstelle jedes der aufeinanderfolgenden Übertragungsrahmen und weiter eine Verschlüsselungsanordnung (Scrambler) enthält, in der der auf diese
Weise erhaltene Bitstrom mit einem Verschlüsselungsimpulsmuster modulo-2 kombiniert wird, und zwar zum
Erzeugen eines verschlüsselten Bitstromes zur Übertragung über die digitale Verbindung, und wobei die
Empfängerperipherieapparatur eine Entschlüsselungsanordnung Descrambler zum Entschlüsseln des der
digitalen Verbindung entnommenen verschlüsselten Bitstromes und weiter Mittel enthält zum Selektieren
der in die aufeinanderfolgenden Übertragungsrahmen eingefügten zusätzlichen Bits. ·
Ein digitales Übertragungssystem der obengenannten Art ist beispielsweise aus einem Artikel von Pierre
E. Hervieux mit dem Titel »RD-3 Long-Haul High Capacity Digital Radio« in »Proceedings of the World
Telecommunication Forum«, Genf 1975 bekannt. Das Verschlüsseln des zu übertragenden Bitstromes wird in
einem derartigen digitalen Übertragungssystem angewandt, um das Rückgewinnen der Taktimpulssignale aus
dem übertragenen Bitstrom zu erleichtern und das Linienspektrum zu verringern und einheitlicher zu
machen.
Ein Nachteil dieser Art der Verschlüsselung ist jedoch, daß die u.a. zum Überwachen der digitalen
Verbindung in den Bitstrom eingefügten zusätzlichen Bits nicht eher dem übertragenen Bitstrom entnommen
werden können, als bis dieser Bitstrom entschlüsselt worden ist. In der Praxis ist es denn auch aus
wirtschaftlichen Gründen üblich, die digitale Verbindung nicht in jeder regenerativen Zwischenstelle zu
überwachen, sondern dies nur einmal pro mehrere regenerative Abschnitte zu machen. Dies bringt jedoch
den Nachteil mit sich, daß, wenn eine zur Überwachung eingerichtete regenerative Zwischenstelle Alarm gibt,
danach noch eine Fehlerortungsprozedur durchgeführt werden muß, um zu ermitteln, welcher der der
überwachenden Zwischenstelle vorhergehenden regenerativen Abschnitte nicht einwandfrei funktioniert.
Aus der DE-AS 18 15 233 sind ein Verfahren und Schaltungsanordnungen bekannt, um durch Zufügen
von zusätzlichen Bits zu der zu übertragenden Information eine Synchronisation zwischen Sender und
Empfänger zu erreichen. Dabei wird die zu übertragende Information durch Verknüpfung mit einer Schlüssel-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL7710503A NL7710503A (nl) | 1977-09-27 | 1977-09-27 | Digitaal transmissiestelsel. |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2840552A1 DE2840552A1 (de) | 1979-03-29 |
DE2840552C2 true DE2840552C2 (de) | 1983-12-01 |
Family
ID=19829234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2840552A Expired DE2840552C2 (de) | 1977-09-27 | 1978-09-18 | Digitales Übertragungssystem |
Country Status (10)
Country | Link |
---|---|
US (1) | US4214206A (de) |
JP (1) | JPS6033015B2 (de) |
AU (1) | AU518883B2 (de) |
CA (1) | CA1126361A (de) |
DE (1) | DE2840552C2 (de) |
FR (1) | FR2404353B1 (de) |
GB (1) | GB2005116B (de) |
IT (1) | IT1098893B (de) |
NL (1) | NL7710503A (de) |
SE (1) | SE431279B (de) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU559654B2 (en) * | 1982-05-11 | 1987-03-19 | Tandem Computers Inc. | Integrated scrambler - encoder |
CA1211521A (en) * | 1982-07-20 | 1986-09-16 | Katsuhiro Nakamura | Cryptographic system |
DE3400965A1 (de) * | 1984-01-13 | 1985-07-18 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Einrichtung zum rahmenaufbau auf der sendeseite bzw. rahmenabbau auf der empfangsseite fuer eine digitale richtfunkuebertragungsstrecke |
JPH063896B2 (ja) * | 1985-02-21 | 1994-01-12 | 日本電気株式会社 | デジタル符号変換回路 |
JPS6359131A (ja) * | 1986-08-28 | 1988-03-15 | Nec Corp | デ−タ伝送方式 |
US4771400A (en) * | 1986-12-29 | 1988-09-13 | Cylink Corporation | Bit density controller |
US4967389A (en) * | 1986-12-29 | 1990-10-30 | Cylink Corporation | Bit density controller |
US5237593A (en) * | 1989-05-04 | 1993-08-17 | Stc, Plc | Sequence synchronisation |
JP3145407B2 (ja) * | 1994-07-15 | 2001-03-12 | 株式会社エヌ・ティ・ティ・ドコモ | 信号伝送方式および通信システム |
KR100270311B1 (ko) * | 1997-11-28 | 2000-10-16 | 이계철 | 동기식디지털재생중계기망에서패턴유도지터억압을위한스크램블링회로 |
JP3766779B2 (ja) * | 2000-03-31 | 2006-04-19 | シャープ株式会社 | 自己同期型データ伝送装置およびこれを用いたデータ駆動型情報処理装置 |
US8213611B2 (en) * | 2004-11-03 | 2012-07-03 | Broadcom Corporation | Two-stage block synchronization and scrambling |
US10594687B2 (en) | 2013-05-14 | 2020-03-17 | Kara Partners Llc | Technologies for enhancing computer security |
US12028333B2 (en) | 2013-05-14 | 2024-07-02 | Kara Partners Llc | Systems and methods for variable-length encoding and decoding for enhancing computer systems |
US10057250B2 (en) | 2013-05-14 | 2018-08-21 | Kara Partners Llc | Technologies for enhancing computer security |
US9454653B1 (en) * | 2014-05-14 | 2016-09-27 | Brian Penny | Technologies for enhancing computer security |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1582790A (de) * | 1968-01-16 | 1969-10-10 | ||
US3590380A (en) * | 1968-02-23 | 1971-06-29 | Philips Corp | Repeater station for information signals containing pseudo-random auxiliary signals |
NL7400760A (nl) * | 1974-01-21 | 1975-07-23 | Philips Nv | Transmissiesysteem voor pulssignalen van vaste klokfrequentie. |
CH621445A5 (de) * | 1976-09-09 | 1981-01-30 | Gretag Ag | |
US4095053A (en) * | 1977-09-01 | 1978-06-13 | Bell Telephone Laboratories, Incorporated | Quasi-pulse stuffing synchronization |
-
1977
- 1977-09-27 NL NL7710503A patent/NL7710503A/xx not_active Application Discontinuation
-
1978
- 1978-08-18 US US05/934,824 patent/US4214206A/en not_active Expired - Lifetime
- 1978-09-18 DE DE2840552A patent/DE2840552C2/de not_active Expired
- 1978-09-21 CA CA311,765A patent/CA1126361A/en not_active Expired
- 1978-09-22 GB GB7837803A patent/GB2005116B/en not_active Expired
- 1978-09-22 IT IT27990/78A patent/IT1098893B/it active
- 1978-09-25 SE SE7810023A patent/SE431279B/sv not_active IP Right Cessation
- 1978-09-25 FR FR7827393A patent/FR2404353B1/fr not_active Expired
- 1978-09-26 AU AU40207/78A patent/AU518883B2/en not_active Expired
- 1978-09-27 JP JP53118099A patent/JPS6033015B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS6033015B2 (ja) | 1985-07-31 |
SE431279B (sv) | 1984-01-23 |
GB2005116A (en) | 1979-04-11 |
AU4020778A (en) | 1980-04-03 |
IT7827990A0 (it) | 1978-09-22 |
CA1126361A (en) | 1982-06-22 |
NL7710503A (nl) | 1979-03-29 |
IT1098893B (it) | 1985-09-18 |
FR2404353A1 (fr) | 1979-04-20 |
JPS5457907A (en) | 1979-05-10 |
GB2005116B (en) | 1982-01-20 |
SE7810023L (sv) | 1979-03-28 |
FR2404353B1 (fr) | 1987-06-05 |
US4214206A (en) | 1980-07-22 |
AU518883B2 (en) | 1981-10-22 |
DE2840552A1 (de) | 1979-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2840552C2 (de) | Digitales Übertragungssystem | |
DE2341627C2 (de) | Datenverschlüsselungs- und -entschlüsselungsvorrichtung | |
DE2715631C2 (de) | Verschlüsselung und Absicherung von Daten | |
DE2510278C2 (de) | Pseudozufalls-Wortgenerator | |
DE1487785B2 (de) | Verfahren und schaltungsanordnung zum codieren und decodi eren selbstsynchroner signale | |
DE1207426B (de) | Verfahren zum Ver- und Entschluesseln von impulsfoermigen Nachrichten | |
DE3214150A1 (de) | Schaltungsanordnung zum begrenzen der anzahl gleicher aufeinanderfolgender bits in einer folge von bits bei einer digitalen uebertragungseinrichtung | |
DE2154018B2 (de) | Anordnung zur digitalen Datenver- und Entschlüsselung | |
DE2602807A1 (de) | Vorrichtung und verfahren zur uebertragung digitaler daten | |
EP2647157A1 (de) | Verfahren und vorrichtung zur durchführung einer symmetrischen stromverschlüsselung von daten | |
DE2154019C3 (de) | Zufallskodegenerator | |
DE1562052B2 (de) | Nachrichtenuebertragungsanlage mit sende und empfangsseiti gen umcodieren | |
DE2520835B2 (de) | Schaltungsanordnung zur uebertragung von synchron und asynchron auftretenden daten | |
DE3042394C2 (de) | ||
DE1243718B (de) | System zur UEbertragung von Impulsen | |
DE3828864C2 (de) | ||
DE10033143A1 (de) | Verbessertes CIMT-Codiersystem und -Verfahren mit einer automatischen Wortausrichtung für eine Simplexoperation | |
EP0087758A2 (de) | Verfahren und Anordnung zum Übertragen von Zeichen | |
DE2634353C2 (de) | Nachrichtenübertragungssystem für Pulscodemodulation mit sendeseitigem Verwürfler und synchronisiertem empfangsseitigem Entwürfler | |
DE19757370C2 (de) | Verfahren zur taktilen Erzeugung pseudo-zufälliger Datenworte | |
DE1524884C3 (de) | VerfahFen und Schaltungsanordnung zur Übertragung digitaler Nachrichten unter Bildung und Einfügung von Prüfbits | |
DE2622660C3 (de) | Anordnung zur Übertragung binärer Signalströme | |
DE2633516C3 (de) | Digitales Nachrichtensystem | |
DE2455477C3 (de) | Verfahren zur Sprachverschleierung durch zeitliches Vertauschen der Sprachabschnitte | |
DE1803062C1 (de) | Einrichtung zur Synchronisation von Zufallszeichengeneratoren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL |
|
8339 | Ceased/non-payment of the annual fee |