DE2509731B2 - Schaltnetz zur logischen verknuepfung von binaeren schaltvariablen - Google Patents
Schaltnetz zur logischen verknuepfung von binaeren schaltvariablenInfo
- Publication number
- DE2509731B2 DE2509731B2 DE19752509731 DE2509731A DE2509731B2 DE 2509731 B2 DE2509731 B2 DE 2509731B2 DE 19752509731 DE19752509731 DE 19752509731 DE 2509731 A DE2509731 A DE 2509731A DE 2509731 B2 DE2509731 B2 DE 2509731B2
- Authority
- DE
- Germany
- Prior art keywords
- switching
- inputs
- load
- variables
- current paths
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
- H03K19/1735—Controllable logic circuits by wiring, e.g. uncommitted logic arrays
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/086—Emitter coupled logic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/086—Emitter coupled logic
- H03K19/0866—Stacked emitter coupled logic
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
•50
Die Erfindung betrifft ein Schaltnetz zur logischen Verknüpfung von binären Schaltvariablen, das zwei
parallele, jeweils ein Schaltglied enthaltende Hauptstrompfade aufweist, die sich jeweils in zwei ebenfalls
Schaltglieder enthaltende Zweigstrompfade verzweigen, und bei dem mit dem Schaltglied eines der
Hauptstrompfade eine die Stromverteilung auf die beiden Hauptstrompfade steuernde Gruppe von vier
emittergekoppelten Transistoren gekoppelt ist, ferner wenigstens in einem der den Hauptstrompfaden
zugeordneten Zweigstrompfade das darin angeordnete Schaitglicd aus einer die Stromverteilung auf diese
beiden Zweigstrornpfade steuernden Gruppe von
b0 Funktion der an die Basisanschlüsse der emittergekoppelten
Transistoren angelegten Schaltvariablen bilden.
Ein solches Schaltnetz ist aus einem Datenblatt »MC 1678, MC 1679« aus der Broschüre »MECL Integrated
Circuits Data Book«, 1. Auflage, August 1971, der Firma Motorola Inc. bekannt. Bei der bekannten Schaltungsanordnung
handelt es sich jedoch eigentlich um ein Flipflop, bei dem sich an einen der Hauptstrompfade
vier Zweigstrompfade anschließen, von denen zwei über die an die Hauptstrompfade angeschlossenen Lastglieder
gegenseitig rückgekoppelt sind. Zwei an die vier emittergekoppelte Transistoren umfassende Gruppe
angelegte Signale sind gleichzeitig an die Basen von zwei in Zweigstrompfaden angeordneten Transistoren
angelegt und bilden offensichtlich Stell- und Rückstellsignale. Selbstverständlich kann jedes Flipflop, das in
Abhängigkeit von einer bestimmten Kombination von Eingangssignalen, wozu auch Stell-, Rückstell- und
Taktsignale zählen können, einen bestimmten Zustand annimmt, als Schaltnetz zur logischen Verknüpfung von
binären Schaltvariablen betrachtet werden, da das Ausgangssignal stets für eine bestimmte Funktion der
Eingangsvariablen charakteristisch ist. Es ist jedoch stets eine beschränkte, genau vorgegebene Anzahl von
logischen Verknüpfungen solcher Schaltvariablen möglich, so daß eine solche Schaltungsanordnung nicht ein
Schaltnetz darstellt, das zur Verknüpfung einer vorgegebenen Anzahl binärer Schaltvariablen nach
allen möglichen Funktionen geeignet ist. In der gleichen Druckschrift zeigt das Datenblatt MC 10 107 die
Ausbildung einer ähnlichen Schaltungsanordnung als Schaltnetz zur logischen Verknüpfung von zwei
Schaltvariablen gemäß der Funktion eines exklusiven ODER oder eines exklusiven NOR.
Aus der DT-OS 21 41 415 ist ferner ein seriengekoppelter ECL-Schaltkreis bekannt, der ebenfalls zwei
Hauptstrompfade aufweist, die sich jeweils in zwei Zweigstrompfade verzweigen. Sowohl in den Haupt·
strompfaden als auch in den Zweigstrompfaden ist in der Grundform des Schaltnetzes jeweils ein Schalttransistor
vorhanden. Der Schalttransistor in einem der jedem der Hauptstrompfade zugeordneten Zweigstrompfad
ist an eine Bezugsspannungsquelle angelegt. An die anderen Schalttransistoren können die für binäre
Schaltvariablen charakteristischen Signale angelegt werden, so daß diese Schaltungsanordnung die Verknüpfung
von vier Schaltvariablen liefert. Dabei können jedoch die vier Schaltvariablen nicht beliebige Zustände
haben, sondern es müssen ihre Zustände bestimmten Bedingungen genügen, damit die Ausgangssignale eine
eindeutige Funktion der Eingangssignale sind. Um diese Abhängigkeit zu vermeiden, wird diese bekannte
Schaltung dahingehend erweitert, daß dem Schalttransistor des Zweigstrompfades, dem eine Schaltvariable
zugeführt wird, ein zweiter Transistor parallel geschaltet wird, dem die gleiche Schaltvariable zugeführt wird
wie dem Transistor in dem anderen Hauptzweig. Diese bekannte Schaltung kann weiterhin dadurch erweitert
werden, daß für weitere Paare von Schaltvariablen jeweils ein weiterer Hauptstrompfad mit zwei sich
anschließenden Zweigstrompfaden vorgesehen wird und außerdem die Anzahl der Transistoren in dem einen
Zweigstrompfad gleich der Anzahl der Hauptstrompfade gemacht wird, wobei den zusätzlichen Transistoren
emittergekoppelten Transistoren besteht, und die vier tn der Zweigstrompfade jeweils die gleichen Schaltvaria-
Zweigstrompfade teilweise parallel zueinander und mit Lastgliedern derart in Serie geschaltet sind, daß die die
Lastglieder durchfließenden Ströme die gewünschte blen zugeführt werden wie den Transistoren in den
anderen Hauptstrompfaden. Mit diesem Schaltnetz ist nur eine Art von logischen Verknüpfungen möglich, die
Scha bleu
zur fc
geeigi
ander·
Schalt Verkn niert ν
ner A Verkn
ledigli bestim
werde wurde t
wurde niert, ι von vi auszuf
geNet Schalt zweiei nach:
zweist univer.
kelt, '
mier-A
signale
werde!
Stelle
angesc
beiden
Steuer
Den lugrur «eiter
vier bi «en gi liefert. einer e
Die; gelöst
η einer ODER-Funktion der UND-Verknüpfung des
eweils einem Hauptstromzweig zugeordneten Signal-Haares
bzw. in einer UND-Funktion der ODER-Verinüpfurig
der den Hauptstrompfaden zugeordneten, negierten Signalpfade besteht.
Demgegenüber besteht ein Bedarf nach einem Schaltnetz, das dazu geignet ist, vier binäre Schaltvariable
nach allen möglichen Funktionen zu verknüpfen.
Aus der DT-AS 19 18 873 ist ein Schaltnetz zur logischen Verknüpfung von vier binären Schaltvariablen
bekannt, das emittergekoppelte Transistoren umfaßt, deren Basisanschlüsse die Eingänge für die für
die Schaltvariablen charakteristischen Signale sind. In seiner Grundform dient das bekannte Schaltnetz
allerdings nur zur Verknüpfung dreier Schaltvariabler unter Verwendung eines Multiemitter-Trjisistors zur
Bildung einer UND-Verknüpfung. Eine Abwandlung dieses Schaltnetzes ermöglicht eine Verknüpfung von
vier Schaltvariablen unter Verwendung von zwei UND-Verknüpfungen. Dieses Schaltnetz ist jedoch nur
zur Herstellung dieser einen logischen Verknüpfung geeignet. Andere Verknüpfungen erfordern einen
anderen Aufbau des Schaltnetzes. Allgemein ist es bekannt, Verknüpfungsglieder wie UND-, ODER-,
NOR- und NAND-Glieder zur Verknüpfung von Schaltvariablen zu verwenden, indem Gruppen solcher
Verknüpfungsglieder zu modularen Einheiten kombiniert werden, die für universelle Schaltnetze verschiedener
Art brauchbar sind und die für verschiedene Verknüpfungen eingerichtet werden können, indem
lediglich die verschiedenen Verknüpfungsglieder in bestimmter Weise verbunden oder programmiert
werden. Einige dieser Verknüpfungsglieder-Gruppen wurden für die Verknüpfung von drei Schaltvariablen
mit einstufiger Verzögerung eingerichtet und des wurden mehrere dieser modularen Einheiten kombiniert,
um eine begrenzte Anzahl von Verknüpfungen von vier Schaltvariablen mit einstufiger Verzögerung
auszuführen. Im allgemeinen werden jedoch mehrstufige Netzwerke benötigt, um alle Verknüpfungen von vier
Schaltvariablen vornehmen zu können. Die Anwendung zweier nacheinander erfolgender UND-Verknüpfungen
nach der DTAS 19 18 873 wäre bereits ein solches zweistufiges Netzwerk. Von Y a u und Tang wurde ein
universelles Schaltnetz für vier Schaltvariable entwikkelt, das von zwölf in drei Stufen angeordneten
ODER-Gliedern und einem NICHT-Glied Gebrauch
macht. Dieses Schaltnetz erfordert sieben Programmier-Anschlüsse,
und es erfolgt das Programmieren, indem die die Schaltvariablen darstellenden Eingangssignale auch den Programmier-Anschlüssen zugeführt
werden, und durch die Verwendung eines äußeren NICHT-Gliedes. Die Anzahl der Programmier-Anschlüsse
kann auf zwei reduziert werden, indem an Stelle der einzelnen Programmier-Anschlüsse seriell
angeschlossene Schieberegister verwendet werden. Die beiden restlichen Programmier-Anschlüsse dienen zur
Steuerung der Schieberegister bzw. zur Eingabe der Daten.
Demgegenüber liegt der Erfindung die Aufgabe zugrunde, ein Schaltnetz der eingangs genannten Art so
weiterzubilden, daß es zur logischen Verknüpfung von vier binären Schaltvariablen nach allen Schaltfunktionen
geeignet ist und die Verknüpfung in einer Zeit liefert, die nicht größer ist, als zur Signalverarbeitung in
einer emittergekoppelten Stufe benötigt wird.
Diese Aufgabe wird nach der Erfindung dadurch tfiMöst. daß zur Verknüpfung von vier bhiären
Schaltvariablen nach allen möglichen Funktionen das Schaltglied in jeweils einem der den beiden Hauotstrompfaden
zugeordneten Zweigstrompfade aus einer Gruppe von vier emittergekoppelten Transistoren
besteht, deren Basisanschlüsse die Eingänge für die für die Schaltvariablen charakteristischen Signale sind, und
daß die Lastglieder von mit den Zweigstrompfaden in Serie und zueinander parallel schaltbaren Lastzellen
gebildet werden.
Durch die erfindungsgemäßen Maßnahmen wird das gewünschte universelle Schaltnetz erzielt, das in
kürzester Verarbeitungszeit, nämlich in der zur Signalverarbeitung in nur einer emittergekoppelten
Stufe benötigten Zeit, die gewünschte Verknüpfung liefert. Auf diese Weise ist es nicht nur möglich, jede
beliebige logische Verknüpfung zwischen vier binären Schaltvariablen zu erzielen, sondern es wird auch eine
bedeutende Verbesserung des Leistungs-Verzögerungs-Produktes gegenüber bekannten Schaltneizen zur
logischen Verknüpfung von vier binären Schaltvariablen erzielt.
Bei einer bevorzugten Ausführungsform der Erfindung ist eine Einrichtung zum selektiven Miteinander-Verbinden
ausgewählter Basisanschlüsse der emittergekoppelten Transistoren vorhanden, um auf diese Weise
schnell und einfach die gewünschte logische Verknüpfung bewirken zu können.
Die Lastzellen können vorteilhaft jeweils zwei miteinander gekoppelte Transistoren enthalten, von
denen der zweite als Emitterfolger geschaltet und mit dem Ausgang der Lastzelle verbunden ist, während der
erste Transistor wahlweise mit einem der Zweigstrompfade verbunden ist.
Das erfindungsgemäße Schaltnetz erhält seine Universalität
durch die Möglichkeit, Verbindungen sowohl zwischen den Basisanschlüssen der emittergekoppelten
Transistoren als auch zwischen den Zweigstrompfaden und den Lastzellen in vielfältiger Weise herzustellen.
Dabei können Verbindungen sowohl zwischen den ' Anschlüssen verschiedener als auch gleicher Bauelemente
hergestellt werden. Auf diese Weise ist eine Programmierung, d. h. eine Wahl der Funktion oder
Funktionsklasse möglich, die von dem Schaltnetz ausgeführt werden soll. Einige der Zweigstrompfade
. können zu einer UND-Verknüpfung verdrahtet und mit Lastzellen verbunden werden, um ein verdrahtetes
Antivalenz-Glied zu bilden und sowohl die Funktion als auch deren Komplement zu liefern. Statt dessen kann
ein einzelner Zweigstrompfad mit einer einzelnen ι Lastzelle verbunden werden, während andere Zweigstrompfade
zu einer UND-Verknüpfung verdrahtet und mit einer anderen Lastzelle verbunden werden, um ein
verdrahtetes ODER-Glied zu bilden, d.as wiederum sowohl die Funktion als auch deren Komplement liefert.
> Darüber hinaus kann mit einer Anzahl Lastzellen eine
solche Kombination hergestellt werden, daß die Ausgänge der Lastzellen zu einer ODER-Verknüpfung
verdrahtet werden, um die ODER-Funktion der Ausgangssignale von mehreren Stromzweigen zu
ι liefern. Durch die Verwendung dieser Programmiertechnik und die selektive Zufuhr von Schaltvariablen zu
den Basen der emittergekoppelten Transistoren können alle Funktionen von vier Schaltvariablen und deren
Komplemente mit einer Verzögerung von nur einer
> Zeiteinheit und einem minimalen Leistungs-Verzögerungs-Produkt
erzeugt werden. Darüber hinaus können auch andere Funktionen von mehreren, und zwar auch
mehr als vier Schaltvariablen realisiert werden.
Weitere Einzelheiten und Ausgestaltungen der Erfindung ergeben sich aus der folgenden Beschreibung
der in der Zeichnung dargestellten Ausführungsbeispiele. Die der Beschreibung und der Zeichnung zu
entnehmenden Merkmale können bei anderen Ausfüh- ·. rungsformen der Erfindung einzeln für sich oder zu
mehreren in beliebiger Kombination Anwendung finden. Es zeigt
F i g. 1 das schematische Schaltbild eines universellen Schaltnetzes nach der Erfindung mit einem Kaskoden- n
Stromschalter und Lastzellen,
F i g. 2 eine Tabelle der Spannungen und Ströme, die in einer Kaskoden-Zellen-Lastzellen-Kombination auftreten,
Fig.3 eine schematische Darstellung der verdrahte- ι
ten UND-Verknüpfung zwischen einer Kaskodenzelle und einer Lastzelle,
F i g. 4 eine schematische Darstellung der verdrahteten ODER-Verknüpfung zwischen den Ausgängen von
Lastzellen, :i
F i g. 5 eine schematische Darstellung eines.Schaltnetzes,
welches das Äquivalent eines von zwei mit vier Eingängen versehenen UND-Gliedern gespeisten
ODER-Gliedes, das als ODER-Sammelglied betrachtet werden kann,
Fig.6 die schematische Darstellung eines Netzwerkes
mit zwei Kaskodezellen, das einem von vier mit je vier Eingängen versehenen UND-Gliedern gespeisten
ODER-Gliedes äquivalent ist, das als ODER-Zweifachsammelglied betrachtet werden kann, ;
Fig. 7 die schematische Darstellung eines Schaltnetzes,
das einem von zwei mit je vier Eingängen versehenen UND-Gliedern gespeisten Antivalenz-Glied
äquivalent ist, das als Antivalenz-Sammelglied bezeichnet werden kann, i
F i g. 8 eine schematische Darstellung eines Schaltnetzes mit zwei Kaskodezellen, das einem von zwei
Antivalenz-Gliedern, die ihrerseits jeweils von zwei mit vier Eingängen versehenen UND-Gliedern gespeist
werden, gespeistes ODER-Glied äquivalent ist und das als ODER-ZAntivalenz-Sammelglied betrachtet werden
kann,
Fig.9 die schematische Darstellung eines typischen
ODER-/Antivalenz-Netzwerkes nach der Erfindung, das einem ODER-Glied äquivalent ist, das von einem
anderen ODER-Glied und einem Antivalenz-Glied gespeist wird, die ihrerseits wieder beide jeweils von
zwei UND-Gliedern mit je vier Eingängen gespeist werden,
F i g. 10 ein Flußplan, der die verschiedenen typischen hardware-freien Transformationen veranschaulicht, die
zur Erzeugung der Funktionen dienen, die zu der mit dem gleichen Schaltnetz realisierbaren Funktionsklasse
gehören,
Fig. 11 eine Tabelle der Verknüpfungen mehrerer Kaskodenzellen welche die Erzeugung von fünfzig
Klassen von Schaltfunktionen ermöglichen,
Fig. 12 eine schematische Darstellung eines Netzwerkes
zur Erzeugung der Paritätsfunktion für vier Variable,
Fig. 13 eine schematische Darstellung eines Schaltnetzes
zur Erzeugung eines UND-Gliedes für acht Variable und
Fig. 14 eine schematische Darstellung eines Schaltnetzes
zur Verwendung als Verknüpfungsglied für zehn Variable.
Das in Fig. 1 dargestellte universelle Schahnetz mit
drei Eingängen enthält eine Kaskodcn-Stromschaltzclle 10 und eine Anzahl Lastzellen 20a, 20b, 20c und 2Od, die
beispielsweise durch eine Programmierung selektiv mit Kollektoren der Kaskodenzelle 10 verbunden werden
können. Es versteht sich, daß die in Fig. 1 gezeigte Einheit, obwohl sie als Schaltnetz bezeichnet wird, in
einer Weise dargestellt ist, welche die Beschreibung der Kaskodenzelle und der Lastzellen und deren Wirkungsweise
erleichtert, und daß die Kaskodenzelle und die Lastzelle Bausteine für ein Schaltnetz für zwei, drei, vier
und mehr Eingangsvariable bilden. Die Kaskoden-Stromschaltzelle 10 enthält einen oberen Stromschaltabschnitt
11 mit vier Strompfaden, einen unteren Stromschaltabschnitt 45 mit zwei Hauptstrompfaden,
eine Stromquellenanordnung 14 und eine Bezugsspannungsanordnung 17. Die Stromquellenanordnung 14
enthält eine Stromquelle 15 zur Pegelverschiebung und eine Schaltstromquelle 16. Die Bezugsspannungsanordnung
17 enthält zwei Spannungsquellen 18 und 19. Die Bezugsspannungsanordnung 17 kann außerhalb der
Kaskodenzelle 10 verwirklicht sein. Zwei der oberen Strompfade 12a und 12i>
sind mit dem ersten Hauptstrompfad 12 verbunden, während die beiden anderen oberen Strompfade 13c und 13c/ mit dem
zweiten Hauptstrompfade 13 verbunden sind.
Der obere Stromschaltabschnitt 11 enthält zwei Transistoren 22 und 23, deren Basen miteinander
verbunden sind. Sie sind als NPN-Transistoren dargestellt, jedoch kann es sich statt dessen auch um
PNP-Transistoren handeln. Die Basen der Transistoren 22 und 23 sind mit der ersten Bezugsspannungsquelle 18
verbunden, die einen Nennwert von — 1,3 V haben kann. Die Emitter eines Vierfach-Transistors 21 sind miteinander
und auch mit dem Emitter des Transistors 22 verbunden. Der Vierfach-Transistor 21 der dargestelli
ten Schaltungsanordnung besteht aus einer Transistoranordnung, die gemeinsame Emitter und gemeinsame
Kollektoren, jedoch individuelle Basen hat. Statt dessen kann der Transistor 21 aus vier Transistoren eines
ausgewählten Typs aufgebaut sein, deren Emitter und ι deren Kollektoren miteinander verbunden sind. Die
Basen des Vierfach-Transistors 21 bilden die X-Eingänge für den oberen Stromschalter 11 die mit xo. xi· *2 und
X3 bezeichnet sind. Der Vierfach-Transistor 21 bildet demnach ein ODER-Glied als Eingang für den oberen
'. Stromschalter 11. Die Eingangssignale für die X-Eingänge können entweder eine logische Eins oder eine
logische Null darstellen. Das Signal für eine logische Eins kann nominell -0,9 V betragen, während eine
logische Null durch ein Signal von -1,7 V dargestellt Ii werden kann. Zwischen die einzelnen Basen des
Vierfach-Transistors 21 und eine negative Spannungsquelle Vee, die beispielsweise eine Spannung von
-5,2 V liefern kann, sind Widerstände 29 bis geschaltet. Wenn an einen beliebigen der X-Eingänge
."> das Signal für eine logische 1 angelegt wird, kann in dem Strompfad 12a ein Strom fließen, wenn auch noch
andere Bedingungen erfüllt sind, die weiter unten behandelt werden.
Mit dem Emitter des Transistors 23 sind die Emitter
in eines weiteren Vierfach-Transistors 24 verbunden, der
zu dem ersten Vierfach-Transistor 21 identisch sein kann. Die einzelnen Basen des Vierfach-Transistors
bilden die V-Eingänge des oberen Stromschalters 11, die
mit JO, yi, y7 und y} bezeichnet sind. Der Vierfach-Transi-
i>->
stör 24 bildet demnach ein ODER-Glied, dessen Ausgangssignal das andere Eingangssignal des oberen
Stromschaltcrs 11 bildet. Die Eingangssignale für die
V'-Eingänge sind entweder im Zustand der logischen I
oder der logischen 0. Die einzelnen Basen des Vierfach-Transistors 24 sind über Widerstände 33 bis 36
mit einer negativen Vorspannung Vk verbunden. Wenn einem beliebigen der K-Eingänge des Vierfach-Transistors
24 ein Signal zugeführt wird, das einer logischen 1 entspricht, kann in dem Strompfad 13c ein Strom
fließen, wenn auch noch gewisse andere Bedingungen erfüllt sind, die weiter unten beschrieben werden.
Die Transistoren 21 bis 24 bilden jeweils einen der Zweige 12a, i2b, 13dund 13cdes oberen Stromschalters.
Die Kollektoren der vier Transistoren 21 bis 24 sind jeweils mit einem von vier Anschlüssen 25 bis 28
verbunden. Das Schaltnetz enthält einstellbare Schaltglieder od. dgl., die es ermöglichen, die verschiedenen
Verbindungen zwischen den nachstehend beschriebenen Lastzellen und den Anschlüssen von einer oder
mehreren Kaskodenzellen herzustellen, um dadurch teilweise die Schaltfunktionen zu programmieren, die
das Schaltnetz ausführen soll.
Der untere Stromschalter 45 enthält ein abgeglichenes Paar Transistoren 38 und 39, deren Emitter
miteinander verbunden sind und die dazu dienen, den Stromfluß zwischen den Hauptleitungen 12 und 13 zu
schalten. Der Kollektor des Transistors 38 ist mit den Emittern der Transistoren 21 und 22 der oberen
Schalteinrichtung verbunden, um den ersten Hauptstrompfad 12 zu bilden. Der Kollektor des Transistors
39 ist mit den Emittern der Transistoren 23 und 24 der oberen Schalteinrichtung verbunden, um den zweiten
Hauptstrompfad 13 zu bilden. Die Emitter der Transistoren 38 und 39 sind mit der Schaltstromquelle
16 verbunden. Die Basis des Transistors 39 ist mit der Bezugsspannungsquelle 19 verbunden, die beispielsweise
eine Nennspannung von —2,9 V an diese Basis anlegt Der gemeinsame Emitter eines Vierfach-Transistors 37,
der den oben beschriebenen Vierfach-Transistoren 21 und 24 gleich ist, ist mit der Basis des Transistors 38 über
irgendein bekanntes Glied zur Pegelverschiebung verbunden, beispielsweise über eine Diode 40. Die Basis
des Transistors 38 ist außerdem mit der zur Pegelverschiebung dienenden Stromquelle 15 verbunden. Die
Diode 40 oder ein anderes geeignetes Glied erzeugt eine negative Spannungsverschiebung zwischen dem
Emitter des Vierfach-Transistors 37 und der Basis des Transistors 38, damit der Transistor 38 den Zweig
bestimmt, in dem der Schaltstrom Isw fließt. Der
gemeinsame Kollektor des Vierfach-Transistors 37 ist mit Masse oder irgendeiner geeigneten Spannungsquelle
verbunden. Die einzelnen Basen des Vierfach-Transistors 37 bilden die Z-Eingänge zo, Z\, 22 und Z) für die
unteren Schalttransistoren 38 und 39. Mit den einzelnen Basen des Vierfach-Transistors 37 sind Widerstände 41
bis 44 verbunden, die andererseits mit der Vorspannungsquelle Vff verbunden sind. Wenn ein Eingangssignal,
das für eine logische 1 charakteristisch ist, irgend einem der Z-Eingänge zugeführt wird, so fließt der
Schaltstrom Isw durch den ersten Hauptstromzweig 12. Demgemäß bildet der Vicrfach-Transistor 37 ein durch
eine ODER-Verknüpfung gewonnenes Eingangssignal für den unteren Stromschalter.
Das Schaltnetz umfaßt weitere einstellbare Einrichtungen, die es ermöglichen, die verschiedenen und
unterschiedlichen Verbindungen zwischen den X-, Y- und Z-Eingängen einer Kaskoden-Zelle sowie zwischen
diesen Eingängen und den X-. Y- und Z-Eingängen einer
Vielzahl anderer Kaskodenzellen sowie zwischen geeigneten und ausgewählten dieser Eingänge und
einem bestimmten Sat/ von Signaleingängen des Schaltnetzes in noch zu beschreibender Weise herzustellen,
um einen Teil der Programmierung der Schaltfunktion des gesamten Schaltnetzes zu bewirken.
Dabei ist auch dafür Sorge getragen, daß die ') verschiedenen Eingänge der Kaskodenzelle in ausgewählter
Weise mit den Ausgängen von einer oder mehreren Lastzellen verbunden werden können, damit
diese Eingänge durch ein konstantes, für eine logische 1 charakteristisches Eingangssignal vorgespannt werden,
in wie es im folgenden noch beschrieben wird, um ebenfalls
zur Programmierung der gewünschten Schaltfunktion beizutragen.
Die Lastzelle 20a enthält einen als Emitterfolger geschalteten Transistor 52 und eine Klemmschaltung,
ι ι die einen anderen als Emitterfolger geschalteten
Transistor 51 enthalten kann, dessen Emitter beispielsweise mit der Basis des Transistors 52 und einem Ende
eines Lastwiderstandes 53 verbunden ist. Das andere Ende des Lastwiderstandes 53 und die Kollektoren der
21) Transistoren 51 und 52 sind mit Masse oder einer
geeigneten Speisespannung verbunden. Mit der Basis des Transistors 51 ist eine Bezugsspannungsquelle 54
verbunden. Unabhängig von ihrem Aufbau hat die Klemmschaltung den Zweck, am Emitter des Transi-
i'-i stors 52 den Signalpegel einer logischen 0 aufrechtzuerhalten,
wenn der Lastwiderstand 53 von mehr als einem Schaltstrom durchflossen wird, und weiterhin eine
Sättigung der Transistoren des oberen Stromschaltabschnittes zu vermeiden, also beispielsweise der Transi-
jii stören 21 bis 24. Der Emitter des Transistors 52 ist mit
einem Ausgang 55 verbunden.
Die Lastzellen 20b, 20c und 2Od können den gleichen
Aufbau haben wie die Lastzelle 20a und brauchen daher nicht näher beschrieben zu werden. Die Lastzellen
j"> können mit vorbestimmten Anschlüssen 25 bis 28 von
Kaskodenzellen verbunden sein, je nach der Art der zu verwirklichenden Schaltfunktion.
Das Schaltnetz enthält weitere Einrichtungen zur Herstellung aller geeigneten Verbindungen zwischen
■111 den Ausgängen verschiedener Lastzellen, um ebenfalls
einen Teil der Programmierung der gewünschten Schaltfunktion zu ermöglichen, wie es nachstehend
beschrieben wird.
Es sei erwähnt, daß die Lastzelle 20c, die für ein oder
■n mehrere solcher Lastzellen charakteristisch ist, für zwe
oder mehr Emitterfolger eingerichtet ist, deren Baser mit dem unteren Ende des Lastwiderstandes verbunder
sind, der auch mit dem Zelleneingang verbunden ist. Du Vervielfachung der Emitterfolger ermöglicht ein<
ίο Vervielfachung der Ausgänge der Lastzellen, so dal
eine verdrahtete ODER-Verknüpfung mit den Ausgän gen anderer Lastzellen möglich ist, um neue, komplizier
te Schaltfunktionen zu bilden, während andere Emitter folger in der ursprünglichen Lastzelle, die nicht s<
v> verbunden sind, die originale Schaltfunktion für di
Zufuhr zu den Eingängen anderer Schaltungseinheite ermöglichen. Je nach den Erfordernissen kann jed
Kombination von Einzel- und Mehrfach-Emitterfolger in den Lastzellen verwendet werden.
wi Es sei ferner darauf hingewiesen, daß in der Lastzcll
2Od, die auch für eine oder mehrere Lastzelle charakteristisch ist, für eine Basisentkopplung Sorg
getragen ist. Diese Entkopplung erfolgt mittels eine zusätzlichen Transistors 66, dessen Basis eine konstanl
!-■"■ Spannung erhalt, die durch eine Spannungsquellc f
veranschaulicht ist. Der Emitter dieses Transistors i mit dem Eingang der Lastzelle verbunden, während d(
Kollektor mit dem gemeinsamen Punkt verbunden i:
an den der Emitter des Klemmtransistors 64, der Lastwiderstand 67 und die Basis des Ausgangs-Emitterfolgers
65 angeschlossen sind. Die Klemm-Bezugsspannungsquelle 61, der Lastwiderstand 67, der Ausgangs-Emitterfolger
65 und die Speisespannungsquelle 62 sind in ihrer Funktion äquivalent zu den entsprechenden
Bauelementen der Lastzelle 20a. Die Werte der Speisespannung Vcc und der Klemmspannung können
jedoch von den oben vorgeschlagenen Werten abweichen, wenn es erforderlich ist, um die Gesamtfunktion
des Schaltnetzes zu bewahren. Statt dessen können Änderungen der interen Bezugspegel in bezug auf die
Kaskoden-Stromschalteinrichtung erfolgen.
Die Signallaufzeit in den verschiedenen Konfigurationen des Schaltnetzes, die später im einzelnen behandelt
werden, kann bei Verwendung von Lastzellen ohne Decodierung an gemeinsamer Basis wie folgt ausgedrückt
werden:
mit
„,„ -r ν,.,· + 0.7 R1, (NÜCÜ + NSCS,
ΐρΛι = Verzögerung im Kaskoden-Stromschalter
Verzögerung im Emitterfolger und durch parasitäre Kapazitäten in der Lastzelle, die
am Lastwiderstand auftreten, verursachte Verzögerungen.
R1 = Lastwiderstand
Cq = dem Lastwiderstand aufgeprägteKapazilätbei
Anschluß des Kollektors von nur einem Vicrfach-Transistor,
/V0 = Anzahl aller mit dem Eingang einer Lastzelle
verbundenen Kollektoren.
Cs = dem Lastwiderstand aufgeprägte Kapazität
bei Anschluß eines einfachen Transistors und
/Vx = Anzahl der angeschlossenen Kollektoren von
einzelnen Transistoren.
Bei den verschiedenen Schaltnetz-Konfigurationen ist die Anzahl der Kollektoren von Einfach- und
Vierfach-Transistoren, die an einen Eingang einer Lastzelle angeschlossen sind, bei der Verwirklichung
von Schaltfunktionen für vier Variable relativ klein. Infolgedessen bleibt die gesamte Verzögerung derjenigen
von üblichen ECL-Netzwerken vergleichbar, die auch von speziellen, festen, internen Schaltungen für
verdrahtete UND-Verknüpfungen Gebrauch machen können. Wenn jedoch Schaltfunktionen für eine größere
Anzahl von Variablen verwirklicht werden, indem die Anzahl der an einen Kollektorknoten angeschlossenen
Kollektoren zur verdrahteten UND-Verknüpfung erhöht wird, dann würde die Gesamtverzögerung
ebenfalls erhöht.
Wenn jedoch Lastzellen mit einer Entkopplung der gemeinsamen Basis benutzt werden, wird die von den
Kollektorknoten der Kaskode-Stromschalter gesehene Impedanz, die an den Eingang der Lastzellen angeschlossen
ist, vom Wert R/. um wenigstens eine Größenordnung reduziert. Infolgedessen wird die
Gesamtverzögerung in gleichem Maße reduziert und bleibt nahezu konstant, wenn zugelassen wird, daß die
Anzahl der miteinander verbundenen Kollektoren auf beispielsweise zehn oder fünfzehn ansteigt.
Die obenerwähnten Transistoren können NPN- oder PNP-Transistoren sein, sind aber auch nicht auf bipolare
Transistoren beschränkt, sondern es sind gleichermaßen Feldeffekttransistoren und Dreifach-Diffusionstransistoren
anwendbar. Statt dessen können auch andere dreipolige Bauelemente, wie beispielsweise Josephson-,
Gunn- oder magnetische Bauelemente, insbesondere magnetische Blasen-Bauelemente, die ähnliche Charakteristiken
haben wie Transistoren, verwendet werden. In der vorausgegangenen und der noch folgenden
Beschreibung werden Angaben über die Betriebsweise, logische Pegel, Versorgungs- und Bezugsspannungen
usw. nur zur Erläuterung gemacht. Allgemein können andere geeignete Spannungen verwendet werden, wie
es die Natur der eingesetzten Bauelemente verlangt, wie es für den Fachmann selbstverständlich ist. Die
grundlegende Arbeitsweise der aus Kaskodenzelle und Lastzelle bestehenden Anordnung wird nun anhand der
F i g. 1 und 2 erläutert. F i g. 2 ist eine Tabelle, welche die Zustände der Eingangsspannungen an den X-, Y- und
Z-Eingängen, die Kollektorströme der unteren Transistoren 38 und 39, die Kollektorströme und -spannungen
der oberen Transistoren 21 bis 24 sowie die Ausgangszustände der Lastzelle 20a, 20£>, 20c und 20c/angibt. Für
die nachfolgende Diskussion sei angenommen, daß jeder der Kollektoranschlüsse 25 bis 28 mit einem
Eingang 56 eines der verschiedenen Lastzellen 20a bis 20c/ verbunden ist. Bei dem veranschaulichten Beispiel
wird eine logische 1 oder ein »Wahr«-Zustand durch einen hohen Spannungspegel von -0,9 V angezeigt,
während ein logischer Null- oder »Falsch«-Zustand von einer niedrigen Spannung von -1,7 V charakterisiert
wird. Der Schaltstrom /sm/voii etwa 4 mA fließt in jedem
Augenblick nur in einem der vier Strompfade 12a, \2b, 13coder 13c/des oberen Teils, je nachdem, welcher von
den X-, Y- oder Z-Eingangszuständen einen 0,8 V Spannungsabfall an einem der Lastwiderstände 53 in
einer der Lastzellen hervorruft. Der Schaltstrom fließt dann durch einen der beiden unteren Stromzweige 12
oder 13, je nach dem Zustand des Eingangssignals Z. Bei einem entsprechenden Zustand der Eingangssignale für
die X-, Y- und Z-Eingänge fließt der Schaltstrom hw
beispielsweise von der ersten Lastzelle 20a über den KollektoranschluQ 25, den Strompfade 12a, den
Hauptstrompfad 12zurSchalt-Stromquelle 16.
Wenn zu Beginn allen Eingängen X, Y und Z Eingangssignale mit niedrigem logischem Pegel zugeführt
werden, ist die Kaskodenzelle in einem Ruhezustand, und es fließt der Schaltstrom fSw über die
Lastzelle 20c/. die mit dem Kollektoranschluß 27 verbunden ist. Wenn keine Eingangssignale angelegt
sind, dann fließt unter diesen Bedingungen ein Schaltstrom durch den Lastwiderstand 53 in die
Lastzelle, der die Spannung am Ausgang 55 auf - 1,7 V absinken läßt, wobei es sich um den »Falsch«- oder
Null-Zustand handelt. Der Strom fließt im mit 13c/ bezeichneten Strompfad entlang und gelangt über den
Haupt-Strompfad 13 in die Stromquelle 16. Von den Lasizellen 20a bis 20c wird der logische Eins-Zustand
angezeigt.
Wenn ein für eine logische 1 oder den »Wahr«-Zustand charakteristisches Eingangssignal einem oder
mehreren der Z-Eingänge z0, z,, Z2 oder z\, die bisher
nicht angeschlossen waren, zugeführt wird, dann leiten einer oder mehrere der Transistorelemente des
Vierfach-Transistors 37. Dadurch wird die Diode 40 oder eine äquivalente Anordnung zur Pegelverschiebung
in Durchlaßrichtung vorgespannt, wodurch der Transistor 37 zum Leiten gebracht wird. Wenn statt
dessen ein oder mehrere Z-Eingänge angeschlossen werden, jedoch der Signalpegel ursprünglich im
logischen Null-Zustand war und der daraufhin in den hohen oder Eins-Zustand übergeht, dann findet die
gleiche Stromübertragung statt, jedoch bleiben hier die Diode und der Eingangstransistor vor und nach dem
Übe eine Trai zwc nun info XIb
ZU ι
Las Ie η ben im Hai
den Ein \
als der Ha der leit
dei Hs gai
Sc H; de Tr
Ai im A-Πι hi
Übergang leitend. Da der Emitter des Transistors 38 auf einer höheren Spannung liegt als derjenige des
Transistors 39, wird der Stromfluß in dem Hauptstromzweig 13 unterbrochen, und es fließt der Schaltstrom Isw
nun durch den Hauptstromweg 12. Der Strom fließt infolgedessen von der Lastzelle 20b über den Strompfad
12b in den Hauptstrompfad 12. Dieser Stromfluß führt zu einem »Falsch«- oder Null-Ausgangssignal an der
Lastzelle 20b und logischen »Wahr«- oder Eins-Signalen an den Ausgängen aller anderen Lastzellen. Es sei
bemerkt, daß, solange einem der Z-Eingänge ein Signal im »War«-Zustand zugeführt wird, der Strom nur den
Hauptstrompfad 12 durchfließen wird, unabhängig von dem Pegel an den Y-Eingängen, weil der Zustand der
Eingangssignale an den Z-Eingängen dominiert.
Wenn ein Eins- oder »Wahr«-Signal sowohl den X-als
auch den Z-Eingängen zugeführt wird, dann fließt der Strom über den oberen Strompfad 12a und den
Hauptstrompfad 12. Ein hohes Signal an irgendeinem der X-Eingänge bewirkt, daß der Vierfach-Transistor 21
leitet und den Schaltstrom Isw von der Lastzelle 20a über
den Kollektoranschluß 25 über den Pfad 12a in den Hauptstrompfad 12 leitet. Dadurch nimmt cias Ausgangssignal
der Lastzelle 20a den Zustand einer logischen Null oder — 1,7 V an.
Wenn ein Eins- oder »Wahr«-Signal einem der Y-Eingänge zugeführt wird und an keinem der
Z-Eingänge ein Signal im Eins-Zustand anliegt, fließt der Schaltstrom Isw über den Strompfad 13c in den
Hauptstrompfad 13. Das Signal im »Wahr«-Zustand, das den V'-Eingängen zugeführt wird, macht den Vierfach-Transistor
24 leitend, so daß über den Kollektoranschluß 28 von der Lastzelle 20c abgeführt wird. Die
Ausgangsspannung der Lastzelle 20c ist infolgedessen im »Falsch«-Zustand oder beträgt — 1,7 V. Die anderen
Ausgangsspannungen sind im »Wahr«-Zustand, denn es fließt in den anderen Zweigen kein Strom. Es sei darauf
hingewiesen, daß dann, wenn der Schaltstrom /s« im
zweiten Hauptstrompfad 13 fließt, ein »Wahr«-Eingangssignal an den -Y-Eingängen unwirksam ist, um
einen Stromfluß im ersten Hauptzweig 12 zu bewirken. Infolgedessen fließt, wenn einem der Z-Eingänge ein
Signal im »Wahr«-Zustand zugeführt wird, ein Strom nur im Hauptstrompfad 12, unabhängig von irgendwelchen
Eingangssignalen, die den Y-Eingängen zugeführt werden. Wenn den Z-Eingängen keine Signale im
»Wahr«-Zustand zugeführt werden, fließt der Strom nur in dem Hauptstrompfad 13, unabhängig von Eingangssignale, die an den X-Eingängen anliegen.
Eine verdrahtete oder implizite UND-Verknüpfung
wird nun anhand F i g. 3 beschrieben. Gemäß F i g. 3 ist der Anschluß 56 einer Lastzelle 20 mit mehreren
Kollektoranschlüssen verbunden. Diese Kollektoranschlüsse können zu der gleichen oder zu verschiedenen
Kaskoden/.ellen gehören. Angenähert kann durch den Lastwiderstand R der Lastzelle 20, auch wenn er mit
mehreren Kaskodenschaltern verbunden ist, nur ein Schaltstrom fließen. Selbst wenn mehr als ein
Kaskodenschalter Strom zieht, dann nimmt die Klemmschaltung den gesamten über einen Schaltstrom
hinausgehenden Strom auf. In Abhängigkeit von den Zuständen an den X-, Y- und Z-Eingängen fließt ein
Schaltstrom nur durch einen Kollektoranschluß jeder angeschlossenen Kaskodezelle. Die Lastzellc wird ein
Ausgangssigna! im »Wahr«- oder Eins-Zustand so lange liefern, wie über keinen der mit der Lastzelle 20
verbundenen Kollektoranschlüsse Strom fließt. Wenn iedoch ein Schaltstrom /,„ in einem oder mehreren der
mit den Kollektoranschlüssen verbundenen Strompfaden fließt, liefert die leitende Lastzelle ein Ausgangssignal
im Null- oder »Falsch«-Zustand. Diese Verbindung bildet eine implizite oder verdrahtete UND-Verknüpfung.
Fig.3b zeigt eine Kaskodezelle 10, deren Ausgänge
A und C sowie B und D zu einer verdrahteten UND-Verknüpfung verbunden sind. Jede verdrahtete
UND-Verknüpfung ist mit einer Lastzelle 20a bzw. 206 zu dem anhand F i g. 7 erläuterten Zweck verbunden.
Eine verdrahtete oder implizite ODER-Verknüpfung wird nun anhand Fig. 4 erläutert. Fig. 4 zeigt
Schalt-Stromquellen 16a, 16b und 16c, welche die Ströme darstellen, welche die entsprechenden Kaskodenze'.len
durchfließen. Die Kollektoranschlüsse der Kaskodenzellen sind mit entsprechenden Lastzellen 20a
bis 20/7, beispielsweise 20a bis 20c, verbunden. Die Lastzellen sind hier zur Vereinfachung ohne Klemmschaltungen
dargestellt. Die Ausgänge 55 dieser Lastzellen sind zur Bildung der verdrahteten ODER-Verknüpfung
miteinander verbunden. Wenn alle Schalter geschlossen sind und alle Lastzellen wenigstens vom
Schaltstrom lsw durchflossen sind, sind die Ausgangssignale
aller Lastzellen im Null- oder »Falsch«-Zustand. Wenn in wenigstens einem Stromzweig ein Schaltstrom
lsw fließt, dann hat wenigstens eine der Lastzellen ein
Ausgangssignal im Eins- oder »Wahr«-Zustand. Daher ist auch das Ausgangssignal der verdrahteten ODER-Verknüpfung
im »Wahr«-Zustand. Demgemäß sind die Ausgänge der Lastzellen zur Bildung einer verdrahteten
ODER-Verknüpfung miteinander verbunden.
F i g. 5 veranschaulicht eine spezielle Kombination von Kaskodenzelle 10 und zwei Lastzellen 20a und 206
zur Bildung einer Schaltungsanordnung, die einem ODER-Glied äquivalent ist, das von zwei UND-Gliedern
mit vier Eingängen gespeist wird und das als ODER-Sammetglied (bussed-OR-gate) betrachtet werden
kann. Die Lastzelle 20a liefert die Ausgangsfunktion f, während die Lastzelle 206 die Komplementfunktion f
liefert.
Der Kollektoranschluß A ist mit dem Eingang der Lastzelle 20 verbunden, der dem Anschluß 56 der
Lastzelle 20a nach F i g. 1 entspricht. Die Lastzelle 20 ist zur Vereinfachung als einfache Emitterfolgerstufe
dargestellt. Die Kollektoranschlüsse ß und D sind zu einer UND-Knüpfung verdrahtet und mit dem Eingang
der zweiten Lastzelle 20b verbunden. Der Kollektoranschluß C ist mit Masse verbunden und bildet einen
Rückweg für einen Ruhestrom, wenn die Kaskodenschaltung für das Zuführen eines Ruhestromes eingerichtet
ist. Andernfalls kann der Kollektoranschluß C einfach unbeschaltet bleiben. Zum Zweck der Diskussion
sei angenommen, daß jeder Eingang X, Yund Z in F i g. 5 für vier individuelle Eingänge xo, xu xi. Xi,yo,y\,y2.
yjund zn, z\.z?, 2)charakteristisch ist.
Für den vorliegenden speziellen Fall wird alsc angenommen, daß der Kollektoranschluß C entweder
mit Masse verbunden oder nicht geschaltet ist und daC Y-Eingangssignale nicht benutzt werden, also
= logische Null.
Das universelle Schaltnetz, das gemäß F i g. 5 program miert ist, ist demgemäß in der Lage, Schaltfunktionei
mit drei und vier Variablen der folgenden Form zi liefern:
X = X0 + χ, + x2 + X3
y = O und Z = z0 + Z1 + Z1 + z3.
wobei» + « eine ODER-Verknüpfung bezeichnet.
Dann ist
Dann ist
/ = X0X1X2Xj, + Zf1Zx
wenn die Aufeinanderfolge von zwei oder mehr Schaltvariablen eine UND-Verknüpfung bezeichnet.
Die vom Ausgang der Lastzelle 20h gebildete Funktion ist
/ = X + Z = (X0X1X2X3 + Z0Z1Z2Z3)
was leicht als Komplement der vom Ausgang der Lastzelle 20a gebildeten Funktion erkennbar ist.
Um nun zu zeigen, daß das Schaltnetz nach F i g. 5 das
logische Äquivalent eines ODER/NUR-Gliedes ist, das von zwei UND-Gliedern mit vier Eingängen gespeist
wird, sei angenommen, daß den Eingängen xo, x\, x2, Xi
undzö, Z], z2, Zi die logischen Variablen ä, 5, c, <?bzw. e, 1,
g, h zugeführt werden. Nach obigem ist /" = X + Z und
infolgedessen f = abcd + efgh, was gleich der ODER-Verknüpfung
von zwei UND-Verknüpfungen von je vier Variablen ist. Es wurde bereits gezeigt, daß das
Ausgangssignal der zweiten Lastzelle das Komplement des von der ersten Lastzelle erzeugten Ausgangssignals
ist. Infolgedessen muß es bei diesem Ausführungsbeispiel die NOR-Verknüpfung von zwei UND-Verknüpfungen
von je vier Eingangssignalen sein. Endlich ergibt sich die allgemeine Anwendbarkeit des Schaltnetzes bei
der Synthese einiger Funktionen mit vier oder weniger Variablen aus der Feststellung, daß eine Anzahl solcher
Funktionen zwei und weniger Produktglieder in ihren Minimalsummen der Produktexpansion aufweisen. Eine
solche Funktion ist beispielsweise qrsi + qrs = h. Sie
kann durch das Schaltnetz nach Fig.5 verwirklicht
werden, in dem die Signale q, r, s, Γ mit den xo, X], x2,
ATi-Eingängen und die Signale q, r, smit beliebigen drei
der Eingänge zo, z\, ζ-ι, 23 verbunden werden.
Bei dem durch Fig.5 veranschaulichten allgemeinen
Fall ist bemerkenswert, daß eine Kaskodenzelle mit zwei Lastzellen eine Schaltfunktion für vier Variable
bilden kann, bei der eine (disjunktive) Produktsummen-Epansion stattfindet, wie sie oben durch den Ausdruck
der Ausgangszustände f und f als Funktion der Eingangszustände X und Z angegeben ist. Es ist weiter
beachtenswert, daß es zum Erzeugen einer ODER-Sammelverknüpfung erforderlich ist, ein oder mehr Lastzellen
mehr zu haben als Kaskodenzellen.
Die allgemeine Regel zur Verbindung von Kaskodenzellen und Lastzellen zur Bildung eines Schaltnetzes, das
einem von UND-Gliedern gespeisten ODER-Glied äquivalent ist, besteht darin, daß der Kollektoranschluß
A mit einer ersten Lastzelle verbunden wird, die Kollektoranschlüsse B und D mit einer zweiten
LaMzelle verbunden werden und der Koüektoranschluß
C entweder zur Bildung eines Rückweges für einen Ruhestrom mit Masse verbunden oder andernfalls nicht
beschaltet wird.
Die erste Lastzelle liefert die Ausgangsfraktion und die zweite Lastzelle die Komplementfunktion. Die
logischen Komplemente der Signale, die den UND-Gliedern in einer Äquivalentschaltung zugeführt würden,
werden den X- und Z-Eingängen der Kaskodenzelle zugeführt, deren V- Eingänge nicht angeschlossen
oder im Zustand einer logischen Null gehalten werden. Es versteht sich ferner, daß das beschriebene Schaltnetz,
wenn es mit anderen Eingangssignalen versorgt wird, beispielsweise mit den Komplementen eines Teils oder
aller Signale, und/oder wenn die Rolle der Ausgänge vertauscht wird, Funktionen der gleichen Äquivalenzklasse
erzeugen wird. Das System der Äquivalenzklassen wird später noch beschrieben.
F i g. 6 veranschaulicht eine weitere Kombination von Kaskodenzellen und Lastzellen, die von zwei Kaskodenzellen
10a und 10i> und drei Lastzellen 20a, 206 und 20c
zur Bildung eines Schaltnetzes Gebrauch macht, welches das logische Äquivalent zu einem ODER-Glied
bildet, das durch vier UND-Glieder mit je vier Eingängen gespeist wird. Das Schaltnetz erzeugt
Schaltfunkticnen mit drei und vier Variablen und kann als ein ODE. l-Doppelsammelglied betrachtet werden.
Die Kollektoranschlüsse A] und A2 sind mit der
Lastzelle 20a bzw. 2Oi) verbunden. Die Ausgänge dieser Lastzellen sind zum Erzeugen der Ausgangsfunktion zu
einer ODER-Verknüpfung verdrahtet. Die Kollektoranschlüsse Si, D], B2 und D2 sind zu einer UND-Verknüpfung
verdrahtet und mit der Lastzeile 20c verbunden, um die Komplementfunktion fzu bilden. Die Kollektoranschlüsse
Ci und C2 sind mit Masse verbunden, um eine
geeignete (positive) Versorgungsspannung als Rückweg für Ruheströme zu bilden, wenn solche Ströme
vorgesehen sind. Andernfalls werden diese Kollektoranschlüsse nicht beschaltet.
Wenn das universelle Schaltnetz gemäß Fig. 6 geschaltet oder programmiert ist, kann es logische
Funktionen der folgenden Form bilden:
(Z2 +
Z1 = Z10 + Z11 + Z12 + zl3
— Z20
Z21 + Z22 + Z.
= X
20
X21 + *22 + *
Z23
X23
und
Das nach F i g. 6 geschaltete oder programmierte Schaltnetz erzeugt gleichzeitig die Komplementfunklion
/ ohne zusätzliche Verknüpfungen. Die Komplementfunktion
ist
./' = (Χ, +Z1) + (X2 + Z2).
Um nachzuweisen, daß das Schaltnetz nach F i g. 6 einem Schaltznetz äquivalent ist, das aus vier UND-Gliedern
mit je vier Eingängen besteht, welche ein ODER/NOR-Glied mit vier Eingängen speisen, sei
angenommen, daß die logischen Signale
ä b c d, efgh, j k I p, r s t ii
jeweils einem der Eingänge Xw, -vn, X]2,
jeweils einem der Eingänge Xw, -vn, X]2,
zugeführt werden. Dann ist Xi = abcd, Z] = efgh,
X2 = jklp und Z2 = rstu. Demgemäß ist
f = abcd + efgh + jklp + rstu. Aus dem vorstehenden
allgemeinen Ergebnis für die am gemeinsamen Ausgang der Emitterfolger der Lastzellen 20a und 206 gebildeten
:n
n.
tz,
d,
er
?e
zz-
n.
tz,
d,
er
?e
zz-
o η
n-Oc
ot,
zd
er
n-Oc
ot,
zd
er
er
>er
zu
n-
>er
zu
n-
eg
ne
\n-
ne
\n-
nc
ik-Ic-
ik-Ic-
ein
sei
sei
X\2.
ZlI
Funktion /folgt, daß die Komplementfunktion f, die am Ausgang der Lastzelle 20c gebildet wird, der Funktion
äquivalent sein muß, die von enem NOR-Glied und vier UND-Gliedern mit je vier Eingängen gebildet wird. Es
sei erneut bemerkt, daß zur Erzeugung der obigen Funktion die Anzahl der benötigten Lastzellen um Eins
größer ist als die Zahl der Kaskodezellen.
Fig.7 veranschaulicht eine Kaskodezellen-Lastzellen-Anordnung,
die von einer Kaskodenzelle 10 und zwei Lastzellen 20a und 20b Gebrauch macht, um ein
Schaltnetz zu bilden, das logisch einem Antivalenz-Glied äquivalent ist, das von zwei UND-Gliedern mit je
vier Eingängen gespeist wird. Das Schaltnetz kann auch als Antivalenz-Sammelglied betrachtet werden.
Die Kollektorar.schlüsse A und D sind zu einer
UND-Verknüpfung verdrahtet und mit der Lastzelle 20a verbunden, um die Ausgangsfunktion / zu bilden.
Die Kollektoranschlüsse ßund Csind ebenfalls zu einer
UND-Verknüpfung verdrahtet und mit der zweiten Lastzelle 20b verbunden, um gleichzeitig die Komplementfunktion
fzu bilden. Die X-Signaleingänge sind mit
den y-Signaleingängen verbunden.
Die allgemeine Regel für die Verbindung von Kaskodezellen und Lastzellen zur Bildung eines
Antivalenz-Sammelgliedes besagt, daß die Kollektoranschlüsse A und D miteinander und mit einer ersten
Lastzelle und die Kollektoranschlüsse B und C miteinander und mit der zweiten Lastzelle zu verbinden
sind. Die zweite Lastzelle liefert die Komplementfunktion. Weiterhin sind bei einem Antivalenz-Glied die X-
und V-Eingänge miteinander verbunden.
Das Schaltnetz nach F i g. 7 bildet die Schaltfunktion
/ = X © Z
X=V
X = λ,,, χ,.·V2--νΛ
X=V
X = λ,,, χ,.·V2--νΛ
Wenn die logischen Signale ä Sedan die Eingänge x0,
χι, *2, xi fyo. yu yi. yi) und die Signale el gh mit den
Eingängen zo, zi, Z2, Zz verbunden werden, dann ist
/"= abcdOefgh. Dabei handelt es sich um die Schaltfunktion,
die ein logisch äquivalentes Schaltnetz erzeugen würde, das aus zwei UND-Gliedern mit vier
Eingängen und einem davon gespeisten Antivalenz-Glied besteht. Die Komplementfunktion ist
Das Schaltnetz nach Fig. 8 bildet die ODER-Verknüpfung von zwei Antivalenz-Verknüpfungen der
Form
/ = X@Z = X©Z==X@Z.
F i g. 8 veranschaulicht eine weitere, aus Kaskodenzellen und Schaltzelle.i aufgebaute Anordnung, die zwei
Kaskodenzellen 10a und 10b und drei Lastzellen 20a, 20b und 20c umfaßt. Diese Anordnung ist einem
ODER-Glied äquivalent, das von zwei Antivalenz-Gliedern gespeist wird, die ihrerseits wieder jeweils von
zwei UND-Gliedern mit je vier Eingängen gespeist werden.
Die Kollektoranschlüsse A\ und D\ sind zu einer UND-Verknüpfung verdrahtet und mit der Lastzelle
20;) verbunden. Ebenso sind die Kollektoranschlüsse A2
und D2 miteinander und mit der Lastzelle 20b verbunden. Die Ausgänge der Lastzellen 20a und 20b
sind ihrerseits zu einer ODER-Verknüpfung verdrahtet und liefern die Ausgangsfunktion f. Die Kollektoranschlüsse
Si, Ci, O2 und C2 sind zu einer UND-Verkr.üpfung
verbunden und an die dritte Lastzelle 20c angeschlossen, um die Komnlementfunktion Fzu bilden.
Die Xr und WEingänge sind ebenso miteinander
verbunden wie die Xi- und VVEingänge.
(.V2U) Ζ,
Darin sind V1 = A', und V, = X, und es haben
A',. X2. Z1 i'iu1 Z2 die oben angegebenen Bedcuuingen.
Die Komplcmenlfunklion ist
./ = (X1(T) Z1H-(X2,'+) Z2)Si(X1
Wenn die komplementären Signale a, b, c, dund e, Zg1
/)den Eingängen Xi0, xn, xt2, xu (y\u, yn,yi2, yu) und zw,
z\\,z\2,znzugeführt werden,dann gilt entsprechend der
Diskussion der Anordnung nach F i g. 7 für das Glied
X1 © Z1 = abcd ® efgh.
Da die oben angegebene Funktion /", die von dem
Schaltnetz nach F i g. 8 gebildet wird, die ODER-Verknüpfung zweier solcher Glieder ist, muß die G.esamtfunktion
das logische Äquivalent einer Funktion sein, die ein ODER-Glied liefert, das von zwei Antivalenz-Gliedern
gespeist wird, von denen wiederum jedes von zwei UND-Gliedern mit vier Eingängen gespeist wird.
Fig.9 veranschaulicht ein Schaltnetz, das von zwei
Kaskodenzellen 10a und 10b und drei Lastzellen 20a, 20b und 20cGebrauch macht, um eine Schaltfunktion zu
bilden, die derjenigen einer Anordnung mit einem von einem ODER-Glied und einem Antivalenz-Glied gespeisten
ODER-Glied entspricht, bei dem die erstgenannten Glieder jeweils von zwei UND-Gliedern mit je
vier Eingängen gespeist werden.
Die Kollektoranschlüsse Ai und D\ sind zu einer
UND-Verknüpfung verdrahtet und gemeinsam mit der Lastzelle 20a verbunden. Der Kollektoranschluß A2 ist
mit der Lastzelle 20b verbunden. Die Ausgänge der Lastzellen 20a und 20b sind zu einer ODER-Verknüpfung
verdrahtet und liefern die Ausgangsfunktion f. Die Kollektoranschlüsse Si, Ci, Bi und D2 sind miteinander
an den Eingang der Lastzelle 20c angeschlossen, welche die Komplementfunktion f bildet. Der Kollektoranschluß
C2 ist mit Masse oder einer geeigneten Speisespannung verbunden, wenn ein Ruhestrom
aufgenommen werden muß, oder aber nicht beschaltet. Die Eingänge Xi und Vi der Kaskodenzelle 10a sind
miteinander verbunden. Die WEingänge der Kaskodenzelle 10b sind nicht angeschlossen.
Das Schaltnetz nach Fig.9 bildet die ODER-Verknüpfung
der Ausgangssignale eines ODER-Gliedes und eines Antivalenz-Gliedes. Diese ODER-Verknüpfung
hat die Form
/= (X, © Z1) + (X2 + Z2).
Ferner gilt X1 = V1 und V1 = 0 und es haben X1. X,.
Z1 und Z2 die oben angegebenen Bedeutungen. Die
Komplement funktion ist
/ = (X1(O Z1) + (X2 + Z2I-(X1O) Z1)(X2Z2).
Wenn, wie bei den vorhergehenden Beispielen, den Eingängen X1, Zi, X2 und Z2 Sätze von vier komplementären
F.ingangssignalen zugeführt werden, dann hat das Glied Xi © Zi die Form abcd (T) cfgh. Das zweite Glied
ist von der Form
X: + Z2 = jklp + qrst.
70S Mfi/404
Demgemäß ist die Gesamtfunktion das logische Äquivalent einer solchen, die von einem ODER-Glied
geliefert wird, das von einem anderen ODER-Glied und einem Antivalenz-Glied gespeist wird, wäh i diese
beiden Glieder jeweils durch zwei UND-GIk .,er mit je
vier Eingängen gespeist werden.
Es gibt insgesamt 65 536 verschiedene Logikfunktionen von vier und weniger Variablen. Wenn konventionelle
CSEF-ECL-Glieder benutzt werden, um diese Funktionen zu realisieren, werden nur 222 verschiedene,
gewöhnlich zweistufige Schaltnetze benötigt, die voneinander durch die Anzahl der verwendeten Verknüpfungsglieder
und die Art der Verbindung der Verknüpfungsglieder untereinander und mit den Ein-
und Ausgängen des Schaltnetzes unterscheiden. Da diese Schaltnetze gleichzeitig sowohl komplementäre
und nichtkomplementäre Funktionen liefern, erfordert der Aufbau größerer Netzwerke aus den Netzwerkkomponenten
für vier Variable die Übertragung von sowohl komplementären als auch nichtkomplementären
Signalen zwischen den Netzwerkkomponenten. Jede Netzwerkkomponente kann daher bis zu acht Eingängen
aufweisen, um alle vier nichtkomplementären und einige oder alle der vier komplementären Eingangssignale
aufzunehmen.
Wenn solche Schaltnetze, die Funktionen von bis zu vier Variablen bilden, verwendet werden, so werden von
jedem vorgegebenen Schaltnetz verschiedene Funktionen gebildet, je nachdem, wie die Eingangssignale an die
Eingänge des Schaltnetzes angelegt und/oder wie die Ausgänge des Schaltnetzes verbunden und benutzt
werden. Insgesamt gibt es drei »hardware-freie Transformationen«, die dazu benutzt werden, um die
von dem gleichen Schaltnetz ausgeführten Schaltfunktionen zu ändern. Diese hardwars-freien Transformationen
sind I. die Permutation der Eingänge, also der Austausch von ein oder mehreren Paaren von
Eingangssignalen an den Eingangsklemmen des Schaltnetzes, 2. die Komplementierung der Eingangssignale,
also der Austausch von komplementären und nichtkomplementären Signalen an den Eingangsklemmen des
Schaltnetzes, und 3. die Komplementierung der Ausgangssignale, d. h. die Verwendung des komplementären
Ausgangssignals des Schaltnetzes zur Bildung der Funktion und des nichtkomplementären Ausgangssignals
des Netzwerkes zur Bildung der Komplementärfunktion und umgekehrt.
Die Beziehung der Logikfunktionen zur Äquivalenz-Klassifikation ist im einzelnen in dem Buch von M. A.
Harrison: »Introduction to Switching and Automata Theory«, und zwar in dem mit »Transformation Groups
and Group Invariance« überschriebenen Kapitel 5 behandelt. Dort findet sich eine Diskussion des
erwähnten Klassifikationssystems; sowie anderer gleichartiger Systeme, die anwendbar sind, wenn andere
Logikelemente, wie beispielsweise Relais oder NAND-Glieder benutzt werden. Allgemein ist die Anzahl der
Äquivalenzklassen oder dar verschiedenen Schaltnetze,
die benötigt werden, um alle Funktionen mit vier und weniger Variablen zu bilden, und die Regeln zur
Verbindung dieser Schaltnetze von dem oben beschriebenen verschieden, wenn andere Logikelemente benutzt
werden. Das spezielle Klassifikationssystem, das für CSEF-Schaltnetze gilt, ist für den vorliegenden Fall
wichtig, weil genau dieses System für die Realisation von Funktionen von vier und weniger Variablen unter
Verwendung der erfindungsgemäßen Schaltnetze brauchbar ist. Eine vollständige Aufstellung der
18
geeigneten Klassifikations-ldentifizieruiig findet sich im
Anhang 4 des obenerwähnten Buches auf den Seiten 396 bis 407.
Schaltnetze, die einem der 222 verschiedenen -. CSEF-Netzwerke äquivalent sind, werden aus einem
der Schaltnetze nach den F i g. 5 bis 9 oder einer kleinen Anzahl zusätzlicher Schaltnetze gleicher Art gebildet,
wenn die Eingänge der Kaskodenzellen kreuzweise verbunden und eine kleinere Gruppe von bis zu acht
κι Schaltnetz-Eingängen mit den ausgewählten Eingängen
der Kaskodenzellen verbunden werden. Die Art und Weise, wie diese Verbindungen zwischen den Zelleneingängen
und den Schaltnetzeingängen hergestellt werden, ist für das Schaltnetz nach F i g. 5 für die Klasse von
! ■> Funktionen veranschaulicht, die durch eine minimale
Produkt-Summen-Expansion darstellbar ist, die zwei Produktglieder umfaßt, von denen jedes aus drei
Signalkomponenten besteht. In diesem Fall werden lediglich drei Z-Eingänge und drei X-Eingänge als
:<i Eingänge des Schaltnetzes verwendet. Die Anordnungen,
die zu anderen Funktionen der oben beschriebenen Klasse führen und mittels des Schaltnetzes nach F i g. 5
verwirklichbar sind, werden durch die folgende Beschreibung erläutert, insbesondere der Beschreibung
r> der Fig. 10.
Fig. 10 veranschaulicht eine spezielle Klasse von Schaltfunktionen mit vier Variablen, die mittels einer
einzigen Kaskodenzelle 10 und zwei Lastzellen 20a und 20b in einer ODER-Verknüpfung nach Fig. 5 gebildet
so werden können. Jeder Block der Fig. 10 stellt eine Ausführung des Schaltnetzes für Funktionen der Klasse
nach der Klassifikation von Harrison dar. Eine
Karnaugh-Tafel innerhalb jedes Blickes veranschaulicht die Funktion und die Eingangs-Zustände. Der Block 101
r. veranschaulicht die Realisation des kanonischen Ausdruckes
der Familie der Funktionen, die durch dieses »ODER-Sammelglied« verwirklicht werden können.
Der Block 102 stellt die Funktionen dar, die sich bei einer Komplementierung des Eingangssignals X0
t'> ergeben. Der Block 103 zeigt die Funktionen, die durch
eine Permutation der Eingangssignale x0 und a, realisierbar sind. Block 104 veranschaulicht die Funktionen,
die bei einer Komplementierung des Ausgangssignals entstehen. Im Bock 105 sind die Funktionen
-t > dargestellt, die sich ergeben, wenn die Einganssignale x\
und X2 permutiert werden, nachdem gemäß Block 102 das Eingangssignal x0 komplementiert wurde. Der Block
veranschaulicht die Funktionen, die sich ergeben, wenn alle drei Arten der hardware-freien Transforma-
■><) tionen an dem Schaltnetz der kanonischen Funktionen
ausgeführt werden. In dem dargestellten Fall wird das Eingangssignal xo komplementiert, während die Ausgangssignale
Xi und A-2 permutiert werden und wiederum
das Ausgangssignal komplementiert wird. Daraus ergibt
Γ) sich, daß ein Schaltnetz der in F i g. 5 dargestellten Art
mehrere Schaltfunktionen mit vier Variablen ausführen kann, die alle in die gleiche Funktionsklasse fallen.
Mit dem in Fig.5 dargestellten Schaltnetz, wenn
auch mit verschiedenen Verbindungen zwischen den
no Schaltnetz- und Zelleneingängen, können die folgenden
Funktionsklassen der Harrison-Klassifikation realisiert werden: 2,3,4, 5,6, 7, 8,10,13,14,16,20, 27,32, 33,35,60,
61, 62, 75, 146, 166, und '.83. Die Klasse 165 erfordert keinerlei Schaltnetz, weil sie nur völlig degenerierte
ti") Funktionen umfaßt, also Funktionen, die stets mit der
logischen 1 oder der logischen 0 identisch sind. Die Klasse 1 enthält Funktionen nur einer Variablen,
beispielsweise 5, und erfordert infolgedessen kein
Sei Sei Kh exf
hie ans Fh Zuc Ein len/ Net
der! besc zelle UNT wurc Tabl
len a bezii le. A für Eing stör für c weis
Kas Y-E Ie si D
und GIe GIe
:n
m
in
m
in
en :
als I
in- i
en j
de ι
on
ier
'nd
let
me
sse
ine
cht
101
usses
ien.
bei
Xo
rch
ier
'nd
let
me
sse
ine
cht
101
usses
ien.
bei
Xo
rch
Al
LlO-
ssiien
: xi
102
Dck
ien,
nancn
das
: xi
102
Dck
ien,
nancn
das
■um
»ibt
Art
»ibt
Art
enn
den
den
iert
.60.
iert
den
den
iert
.60.
iert
"der
Die
Die
145 der 222 Klassen können mit dem cCi« nW nach F i g. 6 realisiert werden. Für diese
Sassen kann jede Funktion als viergliedrige Summen-
nVion von Produkten ausgedruckt werden. Auch uXPTnn wieder mit den Verbindungen der Kollektorcrhlüsse
und der Ausgänge der Lastzellen, wie sie in c fi dargestellt sind, durch die Programmierung der
7,',ordnung der Signaleingänge des Netzwerkes zu den
c neer der Kaskodenzellen die bestimmte Aquiva-
klasV der Funktionen gewählt werden, die von dem
, p.-,, V..U ^ —..„-.. 52 Klassen von
Schaltfunktionen mit vier Variablen dargestellt, die Verwendung verschiedener Formen des univer-Un.
I qchaltnetzes verwirklicht werden können, von fZ einiget den F i g. 7, 8 und 9 dargestellt sind. In
? Tabelle nach Fig. Π bezieht sich die Spalte
£ί««ϊπ-Νγ auf die Harrison-Klassifikation der Funk-•
nYfimilien Die Spalte »Zellenzweck« bezieht sich auf
Z Venvendung, die eine Kaskodenzellen-Lastzelleniombination
in einem speziellen Schaltnetz findet Eine Prelle Zelle kann anhand der äquivalenten VerknupiJLglieder
beschrieben werden, wonach sie als ODER-Sammelglied (Fig.5), Antivalenz-Sammelglied
?ctn oder NOR-Glied Verwendung findet, das
eweils von zwei UND-Gliedern mit je vier Eingängen eist wird wie es oben im einzelnen erläutert wurde,
einfaches NOR-Glied wird in einer Zelle der nach F i g. 5 gebildet, indem dem Z-Lingang
■ i^nstintes Signal im Eins-Zustand zugeführt wird
'ndTc Y E ngänge unbeschaltet bleiben. Eine Möglich-H
ί Sum Anlegen eines konstanten Signals im Ss-ZusTand kann dadurch erfolgen, daß mit dem
^sprechenden Eingang der Ausgang einer Lastzelle
ve bunden wird, deren Eingang unbeschaltet bleibt r.
Die Anwendung der Tabelle nach F. g. 11 soll anhand
declasse 39 erläutert werden, die in Zeile 1 der Tabelle be ch ben ist. Wie ersichtlich, ist die erste Kaskoden-Se
als ODER-Glied verdrahtet, das von zwei UND-Gliedern gespeist wird. Dieser Schaltungsaufbau ,
wurde oben im einzelnen erläutert. Danach ist in der
SeMe die Beschallung der Eingänge der Kaskodenzel-In
aufgeführt. Die Spalten X1, tf und Z1 unter »Zelle 1«
beziehen sich auf die Eingänge der ersten Kaskodenzelie
X repräsentiert die Eingangssignale X0, *,. x2 und x3 >
für den Vierfach-Transistcr 21. 7, repräsent.ert die
Eingangssignale » yun und /3 für den Vierfach-Trans,-
slo 24 während Z1 die Eingangss.gnale *>, z,z2 und z3
ü? der Vierfach-Transistor 37 repräsentiert. Beispielsf w U eise
sind die X-Eingangssignale für d.e erste Kaskodenzelle der Klasse 39 X1 und X3. wahrend d.e
y Eingänge nicht beschaltet sind. Die Z-Eingangss.gnale
DiedTabneie3kann dazu benutzt werden, die Funktion
und deren Komplement in Form einer booleschen
I Seicht auszudrücken. Für die Klasse 39 .st d.e
! Gleichung
/ = Tv1 t "Z1) + (XΦ~ζ2 1 +1^ 4 z·'»
γ, .= .V1 f. v,. v, =0uiul Z, - .v2 + .v.,.
V = V, -_ x0 + .ν, und Z1 = .V11 + .v; + .v, und
:v; = .v; + .v,+.v:+.v.l.l^()und
Z, = v„ ί .V1 +.v2.
Es sei erwähnt, daß der erste Klammerausdruck /V, + ΖΛ von der ersten Kaskodenzelle gebildet wird.
bei der es sich um das Äquivalent einer Anordnung aus zwei UND-Gliedern und einem davon gespeisten
ODER-Glied handelt. Die zweiten und dritten Klammerausdrücke der Entwicklung werden von der
zweiten bzw. dritten Kaskodenzelle gebildet. Ferner sei erwähnt, daß jede Kaskodenzelle zwei Glieder der
Entwicklung bildet. Beispielsweise bildet die erste, eine ODER-Verknüpfung ausführende Kaskodenzelle der
oben beschriebenen Klasse das Glied X1 x3 + X2 xj. Das
Komplement der Gesamtfunktion, welches eine der Funktionen der Klasse 39 bildet, kann geschrieben
werden als
T = Hv,
Die oben angegebene Tabelle gibt der Synthese von allen 52 Funktionsklassen an, abgesehen von einer, die
mit den Schaltnetzen nach den F i g. 5 und 6 nicht realisierbar ist. Die verbleibende Schaltfunktiun mit vier
Variablen wird allgemein als Paritätsfunktion P4 bezeichnet und wird anhand der Fig. 12a und 12b
behandelt. Diese Funktion ist immer dann wahr, wenn entweder genau ein oder genau drei der zugeführten
Signale im Wahr-Zustand sind. Andernfalls ist die Funktion Null.
Bei der Realisation der /VFunktion nach Fig. 12a sind die Kollektoranschlüsse A und D der ersten
Kaskodezelle 10a zu einer UND-Verknüpfung verdrahtet, und es wird bei der folgenden Diskussion die an
dieser Verbindung gebildete Funktion mit /"bezeichnet.
Die Koliektoranschlüsse ßund Csind ebenfalls zu einer
UND-Verknüpfung verdrahtet, und es wird die Funktion an dieser Verbindung als Komplement der
Funktion f, also als /bezeichnet. Die Kollektoranschlüs-. se A und D der zweiten Kaskodenzelle 10b sind
ebenfalls zu einer UND-Verknüpfung verdrahtet, und es wird die Verbindung als Funktion g bezeichnet. Die
Koliektoranschlüsse ß und C der Kaskodenzelle 10b sind zu einer UND-Verknüpfung verbunden und es ist
Ii die Funktion dieser Verknüpfung das Komplement der Funktion g, also g. Auch dies gilt wieder für die folgende
Diskussion. Die Signalleitungen von /und g werden zu einer UND-Verknüpfung verdrahtet und bilden die
getrennte Funktion fg, die der Lastzelle 20a zugeführt Γ) wird. Ebenso sind die Signalleitungen fg zu einer
UND-Verknüpfung verbunden und bilden die Funktion fg, die der Lastzelle 206 zugeführt wird. Die Ausgänge
der Lastzellen 20a und 20b sind zu einer ODER-Funktion verbunden, so daß sie die Ausgangsfunktion
bilden, bei der es sich definitionsgemäß um die Antivalenz-Funktion
F--=/eg
handelt.
Wenn das gleiche Eingangssignal xo sowohl den X- al
ι auch den K-Eingängen und ein einziges Eingangssigna
V1 dem Z-Eingang der ersten Kaskodenzelle zugeführ wird, dann wird
/= X0 © xi.
Wenn weiterhin ein anderes einziges Eingangssignal, sowohl den X- als auch den Y- Eingängen der zweite
Kaskodenzelle und ein einziges drittes Eingangssign
X} den Z-Eingängen dieser Kaskodezelle zugeführt wird,
dann wird
g = .v: © .V1.
Infolgedessen wird die Funktion /·' = /0g zu
F = (.V11 © .v,) ©(.v, © .v,) : - .ν,, Θ .ν, (i) x2 © .V1.
F = (.V11 © .v,) ©(.v, © .v,) : - .ν,, Θ .ν, (i) x2 © .V1.
Diese Gleichung ist identisch zur Paritätsfunktion für vier Variable, demnach
F = P4Lv11. .V1. .v2. .V1).
Es ist zu beachten, daß die P-i-Funktion mit zwei
Kaskodenzellen und zwei Lastzellen realisiert wird. Weiterhin wird durch das vorstehend beschriebene
Schaltnetz nur die Funktion und deren Komplement Pn
erzeugt. Für die Realisation der Komplementfunktion muß ein zusätzliches Schaltnetz benutzt werden, wenn
die Komplementfunktion gleichzeitig in einem größeren Netzwerk als Eingangssignal für eine folgende Stufe
benötigt wird.
Das Schaltnetz nach Fig. 12a kann auch zur Realisierung^ des Komplements der Paritätsfunktion,
also von Pa (xo. xi, *2, X3) benutzt werden. Das
Komplement kann erhalten werden indem das Schaltnetz mit einem oder drei beliebigen Komplementsignale
anstatt ausschließlich mit nichtkomplementären Signalen gespeist wird. Statt dessen kann auch ein
abgewandeltes Schaltnetz benutzt werden.
Fig. 12b veranschaulicht das andere Netzwerk zum Komplement der Paritätsfunktion. Bei diesem Schaltnetz
werden die von den Kaskodenzellen 10c und 10d gelieferten Funktionen /"und g UN D-verknüpft und der
Lastzelle 20c zugeführt. Entsprechend werden die von den Kaskodenzellen 10c und 10c/gelieferten Funktionen
fund gzu einer UND-Verknüpfung verdrahtet und der
Lastzelle 2Od zugeführt. Die Ausgänge der Lastzellcn 20c und 2Od werden zu einer ODER-Verknüpfung
verdrahtet, so daß sie die Komplementfunktion
bilden. Mit / == .v(,@ .v, und g = .v,(f>
.v, wird wie oben Die vorstehend beschriebenen Schaltnetze können
auch für Schaltfunktionen mit mehr als vier Variablen eingerichtet werden. Ein Beispiel für eine Schaltfunktion
mit vielen Variablen und deren Verwirklichung durch , ein Schaltnetz nach der Erfindung ist in Beispiel 13
gegeben. Danach werden eine Kaskodenzelle 10 und zwei Lastzellen 20a und 20fr zur Bildung einer Funktion
von acht Variablen benutzt. Bei diesem Schaltnetz werden die X-Eingänge nicht benutzt, so daß durch den
in Vierfach-Transistor 21 kein Strom fließt. Wenn der
Kaskoden-Stromschalter für einen Ruhestrom eingerichtet ist, ist der Kollektoranschluß A mit Masse
verbunden. Andernfalls ist er nicht beschaltet. Die Kollektoranschlüsse öund C sind miteinander und mit
-, dem Eingang der Lastzelle 20a verbunden, welche die Ausgangsfunktion /"liefert. Der Kollektoranschluß C ist
mit der Lastzelle 20έ> verbunden, welche die Komplementfunktion
f Jjefert^ Den Z-Eingängen werden Eingangssignale a, \c_d zugeführt, während den
.'υ y-Eingängen Signale e, f.gund Λ zugeführt werden. Die
Ausgangsfunktion von acht Variablen ist dann
/"= abcdefgh
und beschreibt ein UND-Glied mit acht Eingängen.
Die Komplementfunktion ist
Die Komplementfunktion ist
Die vorstehend behandelten Fig. 1 bis 12 veranschaulichen spezielle Beispiele für ein universelles
Schaltnetz zur Ausführung aller Schaltfunktionen mit vier Variablen und deren Komplemente in einer
Laufzeit-Einheit. Die Laufzeit bezieht sich auf die zeitliche Verzögerung zwischen dem Anlegen eines
Eingangssignals und dem Erscheinen eines Ausgangssignals. Wenn die Konstruktionskriterien von »ECL-10
OOOw-Schaltnetzen an eine integrierte Schaltung zur Verwirklichung des erfindungsgemäßen Schaltnetzes
angelegt werden, so hat dieses Schaltnetz die gleiche Laufzeit, die etwa 2,5 ns beträgt. Die hier dargelegten
Prinzipien sind gleichermaßen bei Schallunganordnungen mit diskreten Bauelementen, sowie teil- und
vollintegrierte Schaltungsanordnungcn anwendbar.
Weiterhin hat das erfindungsgemäße Schaltnetz ein verbessertes Leistungs-Laufzeit-Produkt, weil weniger
Stufen und Verknüpfungsglieder benötigt werden, so daß ein geringerer Leistungsbedarf vorhanden ist als bei
den bisher bekannten Verknüpfungsgliedcr-Schaltnet-/en.
/ = ahcd + t'/ij/i
und ist die gleiche, wie sie von einem äquivalenten Schaltnetz aus einem NOR-Glied und zwei UND-Gliedern
gebildet wird.
Das Schaltnetz nach Fig. 13 verwirklicht nicht nur die beschriebene Funktion, sondern eine ganze Äquivalenzklassc
von Funktionen, für die die angegebene Funktion nur ein Beispiel ist. Andere Funktionen
können statt dessen verwirklicht werden, indem die Komplemente der Eingangs- und/oder Ausgangssignale
verwendet und/oder Eingangssignale permutiert werden.
Eine große Anzahl verschiedener Schaltnetze für Funktionen von mehr als vier Variablen können mittels
der angegebenen Schaltnetze aufgebaut werden. Jedes dieser Schaltnetze verwirklicht nicht nur eine Funktion,
sondern gewöhnlich eine große Klasse äquivalenter Funktionen. Ein anderes Beispiel ist in Fig. 14
veranschaulicht.
Das schematische Schaltbild nach Fig. 14 veranschaulicht zwei Kaskodenzellen in Verbindung mit zwei
Lastzellen zur Verwirklichung einer Funktion von zehn Variablen. Die erste Kaskodenzelle 10a ist so geschaltet,
daß sie ein Netzwerk bildet, das einem von zwei UND-Gliedern gespeisten Antivalenz-Glied äquivalent
ist, während die zweite Kaskodenzelle 106 so geschaltet ist, daß sie einem von zwei UND-Gliedern gespeisten
ODER-Glied äquivalent ist. Die Kollektoranschlüsse A und Dder Kaskodenzelle 10a sind mit den Kollektoranschlüssen
B und D der Kaskodenzelle XQb zu einer
UND-Verknüpfung verdrahtet und mit dem Eingang einer Lastzelle 20a verbunden. Weiterhin sind die
Kollektoranschlüsse B und Cder ersten Kaskodenzelle 10a mit dem Kollektoranschluß .4 der zweiten
Kaskodenzelle zu einer UND-Verknüpfung verdrahtet und mit einer zweiten Lastzelle 200 verbunden. Die
Ausgänge der Last/eilen sind miteinander verbunden und bilden eine ODER-Vcrknüpfung. Die dadurch
tz :n er ese 'ie lit
!ie ist een sn iie
ur aie ;n ie le r-
iir ■Is es ■n, er H
23
erzielte Ausgangsfraktion ist
f = [ab ® cdef © (g + hkmj\.
Es ist zu bemerken, daß aus Kaskodezellen und Schaltzellen Netzwerke aufgebaut werden können, die
von komplementären Paaren abweichende Mehrfach-Ausgangsfunktionen erzeugen können. Die Erfindung
ist nicht auf eine bestimmte Art von Schaltgliedern oder Transistoren beschränkt, sondern umfaßt alle Arten von
Transistoren, einschließlich CMOS- oder MOSFET-IC sowie alle möglichen Kombinationen davon.
Ein universelles Schaltnetz nach der Erfindung wird erstellt, indem speziell vorgesehene Verbindungsmittel
zur selektiven UND-Verknüpfung von Kollektoranschlüssen und selektiven ODER-Verknüpfung der
Ausgänge der Lastzellen benutzt werden und weiterhin Kaskodezellen durch eine selektive Verbindung ihrer
Eingänge mit einer kleineren Anzahl von Schaltnetz-Eingängen kombiniert werden. Es ist weiter zu
bemerken, daß die Prinzipien der Erfindung auf jede beliebige Anzahl von Verknüpfungsstufen in der
Kaskodeanordnung anwendbar sind.
Es wurde ein Katalog aller 222 Schaltnetze für Schaltfunktionen von vier Variablen zusammengestellt,
wie sie mit ECL-IO OOO-CSEF-Gliedern erstellt werden
können. Es wurde auch ein weiterer Katalog für die entsprechenden Schahnetze nach der Erfindung zusammengestellt.
Gemessene Parameter der bekannten Verknüpfungsglieder und des erfindungsgemäßen Schahnetzes, wie Leistungsaufnahme und Laufzeit,
wurden dann dazu benutzt, diese und andere Eigenschaften für alle 222 Schaltnetze zu bestimmen. Dann
wurden die durchschnittlichen Werte dieser Größen für alle Funktionsklassen berechnet. Es wurde festgestellt,
daß die erfindungsgemäßen Schaltnetze eine vergleichbare Laufzeit haben. Es wurde weiterhin festgestellt,
daß die erfindungsgemäßen Schaltnetze weniger Elemente, Verknüpfungsglieder und Stufen benötigen als
CSEF-Schaltnetze, die zu einem verminderten Lei-
stungsbedarf führen, der nur etwa 56% des Leistungsbedarfs von CSEF-Schaltnetzen beträgt. Andere Vorteile
umfassen eine wesentliche Verbesserung des Leistungs-Verzögerungs-Produktes
um einen Faktor von mehr als 2:1. Ähnliche Kataloge wurden aufgestellt zum
Vergleich von TTL- oder Schottky-TTL- und ECL-Kreisen von CSEF-Verknüpfungsgliedern. Die ECL-Kreise
weisen eine Verbesserung des Leistungs-Verzögerungs-Produktes gegenüber TTL-Kreisen von 2,5 auf. Infolgedessen
ist das Leistungs-Verzögerungs-Produkt der erfindungsgemäßen Schal'"°tze um mehr als 5:1
besser als das von TTL-Kreisen.
Die Universalität eines aus Kaskodenzellen und Lastzellen aufgebauten Netzwerkes ergibt sich aus der
Tatsache, daß nur zwei verschiedene Netzwerke benötigt werden, um alle Schaltfunktionen von vier
Variablen sowie andere Funktionen von mehreren Variablen darzustellen. Eine gewünschte Funktionsklasse
kann lediglich durch die selektive Verbindung von Kollektoranschlüssen von ein oder mehreren Kaskodenzellen
mit den Eingängen von zwei oder mehr Lastzellen erzielt werden. Es kann ein modulares
Schaltnetz angegeben werden, das in mehr als 91% der 222 Klassen zwei Kaskodenzellen und drei, sowie in
einigen wenigen Fällen vier Lastzellen umfaßt. Die Kollektoranschlüsse und die Eingänge der Lastzellen
sowie auch die Signaleingänge können unbeschaltet bleiben, damit sie für eine nachträgliche selektive
Verbindung zur Verfügung stehen, die sich nach der Klasse der zu verwirklichenden Funktionen richtet.
Demgemäß wird ein universelles Schaltnetz angegeben, das einen solchen grundlegenden Baustein in Verbindung
mit den oben beschriebenen Techniken der Schaltverbindungen benutzt.
Obwohl die Erfindung anhand spezieller Ausführungsbeispiele beschrieben und dargestellt worden ist
versteht es sich, daß zahlreiche Änderungen und Modifikationen möglich sind, ohne den Rahmen dei
Erfindung zu verlassen.
Hierzu 13BIiUt Zeichnungen
nci in
Claims (3)
1. Schaltnetz zur logischen Verknüpi g von
binären Schaltvariablen, da;» zwei parallele, jeweils ή
ein Schaltglied enthaltende Hauptstrompfade aufweist, die sich jeweils in zwei ebenfalls Schaltglieder
enthaltende Zweigstrompfade verzweigen, und bei dem mit dem Schaltglied eines der Hauptstrompfade
eine die Stromverteilung auf die beiden Hauptstrompfade steuernde Gruppe von vier emittergekoppelten
Transistoren gekoppelt ist, ferner wenigstens in einem der den Haupststrompfaden zugeordneten
Zweigstrompfade das darin angeordnete Schaltglied aus einer die Stromverteilung und diese ΐί
beiden Zweigstrompfade steuernden Gruppe von emittergekoppelten Transistoren besteht, und die
vier Zweigstrompfade teilweise parallel zueinander und mit Lastgliedern derart in Serie geschaltet sind,
daß die die Lastglieder durchfließenden Ströme die gewünschte Funktion der an die Basisanschlüsse der
emittergekoppelten Transistoren angelegten Schaltvariablen bilden, dadurch gekennzeichnet,
daß zur Verknüpfung von vier binären Schaltvariablen nach allen möglichen Funktionen das >>
Schaltglied (21, 24) in jeweils einem der den beiden Hauptstrompfaden (12, 13) zugeordneten Zweigstrompfade
(12a, \3c) aus einer Gruppe von vier emittergekoppelten Transistoren besteht, deren
Basisanschlüsse die Eingänge für die für die jo Schaltvariablen charakteristischen Signale sind, und
daß die Lastglieder von mit den Zweigstrompfaden (12a, 12Ö, 13c, \3d) in Serie und zueinander parallel
schaltbaren Lastzellen (20a bis 2Oc^gebildet werden.
2. Schaltnetz nach Anspruch 1, dadurch gekennzeichnet, daß eine Einrichtung zum selektiven
Miteinander-Verbinden ausgewählter Basisanschlüsse der ermittergekoppelten Transistoren vorhanden
ist.
3. Schaltnetz nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Lastzellen (20a bis 20c,)zwei
miteinander gekoppelte Transistoren (51 und 52) enthalten, von denen der zweite als Emitterfolger
geschaltet und mit dem Ausgang der Lastzelle verbunden ist, während der erste Transistor (51) 4r>
wahlweise mit einem der Zweigstrompfade (12a, 12b, 13c, 13g^ verbunden ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US450114A US3925684A (en) | 1974-03-11 | 1974-03-11 | Universal logic gate |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2509731A1 DE2509731A1 (de) | 1975-09-25 |
DE2509731B2 true DE2509731B2 (de) | 1977-11-17 |
Family
ID=23786815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19752509731 Ceased DE2509731B2 (de) | 1974-03-11 | 1975-03-06 | Schaltnetz zur logischen verknuepfung von binaeren schaltvariablen |
Country Status (8)
Country | Link |
---|---|
US (1) | US3925684A (de) |
JP (1) | JPS5636824B2 (de) |
DE (1) | DE2509731B2 (de) |
FR (1) | FR2264436B1 (de) |
GB (1) | GB1505743A (de) |
IL (1) | IL46693A (de) |
NL (1) | NL169397C (de) |
SE (1) | SE402507B (de) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4167727A (en) * | 1977-07-08 | 1979-09-11 | Motorola, Inc. | Logic circuits incorporating a dual function input |
US4311926A (en) * | 1977-08-11 | 1982-01-19 | Gte Laboratories Incorporated | Emitter coupled logic programmable logic arrays |
JPS558135A (en) * | 1978-07-04 | 1980-01-21 | Mamoru Tanaka | Rewritable programable logic array |
GB2035688A (en) * | 1978-11-13 | 1980-06-18 | Hughes Aircraft Co | A multi-function large scale integrated circuit |
US4258273A (en) * | 1978-11-13 | 1981-03-24 | Hughes Aircraft Company | Universal register |
US4518874A (en) * | 1979-03-21 | 1985-05-21 | International Business Machines Corporation | Cascoded PLA array |
US4398085A (en) * | 1980-11-25 | 1983-08-09 | The United States Of America As Represented By The Secretary Of The Air Force | Universal timing array |
US4608649A (en) * | 1983-06-27 | 1986-08-26 | International Business Machines Corporation | Differential cascode voltage switch (DCVS) master slice for high efficiency/custom density physical design |
US4607339A (en) * | 1983-06-27 | 1986-08-19 | International Business Machines Corporation | Differential cascode current switch (DCCS) master slice for high efficiency/custom density physical design |
US4615010A (en) * | 1983-06-27 | 1986-09-30 | International Business Machines Corporation | Field effect transistor (FET) cascode current switch (FCCS) |
US5545904A (en) * | 1986-01-17 | 1996-08-13 | Quick Technologies Ltd. | Personalizable gate array devices |
US5679967A (en) * | 1985-01-20 | 1997-10-21 | Chip Express (Israel) Ltd. | Customizable three metal layer gate array devices |
US4686392A (en) * | 1985-10-30 | 1987-08-11 | International Business Machines Corporation | Multi-functional differential cascode voltage switch logic |
JPS6346527U (de) * | 1986-09-12 | 1988-03-29 | ||
US4900954A (en) * | 1988-11-30 | 1990-02-13 | Siemens Components,Inc. | Mixed CML/ECL macro circuitry |
KR100312801B1 (ko) * | 1994-05-04 | 2001-12-28 | 페레고스 조지, 마이크 로스 | 영역및범용신호경로를갖는프로그램가능논리소자 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3471713A (en) * | 1965-12-16 | 1969-10-07 | Corning Glass Works | High-speed logic module having parallel inputs,direct emitter feed to a coupling stage and a grounded base output |
US3539831A (en) * | 1967-06-15 | 1970-11-10 | Tektronix Inc | Switching circuit including plural ranks of differential circuits |
GB1316319A (en) * | 1970-02-06 | 1973-05-09 | Siemens Ag | Ecl gating circuits |
US3728560A (en) * | 1971-01-29 | 1973-04-17 | Motorola Inc | Bistable multivibrator circuit |
JPS5428707B2 (de) * | 1972-06-28 | 1979-09-18 | ||
US3760190A (en) * | 1972-06-29 | 1973-09-18 | Ibm | Non-current summing multiple input latching circuit |
-
1974
- 1974-03-11 US US450114A patent/US3925684A/en not_active Expired - Lifetime
-
1975
- 1975-02-24 IL IL46693A patent/IL46693A/en unknown
- 1975-03-06 DE DE19752509731 patent/DE2509731B2/de not_active Ceased
- 1975-03-10 FR FR7507366A patent/FR2264436B1/fr not_active Expired
- 1975-03-10 SE SE7502655A patent/SE402507B/xx not_active IP Right Cessation
- 1975-03-11 JP JP3065375A patent/JPS5636824B2/ja not_active Expired
- 1975-03-11 GB GB10164/75A patent/GB1505743A/en not_active Expired
- 1975-03-11 NL NLAANVRAGE7502900,A patent/NL169397C/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
NL7502900A (nl) | 1975-09-15 |
IL46693A0 (en) | 1975-04-25 |
DE2509731A1 (de) | 1975-09-25 |
US3925684A (en) | 1975-12-09 |
GB1505743A (en) | 1978-03-30 |
FR2264436A1 (de) | 1975-10-10 |
NL169397B (nl) | 1982-02-01 |
IL46693A (en) | 1976-12-31 |
SE7502655L (de) | 1975-09-12 |
NL169397C (nl) | 1982-07-01 |
FR2264436B1 (de) | 1978-10-13 |
SE402507B (sv) | 1978-07-03 |
JPS50135972A (de) | 1975-10-28 |
JPS5636824B2 (de) | 1981-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2509731B2 (de) | Schaltnetz zur logischen verknuepfung von binaeren schaltvariablen | |
DE2544974C3 (de) | Schaltkreis zur Realisierung logischer Funktionen | |
DE2945025C2 (de) | Master/Slave-Speicherglied | |
DE2139170A1 (de) | Binares Addier und Subtrahierwerk | |
DE2152444A1 (de) | Mehrweg-Torschaltung | |
DE2203456B2 (de) | Aus Transistoren aufgebaute bistabile Multivibratorschaltung vom Master/Slave-Typ | |
EP0231434B1 (de) | In integrierter Technik hergestellter Baustein zur Erstellung integrierter Schaltungen | |
DE1814213C3 (de) | J-K-Master-Slave-Flipflop | |
DE2414874C3 (de) | ||
DE1287128B (de) | Logische Schaltung mit mehreren Stromlenkgattern | |
DE1537236B2 (de) | Im Takt geschalteter ein und ruck stellbarer FUp Flop | |
DE3148410A1 (de) | Programmierbare verknuepfungsschaltung | |
DE2525690C3 (de) | Logische DOT-Verknüpfungsschaltung in Komplementär-Feldeffekttransistor-Technik | |
DE2414874B2 (de) | Synchrones schieberegister mit serien- und paralleleingabe und grundstelleingang | |
DE3318957A1 (de) | Monolithisch integrierbare, bistabile multivibratorschaltung mit einem in einen vorzugszustand einstellbaren ausgang | |
DE2405916A1 (de) | Bistabile multivibratorschaltung | |
DE2304007A1 (de) | Asynchron-schaltkreis | |
DE2002578C3 (de) | Multistabile Schaltung | |
DE2945024C2 (de) | Integrierte digitale Universalschaltung | |
DE2803099B2 (de) | Digital-Analog-Umsetzer in integrierter Schaltungstechnik | |
DE3137085C2 (de) | Stromquellenschaltung | |
DE69227685T2 (de) | Spannungsvergleichschaltung | |
DE2939990C2 (de) | ||
EP0218121A1 (de) | Netzwerk zur Verarbeitung von Daten grosser Bitbreite mit einem Sender und einer Vielzahl von Empfängern | |
DE1549482A1 (de) | Mehrzweckregister mit bistabilen Kippschaltungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8235 | Patent refused |