DE4001555C2

DE4001555C2 - Digitaler Oszillator

Info

Publication number: DE4001555C2
Application number: DE4001555A
Authority: DE
Inventors: Gerhard Dipl Ing Wischermann
Original assignee: Philips Broadcast Television Systems GmbH
Current assignee: Philips GmbH
Priority date: 1990-01-20
Filing date: 1990-01-20
Publication date: 1997-02-27
Anticipated expiration: 2010-01-21
Also published as: FR2657475A1; US5195044A; FR2657475B3; DE4001555A1; GB2252651B; GB2252651A; GB9102494D0

Description

Die Erfindung geht aus von einem digitalen Oszillator nach der Gattung des Hauptanspruchs.

Auf dem Gebiet der Nachrichtentechnik werden häufig Oszillatoren benötigt, deren Frequenz mit Hilfe von zugeführten Signalen steuerbar ist. Derartige Oszillatoren werden meist in Frequenz- und Phasenregelschleifen eingesetzt.

Neben anderen steuerbaren Oszillatoren, wie beispielsweise LC- und RC-Oszillatoren, sind digitale Oszillatoren bekanntgeworden. Diese enthalten einen Akkumulator, dessen Inhalt jeweils bei einem Impuls eines Referenztaktes um einen vorgebbaren Wert (Inkrement) erhöht wird. Am Übertragsausgang (Carry) steht dann ein Signal an, das bei einer geeigneten Wahl der Kapazität des Akkumulators und des jeweils vorgegebenen Inkrements N einem Bruchteil der Frequenz des Referenztaktes entspricht. In ähnlicher Weise kann auch der jeweilige Akkumulatorinhalt ausgewertet werden.

Digitale Oszillatoren haben gegenüber LC- und RC-Oszillatoren den Vorteil einer hohen Frequenzkonstanz, da im allgemeinen der Referenztakt mit einem Quarzoszillator erzeugt wird. Gegenüber Quarzoszillatoren besteht der Vorteil eines größeren Variationsbereichs. Die bekannten digitalen Oszillatoren haben jedoch den Nachteil, daß das Übertragssignal mit zeitlichen Schwankungen (Jitter) behaftet ist. Außerdem sind die bekannten Schaltungsanordnungen bezüglich des Verhältnisses zwischen der Frequenz des erzeugten Signals und der Frequenz des Referenztaktes beschränkt.

Aufgabe der vorliegenden Erfindung ist es, einen digitalen Oszillator zur Erzeugung von Signalen anzugeben, deren Frequenz steuerbar und zeitliche Schwankungen (Jitter) möglichst gering sind.

Der erfindungsgemäße digitale Oszillator mit den kennzeichnenden Merkmalen des Hauptanspruchs hat den Vorteil, daß zeitliche Schwankungen mit geringem Aufwand vermieden werden können. Ferner ermöglicht der digitale Oszillator einfache Maßnahmen zur Erweiterung des Frequenzbereichs des erzeugten Signals.

Die von dem erfindungsgemäßen digitalen Oszillator erzeugten Signale werden meistens als Taktsignale für weitere digitale Schaltungen, beispielsweise in der Videotechnik, verwendet. Mit Rücksicht auf andere Anwendungen und zur Unterscheidung vom Referenztakt werden die vom erfindungsgemäßen digitalen Oszillator erzeugten Signale im folgenden lediglich als Signale bezeichnet.

Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen der im Hauptanspruch angegebenen Erfindung möglich.

Ausführungsbeispiele der Erfindung sind in der Zeichnung anhand mehrerer Figuren dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigt:

Fig. 1 ein Blockschaltbild eines bekannten digitalen Oszillators,

Fig. 2 Zeitdiagramme zur Erläuterung von Fehlern des bekannten digitalen Oszillators,

Fig. 3 ein Blockschaltbild eines ersten Ausführungsbeispiels,

Fig. 4 ein Blockschaltbild eines zweiten Ausführungsbeispiels und

Fig. 5 Zeitdiagramme zur Erläuterung des zweiten Ausführungsbeispiels.

Gleiche Teile sind in den Figuren mit gleichen Bezugszeichen versehen.

Bei dem bekannten digitalen Oszillator nach Fig. 1 ist ein Akkumulator 1 vorgesehen, dessen Takteingang 2 ein Referenztakt T mit der Frequenz f_R zuführbar ist. Einem Eingang 3 ist eine Größe N zuführbar. Der Inhalt des Akkumulators 1 wird bei jedem Taktimpuls T um N inkrementiert. Ein dem Akkumulatorinhalt entsprechendes Signal O kann einem Ausgang 4 entnommen werden. Ferner führt ein weiterer Ausgang 5 ein Signal C - im folgenden Übertragssignal genannt -, das jeweils dann auf den Pegel H geht, wenn im Akkumulator 1 ein Überlauf stattfindet.

Anhand des Zeitdiagramms in Fig. 2a wird die Funktion der Schaltungsanordnung nach Fig. 1 erläutert. Dabei sei angenommen, daß der Akkumulator vier Binärstellen aufweist, also 16 Zustände einnehmen kann. Ferner sei N = 4. Fig. 2a zeigt den jeweiligen Inhalt des Akkumulators zwischen jeweils zwei Impulsen des Referenztaktes T und den Pegel des Übertragssignals C. Bei dem dargestellten Zeitausschnitt wird der Akkumulatorinhalt zunächst von 7 auf 11 und beim nächsten Taktimpuls auf 15 inkrementiert. Bei der folgenden Inkrementierung wird der Akkumulatorinhalt O = 3 erreicht, wobei ein Überlauf stattfindet und das Übertragssignal C während der folgenden Taktperiode den Pegel H einnimmt. Wegen des ganzzahligen Verhältnisses zwischen der Kapazität des Akkumulators 1 und dem Zählinkrement N ergibt sich als Ausgangssignal eine Impulsfolge mit gleichmäßigen Abständen.

Wird jedoch zur Erzielung einer anderen Frequenz ein anderes Inkrement gewählt, so weist das Übertragssignal ungleichmäßige Intervalle bzw. Perioden auf, was am Beispiel von N = 6 in Fig. 2b dargestellt ist.

Zur weiteren Erläuterung der Funktion des bekannten digitalen Oszillators nach Fig. 1 wird auf Fig. 2c Bezug genommen. Dieser liegt N = 7 zugrunde. Ein Übertragssignal C tritt bei dem dargestellten Beispiel jeweils nach einem Überlauf bei den Akkumulatorinhalten 0, 5, 3, 1, 6 und 4 auf. Außer der ziffermäßigen Darstellung des Akkumulatorinhalts O ist in Fig. 2c der Akkumulatorinhalt graphisch dargestellt. Dieser Darstellung überlagert ist als Sägezahnfunktion ein Signal derjenigen Frequenz, welche der gewünschten Frequenz f_o des zu erzeugenden Signals entspricht. In Form von mehr oder weniger breiten Rechtecken ist der Zeitunterschied zwischen den steigenden Flanken des Übertragssignals C und den steigenden Flanken des zu erzeugenden Signals S_o dargestellt. In einer weiteren Zeile der Fig. 2c ist der jeweilige Akkumulatorinhalt O_o nach dem Überlauf nochmals wiedergegeben.

Bei dem erfindungsgemäßen digitalen Oszillator wird der in Fig. 2c verdeutlichte Zusammenhang zwischen dem Akkumulatorinhalt nach dem Überlauf und dem Zeitunterschied δt ausgenützt. Dabei gilt δt = O_o/N. In vielen Anwendungsfällen ist jedoch eine gute Näherung durch δt ungefähr gleich O_o/8 möglich.

Das Ausführungsbeispiel gemäß Fig. 3 enthält einen Akkumulator 1 mit Eingängen 2, 3 und Ausgängen 4, 5, wie er bereits im Zusammenhang mit Fig. 1 beschrieben wurde. Über ein D-Register 11 ist eine Rechenschaltung 12 an den Ausgang 4 angeschlossen. Ferner wird von einem Eingang 13 der Schaltungsanordnung nach Fig. 3 der Wert N nicht nur dem Eingang 3 des Akkumulators, sondern auch einem weiteren Eingang der Rechenschaltung 12 zugeführt.

Der Übertragsausgang 5 des Akkumulators 1 ist einerseits mit dem Takteingang des D-Registers 11 und andererseits mit dem Eingang einer Verzögerungskette 14 verbunden. Die Verzögerungskette 14 besteht aus 8 Elementen, wobei der Ausgang jedes Elementes mit einem Eingang eines Multiplexers 15 verbunden ist, dessen Ausgang 16 den Ausgang der Schaltungsanordnung bildet. Die Verzögerungskette 14 und der Multiplexer 15 stellen eine steuerbare Verzögerungseinrichtung dar, mit der dem Eingang 17 zugeführte Signale in Abhängigkeit von Steuersignalen verzögert werden, die am Steuereingang 18 anliegen.

Mit dem D-Register 11 wird der Akkumulatorinhalt O von dem jeweils auftretenden Impuls des Übertragssignals C bis zum nächsten Impuls gespeichert. Entsprechend der oben aufgeführten Gleichung wird aus O_o und N in der Rechenschaltung 12 der Wert δt berechnet und der Multiplexer 15 entsprechend eingestellt. Dadurch wird die jeweils vorliegende zeitliche Abweichung des Übertragssignals C ausgeglichen, so daß das Signal S_o am Ausgang 16 frei von Zeitschwankungen (Jitter) ist.

Braucht die Frequenz f_o nur in einem kleinen relativen Bereich veränderbar zu sein, ist auch der Variationsbereich von N eingeschränkt, beispielsweise 7 N 9. In diesem Fall kann die Rechenschaltung durch eine einfache Begrenzerschaltung 22 ersetzt werden, die O_o auf den Wertebereich 0 bis 7 einschränkt, was unter anderem in Fig. 4 dargestellt ist.

Anhand von Fig. 4 werden ferner zwei Weiterbildungen der Erfindung erläutert. Zum einen ist in den Weg des Übertragssignals C zwischen dem Ausgang 5 des Akkumulators 1 und dem Eingang der Verzögerungskette 14 eine Und-Schaltung 21 angeordnet, der ferner die Taktimpulse T zuführbar sind. Außerdem ist der Ausgang des Multiplexers 15 über ein Bandpaßfilter 23 mit dem Ausgang 24 verbunden.

Die durch die Und-Schaltung 21 erzielbaren Vorteile werden im folgenden anhand eines Zahlenbeispiels gemäß Fig. 5 dargestellt. Wie bei den Beispielen nach Fig. 2 wird ein Akkumulator mit vier Binärstellen vorausgesetzt bei einem Inkrement von N = 12. Dieser Wert hat bei dem Ausführungsbeispiel nach Fig. 3 das gleiche Frequenzverhältnis wie der Wert N = 8 zur Folge, nämlich f_o = 1/4 f_R. Für N 8 sinkt nämlich die Frequenz des Übertragssignals C wieder ab. Die maximale Frequenz liegt bei einem Vier-Bit-Akkumulator bei N = 8.

Durch die Einfügung der Und-Schaltung 21 (Fig. 4) ist jedoch eine weitere Erhöhung der Frequenz des erzeugten Signals S_o möglich. Bei der Darstellung in Fig. 5 wird für N = 12 während dreier aufeinander folgender Perioden des Referenztaktes T die Kapazität des Akkumulators überschritten, nämlich beim Wechsel des Akkumulatorinhalts O von 15 auf 11, von 11 auf 7 und von 7 auf 3. Während dieser Zeit weist das Übertragssignal C den Pegel H auf. Eine Und-Verknüpfung mit dem Referenztakt T ergibt ein Signal C*, dessen mittlere Frequenz 3/4 der Frequenz f_R des Taktsignals ist. Für N 8 bewirkt die Und-Schaltung 21 lediglich eine Verkürzung des Übertragssignals C. Allgemein gilt für die Frequenz des Signals C*: f_o* = (N/16) · f_R für N = 0 . . . 16. Die Phasenkorrektur des Signals C* erfolgt in gleicher Weise mit Hilfe der steuerbaren Verzögerungseinrichtung 14, 15 wie bei dem Ausführungsbeispiel nach Fig. 3.

Eine andere Weiterbildung der Erfindung ermöglicht außerdem die Erzeugung eines Signals mit einer höheren Frequenz als f_o. Dazu ist dem Multiplexer 15 ein Bandpaßfilter 23 nachgeschaltet, dessen Ausgang 24 ein Signal mit einer Frequenz f_o = 2 · (N/16) · f_R entnehmbar ist. Dieses Signal stellt die zweite Harmonische des Signals S_o mit der Frequenz f_o dar. Diese läßt sich in einfacher Weise mit einem analogen Bandpaßfilter zweiter Ordnung aus dem Signal S_o gewinnen. Anstelle der zweiten Harmonischen kann mit einem entsprechend dimensionierten Bandpaßfilter auch die dritte Harmonische des Signals S_o gewonnen werden.

Bei Verwendung eines Bandpaßfilters zweiter Ordnung, das im wesentlichen aus zwei Schwingkreisen besteht, ist in jedem Fall ein Variationsbereich der Frequenz f_o von ± 1000 ppm bzw. 0,1% möglich bei einer gleichzeitigen Absenkung der Nebenlinien um mindestens 40 dB.

Bei den Zahlenbeispielen wurde der Übersichtlichkeit halber ein Vier-Bit-Akkumulator vorausgesetzt. Um eine genügend feine Quantisierung zu erhalten, können wesentlich mehr Binärstellen vorgesehen werden. Ein derartiger Akkumulator läßt sich leicht mit einer 16-Bit-ALU realisieren, die auf einem Chip angeordnet ist. Die weiteren digitalen Funktionen der Schaltungsanordnung nach Fig. 4 lassen sich durch eine programmierbare Logikschaltung (PAL) auf einem zweiten Chip integrieren. Zusammen mit der Verzögerungskette und dem Bandpaßfilter ergeben sich dann vier Bausteine.

Claims

1. Digitaler Oszillator zur Erzeugung eines Signals mit steuerbarer Frequenz, wobei Impulse eines Referenztaktes einem Akkumulator zuführbar sind, der nach jeweils einem Impuls des Referenztaktes um eine vorgebbare Anzahl von Zählwerten inkrementiert wird und bei Erreichen eines vorgegebenen Inhalts ein Übertragssignal abgibt, dadurch gekennzeichnet, daß das Übertragssignal (C) um eine vom jeweiligen Akkumulatorinhalt (O) abhängige Zeit verzögerbar ist.

2. Digitaler Oszillator nach Anspruch 1, dadurch gekennzeichnet, daß ein Übertragsausgang (5) des Akkumulators (1) mit dem Eingang einer schaltbaren Verzögerungseinrichtung (14, 15) verbunden ist und daß ein Ausgang (4) des Akkumulators (1), welcher den Akkumulatorinhalt darstellt, mit einem Steuereingang (18) der Verzögerungseinrichtung (14, 15) verbunden ist.

3. Digitaler Oszillator nach Anspruch 2, dadurch gekennzeichnet, daß zwischen dem Ausgang des Akkumulators (1) und dem Steuereingang (18) der Verzögerungseinrichtung (14, 15) eine Rechenschaltung (12) angeordnet ist.

4. Digitaler Oszillator nach Anspruch 3, dadurch gekennzeichnet, daß ein Eingang (13) für die vorgebbare Anzahl vorgesehen ist, welcher einerseits mit dem Akkumulator (1) und andererseits mit der Rechenschaltung (12) verbunden ist.

5. Digitaler Oszillator nach Anspruch 2, dadurch gekennzeichnet, daß zwischen dem Ausgang (4) des Akkumulators (1) und dem Steuereingang (18) der steuerbaren Verzögerungseinrichtung (14, 15) ein Begrenzer (22) angeordnet ist.

6. Digitaler Oszillator nach Anspruch 2, dadurch gekennzeichnet, daß dem Ausgang (4) des Akkumulators (1) ein D-Register (11) nachgeschaltet ist, das mit dem Übertragssignal (C) getaktet wird.

7. Digitaler Oszillator nach Anspruch 1, dadurch gekennzeichnet, daß das Übertragssignal (C) mit den Impulsen des Referenztaktes (T) logisch verknüpft wird.

8. Digitaler Oszillator nach Anspruch 2, dadurch gekennzeichnet, daß eine Und-Schaltung (21) zwischen dem Übertragsausgang (5) des Akkumulators (1) und der steuerbaren Verzögerungseinrichtung (14, 15) vorgesehen ist.

9. Digitaler Oszillator nach Anspruch 2, dadurch gekennzeichnet, daß ein Bandpaßfilter (23) der steuerbaren Verzögerungseinrichtung (14, 15) nachgeschaltet ist.