DE2450921C3

DE2450921C3 - MOS-integrierte Schaltungsanordnung für einen Impulsgenerator

Info

Publication number: DE2450921C3
Application number: DE19742450921
Authority: DE
Inventors: Helmut 8000 Muenchen Roesler
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1974-10-25
Filing date: 1974-10-25
Publication date: 1981-10-15
Also published as: FR2289069B1; FR2289069A1; DE2450921A1; IT1043522B; CH591184A5; DE2450921B2

Description

Schaltungsanordnung sollen an Hand eines in der Zeichnung dargestellten Ausführungsbeispiels näher srläutert werden. Dabei zeigt die

Fig. 1 eine erfindungsgemäße Schaltungsanordnung mit einem ohmschen Widerstand als Stromquelle und mit einem externen Kondensator und die

Fig. 2 den Potentialverlauf an fünf verschiedenen in der Fig. 1 dargestellten Punkten A bis E.

InFig. 1 enthält einFlipflop einen ersten und zweiten Schalttransistor 1 und 2. Die Sourceelektroden der beiden Schalttransistoren 1 und 2 liegen auf einem Bezugspotential U_ss. Die Gateelektrode des Schalttransistors 1 ist mit der Drainelektrode des Schalttransistors 2, die Gateelektrode des Schalttransistors 2 mit der Drainelektrode des Schalttransistors 1 verbunden. Von der Drainelektrode des Schalttransistors 1 führt ein erster Lasttransistor 3, von der Drainelektrode des Schalttransistors 2 ein zweiter Lasitransistor 4 zu einem Versorgungspotential U_DD. Die Gateelektroden der beiden Lasttranäistoren 3 und 4 sind jeweils mit den Sourceelektroden verbunden. Parallel zur Drain-Source-Strecke des Schalttransistors 1 liegt die eines Steuertransistors 5, parallel zur Drain-Source-Strecke des Schalttransistors 2 die eines Steuertransistors 6. Der Potentialpunkt an der Drainelektrode des Schalttransistors 1 ist mit E, der an der Drainelektrode des Schalttransistors 2 mit D bezeichnet. Die Gateelektrode eines fünften Schalttransistors 7 ist mit dem Potentialpunkt E verbunden. Die Sourceelektrode des Schalttransistors 7 liegt auf Bezugspotential U_ss, die Drainelektrode ist mit einem äußeren Anschlußpunkt A verbunden. Ferner ist dieser äußere Anschlußpunkt A mit der Gateelektrode eines dritten Schalttransistors 8 verbunden, dessen Sourceelektrode auf Bezugspotential U_ss liegt und dessen Drainelektrode - Potentialpunkt B - über einen dritten Lasttransistor 9 zum Versorgungspotential U_DD führt. Die Gateelektrode des Lasttransistors 9 ist mit dessen Sourceelektrode verbunden. Die Drainelektrode des Schalttransistors 8 - der Potentialpunkt B - liegt an der Gateelektrode des Steuertransistors 5. Weiter ist der äußere Anschlußpunkt A mit der Gateelektrode eines vierten Schalttransistors 10 verbunden, dessen Drainelektrode auf Versorgungspotential U_DD liegt und dessen Sourceelektrode - als Potentialpunkt C gekennzeichnet - über einen vierten Lasttransistor 11 zum Bezugspotential U₃₅ führt. Die Gateelektrode des Lasttransistors 11 ist mit dessen Sourceelektrode verbunden. Die Sourceelektrode des Schalttransistors 10 - der Potentialpunkt C- liegt an der Gateelektrode des Steuertransistors 6. Der äußere Anschlußpunkt A führt über einen ohmschen Widerstand 12 zum Versorgungspotential U_DD und über einen externen Kondensator 13 zum Bezugspotential U_ss.

Sämtliche Schalttransistoren und Steuertransistoren sind vom Anreicherungstyp, sämtliche Lasttransistoren vom Verarmungstyp. Zunächst ist offengelassen, ob es sich um MOS-Feldeffekttransistoren mit p-Kanal oder mit η-Kanal handelt. Die Darstellung der Potentialverläufe an den Punkten A bis E nach der Fig. 2 geht von der Annahme aus, daß es sich um p-Kanal-Transistoren handelt und damit das Versorgungspotential U_DD negativ ist gegenüber dem Bezugspotential U_ss.

Die Schaltungsanordnung nach derFig. 1 setzt sich zusammen aus einem Flipflop, aus zwei das Flipflop steuernden Verstärkern und aus einem gesteuerten Zeitglied. Das Flipflop umfaßt die beiden Schalttransistoren 1 und 2, die beiden Lasttransistoren 3 und 4 und die beiden Steuertransistoren 5 und 6. Der erste Verstärker umfaßt den Schalttransistor 8 und den Lasttransistor 9, der zweite den Schalttransistor 10 und den Lasttransistor 11. Das Zeitglied umfaßt den ohmschen Widerstand 12 und den Kondensator 13 und wird über den Schalttransistor 7 vom Flipflop gesteuert. Die beiden Verstärker haben eine stark unterschiedliche Ansprechschwelle:

Der erste spricht nach Übersteigen des Potentials am Pufikt A einer einzigen Schwellenspannung an, der zweite nach Übersteigen zweier Schwellenspannungen, nämlich der beiden Transistoren 10 und 6.

Diese beiden Potentialschwellen sind in der Fig. 2 mit U und O zur Kennzeichnung eines unteren und eines oberen Potentialpunkts bezeichnet. Die Potentiale der in der Fig. 2 dargestellten Verlaufskurven schwanken zwischen einem Nullwert und einem negativen Wert. Die beiden Zustände sind in der Sprache der Logik mit 0 und mit 1 bezeichnet.

Im Ruhezustand ist der Schalttransistor 7 gesperrt. Beim Einschalten des Versorgungspotentials U_DD wird der Kondensator 13 über den ohmschen Widerstand 12 aufgeladen. Das Potential am Punkt A steigt damit an. Bei Überschreiten der ersten Schwellenspannung wird der Schalttransistor 8 beim unteren Umschaltpunkt U leitend geschaltet. Zuvor hatte das Potential am Punkt B den Wert logisch 1, nach dem unteren Umschaltpunkt U den Wert logisch 0. Vor dem unteren Umschaltpunkt U war der Steuertransistor 5 durch das Potential am Punkt B von logisch 1 leitend und hielt das Potential am Punkt E auf logisch

0. Nach dem unteren Umschaltpunkt U des Transistors 8 wird der Sieuertransistor 5 gesperrt und gibt dadurch den Ausgang des Flipflops am Punkt E frei. Sobald das Potential am Punkt A durch weiteres Aufladen des Kondensators 13 auf die doppelte Schwelle nspannung gestiegen ist und den oberen Umschaltpunkt 0 übersteigt, wird der Transistor 10 leitend. Dadurch entsteht am Punkt C ein Potential vom logischen Wert 1. Beim Erreichen dieses Werts wird der Steuertransistor 6 leitend. Dadurch wird das Flipflop umgeschaltet: das Potential am Punkt D bekommt den Wert logisch 0, das am Punkt E den Wert logisch

1. Der Potentialwert am Punkt E von logisch 1 bewirkt, daß der Schalttransistor 7 leitend gesteuert wird. Dadurch kann das Potential am Punkt A nicht weiter ansteigen. Die Ladung des Kondensators 13 fließt über den Schalttransistor 7 ab. Das Potential am Punkt A fällt. Nach Unterschreiten der doppelten Schwellenspannung erhält der Potentialpunkt C durch Sperren des Schalttransistors 10 den Wert logisch 0. Nach Unterschreiten der einfachen Schwellenspannung - also wieder am unteren Umschaltpunkt U- wird der Schalttransistor 8 wieder gesperrt. Das Potential am Punkt B ändert sich vom Wert logisch 0 auf den Wert logisch 1 und schaltet damit den Steuertransistor S leitend. Dies bewirkt wieder ein Umschalten des Flipflops und damit ein Unterbrechen des Entladevorgangs des Kondensators 13, weil der Schalttransistor 7 wieder gesperrt wird. Der Zyklus beginnt dann von neuem. Der Kondensator 13 wird wieder aufgeladen. Das Umschalten der Potentiale an den beiden Punkten D und E des Flipflops erfolgt mit sehr steilen Flanken. Beispielsweise am Potentialpunkt E können Ausgangsimpulse zur weiteren Verwendung abgenommen werden.

Eine Erhöhung der Zeitkonstante läßt sich auch durch höhere Aufladung des Kondensators 13 erreichen. Das geschieht beispielsweise dann, wenn zwischen der Sourceelektrode des Schalttransistors 10 und dem Potentialpunkt C an der Drainelektrode des Lasttransistors 11 ein weiterer Lasttransistor geschaltet wird, d. h. wenn der Potentialpunkt C am Teilerpunkt eines Spannungsteilers aus zwei Lasttransistoren liegt. Die Größe des Kondensators 13 kann dann kleiner sein.

Hierzu 1 Blatt Zeichnungen

Claims

Patentansprüche:

1. MOS-integrierte Schaltungsanordnung für einen Impulsgenerator unter Verwendung einer Flipflopschaltung mit zwei gegenseitig rückgekoppelten Schalttransistoren, mit zwei jeweils dazu parallelgeschalteten Steuertransistoren und mit zwei jeweils dazu in Reihe geschalteten Lasttransistoren, dadurch gekennzeichnet, daß die Drainelektrode des ersten Schalttransistors (1) als Ausgang des Flipflops mit der Gateelektrode eines fünften Schalttransistors (7) verbunden ist, dessen Drain-Source-Strecke einen Anschlußpunkt (A) der Schaltungsanordnung mit einem Bezugspotential (U₅₅) verbindet und dadurch parallel zu einem Kondensator (13) und in Reihe zu einer Stromquelle (12) liegt, durch die der Kondensator (13j bei gesperrtem fünften Schalttransistor (7) aufgeladen wird, daß weiter die Gateelektrode eines dritten Schalttransistors (8) mit dem Anschlußpunkt (A) verbunden ist, wobei die Sourcee'ektrode auf Bezugspotential (U_ss) liegt und die Drainelektrode mit der Gateelektrode des ersten Steuertransistors (5) am Ausgang des Flipflops verbunden ist und über einen dritten Lasttransistor (9) zu einem Versorgungspotential (U_DD) führt, und daß die Gateelektrode eines vierten Schalttransistors (10) mit dem Anschlußpunkt (A) verbunden ist, wobei die Drainelektrode auf Versorgungspotential (U_DD) liegt und die Sourceelektrode mit der Gateelektrode des zweiten Steuertransistors (6) des Flipflops verbunden ist und über einen vierten Lasttransistor (11) zum Bezugspotential (U_ss) führt.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Lasttransistoren (3, 4, 9 und 11) vom Verarmungstyp sind und daß ihre Gateelektrode jeweils mit der Sourceelektrode verbunden ist.

3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Stromquelle aus einem zwischen dem Anschlußpunkt (A) und Versorgungspotential (U_DD) geschalteten ohmschen Widerstand (12) besteht.

Die Erfindung betrifft eine MOS-integrierte Schaltungsanordnung für einen Impulsgenerator unter Verwendung einer Flipflopschaltung mit zwei gegenseitig rückgekoppelten Schalttransistoren, mit zwei jeweils dazu parallelgeschalteten Steuertransistoren und mit zwei jeweils dazu in Reihe geschalteten Lasttransistoren.

Sollen mechanische Vorgänge elektronisch gesteuert werden, dann treten insbesondere in den Fiällen Probleme auf, wo Impulse mit niedrigen Frequenzen geliefert werden müssen und wo die Verlustleistung klein bleiben muß. Impulse mit niedriger Frequenz und steilen Flanken sind schaltungstechnisch schwie

.ς

rig herzustellen. Namentlich tritt dieses Problem bei einer elektronischen Kamerasteuerung auf, wo der zur Verfügung stehende Raum sehr klein ist. Die Aufgabe, die der vorliegenden Erfindung zugrunde liegt, besteht darin, einen Impulsgenerator in MOS-Technologie zu realisieren, der bei geringer Verlustleistung Impulse mit niedrigen Frequenzen liefern kann. Die Impulse sollen steile Flanken haben. Das Tastverhältnis und die Frequenz sollen in weiten Grenzen variabel sein.

Zur Lösung dieser Aufgabe wird bei einer Schaltungsanordnung der eingangs genannten Art erfindungsgemäß vorgeschlagen, daß die Drainelektrode des ersten Schalttransistors als Ausgang des Flipflops mit der Gateelektrode eines fünften Schalttransistors verbunden ist, dessen Drain-Source-Strecke einen Anschlußpunkt der Schaltungsanordnung mit einem Bezugspotential verbindet und dadurch parallel zu einem Kondensator und in Reihe zu einer Stromquelle liegt, durch die der Kondensator bei gesperrtem fünften Schalttransistor aufgeladen wird, daß weiter die Gateelektrode eines dritten Schalttransistors mit dem Anschlußpunkt verbunden ist, wobei die Sourceelektrode auf Bezugspotential liegt und die Drainelektrode mit der Gateelektrode des ersten Steuertransistors am Ausgang des Flipflops verbunden ist und über einen dritten Lasttransistor zu einem Versorgungspotential führt, und daß die Gateelektrode eines vierten Schalttransistors mit dem Anschlußpunkt verbunden ist, wobei die Drainelektrode auf Versorgungspotential liegt und die Sourceelektrode mit der Gateelektrode des zweiten Steuertransistors des Flipflops verbunden ist und über einen vierten Lasttransistor zum Bezugspotential führt.

Mit Hilfe einer erfindungsgemäßen Schaltungsanordnung läßt sich ein Impulsgenerator mit minimalem Flächenbedarf in MOS-Technik realisieren. Die Verlustleistung ist sehr gering und kann durch eine vorteilhafte Ausgestaltung der Erfindung, die darin besteht, daß die Lasttransistoren MOS-Feldeffekttransistoren vcm Verarmungstyp sind, äußerst klein gehalten werden. Im Prinzip besteht die erfindungsgemäße Schaltungsanordnung aus einem Flipflop, das durch zwei Verstärker mit stark unterschiedlicher An-Sprechspannung gesteuert wird. Durch das Flipflop sind die Schaltzustände des Impulsgenerators in den Zwischenbereichen gut stabilisiert und die abgegebenen Impulse hinsichtlich ihrer Flanken günstig geformt. Ein sicheres Anschwingen des Impulsgenerators ist gewährleistet. Der Anschwingimpuls hat die gleiche Länge wie die folgenden Impulse. Die Stromquelle läßt sich sowohl durch einen ohmschen Widerstand, der zwischen den Anschlußpunkt und eine Betriebsspannungsquelle geschaltet ist, realisieren als auch durch eine Konstantstromquelle. Die Verwendung einer Konstantstromquelle hat den Vorteil, daß das Aufladen des Kondensators sehr linear verläuft und dadurch der Auslösemechanismus für die beiden Verstärker und das Flipflop äußerst genau ist. Durch Ändern der Kapazität, des speisenden Stroms und/ oder durch die Dimensionierung des fünften Schalttransistors kann die Dauer eines Zyklus, also auch der Frequenz, bestimmt werden. Es können sehr niedrige Frequenzen eingestellt werden. Falls die Integration des Kondensators mit der erforderlichen Kapazität Schwierigkeiten macht, wird der Kondensator extern an den genannten Anschlußpunkt angeschlossen.

Weitere Einzelheiten einer erfindungsgemäßen