DE2450408A1 - Schaltungsanordnung in einer komplementaer-chl-technik - Google Patents

Schaltungsanordnung in einer komplementaer-chl-technik

Info

Publication number
DE2450408A1
DE2450408A1 DE19742450408 DE2450408A DE2450408A1 DE 2450408 A1 DE2450408 A1 DE 2450408A1 DE 19742450408 DE19742450408 DE 19742450408 DE 2450408 A DE2450408 A DE 2450408A DE 2450408 A1 DE2450408 A1 DE 2450408A1
Authority
DE
Germany
Prior art keywords
arrangement
collector
emitter
arrangements
complementary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19742450408
Other languages
English (en)
Inventor
Karl Dr Ing Goser
Ruediger Dr Ing Mueller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19742450408 priority Critical patent/DE2450408A1/de
Priority to US05/617,965 priority patent/US4085339A/en
Publication of DE2450408A1 publication Critical patent/DE2450408A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0214Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233Integrated injection logic structures [I2L]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

Schaltungsanordnung in einer Komplementär-CHL-Technik
Die Erfindung bezieht sich auf eine Schaltungsanordnung in CHL-Technik nach dem Oberbegriff des Patentanspruches 1.
Schaltungsanordnungen in CHL-Technik sind bekannt. Beispielsweise sird in der Veröffentlichung IEEE International Solid State Circuits Conf. 1974, Seiten 18, 19 und 216 Schaltungen in CHL-Technik beschrieben.
Die Aufgabe der Erfindung ist es, Schaltungsanorduungen in einer CHL-Technik anzugeben, die einfach und auf kleiner Fläche herstellbar sind.
Diese Aufgabe wird durch eine wie eingangs bereits erwähnte Schaltungsanordnung in CHL-Technik gelöst, die durch die in dem Kennzeichen des Patentanspruches 1 aufgeführten Merkmale gekennzeichnet ist.
Ein wesentlicher Vorteil einer erfindungsgemäßen Schaltungsanordnung besteht darin, daß sie in einer üblichen Standard-Technik durchgeführt werden kann und daß kein zusätzlicher ■technologischer Aufwand notwendig ist.
Im folgenden wird die Erfindung anhand der Figuren und der Beschreibung näher erläutert.
Figur 1 zeigt das Schaltbild einer erfindungsgemäßen bistabilen -Kippschaltung in Komplementär-CHL-Technik.
Figur 2 zeigt den sehematisehen Layout der in der Figur 1 gezeigten Kippschaltung.
60981 8/052 1
VPA 9/710/4125
Die Figur 3 zeigt einen Querschnitt durch den in der Figur 2 dargestellten Layout mit dem Verlauf der Ströme für die beiden stabilen Zustände.
Die Figur 4 zeigt das Schaltbild für ein erfindungsgemäßes Speicherelement.
Die Figur 5 zeigt das Impulsdiagraiun für das Lesen und Schreiben der Schaltung nach der Figur 4.
Die Figur 6 zeigt das Schaltbild eines OR-Gatters in einer erfindungsgemäßen Komplementär-CHL-Technik.
Zunächst soll nun anhand der Figur 1 der Aufbau einer erfindungsgemäßen bistabilen Kippschaltung in einer CHL-Technik beschrieben werden. Die beiden zueinander komplementären CHL-Anordnungen bzw. Transistoren sind mit 1 und 2 bezeichnet. Dabei handelt es sich beispielsweise bei dem Transistor 1 um einen p-CHL-Transistor und bei dem Transistor 2 um einen n-CHL-Transistor. Sie sind über ihre Kollektoren 13» 14, 23 und 24 erfindungsgemäß miteinander so zusammengeschaltet bzw. verbunden, daß eine bistabile Kippstufe entsteht. So ist der Kontrollkollektor 13 des Transistors 1, der vorzugsweise ein pnp-transistor ist, mit dem Ausgangskollektor 23 des Transistors 2, der vorzugsweise ein npn-Transistor ist, und der Kontrollkollektor 24 des Transistors 2 mit dem Ausgangskollektor 14 des Transistors 1 verbunden. Die Versorgungsspannung U* wird zwischen dem Emitter 22 des Transistors 2 und dem Emitter 11 des Transistors 1, angelegt. Die Versorgungsspannungen U12 und Up^» die an dem Basisanschlüssen 12 bzw. 21 anliegen, liefern die nötigen Basis-Emitter-Spannungen für die Transistoren 1 und 2. Die Leitung 4, die mit dem Emitter 22 des Transistors 2 verbunden ist, liegt vorzugsweise an Masse und die Leitung 3, die mit dem Emitter 11 des Transistors 1 verbunden ist, an dem Spannungspotential U*. Die Schaltung funktioniert derart, daß in dem einen Zustand der Strom über die Kollektoren 24 und 14, und in dem anderen Zustand der Strom über die Kollektoren 23 und 13 fließt.
VPA 9/710/4125 ;..t 6098 18/052 1
In der oben bereits genannten Veröffentlichung ist die Funktionsweise von einfachen CHL-Anordnungen näher erläutert. Um nach dieser Veröffentlichung eine bistabile Kippstufe aufzubauen, wären zwei CHL-Anordnungen mit z\\rei bipolaren vertikalen Transistoren notwendig, was zu einem erheblich größeren Flächenbedarf führen würde.
Im folgenden soll nun die Funktionsweise der erfindungsgemäßen Schaltung nach der Figur 1 im Zusammenhang mit den Figuren 2 und 3 näher erläutert werden. Einzelheiten der Figuren 2 und 3 die bereits im Zusammenhang mit der Figur erläutert wurden, tragen die entsprechenden Bezugszeichen. Die pnp-Anordnung 1 wird in einer epitaxialen Schicht 5 integriert. Dabei handelt es sich vorzugsweise um eine nepitaxiale Schicht. Die npn-Anordnung 2 ist in einer pdotierten Wanne 25 angeordnet, die in der n-epitaxialen Schicht 5 enthalten ist. Dabei entspricht die Leitung 12 der Epitaxieschicht und die Leitung 21 der dotierten Wanne. Die gesamte Schaltung kann in einer bipolaren Standard-Technologie hergestellt v/erden.
In dem Zustand, in dem der Strom über die Kollektoren 13 und 23 fließt, stellt sich an diesen Kollektoren ein Potential ein, das zwischen Masse und der angelegten Versorgungsspannung U7 liegt. Dadurch wird der Kontrollkollekbr 13 des pnp-Transistors 1 keine Ladungsträger emittieren und der Ausgangskollektor 14 des Transistors 1 kann ein dem Kontrollkollektor 24 entsprechendes Potential annehmen. Durch Absaugen der vom Emitter 22 injizierten Ladungsträger wird sich das Potential an dem Kollektor 24 etwa auf das Potential, das am Emitter 22 herrscht, aufladen, so daß der Kollektor selbst Ladungsträger emittiert, was bedeutet, daß der Strom über die Kollektoren 23 und 13 fließt.
Im anderen Zustand, bei dem der Strom über die Kollektoren 24 und 14 fließt, herrschen die zu dem oben erwähnten Zustand gerade komplementären Potentialverhältnisse in der integrierten Anordnung. Die bistabile Kippschaltung nach den Figuren 1 bis 3 kann zu einem Speicherelement ausgebaut ν?erdenρ wenn die notwendigen Auswahlelemente 9 vorgesehen
ORIGINAL INSPECTEt)
werden. Dafür g3± es verschiedene Möglichkeiten. Beispielsweise kann als Auswahlelement eine Diode oder ein Transistor
7 dienen. Das Schaltbild eines ,Speicherelementes mit Auewahl über einen Transistor 7 ist in der Figur 4 dargestellt. Einzelheiten der Figur 4, die bereits im Zusammenhang mit den anderen Figuren beschrieben wurden, tragen die entsprechenden Bezugszeichen. Der Transistor 7 ist direkt in den Kollektor 14 integriert. Die Auswahl des Elementes erfolgt über die Basisleitung 21, die als Wortleitung dient. Der Einitteranschluß des Auswahltransistors 7 ist über die Bitleitung 8 mit Emitteranschlüssen anderer Auswahltransistoren, die an der selben Bitleitung angeordnet sind, verbunden.
Nach dem Impulsdiagramm der Figur 5 ist im nicht ausgewählten Zustand die Basis-Emitterdiode des Auswahltransistors 7 gesperrt, Beim Auslesen wird der Zustand der bistabilen Kippschaltung abgetastet, ohne daß die gespeicherte Information zerstört wird-Wie aus der Figur 5 hervorgeht, wird zun? Auslesen (Zeitraum t 4 bis t 5 und t 8 bis t 9) das Potential auf der Wortleitung 21 etwas abgesenkt. Dadurch wird der Transistor 2 weniger leitend. Ist beispielsweise der Zweig 14, 24 stromführend, so steigt das Potential am Knotenpunkt an, so daß der Auswahltransistor 7 leitend wird und das Potential auf der Bitleitmig
8 angehoben wird. Ist dagegen der Zweig 13» 23 leitend, so wird der Auswahltransistor nicht beeinflußt, da der Punkt 24 auf niedrigem Potential bleibt.
Beim Einschreiben kann durch den in den leitenden Zustand geschalteten Auswahltransistor das Speicherelement in die nicht Vorsmgslage gesetzt werden. In der Figur 5 entspricht das Einschreiben dem Zeitraum t 1 bis t 3. Zunächst wird der Auswahltransistor 7 durch Aribgen von entsprechenden Potentialen an die Bitleitimg 8 ui.icl an die Wortleitung 21 in den M tend en Zustand versetzt« Zum Zeitpunkt t 1 wird beispielsweise an die Wortleiturj<£ 21 das Potential O V angelegt. Zum Zeitpunkt t 2 wird beispielsweise an die Bitleitung 8 das Potential 1 V angelegt.
Mit KompleLiontär-CHL-Anordnungen können auch Logikschaltungen
609818/0521
VPA 9/710/A125
ORIGINAL INSPECTED
aufgebaut werden. In der Schaltung nach der Figur 6 ist eine solche erfindungsgemäße Logikschaltung dargestellt» Beispielsweise werden die Steuerkollektoren 130 und 140 der .Anordnung als Eingänge benutzt und der Kollektor 230 der unteren Anordnung als Ausgang. Bei den erfindunggemäßen Komplementär-CHL-Anordnungen handelt es sich um eine nicht invertierende Logik, in der sich vorteilhafterweise AND- und OR-Gatter einfach realisieren lassen. In der üblichen CHL-Technik dagegen ergeben sich NAND- und NOR-Gatter.
Gegenüber der herkömmlichen Anordnung, wie sie in der eingangs erwähnten Literaturstelle beschrieben ist, bietet diese erfindungsgemäße Anordnung eine erhebliche Pl at ζ er sp amis und vielseitigere Möglichkeiten in der Schaltungstechnik«
Vorzugsweise wurden erfindungsgemäße Anordnungen in einer SOS-Technik, bei der Siliziumschichten auf einem isolierenden Substrat, das vorzugsweise aus Spinell oder Saphir besieht, angeordnet sind, aufgebaut. Die einzelnen Anordnungen sind dabei in diesen Siliziumsehielten integriert.
9 Patentansprüche
6 Figuren
VPA 9/710/4125
609818/0521

Claims (1)

  1. P a t e η t a η s ρ r ü c h e
    Schaltungsanordnung in CHL-Technik (Current Hogging Logik), bei der in einer Epitaxieschicht, einzelne CHL-Anordnungen mit jeweils einem Emitter, Kontrollkollektoren und einem Ausgangskollektor angeordnet sind, dadurch g e k e η η zeichnet , daß einzelne CHL-Anordnungen zueinander komplementär sind, wobei die Anordnungen der einen Art (1) direkt in der Epitaxieschicht (5) integriert sind und wobei die zu diesen Anordnungen komplementären Anordnungen (2) in, in der Epitaxieschicht (5) angeordreben Wannen (25) integriert sind, wobei diese Wannen entgegengesetzt zu der Epitaxieschicht dotiert sind.
    2. Anordnung nach Anspruch 1, dadurch gekenn ζ eich, net , daß zum Aufbau eines Flipflops eine pnp-Anordnung (1) und eine npn-Anordnung (2) vorgesehen sind, daß der Kontrollkollektor (13) der pnp-Anordnung (1) mit dem Ausgangskollektor (23) der npn-Anordnung (2) verbunden ist, daß der Kontrollkollektor (24) der npn-Anordnung (2) mit dem Ausgangskollektor (14) der pnp-Anordnung (1) verbunden ist, und daß zwischen dem Emitter (11) der pnp-Anordnung und dem Emitter (22) der npn-Anordnung die Versorgungspannung U7 anlegbar ist und an die Basisleitungen (12 und 21) die Basis-Emitter-Spannungen IJLg un(i Up-i anlegbar sind.
    3. Anordnung nach Anspruch 2, dadurch ge kennzeich net , daß zusätzlich ein Auswahl el ein ent (9) vorgesehen ist, daß das Auswahlelement (9) einerseits mit einem Ausgangskollektor (14) und einem mit diesem Ausgangskallektor verbundenen Kontrollkollektor (24) und andererseits mit einer Bitleitung (8) verbunden ist.
    4c Anordnung Dach Anspruch 3? dadurch ge ken η zeich net , daß als Auswahleiement (9) ein Transistor (7) vorgesehen ist, wobei der Basisanschluß dieses Transistors mit dem Ausgangskollektor (14), der Emitteranschluß mit der Bitleitung
    60981 8/0521
    VPA 9/710/4125
    (8) und der Kollektor mit einer Basisleitung (12) verbunden ist.
    5. Anordnung nach Anspruch 3, dadurch gek. ennzeich net , daß als Auswahleleiaent (9) eine Diode vorgesehen ist, wobei diese Diode einerseits mit einem Kontrollkollektor (14) und andererseits mit der Bitleitung (8) verbunden ist, wobei die Kathode der Diode mit der Bitleitung verbunden ist.
    6. Anordnung nach einem der Ansprüche 1 bis 5, dadurch ge kennzeichnet , daß die pnp-Anordnung (npn-Anordnung) in einer η-dotierten (p-dotierten) Epitaxieschicht integriert ist, und daß die npn-Anordnung (pnp-Anordnung) in einer p~dotierten (n-dotierten), in der Epitaxieschicht angeordneten Wanne integriert ist.
    7. Anordnung nach Anspruch 1, dadurch gekennzeich net j daß zum Aufbau von Logikanordnungen der Ausgangskolloktor (150) der einen Anordnung (10) der einen Art mit dem Kontrollkollektor (230) der dazu komplementären Anordnung (20) verblenden ist, wobei wenigstens ein Kontrollkollektor (130, 14O) der einen Anordnung als Eingang und der Ausgangskollektor (240) der komplementären Anordnung als Ausgang der Logikanordnrmg dient, daß zwischen dem Emitter (110) der einen Anordnung und. dsm Emitter (220) der komplementären Anordnung die Yersorgungösparmung anlegbar ist, und daß an der Basisleitmig (120 b?.w. 210) die Emitter-Basis-Spannung U-ioq bzw. Up.,Q anlegbar ist.
    8._Anordnung nach einem der Ansprüche 1 bis 6, dadurch ge kennzeichnet , daß sie in einer Siliziumschicht integriert ist, die auf einem isolierenden Substrat aufgewachsen ist.
    9. Anordnung nach einem der Ansprüche 1 bis 6, dadurch ge k e η η ζ e 1 c h η e t , daß die Diffusionsgebiel© durch cino an sich bekannte Oxidisolationstechnik begrenzt sind.
    YPA Q/710/4125
    609818/052 1
    ORIGINAL INSPECTED
    ■f.
    Leerseite
DE19742450408 1974-10-23 1974-10-23 Schaltungsanordnung in einer komplementaer-chl-technik Ceased DE2450408A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19742450408 DE2450408A1 (de) 1974-10-23 1974-10-23 Schaltungsanordnung in einer komplementaer-chl-technik
US05/617,965 US4085339A (en) 1974-10-23 1975-09-29 Circuit arrangement in a complementary CHL technique

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19742450408 DE2450408A1 (de) 1974-10-23 1974-10-23 Schaltungsanordnung in einer komplementaer-chl-technik

Publications (1)

Publication Number Publication Date
DE2450408A1 true DE2450408A1 (de) 1976-04-29

Family

ID=5928982

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19742450408 Ceased DE2450408A1 (de) 1974-10-23 1974-10-23 Schaltungsanordnung in einer komplementaer-chl-technik

Country Status (2)

Country Link
US (1) US4085339A (de)
DE (1) DE2450408A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7614610A (nl) * 1976-12-31 1978-07-04 Philips Nv Inrichting voor het koppelen van in i2l techniek bedreven transistoren met een op hogere rust- stroom ingestelde transistor.

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3356858A (en) * 1963-06-18 1967-12-05 Fairchild Camera Instr Co Low stand-by power complementary field effect circuitry
DE2316095A1 (de) * 1973-03-30 1974-10-10 Siemens Ag Verfahren zur herstellung integrierter schaltungen mit komplementaer-kanal-feldeffekttransistoren

Also Published As

Publication number Publication date
US4085339A (en) 1978-04-18

Similar Documents

Publication Publication Date Title
DE2745290A1 (de) Integriertes speicherfeld
DE2021824B2 (de) Monolithische halbleiterschaltung
DE2103900B2 (de) Integrierter Festwertspeicher
DE2156805C3 (de) Monolithischer Halbleiterspeicher
DE1942559A1 (de) Dioden-gekoppelter Halbleiterspeicher
DE3002492C2 (de)
DE3322293A1 (de) Verriegelungsschaltung (latchschaltung)
EP0000169B1 (de) Halbleitersperrschichtkapazität in integrierter Bauweise und Bootstrap-Schaltung mit einer derartigen Halbleitersperrschichtkapazität
DE2230686A1 (de) Speicheranordnung
DE2738678A1 (de) Monolithisch integrierte speicherzelle
DE2539967C2 (de) Logikgrundschaltung
EP0135137A2 (de) Statische Speicherzelle
DE3853182T2 (de) Speicherzelle mit gesättigtem schnellem Schreiben.
DE2450408A1 (de) Schaltungsanordnung in einer komplementaer-chl-technik
EP0135136A2 (de) Integrierte RS-Flipflop-Schaltung
CH620556A5 (de)
DE2137976A1 (de) Monolithische speichermatrix und verfahren zur herstellung
DE2740786C2 (de) Bipolarer Tetroden-Transistor und seine Verwendung als EPROM-Element
EP0003030B1 (de) Dynamische bipolare Speicherzelle
DE2259432A1 (de) Npn-pnp-transistor-halbleitergedaechtnis mit zwei anschluessen
DE2348765A1 (de) Schaltungsanordnung zum kurzschliessen eines verbrauchers
EP0027883B1 (de) Speicherzellennachbildung zur Referenzspannungserzeugung für Halbleiterspeicher in MTL-Technik
DE2446649A1 (de) Bipolare logikschaltung
DE2530288B2 (de) Inverterstufe in einer integrierten Injektionslogik
DE3033731A1 (de) Statische speicherzelle und aus derartigen zellen aufgebauter speicher

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8131 Rejection