DE2449341B2 - Verfahren und schaltung zur erkennung des tastverhaeltnisses eines binaeren signals - Google Patents
Verfahren und schaltung zur erkennung des tastverhaeltnisses eines binaeren signalsInfo
- Publication number
- DE2449341B2 DE2449341B2 DE19742449341 DE2449341A DE2449341B2 DE 2449341 B2 DE2449341 B2 DE 2449341B2 DE 19742449341 DE19742449341 DE 19742449341 DE 2449341 A DE2449341 A DE 2449341A DE 2449341 B2 DE2449341 B2 DE 2449341B2
- Authority
- DE
- Germany
- Prior art keywords
- counter
- input
- clock
- binary signal
- nand element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
- G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Manipulation Of Pulses (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Erkennung des Über- bzw. Unterschreitens eines eingestellten
Tastverhältnisses einer binären Signalfolge durch einen zeitlichen Mittelwert des Tastverhältnisses eines Eingangssignals.
Im Rahmen der Erfindung wird unter Tastverhältnis einer periodischen Signalfolge das Verhältnis von
Impulsdauern zu Impulspausen einer Periode verstanden. Bei einem nichtperiodischen Signal läßt sich nur ein
zeitlicher Mittelwert eines Tastverhältnisses definieren, unter dem das Verhältnis aus der Summe aller in dem
betrachteten Zeitabschnitt auftretenden Impulse und der Summe der in dieser Zeit auftretenden Impulspausen
zu verstehen ist.
Bei bekannten Verfahren wird das Über- oder Unterschreiten eines bestimmten Tastverhältnisses
durch den zeitlichen Mittelwert des Tastverhältnisses eines binären Signals dadurch festgestellt, daß der
analoge Mittelwert mittels Siebung gebildet wird und die Auswertung dieses Mittelwertes mittels eines
analogen Schwellwertschalters, z. B. eines Schmitt-Triggers geschieht. Die Zeitkonstanten von ÄC-Gliedern
bestimmen dabei, über welche Zeiten gemittelt wird.
Diese bekannten Verfahren haben den Nachteil, daß wegen des Umweges über den analogen Mittelwert
Kondensatoren und andere Bauteile der Analogtechnik benötigt werden, mit denen sich die Verfahren nur
schwer in integrierter Technik realisieren lassen.
Der vorliegenden Erfindung lag die Aufgabe zugrunde, ein Verfahren zur Erkennung des Über- bzw.
Unterschreitens eines eingestellten Tastverhältnisses einer Signalfolge durch einen zeitlichen Mittelwert des
Tastverliältnisses eines binären Signals zu entwickeln,
bei dem ein Umweg über einen analogen Mittelwert entfällt, und eine Schaltung zur Durchführung des
Verfahrens zu entwerfen.
Diese Aufgabe ist erfindungsgemäß bezuglich des
JO Verfahrens durch die im Kennzeichen des Patentanspruchs
1 angeführten Merkmale gelöst und bezüglich der Schaltungsanordnung durch die im Kennzeichen des
Patentanspruchs 3 ausgeführten Merkmale gelöst.
Die Erfindung hat den Vorteil, daß die Schaltung zur
Die Erfindung hat den Vorteil, daß die Schaltung zur
J5 Durchführung des Verfahrens monolithisch integrierbar
ist.
Weiterhin ist es durch eine Ausgestaltung des erfindungsgemäßen Verfahrens in vorteilhafter Weise
möglich, nicht nur das Über- oder Unterschreiten eines
■»ο eingestellten Tastverhältnisses durch ein binäres Signal
festzustellen, sondern auch eine wesentliche Erhöhung der Störsicherheit bei kurzzeitigen Fehlimpulsen zu
erreichen, indem das Über- bzw. Unterschreiten mit einer einstellbaren Trägheit angezeigt wird.
45. Anhand einer Zeichnung werden das erfindungsgemäße
Verfahren und eine Schaltung zur Durchführung des Verfahrens näher beschrieben. Es zeigt
F i g. 1 ein Blockschema,
F i g. 2 ein digitales Signal und dessen Auswertung bei einer einzigen Schaltschwelle,
F i g. 1 ein Blockschema,
F i g. 2 ein digitales Signal und dessen Auswertung bei einer einzigen Schaltschwelle,
F i g. 3 ein digitales Signal und dessen Auswertung bei zwei Schaltschwellen (mit Hysterese-Schaltung),
Fig.4 ein Ausführungsbeispiel einer Schaltungsanordnung.
5ί In der F i g. 1 sind die für das Verfahren wesentlichen
Bauteile in einem Blockschema dargestellt. Über einen Anschluß 10 wird ein binäres Signal, von dem
festgestellt werden soll, ob ein ihm zuzuordnender zeitlicher Mittelwert eines Tastverhältnisses ein eingestelltes
Tastverhältnis über- oder unterschreitet, einem Vorwärts-Rückwärts-Eingang eines Zählers 11 zugeführt.
Gleichzeitig gelangt das binäre Signal an einen Steuereingang eines Frequenzumschalters 12. Am
Frequenzumschalter 12 liegen zwei einstellbare Takt-
hs frequenzen t] und ί>
an. Das binäre Signal steuert den Frequenzumschalter 12 in der Weise, daß bei Vorhandensein
eines Impulses (Zustand 1) die Taktfrequenz f\ als Clock-Frequenz für den Zähler 11 dient. In den
Zeiten, in den das binäre Signal den Zustand O besitzt,
gelangt, die Taktfrequenz h an den Clock-Eingang des
Zählers 11.
Enthält der Zähler Ii zwei Clock-Eingänge, erübrigt
sich der Vorwärts-Rückwärts-Eingang, und das binäre Signal steuert über eine einfache logische Schaltung, die
beiden Clock-Eingänge mit den Taktfrequenzen f\ und
Vom Zähler 11 ist weiterhin zu fordern, daß er eine
Oberlaufsperre in beiden Zählrichtungen besitzt. Von zwei Ausgängen 13, 14 des Zählers 11 können
Informationen über den Zustand des Bits mit dem höchsten Stellenwert und desjenigen mit dem zweithöchsten
Wert des Zählers 11 abgenommen werden. Will man das Über- bzw. Unterschreiten des eingestellten
Tastverhältnisses durch ein binäres Signal ohne wesentliche Trägheit feststellen, benötigt man, wie
unten dargelegt wird, lediglich eine Aussage über den Zustand des Bits mit dem höchsten Stellenwert, die am
Ausgang 13 abgenommen wird. Will man jedoch das Über- bzw. Unterschreiten des eingestellten Tastverhältnisses
mit Trägheit erkennen, benötigt man zusätzlich eine Information über den Zustand des Bits
mit dem zweithöchsten Stellenwert, die am Ausgang 14 abgefragt wird, und eine dem Zähler 11 nachgeschaltete
Hysterese-Schaltung 15.
Nachfolgend soll anhand der F i g. 2 und 3 das Prinzip des Verfahrens näher erläutert werden. Um die
Zusammenhänge überschaubar zu gestalten, wurden, entgegen den Erfordernissen der Praxis, in den F i g. 2
und 3 ein Zähler geringer Kapazität (4-Bit-Zähler) und sehr kleine Taktfrequenzen f\ und /2 gewählt.
In der Fig.2 ist oben die Impulsfolge eines binären
Signals eingezeichnet, bei dem die ansteigenden Flanken periodisch erscheinen. Auf einer senkrechten
Achse sind die Zustände mit zugehörigen Dezimalzahlen aufgetragen, die ein 4-Bit-Zähler einnehmen kann.
Es ist nun in der F i g. 2 angenommen, daß der Zähler 11 in der Stellung Null zu zählen beginnt und daß er bei
Vorhandensein eines Impulses, also des Zustandes 1 des binären Signals, aufwärts zählt, und zwar mit der
Taktfrequenz /i, während er in Zeiten, in denen das binäre Signal den Zustand 0 besitzt, mit der Taktfrequenz
/2 abwärts zählt.
Im Beispiel der F i g. 2 ist die Taktfrequenz /i doppelt
so hoch wie die Taktfrequenz f2 gewählt. Der erste
Impuls hat eine Dauer von fünf Perioden der Taktfrequenz /i, so daß der Zähler 11 in dieser Zeit von
null aufwärts bis fünf zählt. In der folgenden Zeit bis zum Ende der ersten Periode hat das binäre Signal den
Zustand 0. In diese Zeit fallen genau fünf Perioden der Taktfrequenz & so daß der Zähler 11 abwärts bis null
zählt.
Man sieht, daß bei einer Periode eines binären Signals, bei der während der Dauer eines Impulses
ebenso viele Perioden der Taktfrequenz /i vorhanden sind wie Perioden der Taktfrequenz /j in der restlichen
Zeit der ersten Periode des binären Signals, für den Zähler U keine bevorzugte Zählrichtung existiert. Ein
derartiges Tastverhältnis eines binären Signals nennt m> man ein kritisches Tastverhältnis. Der Wert eines
kritischen Tastverhältnisses ist gleich dem reziproken Verhältnis der Taktfrequenzen f\ und h.
Wird das Tastverhältnis eines periodischen binären Signals und somit die Impulsdauer innerhalb einer hi
Periode verkleinert, zählt der Zähler 11 weniger Zählschritte in Vorwärtsrichtung als in Rückwärtsrichtung,
wie es z. B. in der 6. Periode des binären Signals in Fig. 2dargestellt ist.
Diese Aussagen gelten für nichtperiodische 'binäre Signale dann, wenn man über einen bestimmten
Zeitabschnitt mittelt und für diesen Zeitabschnitt ein mittleres Tastverhältnis angibt, das mit dem Verhältnis
aus der Summe aller Impulsdauern und der Summe aller
Impulspausen dieses Zeitabschnittes erhalten wird.
Gelangt der Zähler 11 bei einem Zählvorgang in
einen der beiden Endzustände, so behält er diesen Zustand aufgrund einer in beiden Zählrichtiingen
vorhandenen Überlaufsperre so lange bei, bis das am Eingang IO liegende binäre Signal ihn auf die jeweils
andere Clockfrequenz schaltet und er in Gegenrichtung zu zählen beginnt, wie es z. B. in der zweiten und dritten
Periode des binären Signals der F i g. 2 geschieht.
Ein für eine Erkennung gewünschtes kritisches Tastverhältnis wird durch Einstellung der Taktfrequenz
/i und /2 erhalten. Ist das Tastverhältnis eines binären
Signals im Mittel kleiner als das kritische Tastverhältnis, wird sich der Zähler 11 in der unteren Hälfte seines
Wertbereiches befinden, da er im Mittel mehr Rückwärts- als Vorwärtszählschritte durchgeführt hat.
Dagegen wird sich der Zähler 11 bei einem Überschreiten
des kritischen Tastverhältniüses in der oberen Hälfte seines Wertbereiches befinden. Es ist also der Übergang
vom Unter- zum Überschreiten des kritischen Tastverhältnisses dadurch gekennzeichnet, daß der Zähler 11
von Zuständen überwiegend aus der unteren Hälfte Leines Wertbereiches zu Zuständen überwiegend aus
der oberen Hälfte seines Wertbereiches übergeht und umgekehrt. Dieser Übergang i;;t dann leicht erkennbar
und auswertbar, wenn man die Eigenschaft eines Zählers 11 ausnutzt, beim Übergang von der einen
Hälfte seines Wertbereiches zur anderen den Zustand des höchstwertigen Bits zu ändern.
So geht z. B. beim 4-Bit-Zähler der Fi g. 2, der von 0
bis 15 zählen kann, beim Übergang von der unteren zur
oberen Hälfte, d. h. von der Dezimalzahl sieben, die zum Zählerstand (0, 1, 1, 1) gehört, zur Dezimalzahl acht, die
dem Zählerstand (1, 0, 0, 0) zuzuordnen ist, das höchstwertige Bit vom Zustand 0 in den Zustand I über.
Die Information über den Zustand des höchstwertigen Bits des Zählers 11 wird am Ausgang 13 abgenommen.
Zu der Kapazität des Zählers 11 und der Größe der
Taktfrequenzen /), f2 ist anzumerken, daß der Zähler 11
einen so großen Wertbereich besitzen sollte, daß er nur in mehreren Perioden des binären Signals vollaufen
kann, um einzelne Fehlimpulse nicht am Ausgang 13 zu registrieren. Die Taktfrequenz f\ sollte so hoch gewählt
werden, daß auch bei kleinen kritischen Tastverhältnissen, bei denen die mittlere Dauer der Impulse des
binären Signals klein wird, die Anzahl der Clock-Impulses mit der Taktfrequenz /i annähernd proportional der
Dauer des Impulses des binären Signals ist. Die Taktfrequenz h ist durch diese Dimensionierungsvorschrift
und durch das eingestellte kritische Tastverhältnis bestimmt.
Es ist daraufhin zuweisen, daß der überwiegend theoretische Fall, daß ein binäres Signal über längere
Zeit ein mittleres Tastverhältnis gleich dem eingestellten kritischen Tastverhältnis besitzt, mit dem beschriebenen
Verfahren nicht erfaßbar ist, weil in diesem Fall je nach Kapazität und Zählerstand des Zählers H und je
naci. Größe der Frequenz f\ am Ausgang 13 des Zählers 11 entweder keine Änderung oder ein alternierendes
Über- bzw. Unterschreiten registriert wird.
Bei manchen technischen Problemen kann es erwünscht sein, daß beim Zähler 11, wenn er durch eine
Impulsfolge in die Nähe des Unischallpunktes gebracht wird, das höchstwertige Bit mit der doppelten Frequenz
dieser Impulsfolge, also sehr häufig seinen Zustand ändert.
Um ein derartiges Hin- und Hcrschalten zu vermeiden, wird ein Trägheitsverhalten bei der Erkennung
des Über- bzw. Untcrschrcitens eines kritischen Tastverhältnisses eingeführt.
Dazu wird am Ausgang 14 des Zählers 11 eine Information über den Zustand des zweithöchsten Bit
abgenommen, und es werden mit der dem Zähler 11 nachgeschaltetcn Hysterese-Schaltung 15 die Zustände
an den Ausgängen 13 und 14 ausgewertet, wie in dem Folgenden mit Hilfe von Fig. 2 und 3 ausgeführt
werden soll.
Anhand von F"ig. 2 ist bereits die prinzipielle
Wirkungsweise ues Verfahrens bei einem einzigen Umschaltpunkt beschrieben worden. Will man nun
häufiges Hin- und Herschallen in der Nähe des Umschallpunktes vermeiden, ist dafür zu sorgen, daß bei
erfolgtem Überschreiten des kritischen Tastverhältnisses ein geringfügiges und kurzzeitiges Unterschreiten
nicht registriert wird. Ebenso sollte bei erfolgtem Unterschreiten ein geringfügiges und kurzzeitiges
Überschreiten nicht registriert werden. Um zwei Schaltschwellen zu beiden Seiten des bisherigen
Umschaltpunktes zu erhalten, wird die Eigenschaft eines Zählers 11 ausgenutzt, daß oberhalb und unterhalb der
Mitte des Wertbereiches in gleichen Abständen zum erstenmal ein Wert auftritt, bei dem das höchste und das
zweithöchste Bit des Zählers U den gleichen Zustand besitzen. Beim Beispiel des 4-Bit-Zählers sind diese die
Werte drei (0,0,1,1) und zwölf (1,1,0,0).
Die Hysterese-Schaltung 15 enthält eine Logikschaltung, die am Ausgang 16 nur dann eine Zustandsänderung
registriert, wenn beide Zählerausgänge 13,14 nach einem Zustand (0, 0) einen Zustand (1,1) erreichen oder
umgekehrt.
Beim Beispiel der Fig. 3 besitzt die gezeichnete Impulsfolge eines binären Signals während der ersten
zwei Perioden ein mittleres Tastverhältnis, das kleiner ist als das kritische Tastverhältnis, welches den Wert 0,5
hat. In der 3. Periode ist das Tastverhältnis zwar größer als das kritische Tastverhältnis, doch wird dies noch
nicht als Überschreiten bewertet, da bei einem 4-Bit-Zähler 11 erst bei der Dezimalzahl zwölf die
beiden höchsten Bits den gleichen Zustand (1, 1) einnehmen. Während der vierten Periode wird die
Schaltschwelle bei der Dezimalzahl zwölf überschritten, und es wird am Ausgang 16 ein Überschreiten des
kritischen Tastverhältnisses registriert. Dieses Überschreiten wird bis zur 8. Periode angezeigt, während der
bei der Schaltschwelle der Dczimalzahl drei wieder ein gleicher Zustand der beiden höchsten Bits, nämlich (0,0]
erreicht wird, wodurch am Ausgang 16 ein Unterschreiten des kritischen Tastvcrhällnisscs angezeigt wird.
Durch ein derartiges Verfahren mit einem Hysterese-Verhalten wird zum einen erreicht, daß in der Nähe des kritischen Tastverhältnisses häufige Umschaltungen vermieden werden, zum anderen wird die Störsicherheit gegen kurzzeitige Fehlinformationen in der Impulsfolge eines binären Signals erhöht.
Durch ein derartiges Verfahren mit einem Hysterese-Verhalten wird zum einen erreicht, daß in der Nähe des kritischen Tastverhältnisses häufige Umschaltungen vermieden werden, zum anderen wird die Störsicherheit gegen kurzzeitige Fehlinformationen in der Impulsfolge eines binären Signals erhöht.
Im folgenden wird anhand der Fig.4 ein Ausführungsbeispiel
einer Schaltungsanordnung beschrieben mit der das oben dargestellte Verfahren durchgeführt
werden kann.
Das am Eingang 10 liegende binäre Signal gelangi
einerseits an den Vorwärts-Rückwärts-Eingang de; Zählers 11, andererseits an ein erstes Nand-Glied 17 und
einen Inverter 18 des Frequenzumschalters 12. An einem zweiten Eingang des ersten Nand-Gliedes 17 liegt
die Taktfrequenz f\. Den Eingängen eines zweiten Nand-Gliedes 19 werden das Ausführungssignal des
Inverters 18 und die Taktfrequenz /j zugeführt. Die Ausgänge der Nand-Glieder 17 und 18 sind mit den
Eingängen eines dritten Nand-Gliedes 20 verbunden dessen Ausgang an den Clock-Eingang des Zählers 11
führt. Mit diesem Frequenzumschalter 12 wird erreicht daß während eines Zustandes 1 des binären Signals die
Taktfrequenz f\ und während eines Zustandes 0 die Taktfrequenz h am Clock-Eingang des Zählers liegt.
Ein Übertrag-Ausgang 21 des Zählers 11 ist mit einerr
Freigabe-Eingang 22 verbunden. Dadurch wird bewirkt daß der Zähler 11 beim Erreichen eines Endzustandes se
lange blockiert wird, bis er aufgrund einer Zustandsänderung des binären Signais in der Gegenrichtung zi
zählen beginnt. Somit besitzt der Zähler 11 in beider Zählrichtungen eine Überlaufsperre.
Soll ein Über- oder Unterschreiten eines eingestellter Tastverhältnisses durch ein binäres Signal mit nur einei
Umschaltschwelle erkannt werden, so genügt es, der Zustand des höchstwertigen Bits des Zählers 11 arr
Ausgang 13 auszuwerten.
Soll dagegen bei der Erkennung des Über- odei Unterschreitens ein Hystereseverhalten auftreten, wer
den die Informationen an den Ausgängen 13 und 14 de; Zählers 11 den Eingängen eines Oder-Gliedes 23 unc
eines Nand-Gliedes 24 der Hysterese-Schaltung Ii zugeführt. Die an den Ausgängen des Oder-Gliedes 21
und des Nand-Gliedes 24 liegenden Signale steuern cir bistabiles Flip-Flop 25, an dessen Ausgang 16 eine
Information über das mittlere Tastverhältnis des arr Eingang 10 liegenden binären Signals mit dcrr
gewünschten Hysterese-Verhalten abgenommen wird.
Hierzu 3 Blatt Zeichnungen
Claims (3)
1. Verfahren zur Erkennung des Über- bzw. Unterschreitens eines eingestellten Tastverhältnisses
einer binären Signallolge durch einen zeitlichen Mittelwert des Tastverhältnisses eines Eingangssignals, dadurch gekennzeichnet, daß das
Eingangssignal einen Vorwärts-Rückwärts-Eingang eines Zählers (11) mit Oberlaufsperre und zugleich
einen zwischen zwei Taktfrequenzen f\ und 6 umschaltbaren Frequenzumschalter (12) so steuert,
daß für die Zeit von Inipulsdauern des Eingangssignals der Zähler (11) in einer Zählrichtung
geschaltet ist und zugleich an einem Clockeingang des Zählers (11) die Taktfrequenz f\ anliegt und daß
für die Zeit von Impulspausen der Zähler (11) in entgegengesetzter Zählrichtung geschaltet ist und
zugleich am Clock-Eingang die Taktfrequenz h anliegt, daß das Verhältnis der beiden Taktfrequenzen
/i, h reziprok zu dem eingestellten Tastverhältnis
ist und daß eine Information über den Zustand eines höchstwertigen Bits des Zählers (11), welches
beim Über- bzw. Unterschreiten des eingestellten Tastverhältnisses seinen Zustand ändert, an einem
Ausgang (13) des Zählers (11) abnehmbar ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß an einem zweiten Ausgang (14) des
Zählers (11) eine Information über den Zustand des zweithöchsten Bit gewonnen wird, daß ein Überbzw.
Unterschreiten des eingestellten Tastverhältnisses am Ausgang (16) einer Hysterese-Schaltung
(15) dann erkannt wird, wenn das höchstwertige und zweithöchste Bit des Zählers (il) nach einem
gleichen Zustand einen anderen gleichen Zustand erreichen.
3. Schaltung zur Durchführung des Verfahrens nach der Ansprüchen 1 und 2, dadurch gekennzeichnet,
daß der Zähler (11) einen Vorwärts-Rückwärts-Eingang
aufweist, daß ein Übertrag-Ausgang (21) mit einem Freigabe-Eingang (22) verbunden ist, daß
der Frequenzumschalter (12) ein erstes Nand-Glied (17) und ein zweites Nand-Glied (19) enthält, wobei
an einem ersten Eingang des Nand-Gliedes (17) die Taktfrequenz f\ und an einem ersten Eingang des
Nand-Gliedes (19) die Taktfrequenz h liegt, während das binäre Signal an einem zweiten Eingang des
Nand-Gliedes (17) und über einen Inverter (18) an einem zweiten Eingang des Nand-Gliedes (19) liegt,
daß die Ausgänge der Nand-Glieder (17, 19) an die Eingänge eines dritten Nand-Gliedes (20) führen,
dessen Ausgang mit einem Clock-Eingang des Zählers (11) verbunden ist, daß dem Zähler (11) eine
Hysterese-Schaltung (15) nachgeschaltet ist, bei der zwei Eingänge an ein Oder-Glied (23) und ein
Nand-Glied (24) führen, deren Ausgänge mit einem bistabilen Flip-Flop (25) verbunden sind.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19742449341 DE2449341C3 (de) | 1974-10-17 | 1974-10-17 | Verfahren und Schaltung zur Erkennung des Tastverhältnisses eines binären Signals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19742449341 DE2449341C3 (de) | 1974-10-17 | 1974-10-17 | Verfahren und Schaltung zur Erkennung des Tastverhältnisses eines binären Signals |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2449341A1 DE2449341A1 (de) | 1976-04-22 |
DE2449341B2 true DE2449341B2 (de) | 1978-01-26 |
DE2449341C3 DE2449341C3 (de) | 1978-09-28 |
Family
ID=5928465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19742449341 Expired DE2449341C3 (de) | 1974-10-17 | 1974-10-17 | Verfahren und Schaltung zur Erkennung des Tastverhältnisses eines binären Signals |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2449341C3 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2644646C2 (de) * | 1976-10-02 | 1983-04-07 | Robert Bosch Gmbh, 7000 Stuttgart | Vorrichtung zur Erkennung eines oder mehrerer fehlender Impulse in einer sonst regelmäßigen Impulsfolge |
DE2821230A1 (de) * | 1978-05-16 | 1979-11-22 | Blaupunkt Werke Gmbh | Verfahren und schaltungsanordnung zum erkennen von diskreten frequenzen |
DE2846271C2 (de) * | 1978-10-24 | 1981-01-08 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Schaltung zur Ermittlung des Phasenjitters von Digitalsignalen |
-
1974
- 1974-10-17 DE DE19742449341 patent/DE2449341C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2449341C3 (de) | 1978-09-28 |
DE2449341A1 (de) | 1976-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2608879C3 (de) | Decodierschaltung | |
DE2820425A1 (de) | Zufallrauschgenerator und einen derartigen generator aufweisende stochastische kodiervorrichtung | |
DE1951863A1 (de) | Digital betriebener Impulsverhaeltnis-Modulator | |
DE2439937C3 (de) | Schaltungsanordnung zur Erzeugung eines gegenüber einem Eingangsimpuls verzögerten Ausgangsimpulses | |
DE3002960A1 (de) | Adaptiver deltamodulator | |
DE2449341C3 (de) | Verfahren und Schaltung zur Erkennung des Tastverhältnisses eines binären Signals | |
EP0019821B1 (de) | Verfahren und Anordnung zur Übertragung einer Binärfolge | |
DE2824565C2 (de) | ||
DE19905053C2 (de) | Komparatorschaltung | |
DE2620969C2 (de) | Digital-Analogwandler bei einem Lagemeßsystem | |
CH647112A5 (de) | Schaltungsanordnung zur gewinnung einer zu der impulsdichte einer impulsfolge proportionalen steuerspannung. | |
DE2712847C3 (de) | Sprachgeschützter frequenzselektiver Zeichenempfänger | |
DE2357651C3 (de) | Schaltungsanordnung zur Bildung eines verzögerten Impulses definierter Dauer | |
DE2703570A1 (de) | Digital-analog-umsetzer | |
DE2014256C (de) | Frequenzmoduiationskreis fur binare Daten | |
DE3426047C2 (de) | ||
DE3624335C2 (de) | Triggerschaltung | |
DE2857636C2 (de) | Schaltungsanordnung für ein Schrittschaltrelais, das mit Steuerimpulsfolgen ansteuerbar ist | |
DE3422805C1 (de) | Schaltungsanordnung zur Messung der Zeitdifferenz zwischen Impulsen | |
DE1762753C3 (de) | Verfahren zum Umsetzen eines ungeschützten Codes in einen geschützten Code | |
DE3313629A1 (de) | Schaltungsanordnung zur ueberwachung der phasenfolge und des phasenausfalls eines dreiphasenwechselstroms | |
DE1251377B (de) | Schaltungsanordnung zur Umbildung prell bzw storimpulsbehafteter Impulse in ideale Rechteckimpulse, insbesondere fur Prüfgeräte in Fernmeldeanlagen | |
DE1762393A1 (de) | Amplitudendiskriminator | |
DE1524263B2 (de) | Schaltung zum pruefen eines binaerzaehlers | |
DE2443869A1 (de) | Digitaldatenuebertragungsanlage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
EF | Willingness to grant licences | ||
8339 | Ceased/non-payment of the annual fee |