DE1524263B2 - Schaltung zum pruefen eines binaerzaehlers - Google Patents
Schaltung zum pruefen eines binaerzaehlersInfo
- Publication number
- DE1524263B2 DE1524263B2 DE19661524263 DE1524263A DE1524263B2 DE 1524263 B2 DE1524263 B2 DE 1524263B2 DE 19661524263 DE19661524263 DE 19661524263 DE 1524263 A DE1524263 A DE 1524263A DE 1524263 B2 DE1524263 B2 DE 1524263B2
- Authority
- DE
- Germany
- Prior art keywords
- counter
- stage
- input
- converter
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
- G06F11/1032—Simple parity
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318522—Test of Sequential circuits
- G01R31/318527—Test of counters
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Error Detection And Correction (AREA)
- Manipulation Of Pulses (AREA)
Description
Die Erfindung bezieht sich auf eine Schaltung zum Prüfen eines Binärzählers mit einer Mehrzahl bistabiler
Stufen, die durch aufeinanderfolgende Impulse eines dem Zählereingang zugeführten Signals fortgeschaltet
werden, so daß die Zustände aller Stufen Zahlen eines ersten Codes darstellen, die der Anzahl der empfangenen
Eingangsimpulse eines ersten Wertes entsprechen, wobei sich die Parität der aufeinanderfolgenden
Zahlen des ersten Codes nach einem langperiodischen und infolgedessen komplizierten Muster ändert.
An einen Zähler gegebene Eingangssignale ändern die Zustände verschiedener bistabiler Stufen dieses
Zählers. Die Zustände aller Stufen eines Zählers stellen entweder Adressen oder allgemein Binärzahlen
dar.
Ein zweckmäßiger Weg zur Feststellung einer Fehlfunktion des Zählers ist die Überwachung der Parität
aller Stufen, d. h. die Bestimmung, ob eine gerade oder eine ungerade Anzahl bistabiler Stufen sich in
einem bestimmten Zustand befindet (z. B. USA.-Patentschrift 2 894 684). Dabei sind häufig zwei
Register erforderlich, und zwar für den augenblick-
lichen und den unmittelbar vorhergehenden Zählwert. Die Parität aller Stufen wird dann zur Prüfung auf
Fehlfunktion des Zählers mit dem Paritäts-Bit einer Paritätsvorhersageschaltung verglichen (vgl. zum
Beispiel deutsche Auslegeschrift 1185 404). Die Parität der Stufen eines binären Zählers folgt allgemein einem
komplizierten Gesetz mit langer Wiederholungsperiode, wenn der Zähler weitergeschaltet wird, was eine
komplizierte Paritätsvorhersageschaltung zur Vorhersage des komplizierten Muster erfordert.
Die Erfindung hat sich die Aufgabe gestellt, die auf Grund dieser komplizierten Gesetze auftretenden
Schwierigkeiten zu vermeiden und komplizierte Paritätsvorhersageschaltungen überflüssig zu machen.
Die Aufgabe wird erfindungsgemäß gelöst durch einen an die Stufen des Zählers und an den Eingang
angekoppelten mehrstufigen Umsetzer, der Zahlen zur Bildung eines zweiten Codes vom Gray-Code-Typ
ableitet, so daß die Parität dieser Zahlen entsprechend dem Vorhandensein und Fehlen von Eingangsimpulsen
nach einem regelmäßigen Muster alterniert, ferner eine mit dem Umsetzer und Zählereingang gekoppelte
Einrichtung, die zur Prüfung der Arbeitsweise des Zählers die Parität der Zahlen des zweiten Codes mit
dem Vorhandensein und Fehlen eines Eingangsimpulses vergleicht,
Es brauchen dann nicht mehr der augenblickliche und der vorhergehende Zählwert in getrennten Zählern
gespeichert und komplizierte Paritätsvorhersageschaltungen benutzt zu werden. Vielmehr ist nur ein Zähler
erforderlich, nämlich der, der auch die Zählung durchführt.
Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Im folgenden wird ein Ausführungsbeispiel der Erfindung an Hand der Zeichnungen näher beschrieben.
Es zeigt
F i g. 1 ein Blockschaltbild eines Ausführungsbeispiels,
F i g. 2 eine Tabelle, die die Zustände der verschiedenen Stufen der Schaltung nach F i g. 1 sowie
die Parität dieser Stufen wiedergibt.
In der nachfolgenden Beschreibung werden die Binärziffern »0« und »1« durch zwei verschiedene
Spannungswerte dargestellt. Die Binärziffer »0« wird durch eine Spannung Null und die Binärziffer »1«
durch 10 Volt dargestellt.
Die Parität einer vorbestimmten Anzahl bistabiler Stufen wird entweder durch eine »0« oder eine »1«
dargestellt. Eine »0« gibt den Fall wieder, in dem keine oder eine gerade Anzahl bistabiler Stufen sich im
zweiten Zustand befindet, während eine »1« den Fall darstellt, daß sich eine ungerade Anzahl bistabiler
Elemente im zweiten Zustand befindet.
In F i g. 1 sind NOR-Glieder 10 und 11 zur Bildung eines Flipflops 12 in einer ersten Stufe 13 eines Binärzählers
14 zusammengeschaltet. Ist der Ausgang des NOR-Gliedes 10 eine »0« und der des NOR-Gliedes 11
eine »1«, so befindet sich das Flipflop 12 im ersten Zustand, während sich bei vertauschten Ausgängen
das Flipflop 12 im zweiten Zustand befinden soll. Der Ausgang des NOR-Gliedes 10 liegt am Eingang eines
NOR-Gliedes 16 einer ersen Stufe eines Umsetzers 19 und der Ausgang des NOR-Gliedes 11 liegt am
Eingang eines weiteren NOR-Gliedes 17 der Umsetzerstufe 18. Der Eingang 20 des Zählers liegt an den
Eingängen beider NOR-Glieder 16 und 17 über einen Inverter (7) 21. Anfänglich befindet sich das Flipflop 12
im ersten Zustand. Wird der erste Impuls, der durch eine »1« dargestellt ist, dem Eingang 20 zugeführt, so
werden alle Eingänge des NOR-Gliedes 16 »0«, wodurch am Ausgang des NOR-Gliedes 16 eine »1«
erzeugt wird.
Der Ausgang des NOR-Gliedes 16 ist mit dem Eingang eines NOR-Gliedes 22 verbunden, das seinerseits
mit einem NOR-Glied 23 zur Bildung eines Flipflops 24 in der ersten Umsetzerstufe 18 zusammengeschaltet
ist. Die Abgabe einer »1« vom NOR-Glied 16 an das NOR-Glied 22 schaltet das Flipflop 24
vom ersten Zustand, in dem der Ausgang des NOR-Gliedes 22 eine »1« und der Ausgang des NOR-Gliedes
23 eine »0« ist, in den zweiten Zustand, in dem die Ausgänge der NOR-Glieder 22 und 23 umgekehrte
Potentiale führen.
Der Ausgang des NOR-Gliedes 22 liegt am Eingang eines NOR-Gliedes 26 der ersten Zählerstufe 13,
und der Ausgang des NOR-Gliedes 23 liegt am Eingang eines NOR-Gliedes 27 der Zählerstufe 13.
Der Eingang 20 liegt über zwei in Serie geschaltete Inverter 28 und 29 an den Eingängen beider NOR-Glieder
26 und 27. Befindet sich das Flipflop 24 in seinem zweiten Zustand und wird eine »0« an den
Eingang 20 geliefert, so sind alle Eingänge des NOR-Gliedes 26 »0«, und an seinem Ausgang wird eine »1«
erzeugt, die das Flipflop 12 vom ersten in den zweiten Zustand umschaltet. Die beide in Serie geschalteten
Inverter 28 und 29 verzögern die Bereitstellung der »0« vom Eingang 20 an die NOR-Glieder 26 und 27,
verhindern daher das Umschalten des Flipflops 12, bevor eine »1« vom Inverter 21 an die NOR-Glieder 16
und 17 geliefert wird, was das Flipflop 24 fehlerhaft ansteuern würde,
Der Ausgang des NOR-Gliedes 26 ist über einen Inverter 31 mit den Eingängen zweier NOR-Glieder 32
und 33 in einer zweiten Stufe 34 des Umsetzers 19 verbunden. Ein weiterer Eingang des NOR-Gliedes 32
ist mit einem Ausgang eines NOR-Gliedes 36 verbunden, und in ähnlicher Weise liegt ein Eingang des NOR-Gliedes
33 an einem Ausgang eines NOR-Gliedes 37. Die NOR-Glieder 36 und 37 sind zu einem Flipflop 38
zusammengeschaltet, das in einer zweiten Stufe 39 des Zählers 14 liegt. Anfänglich befindet sich das Flipflop
38 in seinem ersten Zustand, in welchem am Ausgang des NOR-Gliedes 36 eine »1« und am Ausgang des
NOR-Gliedes 37 eine »0« liegt, erscheint nach dem ersten Eingangsimpuls am Ausgang des NOR-Gliedes
26 eine »1«, so haben alle Eingänge des NOR-Gliedes 33 Nullen anstehen, die am Ausgang des Gliedes eine »1«
erzeugen. Der Ausgang des NOR-Gliedes 33 liegt an einem Eingang eines NOR-Gliedes 41, das mit einem
NOR-Glied 42 zu einem Flip-Flop 43 in der zweiten Umsetzerstufe 34 zusammengeschaltet ist. Die Lieferung
einer »1« vom NOR-Glied33 an das NOR-Glied41 schaltet das Flipflop von dem ersten Zustand, in
welchem am Ausgang des NOR-Gliedes 42 eine »0« und am Ausgang des NOR-Gliedes 41 eine »1« ansteht,
in den zweiten Zustand, in welchem die Ausgänge der NOR-Glieder 41 und 42 umgekehrtes Potential führen.
Der Ausgang des NOR-Gliedes 41 liegt an einem Eingang eines NOR-Gliedes 44 in der zweiten Binärstufe
39, und der Ausgang des NOR-Gliedes 42 liegt an einem Eingang eines NOR-Gliedes 45 der Stufe 39.
Der Ausgang des NOR-Gliedes 22 liegt über einen Inverter 47 an einem Eingang eines NOR-Gliedes 48.
Ein weiterer Eingang dieses Gliedes liegt am Eingang 20. Ein Inverter 49 verbindet den Ausgang des NOR-
Gliedes 48 mit Eingängen beider NOR-Glieder 44 und 45.
Während der Lieferung eines zweiten Impulses, einer »1«, an den Eingang 20 haben alle Eingänge des
NOR-Gliedes 17 Nullen anstehen, und es wird daher am Ausgang eine »1« erzeugt, die an das NOR-Glied 23
gegeben wird und das Flipflop 24 vom zweiten in den ersten Zustand umschaltet. Nach dem zweiten Impuls
sind, wenn eine »0« an den Eingang 20 geliefert wird, an allen Eingängen der beiden NOR-Glieder 27 und
und 44 Nullen vorhanden. Diese erzeugen daher ausgangsseitig je eine »1«. Die »1« am Ausgang des
NOR-Gliedes 27 schaltet das Flip-flop 12 vom zweiten in den ersten Zustand, und die »1« am Ausgang des
NOR-Gliedes 44 schaltet das Flipflop 38 vom ersten in den zweiten Zustand, so daß am Ausgang des
NOR-Gliedes 36 eine »0« und am Ausgang des NOR-Gliedes 37 eine »1« ansteht.
Der Ausgang des NOR-Gliedes 44 ist ebenfalls über einen Inverter 51 mit Eingängen zweier NOR-Glieder
52 und 53 einer dritten Stufe des Umsetzers 19 verbunden. Ein weiterer Eingang des NOR-Gliedes 52
liegt an einem Ausgang eines NOR-Gliedes 56, und in ähnlicher Weise ist ein Eingang des NOR-Gliedes 53
mit einem Ausgang eines NOR-Gliedes 57 verbunden. Die NOR-Glieder 56 und 57 sind zu einem Flipflop 58
in einer dritten Stufe 59 des Zählers 14 zusammengeschaltet. Anfänglich ist das Flipflop 58 in seinem
ersten Zustand, in welchem am Ausgang des NOR-Gliedes 56 eine »1« und an dem des NOR-Gliedes 57
eine »0« erzeugt wird. Erscheint am Ausgang des NOR-Gliedes 44 nach dem zweiten Eingangsimpuls
eine »1«, so stehen an allen Eingängen des NOR-Gliedes 53 Nullen an, so daß das NOR-Glied 53 ausgangsseitig
eine »1« liefert.
Der Ausgang des NOR-Gliedes 53 liegt an einem Eingang eines NOR-Gliedes 61 das mit einem NOR-Glied
62 zu einem Flipflop 63 in der dritten Umsetzerstufe 54 zusammengeschaltet ist. Die Bereitstellung
einer »1« vom NOR-Glied 53 an das NOR-Glied 61 schaltet das Flipflop 63 vom ersten Zustand, in welchem
am Ausgang des NOR-Gliedes 61 eine »1« und an dem des NOR-Gliedes 62 eine »0« ansteht, in den zweiten
Zustand, in welchem die Ausgänge der NOR-Glieder 61 und 62 umgekehrtes Potential führen.
Der Ausgang des NOR-Gliedes 61 ist mit dem Eingang eines NOR-Gliedes 64 der dritten Zählerstufe 59
verbunden und der Ausgang des NOR-Gliedes 62 mit einem Eingang eines NOR-Gliedes 65 derselben
Stufe. Der Ausgang des NOR-Gliedes 22 liegt über den Inverter 47 an einem Eingang eines NOR-Gliedes
68 und der Ausgang des NOR-Gliedes 41 über einen Inverter 67 an einem zweiten Eingang des NOR-Gliedes
68. Ein dritter Eingang dieses Gliedes ist mit dem Eingang 20 verbunden Ein Inverter 69 verbindet
den Ausgang des -N^OR-Gliedes 68 mit Eingängen der NÖR-Gliedef"64jun\I 65.
Die Lieferung eines dritten Impulses, einer »1«, an
den Eingang 20 erzeugt Nullen an allen Eingängen des NOR-Gliedes 16, so daß das Flipflop 24 vom ersten
in den zweiten Zustand umgeschaltet wird. Während der Lieferung der »0« an den Eingang 20 im Anschluß
an den dritten Impuls haben alle Eingänge des NOR-Gliedes 26 Nullen anstehen, es wird also ausgangsseitig
an diesem Verknüpfungsglied eine »1« erzeugt, und das Flipflop 12 wird vom ersten in den zweiten
Zustand umgeschaltet. Die »1« am Ausgang des NOR-Gliedes 26 wird über den Inverter 31 als eine »0«
den NOR-Gliedern 32 und 33 zugeführt, so daß an allen Eingängen des NOR-Gliedes 32 Nullen anstehen.
An dessen Ausgang erscheint demzufolge eine »1«, die das Flipflop 43 vom zweiten in den ersten Zustand
umschaltet.
Ein vierter Impuls am Eingang 20 erzeugt Nullen an allen Eingängen des NOR-Gliedes 17, wodurch
das Flipflop 24 vom zweiten in den ersten Zustand umschaltet. Während der auf den vierten Impuls
ίο folgenden »0« am Eingang 20 werden alle Eingänge
der NOR-Glieder 27, 48, 45, 68 und 64 zu »0«. Diese Glieder erzeugen daher ausgangsseitig je eine »1«.
Die »1« am Ausgang des NOR-Gliedes 27 schaltet das Flipflop 12 vom zweiten in den ersten Zustand.
Entsprechend schaltet die »1« am Ausgang des NOR-Gliedes 45 das Flipflop 38 vom zweiten in den ersten
Zustand. Die »1« am Ausgang des NOR-Gliedes 64 schaltet das Flipflop 58 vom ersten in den zweiten
Zustand, worauf der Ausgang des NOR-Gliedes 56
ao eine »0« und der des NOR-Gliedes 57 eine »1« wird.
Beim fünften Impuls am Eingang 20 schaltet das Flipflop 24 vom ersten in den zweiten Zustand. Die
dem fünften Impuls folgende »0« am Eingang 20 schaltet die Flipflops 12 und 43 je vom ersten in den
zweiten Zustand. Beim sechsten Impuls am Eingang 20 geht das Flipflop 24 vom zweiten in den ersten Zustand.
Bei der dem sechsten Impuls folgenden »0« am Eingang 20 schalten die Flipflops 12 und 63 je vom
zweiten in den ersten Zustand und das Flipflop 38 vom ersten in den zweiten Zustand.
Der siebente Impuls am Eingang 20 bringt das Flipflop 24 in den zweiten Zustand. Die dem siebenten
Impuls folgende »0« am Eingang 20 schaltet das Flipflop 12 vom ersten in den zweiten Zustand und das
Flipflop 43 vom zweiten in den ersten Zustand.
Beim achten Impuls am Eingang 20 wird das Flipflop 24 vom zweiten in den ersten Zustand umgeschaltet.
Während der dem achten Impuls folgenden »0« am Eingang 20 schalten die Flipflops 12, 38 und
58 je vom zweiten in den ersten Zustand. Sonach ist ein Zyklus des dreistufigen Binärzählers 14 und des
Umsetzers 19 durchlaufen. Der Ausgangszustand ist dann wiederhergestellt, in welchem sich alle Flipflops
12, 24, 38, 43, 58 und 63 im ersten Zustand befinden.
Wenn vor dem Ende eines 8-Impuls-Zyklus der
Binärzähler 14 und der Umsetzer 19 in den Anfangszustand zurückgestellt werden sollen, so wird ein
Impuls, eine »1«, an alle Rückstelleingänge R der Flipflops 12, 24, 38, 43, 58 und 63 geliefert.
In F i g. 2 ist der jeweils erste Zustand der Flipflops der Stufen 13, 39, 59, 18, 34 und 54 durch Nullen
und der zweite Zustand durch Einsen dargestellt. Die drei Stufen 13, 39 und 59 des Binärzählers 14 folgen
dem Muster eines gewöhnlichen Binärzählers. Die Parität der drei binären Stufen 13, 39 und 59 folgt
einem komplizierten Muster mit langer Periode, das nicht dem Vorhandensein oder Fehlen von Eingangsimpulsen entspricht. Während der ersten vier Eingangsimpulse folgen die drei Stufen 18, 34 und 54 des
Umsetzers einem Gray-Code. Infolgedessen alterniert die Parität der drei Umsetzerstufen 18, 34 und 54
entsprechend dem Vorhandensein und Fehlen eines Eingangsimpulses während der ersten vier Eingangsimpulse.
Dem Umsetzer 19 könnte eine vierte Stufe (nicht dargestellt) hinzugefügt und an den Ausgang des
NOR-Gliedes 64 in ähnlicher Weise wie bei den vorhergehenden Stufen angeschaltet werden. Dann würde die
7 8
Parität des vierstufigen Umsetzers entsprechend dem Ausgang des Paritätsbaums nur dann, wenn sich eine
Vorhandensein und Fehlen eines Eingangsimpulses ungerade Anzahl der Flipflops 24, 43, 58 und 63 im
während der acht Eingangsimpulse alternieren. zweiten Zustand befinden, während sonst, d. h., wenn
Die dritte Binärstufe 59 schaltet jedoch vom ersten sich keines oder eine gerade Anzahl der Flipflops 24,
in den zweiten Zustand zur gleichen Zeit, in der die 5 43, 58 und 63 im zweiten Zustand befinden, der Ausvierte
Umsetzerstufe (nicht dargestellt) vom ersten in gang des Paritätsbaums eine »0« liefert,
den zweiten Zustand umschalten würde. Daher Das Ausgangssignal des Paritätsbaums wird dann alterniert die Parität der drei Umsetzerstufen 18, 34 mit dem dem Eingang 20 zugeführten Eingangssignal und 54 und der dritten Binärstufe 59 zusammenge- verglichen, um ein Fehlersignal zu erzeugen, wenn die nommen während eines 8-Eingangsimpuls-Zyklus, und io Parität der drei Umsetzerstufen 18, 34 und 54 und es ist nicht notwendig, eine vierte Umsetzerstufe der dritten Binärstufe 59 nicht dem Eingangssignal vorzusehen. Dies ist in der letzten Zeile der F i g. 2 entspricht. Der Eingang 20 liegt über eine Verzögedargestellt, die die kombinierte Parität für die Zeile rungsschaltung 83 an entsprechenden Eingängen eines »dritte Stufe 59« und die Zeile »3-Stufen-Parität« UND-Gliedes 84 und eines NOR-Gliedes 85. Der angibt. 15 Ausgang des NOR-Gliedes 81 des Paritätsbaums 70
den zweiten Zustand umschalten würde. Daher Das Ausgangssignal des Paritätsbaums wird dann alterniert die Parität der drei Umsetzerstufen 18, 34 mit dem dem Eingang 20 zugeführten Eingangssignal und 54 und der dritten Binärstufe 59 zusammenge- verglichen, um ein Fehlersignal zu erzeugen, wenn die nommen während eines 8-Eingangsimpuls-Zyklus, und io Parität der drei Umsetzerstufen 18, 34 und 54 und es ist nicht notwendig, eine vierte Umsetzerstufe der dritten Binärstufe 59 nicht dem Eingangssignal vorzusehen. Dies ist in der letzten Zeile der F i g. 2 entspricht. Der Eingang 20 liegt über eine Verzögedargestellt, die die kombinierte Parität für die Zeile rungsschaltung 83 an entsprechenden Eingängen eines »dritte Stufe 59« und die Zeile »3-Stufen-Parität« UND-Gliedes 84 und eines NOR-Gliedes 85. Der angibt. 15 Ausgang des NOR-Gliedes 81 des Paritätsbaums 70
Wie F i g. 1 zeigt, wird die Parität des dreistufigen ist an die anderen Eingänge des UND-Gliedes 84
Umsetzers in Kombination mit der dritten Stufe des und des NOR-Gliedes 85 angeschaltet. Die Ausgänge
Zählers durch eine übliche, stammbaumartig aufge- des UND-Gliedes 84 und des NOR-Gliedes 85 liegen
baute Paritätsschaltung 70 abgetastet. Diese Schaltung an entsprechenden Eingängen eines NOR-Gliedes 86,
wird im folgenden kurz als Paritätsbaum bezeichnet. 20 das ein »1 «-Ausgangssignal nur dann erzeugt, wenn das
Die Ausgänge der NOR-Glieder 23 und 42 liegen an Ausgangssignal des Paritätsbaums 70 nicht dem Einentsprechenden
Eingängen eines UND-Gliedes 71, gangssignal entspricht. Die Verzögerungsschaltung 83
das am Ausgang eine »1« erzeugt, wenn sich die beiden verzögert das Eingangssignal für die Verknüpfungs-Flipflops
24 und 43 im zweiten Zustand befinden. glieder 84 und 85 um eine Zeitspanne, die gleich der
Die Ausgänge der NOR-Glieder 22 und 41 liegen an 25 Summe der Umschaltezeiten des Binärzählers 14, des
entsprechenden Eingängen eines UND-Gliedes 72, Umsetzers 19 und des Paritätsbaum 70 ist. Die Schaldas
am Ausgang eine »1« erzeugt, wenn sich die beiden tung ist selbstprüfend, d. h., tritt eine Fehlfunktion
Flipflops 24 und 43 im ersten Zustand befinden. Die entweder im Binärzähler 14 oder im Umsetzer 19 oder
Ausgänge der UND-Glieder 71 und 72 liegen an im Paritätsbaum 70 auf, so wird diese Fehlfunktion
Eingängen eines NOR-Gliedes 73, das am Ausgang 30 von der Vergleichsschaltung, in der das UND-Glied 84
nur dann eine »1« erzeugt, wenn die Flipflops 24 und und die NOR-Glieder 85 und 86 liegen, gemeldet.
43 unterschiedliche Zustände haben. Alternativ kann die Schaltung für den Vergleich
Die Ausgänge der NOR-Glieder 57 und 62 liegen des bei 20 auftretenden Eingangssignals mit dem
an Eingängen eines UND-Gliedes 75, das am Ausgang Ausgangssignal des Paritätsbaums 70 vereinfacht wer-
»1« erzeugt, wenn sich die beiden Flipflops 58 und 63 35 den. Hierbei sind die NOR-Glieder 85 und 86 nicht
im zweiten Zustand befinden. Die Ausgänge der vorgesehen, und der Eingang der Verzögerungsleitung
NOR-Glieder 56 und 61 liegen an Eingängen eines 83 liegt am Ausgang des Inverters 21. Dann liefert
UND-Gliedes 76, das ein »1 «-Ausgangssignal erzeugt, das UND-Glied 84 ein Fehlerausgangssignal »1«, wenn
wenn sich die beiden Flipflops 58 und 63 im ersten eine »1« fehlerhaft am Ausgang des Paritätsbaums 70
Zustand befinden. Ein NOR-Glied 77 ist mit ent- 40 bei einer am Eingang 20 anstehenden »0« erscheint,
sprechenden Eingängen an die Ausgänge der UND- Es brauchen nur Abtastwerte des Eingangssignals mit
Glieder 75 und 76 angeschaltet und liefert also am dem Ausgangssignal des Paritätsbaums 70 verglichen
Ausgang nur dann eine »1«, wenn die beiden Flip- zu werden, in dem eine (nicht dargestellte) Verknüp-
flops 58 und 63 unterschiedliche Zustände haben. fungsschaltung in Reihe mit dem Eingang der Ver-
Die Ausgänge der NOR-Glieder 73 und 77 sind mit 45 zögerungsschaltung 83 und dem Ausgang des Inentsprechenden
Eingängen eines UND-Gliedes 79 verters 21 eingefügt wird. Diese Verknüpfungsschalverbunden,
das nur dann ein »1«-Ausgangssignal liefert, tung würde dann mit dem Ziel angesteuert, eine »1«
wenn beide NOR-Glieder 73 und 77 ein »1«-Ausgangs- vom Inverter 21 nur während eines ausgewählten
signal aufweisen. Außerdem sind die Ausgänge der Teils der Zeit durchzulassen, während der die »0«
NOR-Glieder 73 und 77 mit entsprechenden Eingän- 50 am Eingang 20 ansteht.
gen eines NOR-Gliedes 80 verbunden, das ein »1«-Aus- Die Umsetzerstufen 18, 34 und 54 können als
gangssignal nur dann erzeugt, wenn die beiden NOR- Stufen eines Registers oder eines Zählers verwendet
Glieder 73 und 77 je ein »O«-Ausgangssignal aufweisen. werden. Ihre Zustände können während des Anstehens
Ein NOR-Glied 81 ist eingangsseitig mit dem Aus- einer »0« oder auch »1« am Eingang 20 mit dem
gang des UND-Gliedes 79 und dem Ausgang des 55 Ziel abgetastet werden, die acht verschiedenen Binär-
NOR-Gliedes 80 verbunden und erzeugt eine »1« am zahlen zu bestimmen.
Hierzu 1 Blatt Zeichnungen
Claims (5)
1. Schaltung zum Prüfen eines Binärzählers mit einer Mehrzahl bistabiler Stufen, die durch
aufeinanderfolgende Impulse eines dem Zählereingang zugeführten Signals fortgeschaltet werden,
so daß die Zustände aller Stufen Zahlen eines ersten Codes darstellen, die der Anzahl der empfangenen
Eingangsimpulse eines ersten Wertes entsprechen, wobei sich die Parität der aufeinanderfolgenden
Zahlen des ersten Codes nach einem langperiodischen und infolgedessen komplizierten
Muster ändert, gekennzeichnet durch einen an die Stufen (13, 39, 59) des
Zählers (14) und an den Eingang (20) angekoppelten mehrstufigen Umsetzer (19), der Zahlen zur
Bildung eines zweiten Codes vom Gray-Code-Typ ableitet, so daß die Parität dieser Zahlen entsprechend
dem Vorhandensein und Fehlen von Eingangsimpulsen nach einem regelmäßigen Muster
(Fig. 2: vierte oder sechste Zeile für den Umsetzer
19) alterniert, ferner eine mit dem Umsetzer (19) und dem Zählereingang (20) gekoppelte Einrichtung
(70, 84 bis 86), die zur Prüfung der Arbeitsweise des Zählers (14) die Parität der Zahlen des
zweiten Codes mit dem Vorhandensein und Fehlen eines. Eingangsimpulses vergleicht.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der erste Code der gewöhnliche
Binärcode und der zweite Code ein Gray-Code ist, dessen Parität abwechselt.
3. Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Umsetzer (19) eine Mehrzahl
bistabiler Stufen (erste bis vierte in F i g. 2) aufweist, die an die Zählerstufen (13, 39, 59)
angekoppelt sind, so daß das Muster der Parität des Inhaltes der Umsetzerstufen dem Prüfsignal
entspricht, und daß die Einrichtung zur Ableitung des Prüfsignals einen an die Umsetzerstufen
angekoppelten Paritätsbaum (70) zur Ableitung eines Signals aufweist, das die Parität des Inhaltes
der Umsetzerstufen darstellt.
4. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß der Umsetzer (19) eine Mehrzahl
bistabiler Stufen (18, 34, 54) aufweist, die je entsprechenden Stufen (13,39 bzw. 59) des Zählers (14)
zugeordnet sind, wobei die erste Umsetzerstufe (18) angekoppelt ist a) an den Eingang (20) des Zählers
(über 21) und b) an die erste Zählerstufe (Flipflop 12) und wobei jede folgende Umsetzerstufe (34, 54)
angekoppelt ist a) an die je zugeordnete Zählerstufe (39 bzw. 59, Flipflops 38 bzw. 58) und b)
an die der vorausgehenden Umsetzerstufe (18, 34) zugeordnete Zählerstufe (13, 39, Flipflops 31 bzw.
51), so daß die Parität des Inhaltes der Umsetzerstufen (18, 34, 54, Flipflops 24, 43, 63) in Kombination
mit dem Inhalt der letzten Zählerstufe (59) dem Prüfsignal entspricht, und daß die Einrichtung
zur Ableitung des Prüfsignals einen Paritätsbaum (70) aufweist, der angekoppelt ist a) an alle Stufen
(18, 34, 54, Flipflops 24, 43 bzw. 63) des Umsetzers (19), b) an die letzte Zählerstufe (59, Flipflop 58)
und c) an den Eingang (20; über 83 und 76, 75, 72, 71), und zwar zum Vergleich der Parität (Fig. 2:
letzte Zeile) aller Stufen des Umsetzers und der letzten Zählerstufe mit den Eingangsinipulsen
(Fig. 2: erste Zeile) zur Prüfung der Arbeitsweise
des Zählers.
5. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß jede bistabile Stufe (z. B. 34) des
Umsetzers ein bistabiles Element (43) mit einem ersten und einem zweiten stabilen Zustand (»0«
bzw. »1«) sowie eine logische Schaltung (32, 33) aufweist, von der a) die Ausgänge an das bistabile
Element (43) angeschaltet sind, b) ein erster Eingang mit der je .zugeordneten Zählerstufe (39)
verbunden ist und c) ein zweiter Eingang mit der der vorausgehenden Umsetzerstufe (18) zugeordneten
Zählerstufe (13) verbunden ist, und zwar zum Umschalten des bistabilen Elements (43) vom
ersten Zustand (»0«) in den zweiten (»1«), wenn a) die zugeordnete Zählerstufe (39) sich im ersten
Zustand (»0«) befindet, und b) die der vorausgehenden Umsetzerstufe (18) zugeordnete Zählerstufe
(13) vom ersten (»0«) in den zweiten Zustand (»1«) übergeht, sowie zum Umschalten des bistabilen
Elements (43) vom zweiten Zustand in den ersten Zustand, wenn a) die zugeordnete Zählerstufe
(39) sich im zweiten Zustand (»1«) befindet und b) die der vorausgehenden Umsetzerstufe (18)
zugeordnete Zählerstufe (13) vom ersten in den zweiten Zustand übergeht, wobei für den Fall,
daß es sich um die logische Schaltung (16, 17) der ersten Umsetzerstufe (18) handelt, der erwähnte
zweite Eingang der logischen Schaltung mit dem Zählereingang (20; über 21) verbunden ist,, und
zwar zum Umschalten des bistabilen Elementes (24) der ersten Stufe vom ersten Zustand in den
zweiten, wenn a) sich die erste Zählerstufe (13) im ersten Zustand befindet und b) ein Eingangsimpuls
auftritt, sowie zum Umschalten des bistabilen Elements (24) der ersten Stufe vom zweiten in
den ersten Zustand, wenn a) sich die erste Zählerstufe (13) im zweiten Zustand befindet und b) ein
Eingangsimpuls auftritt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US52641066A | 1966-02-10 | 1966-02-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1524263A1 DE1524263A1 (de) | 1970-07-23 |
DE1524263B2 true DE1524263B2 (de) | 1972-02-24 |
Family
ID=24097224
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19661524263 Pending DE1524263B2 (de) | 1966-02-10 | 1966-11-04 | Schaltung zum pruefen eines binaerzaehlers |
Country Status (3)
Country | Link |
---|---|
US (1) | US3470364A (de) |
DE (1) | DE1524263B2 (de) |
GB (1) | GB1159578A (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3805040A (en) * | 1973-06-04 | 1974-04-16 | Ibm | Self-checked single bit change register |
NL171952C (nl) * | 1975-05-14 | 1983-06-01 | Nederlanden Staat | Zelfsynchroniserend transmissiestelsel voor de overdracht van binaire signalen, onder gebruikmaking van scramblers, respectievelijk descramblers. |
US4556976A (en) * | 1982-08-14 | 1985-12-03 | International Computers Limited | Checking sequential logic circuits |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3331953A (en) * | 1963-03-13 | 1967-07-18 | Michel M Rouzier | Self-checking counter |
US3296460A (en) * | 1964-01-16 | 1967-01-03 | Eastman Kodak Co | Parity check gate circuit employing transistor driven beyond saturation |
US3393298A (en) * | 1965-04-01 | 1968-07-16 | Bell Telephone Labor Inc | Double-rank binary counter |
-
1966
- 1966-02-10 US US526410A patent/US3470364A/en not_active Expired - Lifetime
- 1966-11-04 DE DE19661524263 patent/DE1524263B2/de active Pending
- 1966-11-09 GB GB1159578D patent/GB1159578A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
US3470364A (en) | 1969-09-30 |
GB1159578A (en) | 1969-07-30 |
DE1524263A1 (de) | 1970-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2145119B2 (de) | Dateneingabevorrichtung | |
DE1280591B (de) | Datenverarbeitungssystem mit Unterbrechungseinrichtung | |
DE69317986T2 (de) | Schnelle Zähler zum alternativen Auf- und Abzählen von Impulsfolgen | |
DE2158013B2 (de) | Tastatur-eingabewerk | |
DE1271185B (de) | Elektronische Impuls-Zaehlschaltung mit dualer und zyklischer Darstellung im Dual- und Graycode | |
DE2235802C2 (de) | Verfahren und Einrichtung zur Prüfung nichtlinearer Schaltkreise | |
EP0019821B1 (de) | Verfahren und Anordnung zur Übertragung einer Binärfolge | |
DE1524263B2 (de) | Schaltung zum pruefen eines binaerzaehlers | |
DE1524263C (de) | Schaltung zum Prüfen eines Binarzah lers | |
DE2337084A1 (de) | Tasteneingabeschaltung | |
DE2316904B2 (de) | Dateneingabevorrichtung | |
DE2703570C2 (de) | ||
DE1925917C3 (de) | Binäre Impulsfrequenz-Multiplizierschaltung | |
DE2156645A1 (de) | Zählvorrichtung | |
DE2910543A1 (de) | Schaltungsanordnung zum durchfuehren arithmetischer operationen mit indirekter digital/analog-umwandlung | |
DE2636189C3 (de) | Schaltung zur Impulsabfrage der Tasten eines Tastenfeldes | |
DE2842672C2 (de) | Digital-Analog-Umsetzer | |
DE2239737B1 (de) | Elektronische vorrichtung zur verfuenffachung einer im 8-4-2-1-kode binaer kodierten dezimalzahl | |
DE3426047C2 (de) | ||
DE1900839C3 (de) | Zähler für elektrische Impulse | |
DE1240928B (de) | Gleichstromgekoppelter elektronischer Binaerzaehler | |
DE2111428C3 (de) | Generator zur Erzeugung einer zufälligen oder pseudo-zufälligen Ziffernfolge | |
DE2734302B2 (de) | Taktgesteuertes rückgekoppeltes Schieberegister zur Erzeugung einer Quasizufalls-Bitfolge maximaler Länge | |
DE1774822C3 (de) | Schaltungsanordnung zum Vergleichen von binärkodierten Worten | |
DE1288634B (de) | Schaltungsanordnung zur Durchfuehrung logischer Funktionen, welche Ausgangssignale liefert, die gleiche absolute Werte, jedoch in Abhaengigkeit von empfangenen Signalkombinationen entgegengesetzte Vorzeichen aufweisen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
SH | Request for examination between 03.10.1968 and 22.04.1971 |