DE2432608C3 - Speicheranordnung fur eine Datenverarbeitungseinrichtung - Google Patents

Description

Die Erfindung bezieht sich auf eine Speicheranordnung gemäß dem Oberbegriff des Anspruches 1.

Die Datenverarbeitungsgeschwindigkeit hängt weitgehend von der Zeitdauer ab, die erforderlich ist, um die im Speicher gespeicherte Information zu Steuerungsund Verarbeitungszwecken zu erhalten. Die Kosten des Speichers hängen sowohl von der geforderten Betriebsgeschwindigkeit als auch der Speicherkapazität ab, so daß es sehr teuer ist, einen Speicher großer Kapazität mit einer sehr hohen Zugriffsgeschwindigkeit zu fordern. Eine Lösung für dieses Problem besteht darin, ein Rangordnungs-Speiche^rsystem (virtuelles Speichersystem) zu verwenden, für das die Speicher auf unterschiedlichen Pegeln unterschiedliche Geschwindigkeiten besitzen, wobei die größten Speicher die niedrigsten Geschwindigkeiten haben und die Speicher höherer Geschwindigkeit so ausgelegt sind, daß sie die Information halten, die laufend im Betrieb ist, oder die in Kürze erforderlich ist. Bei einem derartigen System kann, wenn ein Informationsausdruck in einem Speicher mit höherer Geschwindigkeit auf den neuesten Stand gebracht werden soll, die Anordnung so gewählt werden, daß ein entsprechender Informationsausdruck in einem Speicher niedrigerer Geschwindigkeit ebenfalls auf den neuesten Stand gebracht wird, so daß identische Kopien des Ausdruckes in beiden Speichern aufrechterhalten werden. Dies ermöglicht, daß der Speicher höherer Geschwindigkeit zu einem beliebigen Zeitpunkt überschrieben werden kann, damit ein Informationsausdruck in ihm, der nicht mehr laufend benötigt wird, durch einen neuen Ausdruck ersetzt wird,

ίο ohne daß zuerst der frühere Ausdruck in den Speicher niedriger Geschwindigkeit zurückgeschrieben werden muß. Dies hat jedoch den Nachteil, daß jedesmal dann, wenn ein Informationsausdruck auf den neuesten Stand gebracht wird, ein Zugriff zum Speicher mit niedrigerer Geschwindigkeit erfolgen muß, so daß die Betriebsgeschwindigkeit der Einrich'.ung reduziert wird.

Die GB-PS 10 62 225 beschreibt eine Datenverarbeitungseinrichtung mit einer Kanaleinrichtung zur Steuerung der Übertragung von Daten an einen Speicher.

Datenausdrücke (Bytes) werden durch die Einrichtung einzeln nacheinander aufgenommen und in einem Register zu Blöcken zusammengesetzt Wenn ein vollständiger Block (acht Bytes) zusammengesetzt worden ist, wird er parallel in den Speicher übertragen.

Eine derartige Einrichtung arbeitet einwandfrei, wenn die Datenausdrücke stets von der Einrichtung in der rL-htigen Felge, in der sie gespeichert werden sollen, aufgenommen werden; sie arbeitet jedoch nicht einwandfrei, wenn die Datenausdrücke in einer unregelmäßigen Reihenfolge aufgenommen werden.

Die GB-PS 1155 849 beschreibt eine ähnliche Einrichtung, bei der ausgewählte Datenausdrücke so abgedeckt werden können, daß unvollständige Blöcke fortgeschaltet werden können. Die Datenausdrücke, die abgedeckt werden sollen, müssen jedoch vorher bekannt sein und in einem Kanalbefehlswort spezifiziert sein. Deshalb ist eine solche Einrichtung nicht brauchbar, wenn die Reihenfolge, in der die Dalenausdrücke aufgenommen werden, nicht vorhersagbar ist.

Aufgabe der Erfindung ist es deshalb, eine Speicheranordnung zu schaffen, die in der Lage ist, Datenwörter, die in einer unregelmäßigen, nicht vorhersagbaren Reihenfolge dargeboten werden, in wirksamer Weise zusammenzufassen.

Diese Aufgabe wird erfindungsgemäß durch die im Kennzeichendes Anspruches 1 angegebenen Merkmale gelöst.

Mit dem erfindungsgemäßen Vorschlag wird die Anzahl von Zugriffen, die zum Speicher gemacht werden müss;en, verringert, da aufeinanderfolgende Wörter häufig in den gleichen aus mehreren Wörtern bestehenden Block des Speichers eingeschrieben werden sollen. Die Erfindung ist insbes. zweckmäßig bei Speichersystemen mit Rangordnung der oben beschriebenen Art, um die Anzahl von Zugriffen zu verringern, die zu dem Speicher mit niedrigerer Geschwindigkeit gemacht werden müssen, um die Information auf den neuestens Stand zu bringen.

Eine Weiterbildung der Erfindung ist im Unteranspruch gekennzeichnet.

Nachstehend wird ein Ausführungsbeispiel der Erfindung anhand der Zeichnung erläutert. Die Figur zeigt ein scheimatisches Blockschaltbild einer Speicheranordnung für eine Datenverarbeitungseinrichtung.

Die Speicheranordnung weist einen Hauptspeicher 200 auf, der in Blöcken von je vier Wörtern organisiert ist. Jeder Block ist individuell adressierbar, und zwar mit Hilfe einer Blockadresse, die dem Speicher über einen

Adressenpfad 201 aufgegeben wird. Bis zu vier Datenwörtern können parallel in den adressierten Block über einen Datenpfad 202 eingeschriebta werden. Blöcke von Wörtern können auch parallel aus dem Speicher 200 eingelesen werden.

In der Zeichnung sind vier Register gezeigt: Ein Schreibregister 10, das über ein Mehrleiterkabel 11 mit einem Strom von Datenwörtern zum Einschreiben in den Hauptspeicher 200 gespeist wird, ein Adressenregister 13, das über ein Mehrleiterkabel 14 mit Adressen gespeist wird, die die Stellen im Hauptspeicher 200 identifizieren, in die die Datenwörter eingeschrieben werden sollen, und zwei Pufferregister 16 und 17 ähnlich den Registern 10 und 13, die dazu dienen, die Inhalte aufzunehmen, wenn dies erforderlich ist. Das Schreibregister 10 und das entsprechende Pufferregister 16 haben jeweils Kapazitäten von vier Wörtern entsprechend den Blöcken aus vier Wörtern, in denen der Hauptspeicher 200 organisiert ist.

Das Kabel 11 weist einen Leiter für jedes Bit eines Wortes auf. Es wird auch angenommen, daß die Wörter jeweils Bytes besitzen, und zwar jeweils acht Bits per Byte; ein Byte stellt dabei die kleinste Informationsmenge dar, die innerhalb der Maschine individuell adressiert werden kann. Die zwei Bits niedrigster Bedeutung einer jeden Adresse (Zeilen 21,22 des Kabels 14) werden zur Identifizierung eines speziellen Bytes innerhalb eines aus vier Bytes bestehenden Worts behandelt, wobei die nächsten beiden Bits (Leitungen 23, 24) ein Wort innerhalb eines aus vier Wörtern bestehenden Blocks; identifizieren. Die verbleibenden Leitungen 25 stellen die Blockadresse dar und werden einem Satz von UND-Gliedern 26 zugeführt, dessen Ausgänge 27 Eingänge in das Adressenregister 13 aufweisen, und ferner in eine Vergleichsschaltung 28, die auch die Inhalte des Blockadressenregisters 13 über die Leitungen 29 aus dem Ausgang 30 aufnimmt.

Die Wortidentifizierbits auf den Leitungen 23 und 24 werden einem Binär-Ein-Aus-Umwandler 32 zugeführt, der vier Ausgangsleitungen 33—36 besitzt, von denen eine erregt wird, abhängig von dem Zustand der Eingangsleitungen 23 und 24, und das entsprechende Wort innerhalb des betreffenden Blocks repräsentiert. Die ein Wort repräsentierenden Leitungen 33 bis 36 weisen erste Eingänge von vier UND-Gliedern 37—40 auf, und ihre Zustände bestimmen jene der L¹ND-Gliederausgänge 4-1 —44, wenn die Leitung 45 erregt ist, um die UND-Glieder 37 bis 40 wirksam zu machen. Die UND-Gliederausgänge 41—44 steuern die Einstellungen einer Gruppe 46 aus vier bistabilen Vorrichtungen, die bei Erregung der Leitung 47 miteinander rücksetzbar sind. Die gesetzten Ausgänge 48—51 der Gruppe 46 repräsentieren somit aufgrund ihres Erregungszustandes, ob oder ob nicht entsprechende der Eingangsleitungen 41 —44 erregt worden sind, da die Gruppe 46 zuletzt ^ rückgesetzt worden ist.

Die Leitungen 41 bis 44 sind auch über Zweigleitungen 52—55 miteinander verbunden, damit entsprechende Sätze 56—59 von UND-Gliedern erregt werden, über die ein Eingangswort auf den Leitungen 11 einen bo der Wortabschnitte des Registers 10 erreichen kann, abhängig davon, welcher UND-Gliedersatz wirksam gemacht worden ist.

Die Wortabschnitte des Schreibregisters 10 sind mit ihren Ausgängen 65 bis 68 über UND-Gliedersätze 69—72 mit Eingängen 73 bis 76 entsprechender Wortabschnitte des Schreibpufferregisters 16 verbunden. In ähnlicher Weise stehen die Ausgänge 30 des Adressenregisters 13 über UND-Glieder 77 mit Eingängen 78 des Zeitpunktes an, zu dem das Eingangswort, das die Blockadresse besitzt, zuerst in das Schreibregister 10 eingeführt wird, bis zu dem Zeitpunkt, zu dem das Eingangswort eine andere Blockadresse besitzt gehalten. Wörter mit der gleichen Blockadresse werden somit wenn sie nacheinander auftreten, in den entsprechenden Abschnitten des Registers 10 gesammelt. Soweit ein Eingangswort das sich auf einen anderen Block bezieht auf den Leitungen 11 auftritt werden die Inhalte der Register 10 und 13 in die entsprechenden Pufferregister 16 und 17 eingeführt, die für einen Schreibvorgang zum Speichersystem bereit sind.

Um zu gewährleisten, daß nur die Abschnitte des Pufferregisters 16, die Eingangswörter enthalten, in den Hauptspeicher eingeschrieben werden, werden die Zustände der Leitungen 48—51 auch durch den Ausgang des Impulsformers 82 in ein Register 85 gegattert, z. B. ein Satz von bistabilen Einrichtungen ähnlich dem mit 46 bezeichneten. Die bistabilen Einrichtungen 46 werden miteinander über einen Impulsformer 83 rückgesetzt, der auf die ablaufende Kante eines Impulses aus dem Impulsformer 82 anspricht, um die Rücksetzleitung 47 zu speisen. Das Register 85 besitzt Ausgänge 86—89, die den Leitungen 48—51 entsprechen, und diese Ausgänge bewirken teilweise die Steuerung der UND-Gatter 90—93 in den Ausgängen 94—97 der Wortabschnitte des Pufferregisters 16. Eine Vervollständigung der Steuerung der UND-Gatter 90—93 erfolgt über eine Leitung 98, die zu einem entsprechenden Zeitpunkt in einem Speicherschreibzyklus durch eine Speicherschreibsteuerung 99 erregt wird, die auch auf die Blockadresse in dem anderen Pufferregister 17 anspricht.

Die Leitung 81 ist mit einem Verzögerungselement 84 verbunden, dessen Verzögerungsdauer die kombinierte Breite der Impulse aus den Impulsformern 82 und 83 übersteigt. Die Wirkung des Impulsformers 83 und die Verzögerung 84 können auch durch UND-Gatter und entsprechend zeitgesteuerte Freigabesignale erreicht werden. Das Verzögerungselement 84 erzeugt einen Ausgang auf der Leitung 85, der über das ODER-Gatter 80 auch die UND-Gatter 37—40 steuert, wodurch das Eingangswort auf den Leitungen 11 in das Register 10 gegattert und die entsprechende Blockadresse in das Register 13 gegattert wird.

Die bisher beschriebene Einrichtung führt die Funktionen des Sammelns aufeinanderfolgender Eingangsdatenwörter im Register 10, solange sie sich auf den gleichen Block von vier Wörtern beziehen, und das Auf-den-neuesten-Stand-Bringen des Hauptspeichers 200 entsprechend dem Inhalt des Pufferregisters 16, sobald dies zweckmäßig ist, auf.

Die Daten und Adressen auf den Kabeln 11 und 25 können der Einrichtung aus einem (nicht dargestellten) Verarbeitungsgerät aufgegeben werden, dem ein Hilfsspeicher (ebenfalls nicht dargestellt) geringerer Größe, jedoch mit kürzerer Zugriffsdauer als der Hauptspeicher 200 zugeordnet ist. Der Hilfsspeicher kann in herkömmlicher Weise ausgebildet sein und wird hier nicht im einzelnen beschrieben. Er soll jedoch eine verhältnismäßig geringe Anzahl von Worten aufnehmen, die laufend von dem Verarbeitungsgerät verwendet werden, so daß diese rasch durch das Verarbeitungsgerät ohne Bezugnahme auf den Hauptspeicher zugegriffen werden können. Die Inhalte des Hiifsspeichers werden durch einen entsprechenden Austauschal-

gorithmus beeinflußt, der Wörter, die nicht mehr in Benutzung sind, mit neuen (vom Hauptspeicher kopierten) Wörtern überschreibt, die laufend in Benutzung sind oder sein sollen.

Das Verarbeitungsgerät kann von Zeit zu Zeit Daten in den Hilfsspeicher einschreiben, so daß in diesem Speicher enthaltene Wörter auf den neuesten Stand gebracht werden. Bei vorliegender Anordnung wird, wenn ein Wort im Hilfsspeicher auf den neuesten Stand gebracht bzw. fortgeschrieben wird, das Gegenstück im Hauptspeicher ebenfalls fortgeschrieben, so daß identische Kopien des Wortes sowohl im Hilfsspeicher als auch im Hauptspeicher beibehalten werden. Somit kann der Hilfsspeieher mit neuen Wörtern zu einem beliebigen Zeitpunkt überschrieben werden, ohne daß zuerst das ausgewechselte Wort zurück in den Hauptspeicher geschrieben werden muß, da eine auf den neuesten Stand gebrachte Kopie des ersetzten Wortes bereits im Hauptspeicher vorhanden ist (oder zumindest gerade in den Hauptspeicher über das Schreibregister 10 und den Puffer 16 eingeschrieben wird).

Dieses Verfahren des Fortschreibens des Hauptspeichers jedesmal dann, wenn ein Wort im Hilfsspeicher fortgeschrieben wird, würde in einer herkömmlichen Anordnung zu einer außerordentlich großen Anzahl von Zugriffen in den verhältnismäßig langsamen Hauptspeicher, und damit zu Verzögerungen bei der Verarbeitung führen. Die in der Figur dargestellte Anordnung vermeidet jedoch diese Schwierigkeiten. Da aufeinanderfolgend auftretende Wörter mit der gleichen Blockadresse im Schreibregister 10 gesammelt und dann auf den Hauptspeicher 200 parallel, als Block, übertragen werden, wird die Anzahl von notwendigen Speicherzugriffen wesentlich verringert. Ferner besteht keine Notwendigkeit, zwischen dem Fortschreiben des Hilfsspeichers und dem Fortschreiben des Hauptspeichers einen Synchronismus herzustellen. Wenn somit das Verarbeitungsgerät ein Wort fortschreibt, braucht es nicht zu warten, bis das Fortschreiben im Hauptspeicher beendet ist, sondern mit der nachfolgenden Verarbeitung fortfahren, sobald das Wort im Hilfsspeicher fortgeschrieben ist

Der Hauptspeicher 200 kann auch durch ein zweites Verarbeitungsgerät zugreifbar sein, das keinen Zugang zu dem gleichen Hilfsspeicher wie das ersterwähnte Verarbeitungsgerät besitzt Dies kann zu Schwierigkeiten führen, da das zweite Verarbeitungsgerät versuchen kann, ein Wort aus dem Hauptspeicher auszulesen, das eine veraltete Information enthält und zwar aufgrund der Verzögerung, die zwischen dem Fortschreiten des Hilfsspeichers durch das erste Verarbeitungsgerät und dem Einschreiben des fortgeschriebenen Wortes in den Hauptspeicher auftritt Im Falle vorliegender Anordnung wird diese Schwierigkeit dadurch ausgeschaltet, daß das zweite Verarbeitungsgerät vor dem Auslesen eines Wortes aus dem Hauptspeicher die Inhalte des Blockadressenregisters über die Vergleichseinrichtung 28 abfragt, um festzulegen, ob Daten gerade in den Hauptspeicher zum Fortschreiten des Wortes eingeschrieben werden. Dies wird dadurch erreicht, daß die Adresse des Blocks, von welchem ausgelesen werden soll, auf das Kabel 14 aufgegeben wird und daß gleichzeitig ein UND-Glied 205 in dem »Anpassungs«- Ausgangspfad 79 der Vergleichseinrichtung 28 gesteuert wird. Wenn die Blockadresse die Inhalte des

ίο Blockadressenregisters 13 angepaßt findet, wird ein Signal über das UND-Glied 205 vier Sätzen von UND-Gliedern 101 — 104 aufgegeben, die über Zweigleitungen aus den Ausgängen 65—58 des Schreibregisters zugeführt werden. Dies steuert teilweise die UND-Glieder 101 — 104 und eine Steuerung wird für ein beliebiges modifiziertes Wort abgeschlossen, das im Register 10 vorhanden ist, wie dies durch die Ausgänge 48—51 der bistabilen Einrichtungen 46 festgelegt wird, welche auf entsprechende dieser UND-Glieder ausgedehnt sind, wie in der Figur gezeigt

Es gibt Ausgänge aus einem der UN D-Gliedersätze 101 — 104 nur, wenn das entsprechende Wort modifiziert worden ist, und der geeignete Ausgang wird einfach als ein Austausch für das Wort eingegattert, das aus dem Hauptspeicher ausgelesen wird, wobei die Ausgangsleitungen 48—51 wiederum zur Steuerung von UND-Gliedersätzen in den Leitungen 105 verwendet werden. Wie vorstehend erwähnt, ist die spezielle Art der hier beschriebenen Anordnung byteorientiert d. h., daß es möglich ist, einzelne Bytes zu adressieren, falls dies für Arbeitsvorgänge erforderlich ist, bei denen Wörter und Wortgrenzen nicht beteiligt sind, z. B. sogenannte Zeichenreihenvorgänge. Ausführungsformen nach vorliegender Erfindung sind in gleicher Weise in solchen Arbeitsvorgängen anwendbar, bei denen Binär-Eins-Aus-Sechzehn-Umwandler 110 verwendet werden, die auf den vier Leitungen 21—24 niedrigster Bedeutung des Volladressenkabels 14 arbeiten. Die Ausgänge des Umwandlers 110 können verwendet werden, um entsprechende Einrichtungen eines Satzes von Spurkennungszustandsbyte-Markiereinrichtungen in ähnlicher Weise auf den Weg zu setzen, auf dem die Ausgänge 41—44 des Umwandlers verwendet werden, um die Einrichtungen 46 im Wortbetrieb zu setzen. Ein zweiter Satz solcher Markiereinrichtungen, die dem Pufferregister 16 und den Gattern an ihren Ausgängen zugeordnet sind, ermöglicht die gleiche Art des Sammelns und dann des Fortschreibens, wenn dies zweckmäßig ist wie dies oben für den Wortbetrieb beschrieben wurde. Ähnliche Anordnungen werden auch für Teilsätze der UND-Glieder 101 — 104 vorgesehen, um die Möglichkeit des Einlesens von Informationen aus dem Hauptspeicher zu erfassen, die fortgeschrieben worden sein sollen, die jedoch noch nicht fortgeschrieben worden sind, weil es möglich ist, daß eine andere Information im gleichen Block ein Fortschreiben erfordert

Hierzu 1 Blatt Zeichnungen

Claims (2)

1. Patentansprüche:

   ί. Speicheranordnung für eine Datenverarbeitungseinrichtung, mit einem Speicher, der eine Vielzahl von Informationsblöcken aufnimmt, von denen jeder eine Vielzahl von Datenwörtern enthält und individuell adressierbar ist, so daß alle Datenwörter eines Informationsblockes parallel eingeschrieben werden können, einem Eingangsdatenpfad zum Einschreiben von Datenwortern in den Speicher, wobei jedes Datenwort von einer Blockadresse begleitet ist, die spezifiziert, in welchem Block des Speichers eingeschrieben werden soll, und einem Pufferregister, in welchem Datenwörter gesammelt werden, bevor sie auf den Speicher übertragen werden, dadurch gekennzeichnet, daß ein die jeweils vorhergehende Blockadresse speicherndes Blockadressenregister (13) mit einer Vergleichseinrichtung (28) vorgesehen ist, die jede ankommende Blockadresse mit der im Blockadressenregister (13) gespeicherten vergleicht, und daß dann, wenn diese Blockadressen unterschiedlich sind, ein Signal erzeugt wird, das Torschaltungen (69—72) beaufschlagt, damit eine Übertragung des Inhalts des Pufferregisters (10) in den Speicher (200) unter der alten Blockadresse eingeleitet wird, wobei das Signal ferner eine Torschaltung (77) beaufschlagt, die bewirkt, daß der Inhalt des Blockadressenregisters den Adrcssenschaltungen (99) des Speichers (200) aufgegeben wird, und wobei das Signal auch eine weitere Torschaltung (26) beaufschlagt, die bewirkt, daß das Blockadressenregister (13) mit der neuen Adresse gefüllt wird.
2. 2. Speicheranordnung nach Anspruch 1, gekennzeichnet durch ein Anzeigeregister (46), das eine Anzeige darüber speichert, in welche Plätze des Pufferregisters (10) eingeschrieben worden ist, und Torschaltungen (90—93) vorhanden sind, die von dem Ausgang des Anzeigeregisters (46) gesteuert werden, so daß der Inhalt nur der Plätze des Pufferregisters (10), in die eingeschrieben worden ist, dem Speicher (200) aufgegeben wird.