DE2423817A1

DE2423817A1 - Verfahren und schaltungsanordnungen zur codierung zweidimensionaler bildinformationen

Info

Publication number: DE2423817A1
Application number: DE19742423817
Authority: DE
Inventors: William Christopher Cook
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1973-07-16
Filing date: 1974-05-16
Publication date: 1975-02-06
Also published as: JPS5040015A; FR2246140A1; GB1442016A; FR2246140B1

Description

Böblingen, den 7. Mai 1974 ker/se

Anmelderin: International Business Machines

Corporation, Araionk, N.Y. 10504

Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: WA 972 008

Verfahren und Schaltungsanordnungen zur Codierung zweidimensionaler 'Bildinformationen

Die Erfindung betrifft ein Verfahren zur Codierung zweidimensionaler Bildinformationen entsprechend dem Patentanspruch 1 und Schaltungsanordnungen zur Durchführung dieses Verfahrens.

Das betroffene Codierverfahren ist für die Übertragung von Bilddaten bei der Übermittlung stehender Bilder verwendbar. Die Erfindung ermöglicht zwei Betriebsarten zur Codierung aufeinanderfolgender Blöcke, welche aus Matrizen von Bildelementen bestehen. Für die Verarbeitung schwarze Elemente enthaltender Datenblöcke wird nacheinander eine Reihe von Vergleichen mit einem gegebenen Vorrat einfacher geometrischer Muster durchgeführt. Der Vergleich erfolgt dabei in einer Reihenfolge mit abnehmendem Schwarzgehalt. Ein Bitvergleicher entsprechend der vorliegenden Erfindung zeigt an, sobald alle Elemente eines zuerst erkannten Musters mit den in einem Datenblock vorhandenen Bildelementen übereinstimmen. Der Bitvergleicher merkt dann jeweils vor, ob irgendwelche Bitstellen des Datenblocks noch nicht beim Vergleich mit dem ersten Muster erfaßt sind. Noch übrig gebliebene Elemente werden mit einem weiteren Muster verglichen, das darauf codiert und über die Ausgangsleitung übertragen wird. Die Verglexchsprozedur wird fortgesetzt, bis jeder einzelne Datenblock vollständig als Folge von Vergleichsmustern codiert ist. Alle übereinstimmend festgestellten Ver-

409886/0863

gleichsmuster werden codiert und nacheinander über die Ausgangsleitung zur Übertragung, Speicherung oder Wiedergabe übermittelt. - Eine zweite mit der vorliegenden Erfindung mögliche Betriebsart ist die Lauflängencodierung zusammenhängender weißer Flächen.

Das betrachtete Verfahren berührt somit die digitale Darstellung zweidimensionaler Bilder und insbesondere eine Datenpackungsmethode und entsprechendes Gerät zur Codierung und Decodierung solcher Bilder.

Die Übertragung zweidimensionaler Bilder über Übertragungsmedien erfordert die Übersetzung des Bildinhaltes in ein Signalformat, welches im Empfänger hinreichend in die ursprüngliche zweidimensionale Form zurückverwandelt werden kann. Die zweidimensionalen Bilder werden in üblicher Weise abgetastet und aus einer analogen Wiedergabe in eine digitale Wiedergabe Punkt für Punkt umgewandelt. Die Elemente eines solchen gewonnenen digitalen Signals stehen für die einzelnen Elementarpunkte des Bildes und zwar üblicherweise unter Anwendung eines Schwärζ-Weißpegels. Solche digitalen Wiedergaben enthalten sehr viele redundante Informationen. Ein typisches Bild mag einige 500 000 oder mehr Bildpunkte zur Erzielung einer annehmbaren Bildauflösung benötigen.

Eine nach dem Stande der Technik gegebene Möglichkeit zur Reduktion der Redundanz einer punktmäßigen Bildwiedergabe verwendet die Abtastung des Bildes in zusammenhängenden kleinen Bezirken aufeinanderfolgender Blöcke von Bildelementen und die Codierung dieser Blöcke, die sämtlich einem geometrischen Muster aus einem gegebenen Mustervorrat entsprechen. Ein dabei vorhandenes Problem für die Erfassung sämtlicher möglichen geometrischen Muster, die in einem Bild auftreten können, ist darin zu sehen, daß ein immens großer Mustervorrat bereitgehalten werden muß. Siehe dazu US-PS 3 215 773.

Die Aufgabe der vorliegenden Erfindung ist die Schaffung eines demgegenüber verbesserten Bildcodierungsverfahrens, bei dem die

WA 972 008

409886/0863

Zahl der insgesamt bereitzuhaltenden geometrischen Bezugsmuster reduziert ist; das Produkt aus Zeit und Bandbreite zur Wiedergabe von Bildern mit hoher Auflösung soll dabei klein gehalten werden; die Packung der Bilddaten ist möglichst dicht zu gestalten.

Die Lösung dieser Aufgabe ist im Patentanspruch 1 gekennzeichnet. Schaltungsanordnungen zur Durchführung sind in den Unteransprüchen beschrieben.

Die Lösung des Problems fußt auf der Codierung der einzelnen Datenblöcke des Bildes als Zusammenstellungen einfacher geometrischer Blockmuster. Ein n«m-Elementdatenblock, der zu codieren ist, wird in ein Datenblockregister geladen, das mit einem n«m-Bitvergleicher verbunden ist. Ein Bezugsmusterspeicher, der eine Vielzahl von einfachen geometrischen Blockmustern enthält, ist mit einem Bezugsmusterregister verbunden, das seinerseits mit dem Bitvergleicher verbunden ist. Die Bezugsmuster werden nacheinander aus dem Bezugsmusterspeicher in das Bezugsmusterregister mit abnehmendem Schwarzgehalt der einzelnen Elemente übertragen. Der Bitvergleicher prüft jedes Bezugsmuster zur Bestimmung der Übereinstimmung mit den besetzten Elementen im Bilddatenblock. Sobald die erste Übereinstimmung mit einem Bezugsmuster festgestellt wird, wird dessen Kennziffer codiert und zur Übertragung über eine Ausgangsleitung bereitgestellt. Wenn keine codemäßig nicht erfaßten Elemente im Datenblock mehr vorhanden sind, erfolgt eine Anzeige, daß der vorliegende Daten— block komplett codiert und ausgegeben worden ist und daß der nächste Datenblock in das Datenblockregister geladen werden kann.

Wenn andererseits noch nicht erfaßte Elemente im Datenblock übrig bleiben, die noch nicht mit dem gefundenen Bezugsmuster erfaßt sind, wird die Codeinformation des zuerst vergleichsmäßig erfaßten Musters im Bitvergleicher bereitgehalten und dazu ein Kennzeichen codiert, das anzeigt, daß das nächstfolgende codierte Bezugsmuster mit dem vorangegangenen bei der Decodierung zusammen wiederzugeben ist.

WA 972 008

409886/G883

Das aufeinanderfolgende Laden der verwendeten Bezugsmuster aus dem Bezugsmusterspeicher in das Bezugsmusterregister erfolgt in einer Reihenfolge mit abnehmendem Schwarzgehalt. Der Bitvergleicher prüft auf Übereinstimmung der einzelnen Bezugsmuster mit den besetzten Elementen der einzelnen Bilddatenblöcke. Wenn, wie bereits angedeutet, in Ausnahmefällen ein zweiter Vergleich durchzuführen ist, wird dessen Codezahl ebenfalls codiert und übertragen. Wenn keine besetzten, beim ersten und ggf. zweiten Vergleich erfaßten Elemente mehr vorhanden sind, wird ein Kennzeichen mit den codierten AusgangsSignalen abgegeben, daß der gegenwärtige Datenblock vollständig codiert ist und der nächste Datenblock in das Datenblockregister eingeladen werden kann.

Wenn nach dem ersten und zweiten Vergleich noch besetzte Elemente des Datenblocks nicht erfaßt sind, werden die Positionen der bereits codierten Elemente des ersten und zweiten Vergleichsmusters im Bitvergleicher gespeichert und das zweite Muster mit einem Kennzeichen codiert, daß noch eine weitere Codeangabe folgt, die mit dem ersten und zweiten Codemuster bei der Decodierung zusammen zu verarbeiten ist. Das Verfahren des Suchens der Komponenten einer zusammengesetzten geometrischen Figur dauert so lange an, bis keine noch nicht erfaßten Schwarzelemente des Datenblocks nach den einzelnen Vergleichen mehr übrig sind. Ein komplexer Bildteil wird auf diese Weise als Zusammensetzung mehrerer einzelner Muster wiedergegeben.

Wenn aufeinanderfolgende Datenblöcke mit nur Weißelementen festgestellt werden, wird ein Ausgangswort codiert abgegeben, das die Anzahl aller nur weiße Elemente enthaltenden Datenblöcke nach Art des Lauflängencodierens angibt.

Somit ist mit der vorliegenden Erfindung eine beträchtliche Einschränkung der insgesamt bereitzuhaltenden einfachen geometrischen Muster und dabei eine Reduktion des Produktes aus Zeit und Bandbreite möglich. Mit der beschriebenen Packungstechnik kann eine sehr wirtschaftliche Bilddatenübertragung durchgeführt werden.

WA 972 008

409886/0863

Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und wird im folgenden näher beschrieben.

Es zeigen:

Fig. 1 ein Blockschaltbild des beschriebenen Bilddatenübertragungssystems ,

Fig. 2 die Unterteilung des digital zu übermittelnden

Bildes in Datenblöcke,

Fig. 3 den Vorrat einfacher geometrischer Bezugsmuster,

Fig. 4 das Format der codierten Informationen,

Fig. 5 ein Blockschaltbild des Datenkompressors 6 gemäß Fig. 1,

Fig. 6a das Schaltbild der Vergleicherlogik für eines

von 16 Datenelementen innerhalb des Bitvergleichers 28 in Fig. 5,

Fig. 6b ein Zeitschaubild für die Logik gemäß Fig. 6a,

Fig. 7 das Blockschaltbild des Datendekompressors 12

gemäß Fig. 1,

Fig. 8a den Status der logischen Variablen D_n, A.., D₇,,.,,

K JM Jddi

C , N, A_n+1 und D_T}TsTi1 für die einzelnen 16 Daten-

elemente im Bitvergleicher 28 nach einem Vergleich des Bezugsmusters Nr. 0 mit dem komplexen geometrischen Muster eines Datenblockes gemäß Fig. 8e,

Fig. 8b den Status derselben Variablen bei einem Vergleich des Bezugsmusters Nr. 14 mit dem Datenblock gemäß Fig. 8e,

WA 972 008

A09886/0 863

Fig. 8c den Variablenstatus bei einem Vergleich des

Bezugmusters Nr. 23 mit dem Datenblock gemäß Fig. 8e,

Fig. 8d den Variablenstatus bei einem Vergleich des

Bezugsmusters Nr. 39 mit dem Datenblock gemäß Fig. 8e und

Fig. 8e das als Beispiel gewählte komplexe geometrische

Muster, das jeweils im Datenblockregister 26 steht.

Gesamtaufbau

Ein gemäß Fig. 1 aufgebautes Bilddatenübertragungssystem läßt sich z.B. für eine Faksimileübertragung oder auch für die Bilddatenspeicherung verwenden. Ein mit lesbaren Zeichen versehenes Dokument 1 wird mit Hilfe einer Fernsehkamera 2 abgetastet, die über eine Leitung 3 ein herkömmliches Graupegel-Signal abgibt. Ein Schwellwertdetektor 4 wandelt dieses Graupegel-Signal auf der Leitung 3 in ein binäres Bildsignal über eine Leitung 5 um, die zu einem Datenkompressor 6 führt. Dieser Datenkompressor wiederum teilt das Bild mit 1 024 · 1 024 Bildelementen in 216 · 216 Datenblöcke um, deren jeder 16 Datenelemente, wie in Fig. 2 dargestellt, enthält. Der Datenkompressor, dessen Einzelheiten in Fig. 5 dargestellt sind, vergleicht nacheinander den gemäß Fig. gegebenen Vorrat einfacher geometrischer Muster mit den Schwarzelementen im Datenblock. Dabei wird der Bezugsmustervorrat gemäß Fig. 3 in der Reihenfolge mit fallendem Schwarzgrad verglichen. Die in Fig. 6a dargestellte Bitvergleicherlogik des Bitvergleichers 28 gemäß Fig. 5 innerhalb des Datenkompressors 6 stellt fest, wenn das erste Mal eines der verglichenen Bezugsmuster mit den im Datenblockregister 26 gespeicherten Schwarzelementen übereinstimmt. Dieses als erstes erkannte Bezugsmuster wird codiert unter Angabe seiner Bezugsmusternummer mit Hilfe eines Musterzählers 40 über ein UND-Glied 42 und ein Ausgangsregister 46 ausgegeben.

WA 972 008

409886/0863

Das Ausgangsregister 46 ist entsprechend Fig. 4 eingeteilt. Die Positionen 1 bis 7 des Ausgangsregisters 46 nehmen die Musterzahlencodes auf und die Positionen 8 und 9 einen Sprungcode, der durch eine Sprunglogik 32 gemäß Fig. 5 erzeugt wird. Die Bitvergleicherlogik des Bitvergleichers 28 zeigt an, wenn irgendwelche Bitstellen des Datenblocks beim Vergleich mit dem zuerst erkannten Muster nicht erfaßt worden sind. Wenn Elemente übrig geblieben sind, was durch das Fehlen eines Signals über eine Leitung 50 zur Steuerschaltung 34 erkannt wird, lädt die Sprunglogik 32 eine 0 in die 8. Position und eine 0 in die 9. Position des Ausgangsregisters 46. Damit wird angezeigt, daß das gegenwärtig codierte Muster nur ein Teil von mehreren zu überlagernden ist. Daraufhin wird der Decoder im Empfänger nicht zum nächsten Datenblock weiterschreiten, sondern beim gegenwärtigen Datenblock verbleiben, um das nächste geometrische Muster, das als Signal vom Datenkompressor ausgegeben wird, zu dem gegenwärtigen Muster hinzuzufügen.

Jedes zuerst erkannte Bezugsmuster wird über eine Ausgangsleitung 7 zu einem Bildpuffer 8 übertragen. Die jeweils übrig gebliebenen Bildelemente werden mit einem zweiten Bezugsmuster in Verbindung gebracht, das ebenfalls über die Ausgangsleitung 7 als Codezahl übermittelt wird. Die Vergleichsprozedur dauert so lange an, bis sämtliche im Datenblockregister 26 enthaltenen Bildelemente vollständig als zusammengehörige einzelne geometrische Bezugsmuster nach dem Vorrat von Fig. 3 codiert sind. Alle übereinstimmend gefundenen Bezugsmuster werden codiert und nacheinander über die Ausgangsleitung 7 und weiter über eine übertragungsleitung 9 zu einem Bildwiederholungsspeicher 10 übertragen. Dieser Bildwiederholungsspeicher kann entweder ein Kernspeicher sein oder ein monoIythiseher Speicher, der nichtperiodisch auftretende Eingangs- und Ausgangssignale verarbeiten kann.

Der Datenkompressor gemäß Fig. 5 arbeitet in einer zweiten Betriebsart, wenn aufeinanderfolgend Datenblöcke erkannt werden, die nur Weißelemente enthalten. Dafür wird ein einziges Ausgangs-

WA 972 008

409886/0863

wort codiert, das die Anzahl aufeinanderfolgender Blöcke ohne Schwarzelemente kennzeichnet. Bei dieser Betriebsart stellt ein Weißlängenzähler 30 des Datenkompressors gemäß Fig. 5 fest, wie oft keine Schwarzelemente im Datenblockregister 26 auftreten, und läßt entsprechend laufend sein Zählwerk um einen Schritt vorwärts schalten. Dieses Aufzählen des Zählers dauert so lange an, wie aufeinanderfolgende Datenblöcke ohne Schwarzelemente erkannt werden. Die maximale Kapazität des Ausgangsdatenregisters 46 ist 128. Wenn der erste nicht mehr vollständig weiße Block nach einer Anzahl Δ aufeinanderfolgender Weißblöcke oder aber 128 aufeinanderfolgende Weißblöcke festgestellt worden sind, gibt der Weißlängenzähler seinen Inhalt als Wert Δ über ein ODER-Glied 44 zum Ausgangsdatenregister 46 in dessen Positionen 1 bis 7 ab. Die Sprunglogik 32 lädt dann eine 1 in die Position 8 und eine 1 in die Position 9, womit angezeigt wird, daß das codierte Wort dem Decoder mitteilen soll, Δ Weißblöcke, wie in Fig. 4 dargestellt, weiterzuschreiten. Das codierte Wort wird auch über die Leitung 7 zum Bildpuffer 8 übermittelt. Diese zweifache Betriebsart der Darstellung von Bildeinzelheiten in Form von 4'4-Datenblöcken oder mit Lauflängencodierung ermöglicht eine wesentliche Reduktion der Gesamtzahl bereitzuhaltender einfacher geometrischer Bezugsmuster, die im Bezugsmusterspeicher bereitzuhalten sind. Vorteilhaft ist auf diese Weise die Reduktion des Produktes Zeit mal Bandbreite auf der übertragungsleitung 9 durchführbar.

Der Bildwiederholungsspeicher 10 gibt komprimierte Bilddaten über eine Leitung 11 zum Datendekompressor 12 weiter, dessen Einzelheiten in Fig. 7 dargestellt sind. In diesem Dekompressor werden die codierten Bezugsmuster und die in Form von Lauflängen codierten Weißblöcke mit den zugehörigen Sprungcodes erkannt. Die über die Leitung 11 einlaufenden Daten werden mittels eines Betriebsartdetektors 202 überwacht, der seinerseits angibt, ob der empfangsseitige Bezugsmusterspeicher 204 die codierten geometrischen Bezugsmuster in ein Wiedergabe-Datenblockregister

WA 972 008

409886/0863

210 eingeben soll oder ob ein Weißlängenindizierer 206 der Steuerschaltung 208 angeben soll, daß Δ aufeinanderfolgende Weißblökke zu überspringen sind.

Wenn das Datenwort gemäß Fig. 4 Nullen in den Positionen 8 und enthält, die erkennen lassen, daß zusammenzusetzende Bezugsmuster vorliegen, kennzeichnet der Betriebsartdetektor 202 der Steuerschaltung 208, daß das eben aufgenommene Bezugsmuster im Datenblockregister 210 festzuhalten ist. Das nächste codierte Bezugsmuster, das aus dem Vorrat aus dem Bezugsmusterspeicher 204 abgerufen wird, entspricht dem nächsten über die Leitung 11 empfangenen Datenwort. Das zu ihm gehörige Muster wird nun dem vorigen, noch im Register 210 stehenden Muster überlagert. Die beiden überlagerten Muster bilden dann den zusammengesetzten BiIdblock. Dieser wieder zusammengesetzte Block wird über eine Leitung 235 über jeweils eines von zwei Registern 212/214 übermittelt, das dann das binäre Bildausgangssignal über eine Leitung 13 einem Fernsehmonitor 14 zur Wiedergabe übermittelt.

Einzelheiten des Bitvergleichers

Der-Bitvergleicher 28 gemäß Fig. 5 ist ein 4·4-Bilddatenelementvergleicher. Seine Größe ist jedoch nicht unbedingt auf 4*4 beschränkt; er kann allgemein in der Größe n*m aufgebaut werden. Der Vergleicher 28 vergleicht komplexe Anordnungen von Schwarzelementen in einem 4·4-Bilddatenblockregister mit einfachen Anordnungen von Schwarzelementen in ebenfalls 4«4-Blökken. Dazu werden einfache Bezugsmuster aufeinanderfolgend aus dem Bezugsmusterspeicher 38 in das Bezugsmusterregister 36 geladen. Die Codenummer α der einzelnen geladenen Bezugsmuster steht jeweils in einem Musterzähler 40 bereit. Wenn der Bitvergleicher 28 feststellt, daß das gerade in das Bezugsmusterregister 36 eingeladene Muster keine Schwärζelemente enthält, die nicht mit den Schwarzelementen im Datenblockregister 26 übereinstimmen, und wenn mindestens ein Schwarzelement des einfachen Bezugsmusters festgestellt wird, das mit einem Schwarzelement im Datenblockregister 26 übereinstimmt, das noch nicht bei einem vorange-WA 972 008

409886/0863

gangenen Vergleich erfaßt worden ist, dann liegt eine Komponente einer zusammenzusetzenden bildlichen Darstellung vor. Der Bitvergleicher 28 übermittelt dann das Übereinstimmung anzeigende Ausgangssignal über die Leitung 48 zum UND-Glied 42, das seinerseits den der Musterzahl α des gerade im Musterregister stehenden Musters entsprechenden Codewert zum Ausgangsregister 46 weitergibt.

Der Bitvergleicher 28 enthält eine 4*4-Anordnung von Datenvergleichspositionen, die logische Blöcke gemäß Fig. 6a enthalten. Jeder dieser logischen Blöcke weist einen Dateneingang in Form einer der 4·4 Datenelemanteingangsleitungen 27 zur Aufnahme von Datenelementen auf, die in ihrer Gesamtheit den zu verarbeitenden Block bilden. Jeder dieser logischen Blöcke weist weiterhin einen Bezugsmustereingang zur Aufnahme von Bezugsmusterelementen über eine Eingangsleitung 54 auf, über die jeweils ein Bezugsmusterelement eingegeben wird, die in ihrer Gesamtheit das aktuelle Bezugsmuster bilden.

Der Bitvergleicher 28 enthält ein Bitvergleichs-ODER-Glied 180 mit 4*4 Eingangsleitungen 103, deren jede mit einem der insgesamt vorgesehenen logischen Blöcke wie in Fig. 6a dargestellt verbunden ist. Das ODER-Glied 180 führt jedes auftretende Bitvergleichssignal N weiter über eine Leitung 119, wenn ein solches Bitvergleichssignal N über eine der Eingangsleitungen 103 zugeführt wird. Dies bedeutet, daß ein Schwärζelement eines der im Bezugsmusterregister 36 gespeicherten Bezugsmuster übereinstimmend mit einem Schwarzelement im Bilddatenblockregister 26 gefunden ist, welches noch nicht durch einen vorangehenden Vergleich erfaßt wurde.

Der Bitvergleicher 28 enthält des weiteren ein Gesamtvergleichs-•UND-Glied 190, das wie in Fig. 6a dargestellt (4·4)+1 Eingangsleitungen aufweist. Eine dieser Eingangsleitungen ist die Leitung 119 vom Ausgang des Bitvergleichs-ODER-Glieds 180. Die anderen 16 Leitungen 117 sind mit je einem Ausgang der einzelnen logischen

WA 972 008

409886/0863

Blöcke gemäß Fig. 6a verbunden. Das Gesamtvergleichs-UND-Glied 190 gibt ein Gesamtvergleichssignal über eine Leitung 48 zum bereits genannten UND-Glied 42 (Fig. 5). Dies geschieht immer dann, wenn festgestellt wird, daß ein in das Bezugsmusterregister 36 geladenes Bezugsmuster keine Schwarzelemente enthält, die nicht mit den Schwarzelementen im Bilddatenblockregister 26 übereinstimmen. Das Gesamtvergleichssignal über die Leitung 48 läßt über das UND-Glied 42 die Codezahl α des gegenwärtig im Bezugsmusterregister 36 gespeicherten Bezugsmusters zum Ausgangsregister 46 gelangen. Eine Information, daß ein übereinstimmendes Bezugsmuster gefunden worden ist, wird vom UND-Glied 42 über eine Leitung 201 zur Steuerschaltung 34 weitergegeben. Diese Information wird mit dem Fehlen eines Ausgangssignals über die Leitung 50 vom Bitvergleicher 28 logisch kombiniert und zeigt an, daß eine Bildblock-Teilanalyse beendet ist. Die Steuerschaltung informiert ihrerseits die Sprunglogik 32 gemäß Fig. 5, daß diese eine 0 in die 8. und die 9. Position des Ausgangsregisters 46 einsetzt. Entsprechend der Darstellung in Fig. 4 bedeuten Nullen in den Positionen 8 und 9, daß der in den Positionen 1 bis 7 enthaltene α-Code und das ihm entsprechende Muster nur ein Teil einer zusammenzusetzenden Darstellung sind und daß noch mindestens ein weiteres zugehöriges Bezugsmuster nachfolgen wird.

Die Ausgangsleitung 48 vom Gesamtvergleichs-UND-Glied 190 ist über eine Leitung 107 wiederum mit dem Eingang aller 4*4 Vergleicherblöcke gemäß Fig. 6a verbunden und bewirkt die Einspeicherung eines Kennzeichens im A-Flipflop 130 aller der logischen Blöcke, die ein Vergleichssignal N über ihre zugehörige Leitung 103 gegeben haben. Wenn das zugehörige Datenelement ein Schwarzelement ist, wird über die Eingangsleitung 27 auch das D -Flipflop 140 eingeschaltet. Wenn das erste Bezugsmuster, das das betrachtete Datenelement trifft, codiert wird, dann geht das Gesamtvergleichssignal über die Leitungen 48 und 107 auf ein. Das Bitvergleichssignal N über die Leitung 103 ist ebenfalls ein. Somit wird das UND-Glied 110 und auch das UND-Glied 120 eingeschaltet. Das Dg-Flipflop wird ausgeschaltet und dafür das A-Flipflop 130 ein-

WA 972 008

40 9 8 86/0863

geschaltet. Dies ist das Kennzeichen, daß das zugehörige Datenelement codiert ist. Das Datenelement ist ein Schwarzelement und gehört zu einem Bezugsmuster, welches zu einer zusammengehörigen Bezugsmustergruppe gehört, die die Bilddaten im Bilddatenblockregister 26 wiedergibt.

Das A-Flipflop 130 und das D -Flipflop 140 werden jeweils beide durch die Hinterflanke eines Taktimpulses über die Leitung 52 getriggert. Fig. 6b erläutert die zeitlichen Schaltvorgänge der Flipflops.

Ein Zusammenstellungs-UND-Glied 170 ist im Bitvergleicher 28 vorgesehen. Es weist 4·4 Eingangsleitungen auf, die einzeln mit einem Vollständig-Ausgang 121 sämtlicher Vergleicherblöcke gemäß Fig. 6a verbunden sind. Dieses Zusammenstellungs-UND-Glied 170 sendet ein Signal "Zusammenstellung beendet" über die Ausgangsleitung 50 zur Steuerschaltung 34. Wenn keine noch nicht erfaßten Schwarzelemente im Bxlddatenblockregxster 26 mehr vorhanden sind, wird dieses Signal "Zusammenstellung beendet" gegeben.

Jeder logische Vergleicherblock gemäß Fig. 6a enthält somit ein D -Flipflop 140, ein Rückstell-UN]
UND-Glied 110 und ein A-Flipflop 130.

ein D -Flipflop 140, ein Rückstell-UND-Glied 120, ein Einschalt-

Der Einschalteingang des D_R-Flipflops 140 ist mit der zugehörigen Datenelement-Eingangsleitung 27 verbunden. Das D -Flipflop speichert ein Kennzeichen, daß das analysierte Datenelement ein Schwarzelement ist. Der aus-seitige Ausgang des D -Flipflops führt zu einem der 16 Eingänge des Zusammenstellungs-UND-Glieds 170.

Jeder Vergleicherblock gemäß Fig. 6 weist ein Bitvergleichs-UND-Glied 100 auf, dessen erster Eingang mit der Mustereingangsleitung 54 verbunden ist und dessen zweiter Eingang über eine Leitung 101 mit dem ein-seitigen Ausgang des D -Flipflops verbunden

JD

WA 972 008

409886/0863

ist. Der Ausgang des Bitvergleichs-UND-Glieds 100 ist mit der Leitung 103 verbunden, die zum bereits genannten Bitvergleichs-ODER-Glied 180 führt. Wenn ein betrachtetes Datenelement ein Schwärζelement ist, wird ein Ein-Signal über die Eingangsleitung 27 aufgenommen. Wenn das zugeführte Bezugsmuster ein Schwarzelement in der betrachteten Position aufweist, wird ebenfalls ein Ein-Signal über die Leitung 54 zugeführt. Wenn dann beide Leitungen 27 und 54 eingeschaltet sind, wird das D_-Flipflop 140

JB

eingeschaltet. Das Signal von seinem ein-seitigen Ausgang wird abgegeben über die Leitung 101 und mit der Ein-Bedingung der Bezugsmuster-Eingangsleitung 54 kombiniert. Damit geht das Bitvergleichs-UND-Glied 100 ebenfalls in den Ein-Zustand. Ein Signal N gelangt nun weiter über die Leitung 103 zum Bitvergleichs-ODER-Glied 180. Weiter gelangt dieses Signal über die Leitung 119 zum Gesamtvergleichs-üND-Glied 190. Dieser Vorgang läuft jedes Mal dann ab, wenn ein Schwärzelement in zusammengehörigen Positionen im Datenblockregister 26 und im Bezugsmusterregister 36 ansteht, bis der erste erfolgreiche Gesamtvergleich auftritt. Dann wird das D -Flipflop 140 gelöscht und das A-Flipflop 130 eingeschaltet, wobei auch das Bitvergleichs-UND-Glied 100 mit D_n

ausgeschaltet wird.

Jeder Datenelementvergleicherblock gemäß Fig. 6a enthält ein Nicht-Übereinstimmungs-UND-Glied 160 mit einem nachgeschalteten Inverter 115. Die erste Eingangsleitung 109 des UND-Glieds 160 ist mit der Bezugsmusterexngangsleitung 54 verbunden. Die zweite Eingangsleitung 111 des UND-Glieds 160 ist mit dem aus-seitigen Ausgang des D -Flipflops 140 verbunden und eine dritte Eingangsleitung 123 ist mit dem aus-seitigen Ausgang des A-Flipflops 130 verbunden. Der Ausgang des nachgeschalteten Inverters 115 führt über die Leitung 117 zu einem der Eingänge des Gesamtvergleichs-UND-Glieds 190.

Jeder Datenelementvergleicherblock gemäß Fig. 6a weist das genannte Rückstell-UND-Glied 120 auf, dessen erste Eingangsleitung 103 vom Ausgang des Bitvergleichs-UND-Glieds 100 kommt und dessen

WA 972 008

409886/0863

zweite Eingangsleitung 107 vom Ausgang des Gesamtvergleichs-UND-Glieds 190 kommt.

Des weiteren besitzt jeder Datenelementvergleicherblock das Einschalt-UND-Glied 110, dessen erster Eingang über die Leitung 103 mit dem Ausgang des Bitvergleichs-ÜND-Glieds 100 verbunden ist und dessen zweiter Eingang mit der Leitung 107, die vom Gesamtvergleichs-UND-Glied 190 kommt, verbunden ist.

Jeder Datenelementvergleicherblock gemäß Fig. 6a enthält das A-Flipflop 130, dessen Einschalteingang mit dem Ausgang des Einschalt-UND-Glieds 110 verbunden ist und dessen aus-seitiger Ausgang über die Leitung 123 zum dritten Eingang des Nicht-Übereinstimmungs-UND-Glieds 160 führt. Das A-Flipflop speichert jeweils ein Kennzeichen, daß das Datenelement schwarz ist und mit einem entsprechenden Schwärζelement in einem aufgefundenen Bezugsmuster übereinstimmt, das kein Schwarzelement aufweist, welches nicht mit den Schwarzelementen der Bilddaten im Datenblockregister

26 übereinstimmt.

Die Funktionen dieser Datenelementvergleicherblöcke gemäß Fig. 6a können gedrängt in einer Tabelle zusammengefaßt werden. D_ stellt dabei den Binärwert für ein Schwarzelement im Bezugsmuster über die Eingangsleitung 54 dar. Die binäre Variable A^ stellt den Ein-Zustand des A-Flipflops 130 dar und die binäre Variable D_n^ das

UN

Vorhandensein eines Schwarzelements im Datenblock über die Leitung

27 und weiter den Ein-Zustand des D -Flipflops 140. Die binäre Variable C₀ gibt das Hilfsausgangssignal über die Leitung 117 wieder, die Variable N schließlich ein Bitvergleichssignal über die Leitung 103. Die Kennzeichnung der binären Variablen A und D_, mit einem N bedeutet den Zustand des A-Flipflops bzw. des D_-Flipflops vor dem Einlauf eines Triggerimpulses über die Leitung 52. Die Kennzeichnung der Variablen A bzw. D mit einem N+1 bedeutet den Zustand der beiden Flipflops nach der Triggerung über die Leitung 52. Nachstehend die logische Übersichtstabelle:

WA 972 008

409886/0863

D.

BN+1

O	O	O	1	0	ICHT	0	0	Z T
1	O	O	O	0	Tabelle	0	0	, ist
O	O	1	1	0	0	1
1 '	O	1	1	1	1	0
O	1	O	1	0	1	0
1	1	O	1	0	1	0
	1	1	N	BENUT
Eine	Gleichung,	die diese	logische	wiedergibt

C_n = AD_nD_n. Eine Bedingung, die immer entsprechend dieser logisehen Tabelle erfüllt ist, ist A . = D_ „„ = N = D_nD_n. - A und

ein υ aus κ α

D_, sind beide 0, wenn das Bit 0 ist. Wenn A und D_n 0 und 1 sind, B ο

dann liegt ein Bit 1 vor, ist aber noch nicht codiert. Wenn A und D_n 1 und 0 sind, liegt ein Bit 1 vor und ist codiert. Das Gesamtvergleichssignal wird durch die UND-Kombination aller Hilfsausgangs signale C über die Leitungen 117 gebildet. Der Ausgang

des Gesamtvergleichs-UND-Glieds 190 wird nur eingeschaltet, wenn zusätzlich ein Bitvergleichssignal N von einem Bitvergleichsblock ausgeht. Die Vervollständigung einer Zusammensetzung mehrerer Muster wird erkannt durch das Zusammenstellungs-UND-Glied 170, wenn alle 16 D -Flipflops wieder ausgeschaltet sind.

Zu Beginn einer Vergleichsoperation werden alle A-Flipflops und D-Flipflops über eine Leitung 53 seitens der Steuerschaltung 34 gelöscht. Daraufhin werden dann die D -Flipflops entsprechend der Anordnung von Schwarzelementen im Datenblockregister 26 ggf. eingeschaltet.

Funktion des Bitvergleichers

Die Funktion des Bitvergleichers 28 des Datenkompressors gemäß Fig. 5 kann anhand der Identifizierung und Codierung einer Folge von Bezugsmustern aus dem Mustervorrat gemäß Fig. 3 erläutert werden. Ein Beispiel eines 4·4-Bitdatenmusters ist in Fig. 8e darge-

WA 972 008

409886/0863

stellt. Um die Ansprache der Bitanordnungen der Datenelemente im Datenmuster gemäß Fig. 8e zu erleichtern, wird auf Fig. 2 bezug genommen. Die obere linke Ecke von Fig. 2 zeigt einen Datenblock, der in 16 Datenelemente eingeteilt ist. Die Datenelemente sind in Spalten und Zeilen angeordnet, die von links nach rechts bzw. von oben nach unten von 1 bis 4 zählen. Es ist zweckmäßig, die einzelnen Datenelemente innerhalb des Datenblockes in Matrixform anzusprechen. Das Datenelement ganz links oben z.B. wird als Element bezeichnet und das obere Element am weitesten rechts als Datenelement 14, das Datenelement in der zweiten Zeile ganz links ist das Element 21 und das Element ganz rechts in der zweiten Zeile ist das Element 24 usw. Die Elemente des Datenmusters gemäß Fig. 8e und der Bezugsmuster in Fign. 8a bis 8d werden ebenso bezeichnet.

Es soll für die weitere Erklärung angenommen werden, daß der Zeilenpuffer 24 soeben das Datenmuster gemäß Fig. 8e in das Datenblockregister 26 unter Steuerung der Steuerschaltung 34 gemäß Fig. eingeladen hat. Die Steuerschaltung 34 gibt dann über die Leitung 53 zu Beginn zu allen A-Flipflops 130 und D -Flipflops 140 im Bit-

JD

vergleicher 28 das bereits angedeutete Rückstellsignal. Nun veranlaßt die Steuerschaltung 34 das Datenblockregister 26, seine eingespeicherten Datenelemente über 4*4 Ausgangsleitungen 27 in die entsprechenden D -Flipflops gemäß Fig. 6a zu laden. Jeder Datenelementvergleicherblock gemäß Fig. 6a, dem ein Schwarzelement aus dem Datenblockregister 26 zugeführt wird, versetzt sein D -Flipflop 140 in den Ein-Zustand. Entsprechend Fig. 8a werden

für die Binärvariable D Nullen für die Elemente 11, 12, 13, 21, 22 und 23 und Einsen für die Elemente 14, 24, 31, 32, 33, 34, 41, 42, 43 und 44 eingegeben. Parallel dazu stellt der Weißlängenzähler 30, dem ebenfalls die Eingangsleitungen 27 zugeführt sind, fest, ob das Datenblockwort im Datenblockregister 26 etwa gar keine Schwarzelemente enthält. Sollte dies der Fall sein, zählt •der Weißlängenzähler um einen Schritt aufwärts, wird die Steuerschaltung 34 über die Nur-Weiß-Bedingung in Kenntnis gesetzt und wird der nächste Bilddatenblock aus dem Zeilenpuffer 22 in das Datenblockregister 26 übertragen. Sollte der nächste Datenblock

WA 972 008

409886/0863

ebenfalls nur weiße Elemente enthalten, schaltet der Weißlängenzähler wiederum um einen Schritt aufwärts. Ist .der nächste Datenblock jedoch nicht nur weiß, informiert der Weißlängenzähler 30 die Steuerschaltung 34 davon, daß allein ein Nur-Weiß-Block festgestellt wurde. Die Steuerschaltung 34 läßt dann die Sprunglogik 32 eine 1 in die Position 8 und eine 0 in die Position 9 als Sprungcode in das Ausgangsregister 46 einsetzen. Dies kennzeichnet, daß die in den Positonen 1 bis 7 enthaltenen Daten auszuwerten sind und dann sofort anschließend ein Block zu überspringen ist. Wenn eine Folge von Nur-Weiß-Datenblöcken durch das Datenblockregister 26 hindurchgeht, zählt der Weißlängenzähler 30 die Anzahl von aufeinanderfolgenden Weiß-Datenblöcken. Wenn dann der erste ein Schwarzelement enthaltende Datenblock festgestellt wird, gibt der Weißlängenzähler die festgestellte Zahl aufeinanderfolgender Nur-Weiß-Blocke als Wert Δ in die Positionen 1 bis 7 des Ausgangsregisters 46. Die Steuerschaltung 34 veranlaßt die Sprunglogik 32, eine 1 in die beiden Positonen 8 und 9 des Sprungcodes im Ausgangsregister 46 zu setzen. Dieser Sprungcode kennzeichnet, daß auch auf der Empfangsseite um Δ Weißblöcke weiterzuschreiten ist. Auf diese Weise werden somit Nur-Weiß-Datenblöcke durch Lauflängen codiert.

Im vorliegenden Falle enthalten die Elemente gemäß Fig. 8e nicht nur Weißinformationen. Somit wird eine normale Bezugsmustervergleichsoperation durchgeführt. Die Steuerschaltung 34 läßt aus dem Bezugsmusterspeicher 38 das Bezugsmuster Nr. 0 gemäß Fig. 3 und Fig. 8a in das Bezugsmusterregister 36 gelangen. Dabei wird der Bezugsmusterzähler 40 auf 0 gelöscht. Sämtliche Elemente des nunmehr im Bezugsmusterregister 36 stehenden Bezugsmusters sind schwarz; dies bedeutet, daß auf allen 16 Bezugsmuster-Eingangs leitungen 54 die Ein-Bedingung herrscht. In Fig. 8a ist zu erkennen, daß die Binärvariable D_n für alle 16 Bezugsmusterelemente 1 ist. Die Binärvariable A_n, die jeweils den Status des A-Flipflops vor der Triggerung über die Leitung 52 enthält, ist 0, weil alle A-Flipflops durch das Rückstellsignal über die Leitung 53 zu Beginn ausgeschaltet wurden. Die Binärvariable C_R,

WA 972 008

409886/0863

die den Bitvergleich jeweils eines Elements kennzeichnet, ist für die Elemente, 11, 12, 13, 21, 22 und 23 Null und für die Elemente 14, 24, 31, 32, 33, 34, 41, 42, 43 und 44 Eins. Da für die 16 verglichenen Datenelemente nicht sämtliche Vergleichsausgangsleitungen 117 eingeschaltet werden, wird auch das Gesamtvergleichs-UND-Glied 190 nicht eingeschaltet. Dieser Schaltzustand wird über die Leitung 201 der Steuerschaltung 34 mitgeteilt, die daraufhin die übertragung des Bezugsmusters Nr. 1 aus dem Bezugsmusterspeicher 38 in das Bezugsmusterregister 36 veranlaßt und dabei den Bezugsmusterzähler 40 um 1 fortschalten läßt.

14 mal wird dieser Vorgang wiederholt, bis das Bezugsmuster Nr. 14 gemäß Fig. 8b und Fig. 3 in das Bezugsmusterregister 36 gelangt. Dieses Bezugsmuster Nr. 14 ist die erste erkannte Komponente einer zusammenzusetzenden Wiedergabe des Datenmusters gemäß Fig. 8e. Dabei ergibt sich für alle Elemente des Bezugsmusters Nr. 14 ein C -Wert = 1. Die oberen beiden Elementzeilen gemäß Fig. 8b erfüllen die Einschaltbedingung des Nicht-Übereinstimmungs-UND-Inverters 160-115 aufgrund der Tatsache, daß kein Ein-Signal über die Leitung 109 einläuft, die mit der Leitung 54 für die Binärvariable D verbunden ist. Die unteren beiden Zeilen von Elementen in Fig. 8b erfüllen ebenfalls die zugehörigen Nicht-Übereinstimmungs-UND-Inverter 160-115 aus folgenden Gründen: D ist eingeschaltet und somit ebenfalls die Leitung 109. D_n auf der Datenelementeingangsleitung 27 ist ebenfalls eingeschaltet und setzt das Dg-Flipflop 140 ursprünglich in seinen Ein-Zustand. Damit wird die Statusausgangsleitung 101 eingeschaltet. In Kombination mit dem Ein-Zustand der Leitung 54 vom Bezugsmusterelement D_ wird das UND-Glied 100 eingeschaltet und weiter über die Leitung 103 und das Bitvergleichs-ODER-Glied 180 und die Leitung 119 ein Signal N an den 17. Eingang des Gesamtvergleichs-UND-Glieds 190 gegeben. Die aus-seitige Ausgangsleitung 111 des noch eingeschalteten D -Flipflops sorgt, da sie sich selbst noch im Aus-Zustand befindet, für die Erfüllung des Nicht-Vergleichs-UND-Inverters 160-115, so daß dieser ein Signal abgibt. Da alle 16 ersten Eingangsleitungen 117 des Gesamtvergleichs-UND-Glieds 190 einge-

WA 972 008

409886/0863

2423617

schaltet werden und außerdem das Signal über die 17. Leitung ansteht, gibt das Gesamtvergleichs-UND-Glied 190 ein Signal über die Leitungen 48 und 107 ab. Das Signal über die Leitung 107 in Kombination mit dem Vergleichssignal N über die Leitung 103 bewirkt das Einschalten des UND-Glieds 110 und des UND-Glieds 120. Somit wird das D -Flipflop zurückgestellt und das A-Plipflop ein-

£5

geschaltet, welches kennzeichnet, daß das entsprechende Datenelement schwarz war und codiert ist. Das Gesamtvergleichs-Ausgangs-'signal über die Leitung 48 bereitet die Einschaltung des UND-Glieds 42 vor und läßt die Zahl 14 als α-Wert vom Musterzähler 40 zum Ausgangsregister 46 gelangen. In dieses wird dabei der Mustercode 14 eingegeben. Nach Codierung dieser Musterzahl 14 und Eingabe in die Positionen 1 bis 7 des Ausgangsregisters 46 zeigt die Steuerschaltung 34 aufgrund der Tatsache, daß noch kein beendendes Signal über die Leitung 50 vom Bitvergleicher 28 gegeben wird, an, daß die Bezugsmusterzahl 14 allein noch nicht die gesamte geometrische Musteranordnung gemäß Fig. 8e wiedergibt. Die Steuerschaltung 34 läßt daher die Sprunglogik 32 Nullen in die Positionen 8 und 9 als Sprungcode setzen. Dann läßt die Steuerschaltung 34 das Ausgangsregister 46 das Codewort ausgeben, das die Bezugsmusterzahl 14 in codierter Form als erste Angabe einer Folge von zusammenzusetzenden Mustern enthält.

Nun läßt die Steuerschaltung 34 aus dem Bezugsmusterspeicher die nachfolgenden Muster 15 bis 23 in das Bezugsmusterregister 36 gelangen. Das in Fig. 8c dargestellte Bezugsmuster 23 enthält Schwarzelemente in den Positionen 31, 32, 33, 41, 42 und 43. Diese Elementanordnung des Musters 23 ist jedoch bereits voll mit dem Bezugsmuster 14 erfaßt. Eine nochmalige Berücksichtigung wäre unwirtschaftlich. Der Bitvergleicher 28 weist das Bezugsmuster 23 ab, weil kein erneutes Bitvergleichssignal N vermittels des Vergleichs-UND-Glieds 100 erzeugt wird. Die Binärwerte A_n der Elemente 31, 32, 33, 41, 42 und 43 sind zwar Eins, der Binärwert von D_ßN jedoch Null. Da die Dg-Flipflops 140 im Aus-Zustand verbleiben, gibt die Leitung 101 kein Signal ab. Somit kann kein Bitvergleichs-Signal N über die Leitung

WA 972 008

409886/0863

zum Bitvergleichs-ODER-Glied 180 gegeben werden. Damit wird ein Signal über die Leitung 119 zum Gesamtvergleichs-UND-Glied 190 verhindert. Somit wird auch kein Gesamtvergleichs-Ausgangssignal über die Leitung 48 abgegeben und das UND-Glied 42 nicht eingeschaltet. Über die Leitung 201 wird der Steuerschaltung 34 mitgeteilt, daß kein gültiger Vergleich stattgefunden hat. Die Steuerschaltung 34 fährt somit fort, aufeinanderfolgende Bezugsmuster aus dem Bezugsmusterspeicher 38 in das Bezugsmusterregister 36 zu laden.

Jetzt laufen die bekannten Vorgänge ab bis zum Erscheinen des Bezugsmusters 39 gemäß Fig. 8d. Dieses Bezugsmuster 39 enthält wieder eine vernünftige Komponente zur Wiedergabe des geometrischen Musters gemäß Fig. 8e. Das D -Flipflop für die Elemente

ti

14 und 24 und das A-Flipflop für die Elemente 34 und 44 sind bereits eingeschaltet. Für die Elemente 14 und 24 wird ein Vergleichssignal N über die Leitung 103 zum Bitvergleichs-ODER-Glied 180 abgegeben und weitergeführt über die Leitung 119 zum Gesamtvergleichs-UND-Glied 190. Die Elemente in den ersten drei Spalten der unteren zwei Zeilen des Bezugsmusters 39 sind leer. Die Variable A^ ist jedoch noch 1. Die entsprechenden aus-seitigen Ausgangsleitungen 123 sind aus und bewirken den Ein-Zustand der Ausgangsleitungen 117 (C=1). Die Elemente in den ersten drei Spalten der oberen beiden Zeilen bewirken einen Vergleichsausgang auf ihren zugehörigen Leitungen 117. Dies, weil über die Leitungen 109, vom Bezugsmustereingang kein Ein-Signal kommt. Somit stehen Ausgangssignale für alle 16 Elemente auf ihren zugehörigen Ausgangsleitungen 117 an und sorgen für die Einschaltung des Gesamtvergleichs-UND-Glieds 190. Über die Leitung 48 läßt das Gesamtvergleichssignal das UND-Glied 42 öffnen und die Musterzahl 39 als ct~Wert vom Musterzähler 40 zu den Positonen 1 bis 7 des Ausgangsregister 46 gelangen. Weil jetzt alle D -Flipflops 140 des 16 Datenelemente umfassenden Bitvergleichers 28 rückgestellt sind, spricht das Zusammenstellungs-UND-Glied 170 an und gibt ein Ausgangssignal über die Leitung 50 zur Steuerschaltung 34. Dieses kennzeichnet, daß das gerade vorliegende Bezugs-

WA 972 008

409886/0863

muster als letzte notwendige Komponente erkannt ist für die vollständige Wiedergabe des Datenmusters gemäß Fig. 8e. Die Steuerschaltung 34 sorgt für das Laden des nächsten Datenblocks aus dem Zeilenpuffer 22 zum Datenblockregister 26. Der Weißlängenzähler 30 mit seinen 16 Eingangsleitungen 27 vom Datenblockregister 26 bestimmt nunmehr, ob der nächste Block eventuell nur weiß enthält. Wenn der nächste Datenblock nicht in allen Positionen weiß enthält, veranlaßt die Steuerschaltung 34 die Sprunglogik 32 in die Positon 8 des Ausgangsregisters 46 eine 0 und in die Position 9 eine 1 zu laden. Dies kennzeichnet das codierte Wort als Codezahl, die der letzten Komponente einer zusammengesetzten Wiedergabe entspricht. Daraufhin schreitet der empfangsseitige Decoder nach der Decodierung des Wortes um einen Block weiter. Wenn der Weißlängenzähler jedoch feststellt, daß der nächste Datenblock im Datenblockregister 26 nur weiß enthält, zählt der Weißlängenzähler um 1 aufwärts und läßt den zweitnächsten Datenblock in das Datenblockregister 26 gelangen. Wenn der zweitnächste Datenblock nicht rein weiß ist, läßt die Steuerschaltung 34 die Sprunglogik 32 eine 1 in die Position 8 und eine 0 in die Position 9 des Sprungcodes im Ausgangsregister 46 einsetzen. Dies kennzeichnet, daß das codierte Wort eine Codezahl α enthält und dazu eine Instruktion, die den empfangsseitigen Decoder um zwei Blöcke nach dem letzten decodierten Muster weiterschreiten läßt. Wenn der zweitnächste Datenblock im Datenregister jedoch nur weiße Daten enthält, dann setzt die Sprunglogik Nullen in die Positionen 8 und 9. Dies bedeutet, daß das Ausgangsregister eine Codezahl α enthält und dazu die Instruktion für die empfangsseitigen Decoder, beim augenblicklichen Block zu verbleiben. Der Weißlängenzähler zählt dann die Anzahl aufeinanderfolgender reinweißer Blöcke ab, die nacheinander aus den Zeilenpuffern in das Datenblockregister 26 geladen werden. Diese Zahl wird laufenlängencodiert übermittelt, wenn der nächste nicht reinweiße Datenblock im Datenblock 26 erscheint. Der Weißlängenzähler erkennt den ersten nicht reinweißen Datenblock, wenn dieser nach einer Folge von reinweißen Datenblöcken im Datenblockregister erscheint. Der Weißlängenzähler 30 informiert die Steuerschaltung 34 darüber und veranlaßt das ODER-WA 972 008

409886/0863

Glied 44, die im Weißlängenzähler abgezählte Zahl als Λ"Wert in die Positionen 1 bis 7 des Ausgangsregisters 46 einzusetzen. Die Steuerschaltung 34 veranlaßt nun die Sprunglogik 32 Einsen in die Positionen 8 und 9 des Sprungcodes im Ausgangsregister 46 einzusetzen. Damit wird das codierte Wort als lauflängencodierte Folge von Δ reinweißen Datenblöcken gekennzeichnet.

Die vorliegende Erfindung ermöglicht eine signifikante Reduktion der einfachen geometrischen Muster, die in einem Bilddatenübertragungssystem der betroffenen Art zur Durchführung der geforderten Reduktion des Produktes aus Zeit mal Bandbreite bereitzuhalten sind. Dabei erfolgt' eine sehr fortschrittliche Packung der zu verarbeitenden Bilddaten, entweder zur Speicherung oder zur sofortigen Wiedergabe oder Übertragung, unter Anwendung eines ein- oder ggf. mehrfachen Mustervergleichs kombiniert mit der Technik der Lauflängencodierung nur weiße Elemente enthaltender Bilddetails.

WA 972 008

409886/0863

Claims

PATENTANSPRÜCHE

•' Verfahren zur Codierung zweidimensionaler Bildinformationen in einem Bildverarbeitungssystem mit Unterteilung des Bildes in eine Vielzahl matrixartig angeordneter Bildpunktblöcke,

die wiederum matrixartig aus je n-m Bildelementen bestehen, wobei der Informationsinhalt dieser einzelnen Bildelemente binär als schwarz oder weiß gewertet wird, gekennzeichnet durch die folgenden Verfahrensschritte:

a) Laden der n-m binären Bildelemente jeweils eines den Informationsinhalt eines der vorgesehenen Bildpunktblöcke wiedergebenden binären Schwarz/Weiß-Datenblocks in ein Datenblockregister (26) mit n*m Positionen.

b) Aufeinanderfolgendes Laden einfacher geometrischer Bezugsmuster (Fig. 3) mit ebenfalls je n«m binären Schwarz/ Weißelementen aus einem vorgegebenen Mustervorrat in ein Bezugsmusterregister (36).

c) Vergleich aller einzelnen Bildelemente im Datenblockregister (26) mit den entsprechenden Musterelementen im Bezugsmusterregister (36).

d) Markierung der n«ni Matrixpositionen der Bildelemente bei gefundener Übereinstimmung zwischen Bezugsmusterelementen und entsprechenden Datenblockelementen und Abgabe eines eindimensionalen Datenwortes, welches die markierten Matrixpositionen in Form einer Binärinformation eindeutig wiedergibt.

e) Hinzufügung einer Blockwechselinformation zum vorgenannten Datenwort, welche dem Empfänger kennzeichnet, ob zu allen Bildelementen eines in Verarbeitung befindlichen Datenblocks die entsprechenden Bezugsmusterelemente gefunden worden sind und die vollständige Erfassung aller Bildelemente des Blocks mit dem gebildeten Datenwort erfolgt ist (01=Wechsel) oder ob noch nicht zu allen.Bildelementen des in Verarbeitung befindlichen Datenblocks die entsprechenden

WA 972 008

409886/0863

Bezugsmusterelemente gefunden worden sind und noch keine vollständige Erfassung aller Bildelemente des Blocks bis dahin erfolgt ist (OO=Nicht-Wechsel).

f) Fortsetzung des Ladens vorgegebener Bezugsmuster in das Bezugsmusterregister (36) und Fortführung des Vergleichs mit der Summe der Bildelemente des anstehenden Datenblocks, so lange noch nicht zu allen Bildelementen im Datenblockregister (26) entsprechende Bezugsmusterelemente gefunden worden sind, und weitere Abgabe von Datenworten unter Zufügung der Blockwechselinformation (01 oder 00), bis sämtliche jeweils im Datenblockregister (26) stehenden Bildelemente des Blocks erfaßt sind.

g) Aufeinanderfolgendes Laden je eines weiteren, noch zur Verarbeitung anstehenden Datenblocks mit seinen n-m Bildelementen in das Datenblockregister (26) und Wiederholung des Ladens von Bezugsmustern in das Bezugsmusterregister (36), des Vergleichens zueinander gehöriger Elemente, des Markierens von Matrixpositionen und der Abgabe von Datenworten, bis sämtliche Datenblöcke des zu verarbeitenden zweidimensionalen Bildes (Dokument 1) in eine Folge von übereinstimmend gefundene Bezugsmuster wiedergebenden Datenwortdi umgesetzt sind.
2. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1,

gekennzeichnet durch die Kombination der folgenden Merkmale:

a) Datenblockregister (26) mit n«m Positonen, dem über seinen Eingang (Leitung 25) die binären Schwarz/Weiß-Informationen eines Bildpunktblocks (gemäß Fig. 2) zuführbar sind.

b) Bitvergleicher (28) , der n*m Vergleicher- und Markierblöcke umfaßt und dessen n«m erste Eingänge mit den n«m Ausgängen des Datenblockregisters (26) verbunden sind.

WA 972 008

409886/0863

c) Bezugsmusterregister (36) mit η·πι Positionen, dessen Ausgänge mit den n«m zweiten Eingängen des Bitvergleichers (28) verbunden sind.

d) Bezugsmusterspeicher (38) , dessen Ausgänge mit den Eingängen des Bezugsmusterregisters (36) verbunden sind und der eine Vielzahl von einfachen geometrischen Bezugsmustern bereithält (Fig. 3).

e) Bezugsmusterzähler (40), der das Laden vorgegebener Bezugsmuster aus dem Bezugsmusterspeicher (38) in das Bezugsmusterregister (36) abzählend verfolgt und jeweils die Folgezahl des dem Bitvergleicher (28) gerade angebotenen Bezugsmusters als Codewert (α) bereithält.

f) Sprunglogik (32) , welche bei gefundener Übereinstimmung zwischen dem angebotenen Bezugsmuster und dem im Datenblockregister (26) anstehenden Datenblock entweder als Blockwechselinformatton ein Codesignal (01) bildet, wenn zu allen Bildelementen des gegenwärtigen Datenblocks die entsprechenden Bezugsmusterelemente gefunden worden sind,

oder ein Codesignal (00) bildet, wenn noch nicht zu allen Bildelementen des gegenwärtigen Datenblocks die entsprechenden Bezugsmusterelemente gefunden worden sind, h) Äusgangsregister (46), dem bei gefundener Übereinstimmung zwischen Bezugsmuster und Datenblock im Datenblockregister (26) vom Musterzähler (40) der Codewert (α) und von der Sprunglogik (32) das gebildete Codesignal (01, 00) zugeführt werden.
3. Schaltungsanordnung nach Anspruch 2,

gekennzeichnet durch einen Bitvergleicher (28) mit folgenden Merkmalen:
a) Anordnung von n«m Vergleicherblöcken mit je einem ersten Eingang zur Eingabe eines Bilddatenelements (D )

von der zugeordneten Position des Datenblockregisters (26) und mit je einem zweiten Eingang zur Zuführung

WA 972 008

409886/0863

eines Bezugsmusterelements (D_n) von der entsprechenden Position des Bezugsmusterregisters (36).

b) Bitvergleichs-ODER-Glied (180) mit n*m Eingängen, deren jeder mit je einem Bitvergleichsausgang der einzelnen n«m Vergleicherblöcke verbunden ist, wobei am Ausgang dieses Bitvergleichs-ODER-Glieds (180) ein Signal abnehmbar ist, wenn mindestens ein Schwarzelement des angebotenen Bezugsmusters mit dem verglichenen Schwarzelement aus dem Datenblockregister (26) übereinstimmend gefunden wird.

c) Gesamtvergleichs-UND-Glied (190) mit (n*m)+1 Eingängen, deren einer mit dem Ausgang des Bitvergleichs-ODER-Glieds (180) verbunden ist und dessen weitere n«m Eingänge mit je einem Hilfs-Vergleichsausgang der einzelnen Vergleicherblöcke verbunden sind, wobei am Ausgang des Gesamtvergleichs-UND-Glieds 190 ein Signal abnehmbar ist, wenn ein Bezugsmuster gefunden ist, welches keine Schwarzelemente enthält, zu denen nicht je ein übereinstimmendes Schwarzelement aus dem Datenblockregister (26) gegeben ist.

d) Zusammenstellungs-UND-Glied (170) mit n«m Eingängen, deren je einer mit je einem "Vollständig"-Ausgang der einzelnen Vergleicherblöcke verbunden ist, wobei ein Signal "Zusammenstellung vollständig" am Ausgang des Zusammenstellungs-UND-Glieds (170) abnehmbar ist, wenn im verglichenen Datenblock keine Schwarzelemente mehr vorhanden sind, die nicht bereits durch die entsprechenden Schwärζelemente im/in den übereinstimmend gefundenen Bezugsmuster(n) erfaßt sind.
4. Schaltungsanordnung mit einem Bitvergleicher nach Anspruch 3,

gekennzeichnet durch n-m Vergleicherblöcke mit den folgenden Merkmalen:

a) Erstes Flipflop (140), dessen Einstell-Eingang (S) den zugehörigen ersten Eingang des Bitvergleichers (28)

WA 972 008

409886/0863

bildet und dessen aus-seitiger Ausgang (ÖT) den "VoIlständig"-Ausgang bildet, der zu einem der Eingänge des Zusammenstellungs-UND-Glieds (170) führt.

b) Bitvergleichs-UND-Glied (100), dessen erster Eingang mit dem zugehörigen Ausgang des Bezugsmusterregisters (36) und dessen zweiter Eingang mit dem ein-seitigen Ausgang (D ) des vorgenannten ersten Flipflops (140) verbunden ist und dessen Ausgang den zu einem der Eingänge des Bitvergleichs-ODER-Glieds (180) führenden Vergleichsausgang des betrachteten Vergleicherblocks bildet.

c) Nicht-Übereinstimmungs-UND-Glied (160), dem ein Inverter

(115) nachgeschaltet ist, wobei der erste Eingang dieses UND-Glieds (160) mit dem entsprechenden Ausgang des Bezugsmusterregisters (36) verbunden ist, der zweite Eingang des UND-Glieds (160) mit dem aus-seitigen Ausgang (D~) des ersten Flipflops (140) und der dritte Eingang des UND-Glieds (160) mit dem ausseitigen Ausgang (K) eines noch zu beschreibenden zweiten Flipflops (130) verbunden ist, wobei ferner der Ausgang des nachgeschalteten Inverters (115) den Hilfs-Vergleichsausgang bildet, der zu einem der Eingänge des Gesamtvergleichs-UND-Glieds

(190) führt.

f) Rückstell-UND-Glied (120) für das erste Flipflop (140), wobei der erste Eingang dieses UND-Glieds (120) mit dem Ausgang des Bitvergleichs-UND-Glieds (100) und der zweite Eingang mit dem Ausgang des Gesamtvergleichs-UND-Glieds (190) verbunden ist.

g) Zweites Flipflop (130), dessen Einstelleingang (S) mit dem Ausgang eines noch zu beschreibenden Einstell-UND-Glieds

(110) verbunden ist und dessen aus-seitiger Ausgang (A") mit dem bereits genannten dritten Eingang des Nichtübereinstimmungs-UND-Glieds (160) verbunden ist. h) Einstell-UND-Glied (110), dessen erster Eingang mit dem Ausgang des Bitvergleichs-UND-Glieds (100), dessen zweiter Eingang mit dem Ausgang des Gesamtvergleichs-UND-Glieds (190) und dessen Ausgang mit dem Einstelleingang (S) des zweiten Flipflops (130) verbunden ist. WA '972 008

409886/0863

i) Rückstellsignal/ das den Rückstelleingängen (R) der beiden Flipflops (130, 140) bei jedem Bilddaten-Blockwechsel zuführbar ist.

WA 972 008

409886/0863

Leersei te