DE2418079B2 - Binaere frequenzteilerstufe - Google Patents

Binaere frequenzteilerstufe

Info

Publication number
DE2418079B2
DE2418079B2 DE19742418079 DE2418079A DE2418079B2 DE 2418079 B2 DE2418079 B2 DE 2418079B2 DE 19742418079 DE19742418079 DE 19742418079 DE 2418079 A DE2418079 A DE 2418079A DE 2418079 B2 DE2418079 B2 DE 2418079B2
Authority
DE
Germany
Prior art keywords
transistor
collector
memory cell
base
collectors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19742418079
Other languages
English (en)
Other versions
DE2418079A1 (de
Inventor
Hans DipL-Ing 7830 Emmendingen Herrmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Priority to DE19742418079 priority Critical patent/DE2418079B2/de
Priority to IT2210775A priority patent/IT1034930B/it
Priority to GB1475875A priority patent/GB1472151A/en
Priority to FR7511161A priority patent/FR2267665B1/fr
Publication of DE2418079A1 publication Critical patent/DE2418079A1/de
Publication of DE2418079B2 publication Critical patent/DE2418079B2/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/002—Pulse counters comprising counting chains; Frequency dividers comprising counting chains using semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Static Random-Access Memory (AREA)
  • Logic Circuits (AREA)

Description

teilerstufe, die einen Ansteuerungstran drei je zwei Transistoren aufweisende Speicherzellen enthält, deren beide Transistoren kreuzweise über einen Kollektor des einen Transistors zur Basis des anderen Transistors gekoppelt sind, dadurch gekennzeichnet,
daß der Ansteuerungstransistor (Ti), an dessen m Basis das Eingangssignal (E) liegt, zwei Kollektoren aufweist, von denen der eine mit einem zweiten Kollektor (2) e;nes mehrere Kollektoren aufweisenden ersten Transistors (Ta) der ersten Speicherzelle (I) und mit der Basis eines ι ersten Mehrfachkollektortransistors (Ti) der zweiten Speicherzelle (II) und der andere mit der Basis des mehrere Kollektoren aufweisenden ersten Transistors (T1) der ersten Speicherzelle (1) verbunden sind, -' daß die Basis des zweiten Transistors (T=,) der ersten Speicherzelle (1) mit dem zweiten Kollektor (2) des zweiten Mehrfachkollektortransistors (Ti) der zweiten Speicherzelle (II) verbunden ist, dessen Basispotential am zweiten : Kollektor (2) des ersten Mehrfachkollektortransistors (%) der dritten Speicherzelle (111) Hegt,
daß die Basis des ersten Mehrfachkollektortransistors (Th) der dritten Speicherzelle (Hl) mit einem /weiten Kollektor (2) des ersten Mehrfaehkolleklortransistors (Ts) der zweiten Speicherzelle (U) und die Basis des zweiten Mehrfachkollektortransistors (Ti) der dritten Speicherzelle (III) mit einem dritten Kollektor (3) des mehrere Kollektoren aufweisenden ersten Transistors (T.\) der ersten Speicherzelle (1) verbunden sind,
und daß das Ausgangssignal (A) und/oder das invertierte Ausgangssignal (A) an einem zweiten Kollektor (2) des zweiten Transistors (T7) der dritten Speicherzelle (111) und/oder dem ersten Kollektor (1) des ersten Transistors (Tb) derselben dritten Speicherzelle (III) abgegriffen wird.
2. Binäre Frequenzteilerstufe nach Anspruch 1, dadurch gekennzeichnet, daß die Injektoren der Transistoren (T1 ... T7) in Flußrichtung auf ein festes Injektionspotential gelegt sind.
ns
pnnzps
Hl?l
SAeHd erwähnten Ausbildungsfe η relativ geringer Oberflächenbedarf an de β Möglichkeit der leichten
i digitalen Schaltungen mit Mehr-
SÄÄri in normaler «fusions-
ν it ohne Widerstände und Kondensatoren, '"nie Erdung betrifft eine monolithisch integrierbare binäre Frequenzteilerslufe.die einen Ansteuerung«™-,,nd drei ie zwei Transistorstufen aufweisende Spei he zellen enthält, deren beide Transistoren kreuziihrr einen Kollektor des einen Transistors zur SaIVeS anderS Transistors gekoppelt sind.
Aufgabe der Erfindung ist die Angabe einer solchen litimch integrierbaren Frequenzteilerstufe, welche I:-nT iet; InTektionslogik bei geringem Platzbedarf Tn Halbleiteroberfläche realisierbar ist
niese Aufgabe wird erfindungsgemaß dadurch gelost, daß der Ansteuerungstransistor, an dessen Bas.s das c «ional liegt zwei Kollektoren aufweist, von
ST de?te ml einem zweiten Kollektor eines mehrere Kollektoren aufweisenden ersten Transistors der ersten Speicherzelle und mit der Bas.s e.ncs ersten MehrfachkoHektortransistors der zweiten Speicherzelle und der andere mit der Basis des mehrere Kollektoren aufweisenden ersten Transistors der ersten Spe.cherzel- ?e Sunden sind, daß die Basis des zweiten Transis ors der ersten Speicherzelle mit einem zweiten Kollektor de zweiten Mehrfachkollektortrans.stors der zweiten Speicherzelle verbunden ist, dessen Basispo.ent.al am zweUen Kollektor des ersten Mehrfachkollektortrans.-stör der dritten Speicherzelle liegt, daß die Basis des ersten Mehrfachkollektortrans.stors der dritten Speicherzelle mit einem zweiten Kollektor des ersten MeI rfachkollektortransistors der zweiten Speicherzel-En und die Basis des zweiten Mehrfachkollektor transistors der dritten Speicherzelle mit einem dntten Kollektor des mehrere Kollektoren aufweisenden ers en Transistors der ersten Speicherzelle verbunden s η und daß das Ausgangss.gnal und/oder das invertierte Ausgangssignal an einem zweiten Kollektor des zweiten Transistors der dntten Speicherzelle und/oder dem ersten Kollektor des ersten Transistors derselben dritten Speicherzelle abgegriffen wird.
Bei der binären Frequenzte.lerstufe nach der Erfindung werden vorzugsweise die Injektoren der Transistoren in Flußrichtung auf ein festes Injekt.onspo-
Die Erfindung beschäftigt sich mit einer binären Frequenzteilerstufe, die in Injektionslogik monolithisch rn integrierbar ist. In der englischsprachigen Literatur wird diese als »Integrated Injection Logic (PL)« — vgl. »Philips tech. rev.« 33, Nr. 3 (1973), Seiten 76 bis 85 oder auch »Merged Transistor Logic« — vgl. »1972 IEEE International Solid-State Circiuts Conference« ωι Digest of Technical Papers, Seiten 90 bis 93 — bezeichnet. In gleichem Zusammenhang wäre auf die DT-OS 20 21824 zu verweisen. Das Hauptmerkmal dieses Ausbildungsprinzips ist ein Injektor, der als Teil einer lateralen Transistorstruktur den Stromfluß in b1) einem vertikal invers betriebenen Transistor, dessen Kollektor also an der Halbleiteroberfläche liegt, steuert. Dieser Injektor kann im Ersatzschaltbild als ErsatzoiebSe Frequenzteilerstufe nach der Erfindung wird im folgenden an Hand des bevorzugten Ausfuhrungsbeispiels der Zeichnung erläutert, deren
Fig 1 das Schaltbild der binären Frequenzte.lerstufe ohne die erwähnten Ersatzschaltbildtransistoren zeigt
. , B zeitliche Zuordnung des Eingangssignals E,
des Ausgangssignals A und des dazu invertierten Ausgangssignals A veranschaulicht.
Im Hinblick auf eine hohe Schaltgeschwindigkeit werden die Transistoren T\—T7 als vertikale NPN-Transistoren ausgebildet. Die Injektoren vom P-Leitungstyp werden vorzugsweise in Fiußriditung auf ein festes Potential, beispielsweise 0,5 V gegen Masse, gelegt. Die relativ geringe Beweglichkeit der Löcher geht somit nicht in die Schaltgeschwindigkeit ein.
Die binäre Frequenzteilerstufe nach der Erfindung
gemall der Fig. 1, ;ius der sich binare Zählschallungen aufbauen lassen, besteht aus drei Speicherzellen I, Il und II! sowie einem Ansteuerungstransi.,ior7'i mit Doppelkollektor. Die Transistoren J)-T7 der HipHops der Speicherzellen I1 Il und III sind mit Ausnahme des Transistors 7~ϊ der ersten Speicherzelle I Mehrfaehkollektortransistoren mit einem ersten Kollektor 1 und einem zweiten Kollektor 2. Der erste Transistor Ti der ersten Speicherzelle 1 weist zusätzlich noch einen dritten Kollektor I auf. Die ersten Kollektoren der Transisiorpaare der einzelnen Speicherzellen sind kreuzweise mit der Basis des anderen Transistors galvanisch gekoppelt.
Der Ansleuerungstransistor Ti, an dessen Basis das Kingangssignal /·.' liegt, weist zwei Kollektoren auf, von denen der eine mit dem zweiten KoIIeI'tor 2 des drei Kollektoren aufweisenden ersten Tran.vi.sior.s /■< der ersten Speicherzelle 1 und mit der Basis eines ersten Mehrfachkollektortransistors 7Ί der zweiten Speicherzelle Il verbunden ist. Der andere Kollektor des Ansteuerungstransistors 7Ί liegt direkt an der Basis des die drei Kollektoren aufweisenden ersten Transistors T4 der ersten Speicherzelle 1.
Die Basis des zweiten Transistors T; der ersten Speicherzelle 1 ist gemäß der Fig. 1 galvanisch mit dem /weiten Kollektor 2 des zweiten Mehrfaehkollekiortransistors T\ der zweiten Speicherzelle Il verbunden. Das Basispotential dieses Mehrfachkolleklortransistors 7; liegt über eine direkte Verbindung am zweiten Kollektor 2 des ersten Mehrfaehkollektoriransistors T1, der dritten Speicherzelle 111. Die Basis dieses Mehrfachkollektortransistors T1, liegt wiederum am zweiten Kollektor 2 des ersten Mehrfachkollektortransistors T1 der /weiten Speicherzelle II. Dagegen steht die Basis des /.weiten Mehrfaehkollektortransistors 7"; der dritten Speicherzelle III in Verbindung mit einem dritten Kollektor 3 des mehrere Kollektoren aufweisenden ersten Transistors Ti der ersten Speicherzelle 1.
Das Aiisgangssignal A kann an einem /weiten Kollektor des zweiten Mchrfachkollektortransisiors T7 oder das invertierte Aiisgangssignal A am ersten Kollektor t des ersten Mehrfachkoliektortransistors T, dritten Speicherzelle 111 abgegriffen werden.
Allgemein gilt, daß die Kollektoren eines Mehrfaehkollektoriransistors nur dann einen eindeutig definierten Binärzustand haben, wenn an der Basis des Mehrfachkoliektortransistors die logische »1« liegt. In diesem Falle sind alle Kollektoren im logischen »O«-Zustand. Liegt an der Basis des Mehrfachkollektortn'nsibtors die logische »0«, dann können die Mehriachkollektoren unerschiedliehe Zustände einnehmen; das Potential wird dann vom logischen Zustand anderer Transistorkollektoren bzw. Transistorbasen bestimmt, zu denen eine elektrische Verbindung existiert. Die in Fig. 1 dargestellte Schaltung zeigt Kollektor-Basisb/.w. Kolleklor-Kollektor-Verbindungen, dergestalt, daß folgende Wahrheitstabelle erfüllt ist:
r.in- Speicherzelle Il Ti III T: Aus .■1
f.;,ing I gänge 1
Transistor 7". 12 t„ 12 0
T1 7H 10 00 0
Kollektor 12 00 12 01 1
123 I 00 01 11 11 Λ 1
1 010 0 11 00 00 00 0
O 101 0 01 10 00 00 1
1 100 0 11 10 I
O ill 0 00 1 1 0
1 01 0 0
F.in Eingangssignal £"liefert ein Ausgangssignal A und A nach dem Impulsdiagramm der F i g. 2.
Da alle Speicherzellen 1, II und HI der binaren Frequenzteilerstufe direkt oder indirekt durch Kollektor-Basis-Verbindungen miteinander verknüpft sind, bedeutet dies eine bestimmte Auswahl tier logisch möglichen Schaltzustände der Speicherzellen innerhalb der binären Frequenzteilerstufe gemäß der Fig. 1. Die auf diese Weise im statischen Betrieb stabilen Zustände nach der vorstehenden Tabelle sind außerdem bei dynamischen Umschaltvorgängen eindeutig, da die Eingänge der Speicherzellen Transistorbasen sind, die ihren Binärzustand mit dem logischen Zustand oder der Zustandsänderung von Kollektoren, mit denen sie elektrisch verbunden sind, ändern.
Alle Emitter der Transistoren in der Schaltung gemäß der F i g. 1 nach der Erfindung liegen auf einem gemeinsamen Potential, beispielsweise dem Massepotential. Die den Injektoren entsprechenden Eirsaizschallbildtransistoren, welche, wie bereits erwähnt, voider Basis jedes der Transistoren T — T? zu denken sind, sind in der Schaltung gemäß der F i g. 1 im Interesse eier Übersichtlichkeit fortgelassen worden.
Hierzu 1 Blatt Zeichnungen

Claims (1)

  1. Patentansprüche:
    1. Monolithisch integrierbare binäre
    ;iienz- or und , , uM.r-n^stor dargestelii werden, dessen Basis auf schalib.lduans.stor el ξ^^^ ver(ikalcn Transi
    dessen Kollektor an der Basis dieses
DE19742418079 1974-04-13 1974-04-13 Binaere frequenzteilerstufe Ceased DE2418079B2 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE19742418079 DE2418079B2 (de) 1974-04-13 1974-04-13 Binaere frequenzteilerstufe
IT2210775A IT1034930B (it) 1974-04-13 1975-04-08 Stadio divisore di frequenza binario
GB1475875A GB1472151A (en) 1974-04-13 1975-04-10 Binary frequency divider stage
FR7511161A FR2267665B1 (de) 1974-04-13 1975-04-10

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19742418079 DE2418079B2 (de) 1974-04-13 1974-04-13 Binaere frequenzteilerstufe

Publications (2)

Publication Number Publication Date
DE2418079A1 DE2418079A1 (de) 1975-11-06
DE2418079B2 true DE2418079B2 (de) 1977-12-01

Family

ID=5912911

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19742418079 Ceased DE2418079B2 (de) 1974-04-13 1974-04-13 Binaere frequenzteilerstufe

Country Status (4)

Country Link
DE (1) DE2418079B2 (de)
FR (1) FR2267665B1 (de)
GB (1) GB1472151A (de)
IT (1) IT1034930B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4104732A (en) * 1977-08-02 1978-08-01 Texas Instruments Incorporated Static RAM cell
JPS5570133A (en) * 1978-11-21 1980-05-27 Toshiba Corp Divider circuit

Also Published As

Publication number Publication date
GB1472151A (en) 1977-05-04
IT1034930B (it) 1979-10-10
FR2267665B1 (de) 1978-11-03
FR2267665A1 (de) 1975-11-07
DE2418079A1 (de) 1975-11-06

Similar Documents

Publication Publication Date Title
DE2232189C3 (de) Monolithische, sowohl als Lese/Schreibspeicher als auch als Festwertspeicher betriebbare Speicheranordnung
DE3941926A1 (de) Struktur fuer eine leseverstaerkeranordnung in einer halbleiterspeichereinrichtung
DE2307739A1 (de) Monolithisch integrierte speicherzelle
DE1499843A1 (de) Speicherzelle
DE2460150A1 (de) Speicheranordnung
DE2242332C3 (de) Zelle für eine integrierte Speicherschaltung mit wahlfreiem Zugriff
EP0000169B1 (de) Halbleitersperrschichtkapazität in integrierter Bauweise und Bootstrap-Schaltung mit einer derartigen Halbleitersperrschichtkapazität
DE2738678C3 (de) Monolithisch integrierte Speicherzelle
DE1959870B2 (de) Kapazitive speicherschaltung
DE2061990C3 (de) Schaltungsanordnung für einen elektronischen Koppelpunkt in Fernmelde-, insbesondere Fernsprechvermittlungsanlagen
DE2318550C3 (de) Speicheranordnung
DE2851111C2 (de) Zweidimensionale Analog-Speicheranordnung
EP0078335B1 (de) Verfahren zum Lesen eines Halbleiterspeichers
EP0004871B1 (de) Monolithisch integrierte Halbleiteranordnung mit mindestens einer I2L-Struktur, Speicherzelle unter Verwendung einer derartigen Halbleiteranordnung sowie integrierte Speichermatrix unter Verwendung einer derartigen Speicherzelle
DE2418079B2 (de) Binaere frequenzteilerstufe
DE2518847C2 (de) Hochgeschwindigkeitszähler
DE2612666A1 (de) Hochintegrierte, invertierende logische schaltung
EP0003030B1 (de) Dynamische bipolare Speicherzelle
DE3853182T2 (de) Speicherzelle mit gesättigtem schnellem Schreiben.
DE2259432A1 (de) Npn-pnp-transistor-halbleitergedaechtnis mit zwei anschluessen
DE3786496T2 (de) Speicherzelle mit variabler Klemmschaltung.
DE1817498C3 (de) Monolithisch integrierte Speicherzelle
DE2034889C3 (de) Monolithisch integrierte Speicherzelle
DE2230875C3 (de) Mit großer Dichte integrierbarer Binärinformationsspeicher
DE3626092C2 (de) In N-MOS ausgebildete Bootstrap-Steuerschaltung für kapazitive Lasten

Legal Events

Date Code Title Description
BHV Refusal