DE2365778A1 - Rechner - Google Patents
RechnerInfo
- Publication number
- DE2365778A1 DE2365778A1 DE2365778*A DE2365778A DE2365778A1 DE 2365778 A1 DE2365778 A1 DE 2365778A1 DE 2365778 A DE2365778 A DE 2365778A DE 2365778 A1 DE2365778 A1 DE 2365778A1
- Authority
- DE
- Germany
- Prior art keywords
- register
- control signal
- input
- output
- word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
- G06F15/7864—Architectures of general purpose stored program computers comprising a single central processing unit with memory on more than one IC chip
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/321—Program or instruction counter, e.g. incrementing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Executing Machine-Instructions (AREA)
- Microcomputers (AREA)
- Debugging And Monitoring (AREA)
- Advance Control (AREA)
- Multi Processors (AREA)
Description
RCA 65 348 A
USSN 293,680
Filed October 2, 1972
RCA Corporation New York, N.Y., V.St.A.
Rechner
Die vorliegende Erfindung betrifft einen Rechner, und insbesondere
einen Mikroprozessor bzw. ein Leit- und/oder Rechenwerk für einen Klein- oder "Mikro"-Rechner. Die Erfindung betrifft
insbesondere auchden Aufbau eines solchen Mikroprozessors. Mikrorechner sind in vielen Fällen vorteilhafter und
leistungsfähiger als übliche Elektronenrechner und auch billiger als die vorhandenen Kleinrechner. Herstellungstechniken
zur Fertigung integrierter Bausteine mit vielen Schaltungsfunktionen sind inzwischen soweit fortgeschritten, daß Halbleiter-Random-Speicher
mit einer großen Anzahl von Speicherplätzen auf einem einzigen integrierten Baustein hergestellt
werden können. Um solche Bausteine einsetzen zu können ist es daher wünschenswert, einen Rechneraufbau zu verwenden, bei
dem ein kleiner Prozessor aus einem oder wenigen (d.h. nicht mehr als vier) zusätzlichen Bausteinen oder integrierten
Schaltungen aufgebaut ist. Die Kosten eines solchen Mikrorechners mit dem Prozessor können wesentlich verringert werden,
so daß derartige Mikrorechner zusätzlich zu kommerziellen Zwecken auch für alle Arten persönlicher, schulischer und freizeitlicher Anwendung genutzt werden können.
Bei dem zuvor beschriebenen Mikroprozessor handelt es sich um eine Schaltung bzw. einen Baustein, der von einem gespeicherten
609812/0784
Vorrat an Befehlen gesteuert wird und Rechenoperationen, logische
Verknüpfungen und Entscheidungen bzw. Verzweigungen durchführt. Die Befehle sind entweder während eines begrenzten
Zeitraumes oder ständig in einem Speicher gespeichert, der sich von dem zuvor beschriebenen .Random-Speicher unterscheidet.
Der Mikroprozessor steht über vorgegebene zweiseitig leitende Schaltungsteile mit einer Gruppe peripherer Einrichtungen in
Verbindung.
Der Arbeitsablauf ist in einem Mikroprozessor üblicherweise
langsamer als in einem größeren Prozessor. Diese langsamere Arbeitsgeschwindigkeit wird jedoch dadurch ausgeglichen, daß
der Mikroprozessor als integrierter Baustein ausgeführt und daher relativ kostengünstig hergestellt werden kann. Durch die
Großintegrations-Herstellungsverfahren ( large scale integration
(LSI) techniques) ist es möglich geworden, Schaltungen auf kleinstem Raum herzustellen, für die früher tausende
diskreter Bauelemente benötigt wurden. Wenn Rechner und Rechensysteme
nur wenige Großintegrations-Schaltungen aufweisen,
erhält man die Organisation normalerweise durch eine maßstäbliche Verkleinerung.eines größeren Rechnersystems. Eine der
Schwierigkeiten, die bei Rechnersystemen mit nur wenigen integrierten
Schaltungen auftritt, liegt darin, daß die Anzahl der externen Verbindungen und Anschlüsse bei einer integrierten
Schaltung begrenzt sind.
Der Erfindung liegt daher die Aufgabe zugrunde, eine Mikroprozessor-Organisation
zu schaffen, die aus einer einzigen integrierten Schaltung besteht und möglichst wenig externe
Verbindungen bzw. Anschlüsse erfordert. Darüberhinaus soll der Arbeitsablauf möglichst schnell sein.
Diese Aufgabe wird bei einem Mikroprozessor bzw. bei einem Mikroprozessor-System bzw. bei einem elektronischen Steuer-
6098 12/07 8 4
system.der eingangs genannten Art gelöst durch ein erstes
Register das von einer ersten Hauptleitung das Befehlswort zugeführt erhält und ein im Register gespeichertes Wort an
die Steuerschaltung abgibt, durch Schaltungselemente (Verknüpfungsglieder) die in Abhängigkeit eines Steuersignals
die erste Hauptleitung mit den Eingangsstufen der Wortspeicher
verbinden, durch ein zweites Register, das in Abhängigkeit eines Steuersignals ein von den Ausgangsstufen
der Wortspeicher bereitgestelltes Wort speichert, durch
Schaltungselemente (Verknüpfungsglieder), die in Abhängigkeit eines Steuersignals das zweite Register mit einer zweiten
Hauptleitung verbinden, durch dritte, vierte und fünfte Register, die jeweils Eingangs- und Ausgangsstufen aufweisen
und Signale von der ersten Hauptleitung über die Eingangsstufen zugeführt erhalten, sowie in Abhängigkeit eines entsprechenden
Steuersignals, die Signale von den Ausgangsstufen den Decodierstufen der Speicher wahlweise zuleiten,
durch Schaltungselemente, die in Abhängigkeit eines Steuersignals die Inhalte des dritten und vierten Registers einem
sechsten Register übertragen, durch Schaltungselemente (Verknüpfungsglieder
), die in Abhängigkeit eines Steuersignals das sechste Register mit der ersten Hauptleitung verbinden,
und durch Schaltungselemente die in Abhängigkeit eines Steuersignals die Ausgangsstufe des fünften Registers mit der
ersten Hauptleitung verbinden.
Weitere Merkmale und Ausgestaltungen der Erfindung sind in
den Unteransprüchen beschrieben.
Die Erfindung wird nachstehend anhand der Zeichnungen beispielsweise
näher erläutert. Es zeigen:
Fig. 1 ein Blockschaltbild eines Rechenanlagen-Systems gemäß den Lehren der Erfindung,
12/078/,
Fig. 22 ein Schaltbild einer Teilschaltung des Schaltbildes nach Fig. 1 in vergrößerter Ansicht und
Fig. 3 eine Reihe von Signalformen, auf die bei der Beschreibung
der Arbeitsweise des Systems nach Fig. und 2 bezug genommen werden wird.
In Fig. 1 ist ein Computersystem mit einem Haupt- oder Arbeitsspeicher
aus einer oder mehreren Speicherbänken Ml-Mn
609812/0784
gezeigt. Jede Arbeitsspeicherbank kann aus einem Halbleiter-Speicher
mit direktem Zugriff (Randomspeicher) bestehen, der derart angeordnet ist, daß er von einem
8-Bit oder ein Byte-Datenübertragungsweg ein 8-Bit-Wort
zur Speicherung erhält,.und ein 8-Bit-Wort dem 8-Bit-Datenübertragungsweg
B vom Speicher zuführt.
Der einzelne Wortspeicherplatz im Arbeitsspeicher, der zur Aufnahme pder Abgabe eines Wortes adressiert wird, wird durch
eine 16-Bit-Adresse bestimmt, die über eine Leitung 10
von einem Register A zugeführt wird, das zwei 8-Bit- oder ein-Byte-Teile A und A besitzt. Das Register A erhält
zwei-Byte-Worte, die aus einem Halbleiter-Zwischenspeicher R mit Speicherplätzen für sechzehn zwei-Byte-{16-Bit) Wörtern
ausgelesen wird. Jede der sechszehn 16-Bit-Speicherplätze
im Zwisc-henspeicher R kann vom Datenübertragungsweg B in zwei aufeinanderfolgenden 8-Bit-Übertragungen Information
zur Speicherung erhalten, die über die Leitungsn 14 und 16
den Teilen R. bzw. R0 des Speichers R zugeführt werden.
Weiterhin kann jeder der sechszehn Speicherplätze im Zwischenspeicher vom 16-Bit-Register A über ein 16-Bit-Inkrement-Register
C Information zur Speicherung erhalten, wobei das Ink reinen t-Register C die Teile C und CQ hat, die über
leitungen 22 und 24 rait den Teilen R und R des Speichers
R verbunden sind.
Die einzelnen Speicherplätze der sechszehn Wortspeicherplätze im Zwischenspeicher R, der zum Auslesen oder zum
Eingeben von information adressiert wird, werden durch vier
Adressenbits bestimmt, die dem Adressen-Decoder 11 des Zwischenspeichers R von einem der drei 4-Bit-Register X, P
60 98 1 2/0784
und N über Leitungen 12 zugeführt werden. Das Register P
wird zur Adressierung eines der sechszehn Wortspeicherßlätze
im Zwischenspeicher R benutzt, der hier als Befehlszähler
verwendet wird. Die Inhalte der zwei 4-Bit-Register X und P
können über Leitungen 26 einem 8-Blt-Zwischenregister T übertragen werden, bevor sie dem 8-Bit-Datenübertragungsweg
B über Leitungen 28 übertragen werden. Die Inhalte des 4-Blt-Registers N können dem Datenübertragungsweg über Leitungen
30 fcugeführt werden.
Das Computer sy s tem besitzt ein Befehlsregister mit einem
4-Bit-Teil I für einen Operationscode und niit einem 4-Bit-Teil
N, das, wie zuvor beschrieben, eines der Register X, P
und N ist und zum Adressieren des Zwischenspeichers R,/ RQ
benutzt wird. Der Inhalt des Operationscode-Registers I
wird der allgemein mit dem Bezugs zeichen 33 versehenen Takt-
und Steuereinheit zugeführt, die den Datenfluß durch die in Fig. 1 gezeigten Datenübertragungswege steuert.
Es ist eine Arithmetik- oder Funktionseinheit F vorgesehen, die Additionen, Subtraktionen,"und"-Funktionen und die
"exklusiv ODER"-Funktionen eines 8-Bit-Operanden ausführen
kann, der von dem Datenübertragungsweg B über Leitungen 34 und von einem 8-Bit-ÄkkuFiulator-Register D über Leitungen
36 zugeführt wird. Das Register D erhält die Ergebnisse der Funktionaleinheit F über die Leitungen 38 und kann die
Ergebnisse dem Datenübertragungsweg B über Leitungen 40 weltergeben.
Fig. 2 zeigt den Mittelteil" von Fig. 1 auszugsweise in vergrößertem
Maßstab, bei dem Torschaltun gen in den Datenwegen
6098 1 2/07-8Λ
angebracht sind, wobei die Torschaltungen von Steuersignalen
bedient werden, die aus der Takt- und Steuereinheit 32 zugeführt werden. Jedes Torsignal in Fig. 2 stellt eine Vielzahl
einzelner Torschaltungen dar, deren Anzahl gleich der Zahl der Datenleitungen ist, die durch die steuernden Signale
gesteuert werden. Fig. 3 zeigt die Zeitverhältnisse bestimmter Signale während eines Befehls-Abrufzyklusses und während
eines Befehls-Ausführungszyklusses.
Die Arbeitsweise des Computersystems soll nun mit bezug auf die Fig. 1, 2 und 3 beschrieben werden. Das Computersystem
wechselt zwischen einem Befehlsabrufzyklus und einem Befehls
auiiführungszyklus. Ein Befehl wird aus dem Arbeitsspeicher
M in das Befehlsre^fisterteil I und N abgerufen. Der Befehlsabrufzyklus schließt die Verwendung eines 4-Bit-Inhaltes
des P-Registers ein, um einen Befehlszähler-Speicherplatz im Zwischenspeicher R zu adressieren. Dies wird dadurch
bewirkt, daß die Torschaltungen 51 mit einem Signal R(P) von der Steuereinheit 32 gesteuert werden, wie dies in Fig. 3a
dargestellt ist, um den Inhalt des Registers P dem Decoder 11 über die Leitungen 12 zuzuführen. Der Decoder erhält
vier Bits vom Register P und greift einen entsprechenden Speicherplatz der sechszahn Speicherplätze im Zwischenspeicher
R heraus. Der Inhalt des Zählers im adressierten Speicherplatz im Zwischenspeicher R wird an das Register A
über die Torschaltung 52 ausgelesen, wobei diese Torschaltung 52 von dem in Fig. 3b dargestellten Signal R-A
gesteuert wird. Der sechszehn Bitinhalt des Registers A
wird dem Arbeitspeicher M über Leitungen 10 angelegt, um einen darin enthaltenen Befehlswort-Speicherplatz zu
609812/078/4
adressieren.
Während der Arbeitsspeicher M während des in Fig. 3i angezeigten Intervalls zugänglich geworden ist, wird die 16-Bit-Arbeitsspeicher-Adresse
in Register A ebebfalls dem Register C über die Torschaltung 53 angelegt, die, wie
Fig. 3d zeigt, durch das Signal A-C gesteuert wird. Die Arbeitsspeicheradresse wird dann im Register C durch das
Signal INCR (Fig. 3d) geändert (erhöht oder erniedrigt), so daß der Inhalt danach die Adresse des nächsten Befehls
in einer Befehlsliste im Arbeitsspeicher M darstellt.
Der veränderte Inhalt von Register C wird dann über eine gesteuerte Torschaltung 54 geleitet und durch die Signale
Set R und R (vergl. die Fig. 3f und 3g) im Register R
an dem Platz gespeichert, der noch vom Inhalt des Registers P adressiert war. Dieses Weiterzählen des Inhalts des/
adressierten Befehlsspeicherplatzes im Zwischenspeicher bedeutet, daß der Speicherplatz als "Befehlszähler" wirkt.
Mitüerweile ist der zuvor im Arbeitsspeicher H adressierte
Befehl vom Speicher auf den Datenübertragungsweg B ausgelesen worden. Danach werden vier Bit des Befehles vom
Datenübertragungsweg B dem Befehlsregister-Operationscode-Teil
I über die Torschaltung 55 zugeführt, die durch das Signal B-I (Fig. 3i) gesteuert wird. Zur gleichen Zeit
werden die vier anderen Bits des Befehls vom Datenübertragungsweg B dem Befehlsregisterteil W über die Torschaltung
56 zugeführt, die durch das Signal B-N (Fig. 3j) gesteuert wird. Nunmehr ist ein Befehl vom Arbeitsspeicher M abgerufen
und auf das Befehlsregister IN übertragen worden.
6 Π 9 8■ 1 7.1 0 7 B h.
Der Computer tritt dann in einem BefehIsausführungszyklus
ein, bei dem der Befehls-Operationscode im Register I in
der Takt- und Steuereinheit 32 decodiert wird. Die Einheit 32 erzeugt dann Signale, die den Informationsfluß in den
Datenübertragungswegen steuern. Beispielsweise kann der
Operationscode im Register I die Steuereinheit 32 veranlassen,
ein Steuersignal N-B (Fig. 3k) der Torschaltung zuzuführen, wodurch der Inhalt des Befehlsregisterteils N
auf den Datenübertragungsweg B übertragen wird. Danach geht von der Steuereinheit 32 ein Steuersignal B-P (Fig. 3m)
an die Torschaltung 58, so daß der Inhalt des Registers
N von dem Datenübertragungsweg B auf das Register P übertragen wird. In diesem Beispiel handelt es sich um einen
Befehl, der den Inhalt des Registers P ändert, so daß damit ein neuer Befehlszähler im Zwischenspeicher R geschaffen
wird. Der neue Zähler kann an jedem Speicherplatz des Speichers R sein.
Es folgt nun eine Befehlsliste, die bereits in einem vorhandenen und betriebenen Computer benutzt wurde. Der mit
Il bezeichnete Befahl bddeutet, daß die Ziffernstelle im Register I einen Wert 1 besitzt und 12 bedeutet, daß
die Ziffernstelle im I einen Wert 2 besitzt und so weiter. R(N) wird dazu benutzt, das R-Register zu bezeichnen, das
durch die im N-Register enthaltenen vier Bits spezifiziert ist. M(R(N)) bezeichnet einen ein-Byte-(8-Bit)-Speicherplatz,
der durch den Inhalt von R(N) adressiert wird:
Il - R(N)+1^R(N)
Il - R(N)+1^R(N)
Die 16 Bits in R-Register, die durch die laufende Ziffernstelle in N spezifiziert sind, wird weitergezählt.
6 0 9 8 12/0784
- R(N)-1*R(N) Die 16 Bits von R(N) werden um 1 erniedrigt.
14- M(R(N) HI), R(N) +1.-JR (N)
Das durch R(N) adressierte M-Byte wird aus M ausgelesen und nach D gebracht. R(N) wird um 1 erhöht.
- D^M(R(N)) Das Byte in D wird dem von R(N) adressierten M-Byte-Platz
eingegeben.
- R0(N)->D Das geringst signifikante . . Byte von R(N) wird nach
D gebracht.
- Rl (N)-»D
Das höchst signifikante Byte von R(N) wird nach D gebracht. IA - D*R0(N)
Das Byte in D ersetzt das geringst signifikante Byte
von R(N). IB - D^Rl(N) Das Byte in D ersetzt das höchst signifikante Byte
von R(N). IC - D0->R00(N)
Die geringst signifikanten 4-Bits (Ziffernstellen) in
D ersetzfen die geringst signifikante Ziffernstelle von
R(N). ID - N->P
Die 4 Bit-Ziffernstelle in N wird nach P gebracht.
Dies ändert den laufenden Befehlszähler und legt
eine Verzweigung fest. IE - N^X
Die i-Bit-Ziffer in N wird nach X gebracht.
609812/ 0 78 k
IF - Die durch die Ziffernstelle in N spezifizierte Lauffunktion
: ■
N0 - M(R(X) )->D
Nl - M(R(X)) "ODER" D-D
N2 - M(R(X)) "UND" D-D
113 - M(R(X)) "EXKLUSIVES ODER" D-D N4 - M(R(X)) +D->D (BIN.ADD, danach übertragenfDF* N5 - M(R(X)) -D->D (BIN.SUBT., danach übertragen^DF) ' N6 - verschiebe D nach rechts 1 Bit (LSB-DF)
N0 - M(R(X) )->D
Nl - M(R(X)) "ODER" D-D
N2 - M(R(X)) "UND" D-D
113 - M(R(X)) "EXKLUSIVES ODER" D-D N4 - M(R(X)) +D->D (BIN.ADD, danach übertragenfDF* N5 - M(R(X)) -D->D (BIN.SUBT., danach übertragen^DF) ' N6 - verschiebe D nach rechts 1 Bit (LSB-DF)
Es sei angemerkt, daß ein Kennzeichen-Bit (DF) vorgesehen ist. Dieses Kennzeichen kann durch den folgenden
Verzweigungsbefehl getestet werden. - Bedingte Verzweigung
N spezifiziert die zu testende Bedingung N0 - unbedingte Verzweigung
Nl - Byte in D nicht alle Null
N2 - Byte in D alle Null
N3 - D Kennzeichen (DF) gleich 1 N4 - äußeres Byte-Kennzeichen gesetzt
N5 - äußeres Programm-Kennzeichen gesetzt N6 - äußeres Fehler-Kennzeichen gesetzt
N7 - äußeres Direkt-Kennzeichen gesetzt
Die letzte-n vier Tests betreffen die äußere Schnittstelle.
Wenn die durch N spezifizierte Bedingung vorhanden ist, wird der dem I3-Befehl folgende M-Byte von M ausgelesen und es
ersetzt das geringst signifikante Byte von R(P). Dies ermöglicht die Direktverzweigung innerhalb einer 256-Byte
Miniplatte, (mini-page). Wenn die spezifizierte Testbedingung
nicht vorhanden ist, wird das auf 13 folgende M-Byte
übersprungen und der nächste Befehl innerhalb der Befehls-
B Π 9 812/0 7 B h
folge wird abgerufen. 10, 16 und 17 betrifft die externe
Steuerung.
In der zuvor angegebenen Auflistung von Befehlen ist zu ersehen, daß der vier Bit-Inhalt des Teiles N vom Befehlsregister
zum Register P übertragen wird, wenn die vier Bits im Teil I des Befehlsregisters den Wert 13 {
hexadecimal D) haben. Dies ändert den Befehlszähler und
bewirkt eine Abzweigung auf eine andere Befehlsfolge, die im Arbeitsspeicher M gespeichert ist. Der nachfolgend
abgefragte Befehl wird an einem Platz im Arbeitsspeicher M sein, mit der Adresse, die im Zwischenspeicher R an einem
Platz gespeichert ist, die die Adresse hat, die jetzt im Register P vorhanden ist.
Es ist deutlich geworden, daß jeder Speicherplatz im
Zwischenspeicher als Befehlszähler benutzt werden kann. Der Platz, der als Befehlszähler benutzt wird, wird durch
die gerade im Register P vorhandene Adresse bestimmt. Die Adresse im Register P kann zu beliebiger Zeit durch
das Programm geändert werden, nämlich durch einen Befehl,
der bewirkt, daß ein neuer Wert in das Register P eingesetzt wird. Der Rechner kann auf diese Weise veranlaßt
werden, innerhalb einer Anzahl von Routinen von einer
zu einer anderen überzuspringen. Eine unterbrochene Routine wird an dem Punkt später wieder aufgenommen, an dem sie
unterbrochen würde.
609812/078
Claims (2)
1. Elektronischer Mikroprozessor mit mehreren Hauptleitungen, mehreren Registern, einer Steuerschaltung, die auf ein
Steuerwort anspricht und entsprechende Steuersignale in
zeitlicher Zuordnung zueinander bereitstellt, mit Wortspeichern, die mehrere Worte speichern und Eingangs-Ausgangs-
und zur Decodierung mehrerer Signale vorgesehene Decodierstufen aufweisen, um eines der Worte, das in Abhängigkeit
eines Steuersignals über die Ausgangsstufe aus gelesen und in Abhängigkeit eines weiteren Steuersignals
von der Eingangsstufe her gespeichert werden soll, zu
adressieren, mit einer Abänderungsschaltung, die in Abhängigkeit eines Steuersignals den Wortwert eines vom Speicher kommenden Wortes verändert, und mit einem Bauelement,
das die Abänderungsschaltung mit dem Eingang des Speichers
verbindet, gekennzeichnet durch ein
erstes Register (X) das von einer ersten Hauptleitung (B) das Befehlswort zugeführt erhält und ein im Register (I) gespeichertes
Wort an die Steuerschaltung (32) abgibt, durch Schaltungselemente (Verknüpfungsglieder) die in Abhängigkeit
eines Steuersignals (B*R , B-*R ) die erste Hauptleitung
(B) mit den Eingangsstufen der Wortspeicher (R) verbinden,
durch ein zweites Register (A), das in Abhängigkeit eines Steuersignals (R-*A) ein von den Aus gangs stufen der Wortspeicher
(R) bereitgestelltes Wort speichert, durch Schaltungselemente
(Verknüpfungsglieder), die in Abhängigkeit eines Steuersignals das zweite Register (A) mit einer zweiten
Hauptleitung (10) verbinden, durch dritte (X), vierte (R)
und fünfte (N) Register, die jeweils Eingangs- und Ausgangsstuf en aufweisen und Signale von der ersten Hauptleitung
(B) über die Eingangsstufen zugeführt erhalten, sowie in
Abhängigkeit eines entsprechenden Steuersignals (R - (X),
R(P), oder R(N)) die Signale von den Ausgangsstufen den
609812/0784
Decodierstufen (ll) der Speicher wahlweise zuleiten, durch
Schaltungselemente (5I)9 die in Abhängd^eit eines Steuersignals
(X,P-?T) die Inhalte des dritten und vierten Registers
(X1R) einem sechsten Register übertragen, durch Schaltungselemente (Verknüpfungsglieder), die in Abhängigkeit
eines Steuersignals (T-^B) das sechste Register mit der ersten
Hauptleitung verbinden, und durch Schaltungselemente (57)
die in Abhängigkeit eines Steuersignals (N^B) die Ausgangsstufe
des fünften Registers mit der ersten Hauptleitung verbinden.
2. Mikroprozessor nach Anspruch 1, gekennzeichnet durch eine
Recheneinheit (F) mit einem ersten und einem zweiten Eingang
(3^, 36) und einem Ausgang (38), die die am ersten und zweiten
Eingang auftretenden Signale in Abhängigkeit eines Steuersignals vereinigt und am Ausgang der Recheneinheit (F) ein
sich daraus ergebendes Signal bereitstellt, durch Schaltungselemente
(Verknüpfungsglieder), die in Abhängigkeit eines Steuersignals die erste Hauptleitung mit dem ersten Eingang
(3Ό der Recheneinheit verbindet, durch ein siebentes Register
(D) mit einem Eingang und einem Ausgang, durch Schaltungselemente (Verknüpfungsglieder), die in Abhängigkeit
eines Steuersignals den Ausgang (38) der Recheneinheit (F) mit dem Eingang des siebenten Registers (D) verbinden, durch
Schaltungselemente (Verknüpfungsglieder in der Leitung ^O),
die in Abhängigkeit eines Steuersignals den Ausgang des siebenten
Registers (D) mit der ersten Hauptleitung verbinden,
und Schaltungselemente (Verknüpfungsglieder in der Leitung 36), die in Abhängigkeit eines Steuersignals den Ausgang des siebenten
Registers (D) mit dem zweiten Eingang (36) der Recheneinheit
(F) verbinden.
3· Elektronischer Mikroprozessor nach Anspruch 1 und/oder 2,
gekennzeichnet durch Schaltungselemente (Verknüpfungsglieder), die in Abhängigkeit eines Steuersignals (A-B) das zweite Register
(A) mit der ersten Hauptleitung verbinden.
609812/Q7 84
Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US29368072A | 1972-10-02 | 1972-10-02 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2365778A1 true DE2365778A1 (de) | 1976-03-18 |
Family
ID=23130084
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2365778*A Pending DE2365778A1 (de) | 1972-10-02 | 1973-10-01 | Rechner |
DE2349253A Expired DE2349253C3 (de) | 1972-10-02 | 1973-10-01 | Rechnersystem |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2349253A Expired DE2349253C3 (de) | 1972-10-02 | 1973-10-01 | Rechnersystem |
Country Status (6)
Country | Link |
---|---|
US (1) | US3798615A (de) |
JP (2) | JPS5416179B2 (de) |
CA (1) | CA1016656A (de) |
DE (2) | DE2365778A1 (de) |
FR (1) | FR2205229A5 (de) |
GB (2) | GB1443972A (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4050058A (en) * | 1973-12-26 | 1977-09-20 | Xerox Corporation | Microprocessor with parallel operation |
GB1507178A (en) * | 1974-10-30 | 1978-04-12 | Motorola Inc | Microprocessor integrated circuit and chip |
US4101967A (en) * | 1976-05-19 | 1978-07-18 | Tendy Electronics Co. | Single bit logic microprocessor |
US4167781A (en) * | 1976-10-12 | 1979-09-11 | Fairchild Camera And Instrument Corporation | Microprocessor system having a single central processing unit shared by a plurality of subsystems each having a memory |
US4217638A (en) * | 1977-05-19 | 1980-08-12 | Tokyo Shibaura Electric Co., Ltd. | Data-processing apparatus and method |
US4434461A (en) | 1980-09-15 | 1984-02-28 | Motorola, Inc. | Microprocessor with duplicate registers for processing interrupts |
JPS5757345A (en) * | 1980-09-24 | 1982-04-06 | Toshiba Corp | Data controller |
US4630195A (en) * | 1984-05-31 | 1986-12-16 | International Business Machines Corporation | Data processing system with CPU register to register data transfers overlapped with data transfer to and from main storage |
FR2606183B1 (fr) * | 1986-10-31 | 1991-11-29 | Thomson Csf | Sequenceur d'acces direct memoire |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3268874A (en) * | 1962-12-03 | 1966-08-23 | Burroughs Corp | Computer multi-register linkage with a memory unit |
US3290658A (en) * | 1963-12-11 | 1966-12-06 | Rca Corp | Electronic computer with interrupt facility |
US3374465A (en) * | 1965-03-19 | 1968-03-19 | Hughes Aircraft Co | Multiprocessor system having floating executive control |
US3487368A (en) * | 1965-04-06 | 1969-12-30 | Gen Electric | Variable length accumulator in a data processing system |
US3373408A (en) * | 1965-04-16 | 1968-03-12 | Rca Corp | Computer capable of switching between programs without storage and retrieval of the contents of operation registers |
US3373407A (en) * | 1965-08-02 | 1968-03-12 | Rca Corp | Scratch pad computer system |
US3387283A (en) * | 1966-02-07 | 1968-06-04 | Ibm | Addressing system |
NO119615B (de) * | 1966-02-25 | 1970-06-08 | Ericsson Telefon Ab L M | |
US3611315A (en) * | 1968-10-09 | 1971-10-05 | Hitachi Ltd | Memory control system for controlling a buffer memory |
US3701977A (en) * | 1969-10-27 | 1972-10-31 | Delaware Sds Inc | General purpose digital computer |
DE2028931B2 (de) * | 1970-06-12 | 1972-12-21 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Digitale rechenmaschine mit mehreren akkumulatorregistern |
-
1972
- 1972-10-02 US US00293680A patent/US3798615A/en not_active Expired - Lifetime
-
1973
- 1973-09-27 GB GB1051775A patent/GB1443972A/en not_active Expired
- 1973-09-27 GB GB4526873A patent/GB1443971A/en not_active Expired
- 1973-10-01 DE DE2365778*A patent/DE2365778A1/de active Pending
- 1973-10-01 JP JP11042173A patent/JPS5416179B2/ja not_active Expired
- 1973-10-01 CA CA182,253A patent/CA1016656A/en not_active Expired
- 1973-10-01 DE DE2349253A patent/DE2349253C3/de not_active Expired
- 1973-10-02 FR FR7335242A patent/FR2205229A5/fr not_active Expired
-
1978
- 1978-06-20 JP JP53075301A patent/JPS605979B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5416179B2 (de) | 1979-06-20 |
GB1443972A (en) | 1976-07-28 |
GB1443971A (en) | 1976-07-28 |
DE2349253C3 (de) | 1980-06-12 |
US3798615A (en) | 1974-03-19 |
JPS4973944A (de) | 1974-07-17 |
JPS5412237A (en) | 1979-01-29 |
CA1016656A (en) | 1977-08-30 |
DE2349253A1 (de) | 1974-04-11 |
DE2349253B2 (de) | 1979-09-06 |
FR2205229A5 (de) | 1974-05-24 |
JPS605979B2 (ja) | 1985-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3438869C2 (de) | ||
DE3424962C2 (de) | ||
DE2524046C2 (de) | Elektronische Datenverarbeitungsanlage | |
DE69027932T2 (de) | Cpu-pipeline mit registerfile-bypass durch adressvergleich bei aktualisierungen/zugriffen | |
DE2813128A1 (de) | Mikroprogrammspeicher | |
DE2248296A1 (de) | Programmsteuereinrichtung | |
DE2718551C3 (de) | Adressenumsetzer | |
DE1197650B (de) | Parallel-Addierer | |
DE3856139T2 (de) | Mikroprozessor | |
DE2758829A1 (de) | Multiprozessor-datenverarbeitungssystem | |
DE68918840T2 (de) | Fehlererkennung für teilschreiboperationen für speicher. | |
DE3685844T2 (de) | Elektronische schaltung zur verbindung eines prozessors mit einem leistungsfaehigen speicher. | |
DE2365778A1 (de) | Rechner | |
DE3689217T2 (de) | Datenverarbeitungseinrichtung mit einer Schaltung zur Prüfung der Adressgrenzen in einem virtuellen Speicher. | |
DE2830334C2 (de) | ||
DE3236524A1 (de) | Byteweise adressierbare speicheranordnung fuer befehle und daten mit variabler laenge | |
DE1774845A1 (de) | Einrichtung zur Adressenpruefung und -modifizierung in einem Datenverarbeitungssystem mit dynamischer Adressenverschiebung | |
DE3326898C2 (de) | Datenverarbeitungsmaschine | |
DE2264346A1 (de) | Mehrstufiges selbstanpassendes decodiersystem fuer binaere mikrobefehle | |
DE3851460T2 (de) | Mikrorechner. | |
DE3015876A1 (de) | Anordnung und verfahren zur einen digitalprozessor zur vorauslesung eines operationscodeteils und eines operandenteils eines befehlswortes | |
DE2725504A1 (de) | Datenverarbeitungssystem und informationsausgabe | |
DE3485786T2 (de) | Inter-element-verarbeitungsgeraet in einem hochleistungsfaehigen parallelen vektorverarbeitungsgeraet. | |
DE2150292C2 (de) | Mikroprogrammgesteuerte Datenverarbeitungsanlage mit überlagerter Ausführung und Entnahme von Befehlen | |
DE1524211A1 (de) | Datenverarbeitungsanlage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OHN | Withdrawal |