DE1524211A1 - Datenverarbeitungsanlage - Google Patents

Datenverarbeitungsanlage

Info

Publication number
DE1524211A1
DE1524211A1 DE19661524211 DE1524211A DE1524211A1 DE 1524211 A1 DE1524211 A1 DE 1524211A1 DE 19661524211 DE19661524211 DE 19661524211 DE 1524211 A DE1524211 A DE 1524211A DE 1524211 A1 DE1524211 A1 DE 1524211A1
Authority
DE
Germany
Prior art keywords
data
input
output
concept
data line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19661524211
Other languages
English (en)
Other versions
DE1524211C3 (de
DE1524211B2 (de
Inventor
Andrew Te-An Ling
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE1524211A1 publication Critical patent/DE1524211A1/de
Publication of DE1524211B2 publication Critical patent/DE1524211B2/de
Application granted granted Critical
Publication of DE1524211C3 publication Critical patent/DE1524211C3/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806Task transfer initiation or dispatching
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/78Architectures of general purpose stored program computers comprising a single central processing unit
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/80Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8007Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/461Saving or restoring of program or task context
    • G06F9/462Saving or restoring of program or task context with multiple register sets

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Multi Processors (AREA)
  • Executing Machine-Instructions (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

6359~66/Or.vtB/Ro.
ECA 56,605
US-Ser.No. 476,423
US-Piling Date:
August 2, 1965
Radio Corporation of America, Uew York, N.Y., 7.St.A.
Datenverarfteitungeanlage
Die Erfindung betrifft eine Datenverarbeitungsanlage mit einer Datenleitungsanordnung, einer zwei Operandeneingänge und einen Ausgang aufweisenden Yerarbeitungsmatrix, einem zwischen die Datenleitungsanordnung und den ersten Operandeneingang der Verarbeitungsmatrix geschalteten, Daten von der Datenleitung empfangenden und an die Verarbeitungsmatrix abgebenden Versorgungsregister, einem Hauptspeicher und einem Hilfs- oder Konzeptspeichersystem, das einen mit der Datenleitung koppelbaren Dateneingang, eine Anzahl von Speicherplätzen und einen ,Datenausgang hat. '
Die Erfindung betrifft insbesondere den Datenfluß von und zu der arithmetischen Einheit im Rechenwerk eines Computers.
ÜD9Ö18/13 38
Das Rechenwerk eines Computers enthält eine Verarbeitungsmatrix, die Additionen, Subtraktionen, Verschiebungen, Vergleiche, Maskierung usw. mit einem oder zwei Eingangsoperanden durchführen kann. Der Begriff "Verarbeitungsmatrix" soll hier nicht die Speicheranordnungen für die Operandeneingänge und den Ausgang umfassen, die normalerweise zum Rechenwerk gezählt werden. Die beiden EingangsOperanden werden der Verarbeitungsmatrix gewöhnlich über zwei entsprechende Register zugeführt, die die Operanden vom Hauptspeicher über eine Datenleitung erhalten. Der Ausgang der Verarbeitungsmatrix wird in einem Register gespeichert, aus dem er dann über eine Datenleitung im Hauptspeicher gespeichert wird.
Viele Operationen, die die Verarbeitungsmatrix durchführt,, sind sehr einfach und wiederholen sich, da jedoch jeder Schritt einen oder mehrere Zyklen, des Hauptspeichers erfordert, beanspruchen diese Operationen jedoch ungebührlich viel Rechenzeit. Jeder Hauptspeieherzyklus kann beispielsweise eine oder mehrere Mikrosekunden dauern, also eine im Vergleich zur Zyklusdauer einer logischen Schaltung verhältnismäßig lange Zeit. Es ist aus diesem Grunde bekannt, einen zusätzlichen Hilfs-, Arbeitsoder. Konzeptspeieher relativ kleiner Kapazität und relativ hoher Arbeitsgeschwindigkeit zu verwenden. Die Dauer eines Arbeiszyklus eines Konzeptspeichers kann beispielsweise nur einen kleinen Bruchteil einer Mikrosekunde betragen. Der Konzeptspei-
00 9 8 18/133 8
- 3 - . ·■■■'■
oller kann, wie der Name sagt, dazu verwendet werden, zeitweilig Operanden und im Verlaufe der Rechnung und anderer Verarbeitungsschritte anfallende Zwischenergebnisse zu speichern. Außerdem kann der Konzeptspeicher zur Speicherung von interner Information ("housekeeping information11), die den Befehl und das Programm, die durchgeführt werden, betreffen. Durch die Verwendung eines KonzeptSpeichers mit relativ kurzer Zyklusdauer konnte die Funktionstüehtigkeit von Eechenanlagen nicht unwesentlich verbessert werden. Zum Stand der Technik sei verwiesen auf Veröffentlichungen in den "1959 Proceedings of the Eastern Joint Computer Conference", Seiten 75 bis 81 und "Proceeding& of the Computer Data Processing Society of Canada", 1960, Seiten 321 bis 325.
Die Möglichkeiten, die ein zusätzlicher Konzeptspeicher bieten, sind bisher jedoch noch nicht voll ausgeschöpft worden, da der Konzeptspeicher nur als Hilfaspeicher betrieben wurde und mit der Datenleitung in der gleichen Weise gekoppelt war, wie der Hauptspeicher.
Der Erfindung liegt also die Aufgabe zugrunde, die sich durch das Vorhandensein eines KonzeptSpeichers ergebendenMöglichkeiten fcesser auszunutzen als es bisher der Fall war.
Dies wird bei einer Datenverarbeitungsanlage mit einer Datenleitung, einer zwei Operandeneingänge und einen Ausgang aufweisenden Verarbeitungsmatrix, einem zwischen die Daten-.
Ü09818/1338
leitung und den ersten Operandeneingang der Verarbeitungsmatrix geschalteten, Daten von der Datenleitung empfangenden und an die Verarbeitungsmatrix angebenden Versorgungsregister, einem Hauptspeicher und einem Hilfs- oder Konzeptspeichersystem, das einen mit der Datenleitung koppelbaren Dateneingang, eine Anzahl von Speicherplätzen und einen Datenausgang hat, gemäß der Erfindung dadurch erreicht, daß jeder beliebige Speicherplatz des Konzept-Speichers mit dessen Dateneingang und Datenausgang koppelbar ist, daß der Ausgang des Konzeptspeichersystems mit dem zweiten Eingang der Verarbeitungsmatrix und der Datenleitung koppelbar ist, und daß; der Ausgang der Verarbeitungsmatrix mit dem Dateneingang der Konzeptspeicheranordnung und einem Eingang eines Zwischenregisters koppelbar ist, dessen Ausgang mit der Datenleitung koppelbar ist.
Bei einem Ausführungsbeispiel der Erfindung ist ein Versorgungsregister vorgesehen, das als Eingangsregister für den einen Operanden der Verarbeitungsmatrix dient. Das Versorgungsregister erhält Daten von einer Eingangsdatenleitung. Ein Datenregister des Konzeptspeichers ist als das andere Operandeneingangsregister der Verarbeitungsmatrix geschaltet. Das Datenregister erhält Daten von einem adressierten Platz im Konzeptspeicher oder von der Eingangsdatenleitung. Das Datenregister ist außerdem so geschaltet, daß sein Inhalt über einen Rückkopplungs- oder Wiederherstellungszweig dem Dateneingang des
00 9.81.871338
Konzeptspeichers, und einer Ausgangsdatenleitung zuführbar ist. Der Ausgang der Verarbeitungsmatrix kann zum Dateneingang des Konzeptspeichers oder über ein Zwischenregister zur Ausgangsdatenleitung geleitet werden. Die Daten können von der Ausgangsiel tung zur Eingangsleitung und über die Leitungen zu und von einem Hauptspeicher und Eingangs/Ausgangs- oder peripheren Einrichtungen geleitet werden. Die verschiedenen Datenwege erlauben den üblichen Verkehr zwischen dem Konzeptspeicher und den Datenleitungen und außerdem ermöglichen sie eine örtliche, rasche Zwischenverbindung zwischen dem Konzeptspeicher und der Yerarbeitungsmatrix. Bei einem anderen Ausftüirungsbeisplel der Erfindung enthält das System eine Konzeptspeicheranordining, die keinen Konzep/fcspeicher enthält sondern aus einer Anordnung von Konzeptregistern besteht, von denen, jedes beliebige zur Aufnahme und Abgabe von Daten adressierbar ist.
Die Erfindung wird an Hand der Zeichnung näher erläutert, es zeigen:
Fig. 1 ein Schaltbild eines einen Konzeptspeicher enthaltenden Da tenverarb ei tungs teile s einer Datenverarbeitungsanlage gemäß einem ersten Aüsführungsbeispiel der Erfindung}
Pig. 2 ein Fig. 1 entsprechendes Schaltbild eines Systems, das jedoch eine Anordnung von Konzeptregistern an Stelle des in Fig. 1 verwendeten Konzeptspeichers enthält, und
9Ο-0&-Ϊ87 133-8
5 ein Schaltbild einer Anordnung, die Fig. 2 ähnlich ist, jedoch kein Datenregister enthält.
Hg. 1 zeigt einen Teil einer digitalen Rechenanlage mit Datenwegen, die eine Eingangs-Datenleitung IB und eine Ausgangs-Datenleitung OB enthalten. Die Datenleitungen enthalten jeweils eine Anzahl von Adern zur Übertragung einer entsprechenden Anzahl von Bits von Datenzeichen, Wörtern oder größeren Einheiten. Auch die anderen in der Zeichnung dargestellten Leitungen sind mehradrig. Von der Eingangs-Datenleitung IB können Daten in einen Hauptspeicher M übertragen werden, von. dem aus wiederum Daten über ein Gatter 12 zur Ausgangsdatenleitung OB gelangen können. Der Hauptspeicher M kann irgendein üblicher Speicher mit "beliebigem Zugriff sein und enthält ein nicht dargestelltes Adressenregister, durch das die Adresse eines Speicherplatzes aus dem Daten herausgelesen oder in den Daten eingespeichert werden sollen, bestimmt wird· Ein Verstärker 14 ermöglicht, Daten von der Ausgangsdatenleitung OB zur Eingangsdatenleitung IB zu übertragen.
Die Gatter 10, 12 und andere Gatter, die noch erwähnt werden, sind übliche Und-Gatter. Die funktion dieser Und-Gatter■kann selbstverständlich auch durch andere Gatter ausgeübt werden, wenn man die Signalpolaritäten und Gatterfunktionen entsprechend wählt. Jedes in der Zeichnung dargestellte Gattersymbol stellt eine Anzahl von Einzelgattern dar, die jeweils zwischen eine
U09818/1338
: ■■ : - "7 - '■ :.■.■'
Eingangs- und Ausgangsader geschaltet sind. An den Gattersymbolen sind Auftast-Eingangsleitungen angedeutet, denen ein Auftastsignal zugeführt wird, wenn die aus einer Anzahl von Bits bestehenden Datensignale vom Gatter durchgelassen werden soll.
Von der EingangsdatenleitungIB können Daten durch ein Gatter 16 zu Eingangs- und Ausgangs-Einrichtungen I/O übertragen werden, während diese Einrichtungen ihrerseits Daten über ein Gatter 18 an die Ausgangsdatenleitung OB zu liefern vermögen.
Der Rest von Pig. 1 stellt den zentralen Verarbeitungsteil der Rechenanlage dar, der eine logisch-arithmetische Einheit umfaßt, deren Herz eine Verarbeitungsmatrix PM ist. Die Verarbeitungsmatrix ist eine Schaltung zur Durchführung von Additionen, Subtraktionen, Verschiebungen, Vergleich, Maskierungen usw. mit einem oder zwei EingangsOperanden. Der Begriff "Verarbeitungsmatrix" soll hier nur das reine Rechenwerk ohne die erforderlichen Eingangs- und Ausgangsspeicher bedeuten und liefert einen Ausgang nur bei ,Erhalt eines oder mehrerer Eingänge.
Die Verarbeitungsmatrix 3?M hat einen Eingang 19 für einen ersten Operanden, der über ein Gatter 20 zugeführt wird, und einen Eingang 21 für einen zweiten Operanden, der über ein Gatter 22 zugeführt wird. Der erste Operand wird von der Eingangsdatenleitung IB über ein Gatter 24 einem Versorgungsregister TJR und von diesem Über das Gatter 20 dem Eingang 19 der Verarbeitungsmatrix PM zugeführt. .
ϋ098Ί8Π338
Ein Datenregister DE eines Konzeptspeichers SPM nimmt den zweiten Operanden auf und liefert ihn über das Gatter 22 an den zweiten Eingang 21 der Verarbeitungsmatrix. Der Konzeptspeicher SPM ist eine Anordnung oder Reihe von Speicherelementen, wie Magnetkernen, mit Wicklungen und Kreisen zum Speichern von Information in den Magnetelementen und zum Herauslesen von Information von den Speicherelementen in das Datenregister. Das Datenregister DE erhält Daten von der Eingangsleitung IB über ein Gatter 26 und eine Leitung 25. Das Datenregister DE kann außerdem über eine leitung 27 Daten von einem beliebigen adressierten Speicherplatz im Konzeptspeicher SPM erhalten.· Die Adressierung der Speicherplätze des Konzeptspeichers SPM erfolgt durch den Inhalt eines Adressenregisters AE.
Beim Herauslesen von Daten aus dem konventionellen Konzeptspeicher SPM in das Datenregister wird die herausgelesene Information im Konzeptspeicher SPM gelöscht. Die gelöschte Information kann vom Datenregister DE über Leitungen 28, 29, ein Gatter 30 und eine an einen Dateneingang 32 des Konzeptspeichers SPM angeschlossene leitung 31 wieder rückgespeichert werden. Die vom Datenregister in den adressierten Speicherplatz des Konzeptspeichers SPM rückgespeicherte Information kann erstens die ursprünglich vom Konzeptspeicher SPM herausgelesene Information oder zweitens Information die in das Datenregister DE durch das Gatter 26 von der Eingangsdatenleitung IB gespeichert wurde^
U0981Ö/T338
oder eine Kombination von herausgelesener und von der Datenleitung eingespeicherter Information sein.
Das Konzeptspeichersystem mit dem Konzeptspeicher SPM, dem Adressenregister AR, dem Datenregister DR und der das Gatter 30 enthaltenen Datenrückspeicherungsschleife kann in üblicher Weise ausgebildet sein. Es sind Konzeptspeiehersysteme mit einer Lese/Schreibe-Zykluszeit von unter einer halben Mikrosekunde bekannt. Dies ist wesentlich weniger als sieh mit bekannten Speichern großer Kapazität, die sich als Hauptspeicher M der Anlage eignen, erreichen läßt.
Das Datenregister DR ist außerdem über eine leitung 35 und ein Gatter 36 mit der Ausgangsdatenleitung OB verbunden.
Die Verarbeitungsmatrix PM hat einen Ausgang 37 an dem das Ergebnis der mit einem oder beiden EingangsOperanden zugeführten Operation zur Verfügung steht. Der Ausgang 37 ist über ein Gatter 4-0 mit einem Zwischenspeicher IR verbunden, dessen Ausgang über ein Gatter 42 an die Ausgangsdatenleitung OB angeschlossen ist. Der Ausgang 37 der Verarbeitungsmatrix ist außerdem über ein Gatter 44 und eine Leitung 45 m^ äem Dateneingang des Konzeptspeichers SPM verbunden.
Die in der Zeichnung dargestellten, in die Datenwege eingeschalteten Gatter und Einheiten werden alle durch ein nur sehematiach dargestelltes Leitwerk OTJ gesteuert. Das Leitwerk kann
098187 1338
■·- ίο -
in üblicher Weise ausgebildet und in nicht dargestellter Weise mit den leitungen IB, OB verbunden sein, um die für sein Arbeiten erforderlichen Signale zu erhalten. ·
Im Betrieb der in 3Pig..-1 dargestellten Datenverarbeitungsanlage führt die Verarbeitungsmatrix PM mit den Daten, die ihren Eingängen vom Versorgungsregister UR und Datenregister DE zugeführt werden, die verschiedensten logischen und arithmetischen Operationen aus. Der erste Operand, der dem ersten Operandeneingang 19 der Verarbeitungsmatrix PM vom Versorgungsregister UR durch das Gatter 20 zugeführt wird, kann von irgendeiner Einheit über die Eingangsdatenleitung IB kommen. Die Daten können beispielsweise vom Hauptspeicher M stammen und über das Gatter 12, die Ausgangsdatenleitung OB, den Verstärker 14, die Eingangsdatenleitung IB und das Gatter 24 zugeführt werden. Der erste Operand kann auch von einem früher erzeugten Ausgangssignal der Verarbeitungsmatrix PM stammen, das bei Speicherung im Zwischenregister IR über das Gatter 42, die Ausgangsdatenleitung OB, den Verstärker 14, die Eingangsdatenleitung IB und das Gatter 24 zugeführt wird. Weiterhin kann der erste Operand vom Datenregister DR über die Leitungen 28, 35, das Gatter 36, die Ausgangsdatenleitung OB, den Verstärker 14, die Eingangsdatenleitung IB und das Gatter 24 zugeführt werden. Eine weitere Möglichkeit besteht darin, daß der erste Operand von einer peripherenEnheit I/O über das Gatter 18, die Ausgangsdatenleitung OB, den Verstärker 14, die Eingangsleitung IB und das Gatter 24 zugeführt wird.
009818/1338
Der vom Datenregister DR durch das Gatter 22 dem zweiten Operandeneingang 21. der Verarbeitungsmatrix PM zugeführte Operand kann ebenfalls vom Hauptspeicher M, zwischen Register IR oder einer peripheren Einheit I/O über Wege zugeführt werden, die statt des G-atters 24- das Gatter 26 enthalten. Der zweite Operand kann auch vom Konzeptspeieher SPM über die Leitung 27 im Datenregister DR gespeichert werden und dann, gewünsentenfalls, über die Rückkopplungsschleife 29, 30, 31, 32 wieder im Konzeptspeicher SPM rückgespeiehert werden.
Der erste und/oder zweite Operand, die vom Versorgungs- und/oder Datenregister der Verarbeitungsmatrix PM zugeführt werden, werden durch diese verarbeitet und das Ergebnis tritt am Ausgang 37 auf. Das Ausgangesignal der Verarbeitungsmatrix PM kann durch das Gatter 40 dem Zwischenspeicher IR zugeführt werden, von den es dann durch das Gatter 42, die Ausgangsdatenleitung OB, den Verstärker 14 und die Eingangsdatenleitung IB dem Hauptspeicher M, dem Versorgungsregister IR, dem Datenregister DR oder einer peripheren Einrichtung I/O zugeführt wird.
Das Ausgangssignal der Verarbeitungsmatrix PM kann auch durch ein Gatter 44 und eine Leitung 45 direkt dem Dateneingang 32 des Konzeptspeichers SPM zugeführt werden, von dem es dann über die Leitung 27 in das Datenregister DR übertragen werden kann« Die Gatter 30 und 44 können"außerdem so gesteuert werden, daß die dem Konzeptspeicher SPM zugeführte Information zum Teil
00981871338
von der Verarbeitungsmatrix PM und im übrigen vom Datenregister DR kommt. ' ■
Es kann etwa, um ein spezielleres Beispiel für die Arbeite- · weise der Anlage zu geben, erforderlich sein, eine im ■Versorgungsregister UR gespeicherte Zahl wiederholt zu einer im Datenregister gespeicherten Zahl zu addieren. Die erste Summe, die am Ausgang 37 der Verarbeitungsmatrix PM auftritt, wird dann über das Gatter 44 und die Leitung 45 dem Konzeptspeicher SPM zugeführt, aus dem es in das Datenregister DR übertragen wird. Die immer noch im Versorgungsregister UR gespeicherte Zahl wird dann zu der im Datenregister DR gespeicherten Summe addiert und die am Ausgang der Verarbeitungsmatrix auftretende neue Summe wird über den Konzeptspeicher SPM wieder dem Datenregister DR zugeführt. Die Additionen können mit Hilfe der zusätzlichen, örtlichen Verbindungsschleife zwischen dem Datenregister DR und der Verarbeitungsmatrix PM praktisch beliebig oft wiederholt werden. Gleichzeitig können dieselben oder andere Daten über Wege, die die Ausgangsdatenlei tung OB und die Eingangsdatenleitung IB enthalten, übertragen werden« - - ' - .. -.-■
Bei einem ..anderen Beispiel fär. die .Arbeitsweise der. Anlage soll ein Vergleich oder eine andere logische Operation mit einer Folge von Operanden;, die im Hauptspeicher;M gespeichert sind, bezüglich einer entsprechenden Folge von Operanden, die ii Konseptspeicher SPM gespeichert, sind,durchgeführt werden, Dabei
009818/1338 _ BAD 0RielNAL
wird ein Operand aus dem Hauptspeicher M über das Gatter 12, die Ausgangsleitung OB, den Verstärker H, die Eingangsleitung IB und das Gatter 24 in dem Versorgungsregister TIR gespeichert. Gleichzeitig wird ein entsprechender Operand vom Konzeptspeicher SPM über die Ausgabeleitang 27 im Datenregister DE gespeichert. Die beiden Operanden, von denen sich der eine im Versorgungsregister UR und der andere im Datenregister DR befinden, werden dann der Verarbeitungsmatrix PM zugeführt, an deren Ausgang 37 dann ein entsprechendes Ausgangssignal auftritt. Das Ausgangssignal von der Verarbeitungsmatrix PM kann wieder in dem Speicherplatz des Hauptspeichers gespeichert werden, aus dem der Operand herausgelesen worden war. Andererseits kann der Ausgaiig der Verarbeitungsmatrix PM in den Speicherplatz des Konzeptspeichers eingespeichert werden, aus dem der andere Operand entnommen worden war. Die Operation wird wiederholt, bis alle Operanden der Operandenfolge im Hauptspeicher M mit entsprechenden Operanden der Operandenfolge im Konzeptspeieher SPM verglichen sind.;
Bei einer Abwandlung der beschriebenen Operation werden die Ergebnisse der Vergleiche' oder anderen Punktionen, die in der Verarbeitungsmatrix PM mit der Operandenfolge durchgeführt werden, einer nicht dargestellten Erkennungsstufe zugeführt werden, um ein kumulatives.Ergebnis zu bestimmen. Dieses Ergebnis kann dazu verwendet werden, um den !unktionsablauf der Anlage über das
009818/1338
Leitwerk GU entsprechend den funktionell en Erfordernissen zu steuern. .
Fig. 2 zeigt einen Teil einer Rechenanlage, der ähnlich wie der der-Fig.- T ausgebaut ist, sich von diesem jedoch darin unterscheidet, daß an Stelle des Konzeptspeichers eine Anordnung von Konzeptregistern verwendet wird. Fig. 2 zeigt also den zentralen Verarbeitungsteil einer Rechenanlage ähnlich wie Fig. Entsprechende Einheiten sind daher in Fig. 1 und 2 mit den gleichen Bezugszeichen versehen. Statt des Konzeptspeichersystems SPM, AR, DR in Fig. 1 enthält die in Fig. 2 dargestellte Anordnung eine Anordnung von Konzeptregistern 50 und ein Datenregister DR'.
Die Konzeptregister 50 sind in Zeilen Ir II, III, IV und Spalten 1, 2, 3 angeordnet. Jedes Register kann aus einer Anzahl von Flipflops zur Speicherung einer entsprechenden Anzahl von Bits bestehen. Die Ausgänge aller Register der Anordnung sind über die Leitung 27 mit dem Datenregister DR1 verbunden.
Ein "beliebiges Register der Anordnung 50 kann zur Aufnahme von Daten vom Datenregister DR1 oder von der Verarbeitungsmatrix PM oder zur Abgabe von Daten an das Datenregister DR' adressiert werden. Die Adressierung eines speziellen Registers erfolgt durch Erregung eines entsprechenden Zeilenleiters 51, 52, 53 oder 54 und eines entsprechenden Spaltenleiters 55, 56 oder Wenn beispielsweise der Zeilenwahlleiter 53 der dritten Zeile und der Spaltenwahlleiter 56 der zweiten Spalte erregt werden,
Ü09818/1338
vermag das Register HI2 Daten von der Eingangsleitung 25 auf-, zunehmen und Daten an die Ausgangsleitung 28 abzugeben. Jedes Register enthält nicht dargestellte Eingangs- und Ausgangsgatter, die bei Erregung des zugehörigen Zeilen- und Spaltenwahlleiters aufgetastet werden. -
.- Die verschiedenen Registerreihen I, II, III können bei Fig. 2 dazu verwendet werden, Information zu speichern, die eine entsprechende Anzahl von Programm- oder Verarbeitungszustände betreffen. Jede Registerzeile kann Befehlsregister, Programmzählerregister, Datenakkumulationsregister usw. für ein entsprechendes Programm umfassen. Ein durch eine Zeile gebildeter Registersatz kann für ein ProduktionsprOgramm des Benutzers reserviert sein, eine zweite Zeile für ein Programms das die peripheren Einrichtungen' steuert oder bedient und TJnterteechungsbedingungen bearbeitet, und eine dritte Zeile kann für ein Programm reserviert sein/ das zur Analysierung von Unterbrechungsbedingungen und zur- Durchführung von Ausführungsroutinen oder Uebenprogrammen bestimmt ist. Der Konzeptspeicher SPM in Fig. 1 kann Speicherplatz enthalten, die zum gleichen Zweck in ähnlicher Weise in Gruppe;.! :&^ι^.ύΤύ:-ι®% sind α
Die in Fig. 2 dargestellte Anlage- sd-o 4©2? Matrix von Konzeptregistern 50 arbeitet ganz entsprechend wie die Anlage der Jig. 1, die einen Konzeptspeioher enthält. Beide Systeme können im Betrieb schnell von einem Programm, bei dem ein Satz und eine
BAD 0 09818/1338
Zeile von Registern oder Speicherplätzen verwendet wird, auf ein anderes Programm, bei dem ein anderer Satz von Registern verwendet wird, -umgeschaltet werden, ohne daß dazwischen die ganze Information, die später zur fortführung des unterbrochenen Programms benötigt wird, in den Hauptspeicher übertragen und aus diesem die sofort zur Durchführung des Uhterbrechungsprogrammes erforderliche Information herausgelesen werden muß. Die Durch-, führung des TJnterbrechungsprogrammes kann sehr rasch in Angriff genommen werden, da die Inhalte der Register, die die für das Unterbrechungsprogramm benötigte Information enthalten, für die Verarbeitungsmatrix PM direkt zugänglich sind. Außerdem können gleichzeitig andere Daten über die Eingangs- und Ausgangsdatenleitungen IB,OB übertragen werden.
Fig, 3 zeigt ein System, das sich von dem der Fig. 2 darin unterscheidet, daß das Datenregister DR' fehlt und die Ausgänge der Register in der Matrix 50 über das Gatter 22 direkt mit dem zweiten Operandeneingang der Verarbeitungsmatrix PM gekoppelt sind. Ferner sind die Eingänge der Register der Matrix 50 über das Gatter 26 mit der Eingangsdatenleitung IB und über das Gatter 44 mit dem Ausgang der Verarbeitungsmatrix PM verbunden. Ein Register in der Matrix 50 kann einen Teil eines Wortes von der Eingangsdatenleitung IB und gleichzeitig einen anderen Teil des Wortes von der Verarbeitungsmatrix PM erhalten.
009818/1338
Die In Fig. 3 dargestellte Anlage arbeitet ähnlich wie die Anlagen, die in Fig. 1 und 2 dargestellt sind, mit der Ausnahme, daß ein Resultat von der Verarbeitungsmatrix PM nicht unmittelbar in den gleichen Platz der Konzeptspeichermatrix 50 rückgespeichertwerden kann, aus dem der zweite Operand herausgelesen wird. Der Grund hierfür liegt darin, daß kein zwischengeschalteter Speicher wie das Datenregister DR "bzw. DR* vorhanden ist. Außer in dem Platz, der gerade den zweiten Operanden liefert, kann das Ergebnis von der Verarbeitungsmatrix PM in Fig. 3 jedoch sofort in jedem anderen Platz dieser Matrix gespeichert werden.
In den Fig. 1, 2 und 3 stellen jedes Gatter und jeder Datenweg Gatter und Leiter für die verschiedenen oder mehr Informationsbits eines Computerwortes dar. Immer wenn sich ein Daten- · weg in zwei oder drei Zweige aufteilt, können die Gatter in den Zweigen so gesteuert werden, daß sie ein ganzes Computerwort in einem Zweig oder Teile des Computerwortes in verschiedenen Zweigen durchlassen. Bei Vereinigung zweier Datenwegzweige können die Gatter in entsprechender Weise in einen der Datenwege so gesteuert werden, daß sie das ganze Computerwort durchlassen oder die Gatter können so gesteuert werden, daß jedes entsprechende Teil eines Oomputerwortes durchläßt«
Die in den Fig. 1, 2 und 3 dargestellten Ausführungsbeispiele der üirfindung sind dadurch gekennzeichnet, daß sie Datenwege zwischen Einheiten, die über die Sammelleitungen IB, OB
009818/1330
■·■■■ '■ - 18 -
fahren und zusätzlich in Kerne, örtliche Zwischenverbindungen zwischen einer Konzeptspeicheranordnung SPM oder 50 und der Verarbeitungsmatrix PM enthalten. Diese zusätzlichen Verbindungswege erlauben einfache wiederholte Operationen schneller durchzuführen als bisher und während ihrer Durchführung gleichzeitig Datenübertragungen über die Eingangsleitung IB und die Ausgangsleitung OB durchzuführen. Die vielen Datenwege, die die beschriebenen Systeme, insbesondere die der Fig. 1 und 2, enthalten, lassen sich so steuern, daß die sehr verwickelten, zeitabhängigen Folgen von elementaren Datenübertragungsschritten, die bei der Durchführung von Rechnerprogrammen erforderlich sind, schneller und mit besserem Wirkungsgrad als bisher durchgeführt werden können. Die beschriebene Organisation der Datenwege erlaubt außerdem eine Vereinfachung der Arbeit des Programmierers beim Entwerfen von Programmen für die Sechenanlage.
00 9818/1338

Claims (1)

  1. :■■ ■■■■■. - 19 - . - ' , ■·■■■■
    Patentansprüche
    1.) Datenverarbeitungsanlage mit einer Datenleitung, einer zwei Operandeneingänge und einen Ausgang aufweisenden" Verarbeitungsmatrix, einem zwischen die Datenleitung und den ersten Qperandeneingang der Verarbeitungsmatrix geschalteten, Daten von der Datenleitung empfangenden und an die Verarbeitungsmatrix abgebenden Versorgungsregister, einem Hauptspeicher und einem Hilfs- oder Konzeptspeiehersystem, das einen mit der Datenleitung koppel, baren Dateneingang, eine Anzahl von Speicherplätzen und einen Datenausgang hat, dadurch g e k e η η ζ e i c h η e t , da& jeder beliebige Speicherplatz des Eonzeptspeichersystems (SPM, AR, DE; 50) mit seinem Dateneingang (32; 25) oder Datenausgang (28) koppelbar ist, daß der Ausgang (28) des Eonzeptspeichersystems mit dem zweiten Operandeneingang (21) der Verarbeitungsmatrix (PM) und der Datenleitung koppelbar ist; daß der Ausgang (37) der Verarbeitungsmatrix (PM) mit dem Dateneingang des Konzeptspeichersystems und dem Eingang eines Zwischenregisters (IR) koppelbar ist, dessen Ausgang mit der Datenleitung koppelbar ist.
    2.) Datenverarbeitungsanlage nach Anspruch 1, dadurch ge k e η η ζ e i c h η e t , daß das Konzeptspeiehersystem eine Anordnung von KLipflop-Registern1 (50) enthält.
    0098 18/1338
    ' - 20 -
    ■3.) Datenverarbeitungsanlage nach Anspruch 1, d a d u roh ge k e η η ze i c hn e t , daß das Konzeptspeichersystem eine Anordnung von Wortspeicherplätzen enthält, die in einer Anzahl von Sätzen für eine entsprechende Anzahl van Programmzuständen enthält.
    4.) Datenverarbeitungsanlage nach Anspruch 1, 2 oder 3, gekennzeichnet d u r c h eine Eingangsdatenleitung "(IB), eine Ausgangsdatenleitung (OB), eine Anordnung (H) zum Übertragen von Daten von der Ausgangsdatenleitung zur Eingangsdatenleitung, und durch eine Kopplung der Eingangsund Ausgangsdatenleitungen mit dem Hauptspeicher (M) und peripherenlSjirichtungen (I/O).
    UO98 1 8/133 8
DE1524211A 1965-08-02 1966-08-01 Datenverarbeitungsanlage Expired DE1524211C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US476423A US3373407A (en) 1965-08-02 1965-08-02 Scratch pad computer system

Publications (3)

Publication Number Publication Date
DE1524211A1 true DE1524211A1 (de) 1970-04-30
DE1524211B2 DE1524211B2 (de) 1973-10-11
DE1524211C3 DE1524211C3 (de) 1974-05-16

Family

ID=23891767

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1524211A Expired DE1524211C3 (de) 1965-08-02 1966-08-01 Datenverarbeitungsanlage

Country Status (5)

Country Link
US (1) US3373407A (de)
DE (1) DE1524211C3 (de)
FR (1) FR1500927A (de)
GB (1) GB1148735A (de)
SE (1) SE326853B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4024503A (en) * 1969-11-25 1977-05-17 Ing. C. Olivetti & C., S.P.A. Priority interrupt handling system
US3651476A (en) * 1970-04-16 1972-03-21 Ibm Processor with improved controls for selecting an operand from a local storage unit, an alu output register or both
US3740722A (en) * 1970-07-02 1973-06-19 Modicon Corp Digital computer
US3798615A (en) * 1972-10-02 1974-03-19 Rca Corp Computer system with program-controlled program counters
US3969724A (en) * 1975-04-04 1976-07-13 The Warner & Swasey Company Central processing unit for use in a microprocessor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2843841A (en) * 1954-09-20 1958-07-15 Internat Telemeter Corp Information storage system
US3242467A (en) * 1960-06-07 1966-03-22 Ibm Temporary storage register
BE620922A (de) * 1961-08-08
US3258748A (en) * 1962-01-08 1966-06-28 Fntan, fntin
US3248708A (en) * 1962-01-22 1966-04-26 Ibm Memory organization for fast read storage
BE634161A (de) * 1962-07-03

Also Published As

Publication number Publication date
DE1524211C3 (de) 1974-05-16
SE326853B (de) 1970-08-03
DE1524211B2 (de) 1973-10-11
GB1148735A (en) 1969-04-16
US3373407A (en) 1968-03-12
FR1500927A (fr) 1967-11-10

Similar Documents

Publication Publication Date Title
DE2755273C2 (de)
DE1915818C3 (de) Steuerschaltung für ein elektronisches Datenverarbeitungssystem
DE2234867C2 (de) Anordnung in einer Datenverarbeitungsanlage zum Steuern der Verarbeitung zweier voneinander unabhängiger Befehlsfolgen
DE1524209B2 (de) Programmgesteuerte datenverarbeitungsanlage
DE1549523B2 (de) Datenverarbeitungsanlage
DE2724125A1 (de) Gleitkomma-datenverarbeitungsgeraet
DE2758830A1 (de) Rechenvorrichtung
DE1275800B (de) Steuerwerk fuer datenverarbeitende Maschinen
DE1774870C3 (de) Einrichtung zur Adressierung einer Speicherzelle eines Speichers in einer Datenverarbeitungsanlage
DE1774052B1 (de) Rechner
DE1549474B2 (de) Anordnung in einer elektronischen digitalen Datenverarbeitungsanlage zur Ausführung eines ersten Befehls und gleichzeitigen Decodierung eines folgenden Befehls
DE1499191B2 (de) Elektronische einrichtung fuer eine datenverarbeitungsanlage
DE2245284A1 (de) Datenverarbeitungsanlage
DE2747304C3 (de) Einrichtung zur Mikrobefehlssteuerung
DE1524211A1 (de) Datenverarbeitungsanlage
DE1774421B1 (de) Mehrprogramm datenverarbeitungsanlage
DE2403669A1 (de) Spezialcomputer
DE2727188A1 (de) Anordnung zum adressieren eines speichers
DE1424756B2 (de) Schaltungsanordnung zum fehlergesicherten Einführen oder Wiedereinführer, von Programmen in den Hauptspeicher einer datenverarbeitenden Anlage
DE2150292C2 (de) Mikroprogrammgesteuerte Datenverarbeitungsanlage mit überlagerter Ausführung und Entnahme von Befehlen
DE1424746A1 (de) Datenverarbeitungsanlage
EP0822482A2 (de) Datenverarbeitungseinrichtung mit einem Mikroprozessor und einer zusätzlichen Recheneinheit
DE2234192C2 (de) Datenverarbeitungsanlage
DE3340078A1 (de) Prozessor-zelle zur verwendung in einer aus derartigen zellen gebildeten anordnung
DE2836873C2 (de) Speichersystem mit wahlfreiem Zugriff

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee