DE2358545A1

DE2358545A1 - Datenverarbeitungssystem mit dynamisch veraenderlichem vorrangzugriffssystem

Info

Publication number: DE2358545A1
Application number: DE2358545A
Authority: DE
Inventors: Angelo Dr Ing Bardotti; Renzo Dipl Ing Pederzini
Original assignee: Honeywell Information Systems Italia SpA
Current assignee: Bull HN Information Systems Italia SpA
Priority date: 1972-11-29
Filing date: 1973-11-22
Publication date: 1974-06-06
Also published as: JPS4984758A; US3925766A; FR2208147B1; IT971304B; JPS5646615B2; CA994919A; FR2208147A1; AU6276673A; GB1423674A; AU475654B2

Description

Datenverarbeitungssystem mit dynamisch •veränderlichem Tor rang Zugriffs system

Die Erfindung bezieht sich auf ein dynamisch veränderliches System zur Steuerung von Zugriffsmechanismen für eine Vielzahl von gegenseitig asynchronen, mit einem gemeinsamen Zentralgerät verbundenen Datenbehandlungseinheiten. Dieses Vorrangzugriffssystem ist für Datenverarbeitungssysteme bestimmte

Es ist bekannt, daß ein. modernes Datenverarbeitungssystem im wesentlichen eine Zentraleinheit, mindestens jedoch einen Hauptspeicher und eine Vielzahl von peripheren Da— tenbehandlungseinheiten umfaßt, die entweder einzeln oder in Gruppen mit der Zentraleinheit mittels Steuerprozessoren oder Steuereinheiten verbunden sind·

Unter diesen peripheren G-eräten sind z.B· Kärtenabfühl- und Stanzeinheiten, lochstreifenstanzer, Lochstreifenleser, Aufzeichnungseinheiten für Magnetbänder, Magnetplatten und Magnettrommeln, Drucker und Fernlocher für die Datenübertragung und den Datenempfang zu verstehen.

-2-

409 8 23/08 32

.Solche Vorrichtungen müssen mit dem Zentralgerät Informationen austauschen, do ho die Vorrichtungen müssen Informationen empfangen, wie ZeBo Operationsbefehle oder Daten,' die ZoBo gedruckt, aufgenommen, gelocht oder übertragen werden. Die Vorrichtungen übertragen dem Zentralgerät Informationen, wie z.Bo Statusinformationen der peripheren Geräte oder Daten, die zu speichern oder vom Zentralgerät zu verarbeiten sind» Wenn das Zentralgerät mit sehr vielen oder, hypothetisch gesprochen, mit einer unbegrenzten Anzahl von Systemelementen versehen ist, und angenommen, daß die peripheren Geräte voneinander unabhängig sind, dann wäre es möglich, daß diese Zentralprozessoren die Informationen gleichzeitig mit allen mit dem Zentralprozessor verbundenen peripheren Geräten ohne gegenseitige Einmischung oder Unvereinbarkeit austauschen können»

Tatsächlich werden die Zentralgeräte jedoch mit einer begrenzten Anzahl von Systemelementen ausgestattet, wie z.B· mit einem oder mehreren Arbeitspeichern und Recheneinheiten, mehreren Registern zur Speicherung von Informationen, die sich bei jedem peripheren Gerät auf die Informationsumtausch zu stände beziehen und schließlich einer begrenzten Anzahl von Steckdosen, die notwendig sind, Um die peripheren Geräte mit dem Zentralgerät zu verbinden

Infolgedessen kann der Zentralprozessor die Informationen mit allen verbundenen peripheren Geräten nicht gleichzeitig austauschen»

Es ist eine Tatsache, daß ein gleichzeitiger Informationsaustausch mit mehreren peripheren Geräten bei der Verwendung eines großen Computers mit vielfachen Systemelementen. und bei dessen Ausnutzung von verschiedenen Systemelementen möglich ist© Aber man muß dabei im allgemeinen in Betracht ziehen, daß mehrere periphere Einheiten dasselbe

409823/0832

Systemelement ausnutzen« Wenn ζ»Bo zwei periphere Einheiten zwei in demselben Speicher gespeicherte Informationen gleichzeitig 'benötigen und der Speicher aber nur einen einzigen Zugriff zugleich erlaubt, dann ist es klar, daß beide Anforderungen nioht zugleich erfüllt werden können^

Dabei erhebt sich das !Problem der Bestimmung einiger Orderkriterien, die ausgeführt werden müssen, um eine Vielzahl von InformationsaUstausGhvorgängen durchführen zu können»

Wenn das Verfahren eines jeden solchen Äüista:uaehes, dVho die einzelnen Phasen und die Wahl des Zeitpunkts derselben, genau vorauszusehen ist, dann wäre es Möglich, mehrere Inforjnationsaustauschvorgänge gemeinsam zu organieie— ren, um einen einzelnen im voraus programmierbaren und vom Zentralprozessor .kontrollierbaren Austausch einzurichteni Die möglichen Konflikte der Zeitberechnung könnten im vor— aus je nach Wunsch ausgeschieden werden*

Solche voraussehbaren Verfahren sind aber in der Praxis nicht der Fall» Infolgedessen sieht sich der Zentralprozessor dem Problem der Wahl zwischen sich voneinander ausschließenden Informationsäustauschvörgängen gegenübergestellt β

Wenn eine solche Information sau st auschmöglichkeit ^besteht, muß ZeBo diese mittels eines "Verfügbarkeitssignala¹¹ von jedem peripheren Gerät signalisiert werden»

Auch ein anderer Gesichtspunkt muß dabei in Betracht gezogen werden«. Viele periphere Geräte verursachen besondere Beschränkungen wegen ihrer Eigenheiten bei der Verwirklichung} sie erfordern, daß der Informationsaustausch (mindestens jedoch bestimmte Informationsteile) innerhalb vorbestimmter

Λ Q 9 8 2 3/ O 832

Zeitgrenzen nach der Aussendung des Verfügbarkeitssignals stattfinden

In solch einem Fall nimmt das Verfügbarkeitssignal den zwingenden Aspekt der Anforderung an, indem das Signal von dem Zentralgerät sofort eine Antwort hervorruft und sogar andere Tätigkeiten, einschließlich Informationsaustauachvorgänge, unterbricht, um eine, bessere Ausnutzung der peripheren Geräte zu erhalten· Deshalb werden die von den peripheren Geräten geschickten Anforderungen, die die Verfügbarkeit der Informationsaustauschvorgänge oder das Informationsaustauschbedürfnis anzeigen, normalerweise Unterbrechungsanforderungen genannt»

Mehrere Unterbrechungsanforderungen können zu irgendeinem gegebenen Zeitpunkt in dem Zentralgerät in der Schwebe gehalten werden, und viele verschiedene Orderkriterien, die zur Erfüllung solcher Anforderungen bestimmt sind, können durchgeführt werden· Bas Hauptkriterium gemäß dem Stand der Technik war entweder das Zeitkriterium (die Unterbrechungs— anforderungen wurden ihrer chronologischen Reihenfolge nach, in der sie vorgelegt wurden, erfüllt) oder das feststehende Kriterium gemäß dem Kanal bzw· peripheren Gerät, von dem die Unterbrechungsanforderungen empfangen wurden, oder ein Verbindungskriterium«

Um eine größere Flexibilität der Prioritätszuweisung zu erhalten, wurden verschiedene Unterbrechungsanforderungsarten gebraucht, ζ·Β· werden die Anforderungen gemäß ihrer Priorität auf verschiedene Zuführungsdrähte geschickt oder, wenn die Anforderungen von einem die Priorität kennzeichnenden Code begleitet werden, werden diese auf einen einzelnen Zuführungsdraht geschickt· Somit werden entsprechend des peripheren Geräts oder der angeforderten leistung verschiedene Wichtigkeitsstufen geschaffen»

409823/0832

-5-

Das Verhalten des Zentralprozessors war jedoch so bestimmt₉ daß die Eeaktion des Zentralprozessors einer gegebenen Anregung gegenüber immer dieselbe war«

Aufgabe der Erfindung ist es, solchen Unannehmlichkeiten mit Hilfe eines programmgesteuerten dynamischen Vorrang-Td e Stimmung s syst ems zu begegnen, bei dem, wenn eine äußere Anforderung (d_eh. eine Unterbrechungsanforderung) auftritt, sich die Zentraleinheitsreaktion gemäß der Verhältnisse ändern kanne

Zur Lösung dieser Aufgabe geht die Erfindung aus von einem Datenverarbeitungasystem, bestehend aus einem Zentralprozessor zu dessen Steuerung und Überwachung, das mit einer Vielzahl von Kanälen zum Austausch von Informationen und einer Vielzahl von peripheren Einheiten zur Bearbeitung der Daten versehen ist_s wobei die .peripheren Einheiten durch Kanäle mit dem Zentralprozessor verbunden sind, · und das mi"t Mitteln zur Erzeugung von Unterbrechungs anf or— derungen als Ergebnis ύοχι vorbestimmten Voraussetzungen versehen ist, wobei der Zentralprozessor zusätzlich Mittel zum Empfang der Unterbrechungssignale aufweist*

Für ein solches Datenverarbeitungssystem wird erfindungsgemäß vorgeschlagen, daß der Zentralprozessor mit einem veränderbaren Vorrangnetz versehen ist zur wahlweisen Zuteilung einer Vorrangebene mittels vom Zentralprözessor gesteuerter Vorrangsteuermittel an jeweils eine Unterbrechungs anf orderung hinsichtlich noch anderer vorhandener Unterbrechungsanforderungen als Ergebnis, von dem Zentralprozessor gegebener Signale»

Mit anderen Worten besteht die Erfindung darin, daß eine Anzahl von Eingäbe- und Ausgabekanäien zur Verbindung mit

409823/0832" ^-^

den peripheren Einheiten vorgesehen ist; jeder Kanal ist jedoch mit mindestens einem Zuführungsdraht zur Übertragung der Unterbrechung sanf orderung en mit einem logischen mit bedingten Elementen versehenen Vor rangnetz sowie mit einer ersten Eingabenserie für den Empfang solcher Unterbrechung sanf orderung en und mit einer zweiten Eingabenserie für den Empfang der steuerbaren bzw» bedingten Signale versehen, wobei diese Unterbrechungsanforderungen beherrschen, derart daß diese Signale die bedingten Elemente in einer Rangordnung aufbauen, die an die Eingabenserie geführt und mit einer Registeraerie versehen wird (ein Register für jeden Kanal) für die Speicherung von von dem Zentralprozessor empfangenen Instruktionen, die eine Vorrangebene der Unterbrechungsanforderung eines jeden Kanals feststellen} und die Registerausgabe mit der zweiten Eingabenserie verbunden wird,, um die bedingten Signale an das logische Yorrangnetz zu bringen*

Bie Erfindung kann auch für den Fall angewandt werden, daß verschiedene periphere Geräte Unterbrechungsanforderungen auf einen einzelnen Zuführungsdraht legen; wie auch für den Fall» daß verschiedene Arten der Unterbrechungsanforderungen (dehe Anforderungen, die verschiedene Wichtig;keitsstufen haben) gemäß der Art der Anforderung auf verschiedene Zuführungsdrähte geschickt werden oder verschiedene Arten von Unterbrechungsanforderungen in einer codierten Form auf verschiedene Zuführungsdrähte geschickt werden·

Somit erhält das Torrangsystem eine außerordentlich hohe Flexibilität, da eine verschiedene Yorrangebene» entsprechend den Umständen und im Yerhältnis zu den Anforderungsursachen oder sogar ₉ je nach Wunsch, im Yerhältnis zu den besonderen Belastungszuständen des Zentralprozessors irgendeiner Unterbrechungsanforderung zugeteilt werden kann*

409823/0832 -7-

Überdies ist es möglich, den Unterbrechungsanforderungseffekt zu modifizieren, nicht nur gemäß der Anforderungsebene bezüglich anderer Anforderungen, sondern auch bezüglich anderer Merkmale derselben Anforderung, doh» z.B», ob. irgendeine Anforderung die !Fähigkeit hat, andere bereits auf einer niedrigeren Ebene in Gang befindliche Informationsaust auschvorgänge zu unterbrechen, oder ob diese Anforderung, während sie beantwortet wird, von einer neuen Unterbrechungsanforderung, die eine effektive Unterbrechungsfähigkeit besitzt, unterbrochen wirde

Weitere Einzelheiten und Vorteile der Erfindung sind nachfolgend anhand der in der Zeichnung dargestellten.Aus-, führungsbeispiele des Erfindungsgegenstandes näher erMu-. terto Es zeigen:

Hg© T ein vereinfachtes Blockdiagramm der Gliederung eines Datenverarbeitungssystems;

Pig. 2 schemätisch ein Yerbindungsinterface zwischen. einem Zentralprozessor und den peripheren Geräten eines Datenverarbeitungssystems;

Figo ,3 in Übereinstimmung mit der Erfindung ein veränderliches Vorrangnetz für die von einer Vielzahl der peripheren Geräte zum Zentralprozessor eines Datenverarbeitung ssy stems geschickten Unterbrechungs— anf or derung e nj

Pig β 4- eine zweite Ausführungsform in Übereinstimmung mit der Erfindung j und .

5 die Ausführungsform einer Vorrang auswahlmatrix, die in dem veränderlichen Vorrangsystem verwendet werden kanne

409823/0832 -₈-

Figo 1 zeigt das Blockschema eines Oatenbehandlungssystems, das aus einem Zentraiprozessor 1, einem Hauptarbeitsspeicher 2, einer Informationsaustauschsteuereinheit 3* die ein Teil des Zentralprozessors ist, und einer Vielzahl von peripheren Einheiten 4 bis 13 besteht_β

Die peripheren Einheiten 4 und 5 z_eBo sind mit dem Zentralprozessor mittels einer Periphersteuereinheit 14 (auch "Interfaceadapter" genannt) verbunden, die mit dem Zentralprozessor mittels einer sich in dem Informationsaustauschkanal befindenden Serie von Leitungen in Verbindung stehen»

Der Kanal 15 ist mit dem Zentralprozessor mittels einer Steckdosenanordnung 16 verbunden«, Der Kanal 15 wird als Informationsaustauschkanal für die mit der Periphersteuereinheit 14 verbundenen peripheren Einheiten 4 und 5 verwendet* Da im Prinzip eine beliebige Anzahl von peripheren Einheiten mit einer einzelnen Periphersteuereinheit verbunden werden kann, wird der Unterschied zwischen den Begriffen "Kanal" und "Unterkanal" gemacht,

"Kanal" bedeutet eine Serie von Leitungen und bezieht sich auf spezifische fest zu der Leitungsserie gehörende Leistungsfaktoren von logischen Stromkreisen und Registern, die die Kommunikation mit dem Zentralprozessor ermöglichen·

"Unterfcanal" bedeutet dieselbe Leitungsserie und gleichen Leistungsfaktoren, wenn sie als Kommunikationsmittel zwischen dem Zentralprozessor und einer spezifischen von mehreren Einheiten mittels einer gemeinsamen Steuereinheit gewählten peripheren Einheit betrachtet werden» In dem hier in Betracht gezogenen Beispiel umfaßt der Kanal 15 zwei Unterk.anäle für die Verbindung mit peripheren Einheiten 4 und 5«

-9-409823/0832

Ein Zentralprozessor wird gewöhnlich mit einer Vielzahl van Steckdosen,, in die die Kanäle eingestöpselt werden^ und mit einer größeren Anzahl von Unterkanälen versehene

Pig» 1 zeigt ZoB. vier Kanäle 15, 17, 18, 19, die mit den entsprechenden vier Steuereinheiten 14» 20, 21, 22 verbun-.den sind« .

Wenn die peripheren Einheiten Informationen von dem Speicher empfangen oder zum Speicher übertragen müssen, dann muß ein Verbindungsweg im Zentralprozessor zwischen einer gegebenen Steckdose und dem Speicher und in der Beriphersteuereinheit zwischen dem entsprechenden. Stecker und der peripheren Einheit eingerichtet werden«, Dies wird durchgeführt einmal mittels der Informationsaustauschsteuereinheit 3 gemäß dem vorher eingerichteten Vorrangkriterium und mittels der in Betracht gezogenen Periphersteuereinheit andererseits«»

Es ist klar, .abgesehen von Ausnahmen,, daß, wenn ein Kanal Informationen mit einer gegebenen peripheren Einheit austauscht bzw ο wenn ein gegebener Unterkanal mit dem Zentralprozessor verbunden ist, keine anderen Infοrmationaaustau sehvorgange auf demselben Kanal stattfinden können· Die einzige erlaubte Überlappung ist, daß von der Periphersteuereinheit Unter br e'chung sanf or derungen geschickt werden können, die ..zu einer anderen peripheren Einheit gehören»

Solche Überlappung ist aber im Zentralprozessor mittels der zeitmultiplexen. Operation* in der verschiedene aufeinanderfolgende Zeitintervalle verschiedenen Kanälen zugeteilt werden, möglich, um teilweisen Informationsaustausch entsprechend den von der Informationsaustauscheteuereiaheit eingerichtete:» Yorrangkriterien durchzuführen«

403823/0832

Fig» 2 zeigt schematisch und nur beispielsweise den Aufbauzustand eines Zwischenverbindungskanslso

Die neundrahtige Leitungsserie DQ bildet einen Kanal zur parallelen Übertragung von acht-bit binärcodierter Information und einem Prüf- oder Paritätsbit» Der nach rechts gerichtete Pfeil zeigt an, daß die Informationen von dem Zentralprozesaor kommen·

Der Zuführungsdraht CO schickt zur Periphersteuereinheit ein Signal» das bestimmt, ob die auf den Kanal DO kommenden Informationen als Datum oder etwa als Periphereinheitsadresse oder als Befehl in Betracht gezogen werden sollen»

Der Zuführungsdraht STO schickt zur Periphersteuereinheit einen Zeitimpuls oder Abtastimpuls· Die auf Kanal DO und Zuführungsdraht" GO kommenden Signale werden nur während dieses Impulses erkannt«

Kanäle DI und Zuführungadrähte SI und STI funktionieren . in derselben Weise wie DO, CO und STO, d.h» zum Übertragen einer acht-bit binärcodierten Information und eines Prüfbits von der Periphersteuereinheit zum Zentralprozessor; weiter bestimmt SI, ob die auf Kanal DI kommenden Informationen als Datum oder als Status von einer peripheren Einheit in Betracht gezogen werden sollen; und STI trägt einen Abtastimpuls·

Zuführungsdraht Ι1ΪΤ entsendet eine Unterbrechungsanforderung und kann den Verhältnissen entsprechend fordern, daß Daten zur peripheren Einheit oder zum Zentralprozessor geschickt werden (d.h. INT kann nach der Erlaubnis Daten zum Zentralprozessor schicken) oder, daß der Zentralprozessor bestimmte Ereignisse oder den Status der peripheren Einheit in Betracht zieht*

409823/0832

-11-

~ 11 -

Schließlich signalisieren die Zuführungsdrähte EO und EI, von der jeweiligen peripheren Einheit oder von dem Zentralprozessor, daß eine Kommunikation oder ein Kommunikationsintervall zu Ende isto

Die "beschriebenen leitungsssrien und zugehörigen Signale werden "Interface" genannt©

Bevor man die Gliederung und die Wirkung der Informationsaustauschsteuereinheit 3p wo sich die eigentliche Erfindung -befindet, betrachtet, ist es ratsam, einen möglichen· Informationsaustausch durch ein Interface beispielsweise kurz zu beschreiben©

Es werden nochmals der Kanal 15? die Periphersteuereinheit 14 und die peripheren. Einheiten 4 und 5 (Fig·» 1) betrachtet.

Es wird angenommen, daß der Zentralprozessor eine bestimmte Anzahl von Daten, wie acht-bit Zeichen und Prüfbits, zur peripheren Einheit 4 schicken muß₉ damit die Zeichen gedruckt oder anders weiter bearbeitet werden« Zunächst muß die periphere Einheit 4 ausgewählt werden, doh« sie muß adressiert und betriebsbereit gemacht werden»

Um dies zu erreichen, sendet der Zentralprozessor zur Periphersteuereinheit 14 durch den Kanal 15 auf der Leitungsserie IK) das geeignete Zeichen in Begleitung eines auf CO kommenden Signals, welches zeigt, daß, das Zeichen die Adresse der peripheren Einheit 4 ist, und eines auf STO kommenden Abtastimpulses· Die periphere Steuereinheit 14 speichert diese Informationen in einem geeigneten Eingaberegister und wählt die periphere Einheit 4»

Hinterher sendet "der Zentralprozessor zur Peripheriesteuereinheit auf der Leitungsserie DO einen Befehl, der

409823/0832 ' -12-

•—12 —

die durchzuführende Operation bestimmt, und ein Signal auf CO und einen Abtastimpuls auf STO.

Es wird beispielsweise angenommen, daß die periphere Einheit 4 ein synchroner Seriendrucker ist und daß der geschickte Befehl der Befehl zum Zeilenvorschub und Wagenrücklauf ist»

Die Periphersteuereinheit empfängt diesen Befehl, schickt diesen zur peripheren Einheit und kontrolliert die erforderlichen Operationen« Inzwischen führt der Zentralprozessor, der die Periphersteuereinheit 14 ignoriert, andere Operationen durch, z.B. führt der Zentralprozessor innere Berechnungen durch oder tauscht Informationen durch andere Kanäle aus»·

Nachdem der Befehl zum Zeilenvorschub und Wagenrücklauf ausgeführt ist, signalisiert die Periphersteuereinheit 14 diesen Zustand zum Zentralprozessor mittels einer auf Zuführungsdraht INT geschickten Unterbrechungsanforderung_o V7enn keine andere eine höhere Priorität besitzende und von anderen Kanälen kommende Unterbrechungsanforderung in der Schwebe gehalten wird, schickt der Zentralprozessor einen Befehl zur Periphersteuereinheit 14 über die Leitungsserie DO und die Zuführungsdrähte CO und 8TO, wobei der Befehl die Bezeichnung der unterbrechenden peripheren Einheit anfordert« Da in der Tat im Beispiel zwei periphere Einheiten mit der Periphersteuereinheit 14 verbunden sindf kann die Unterbrechungsanforderung von der einen oder der anderen stammen<>

Die Periphersteuereinheit 14 stellt durch Zuführungsdrahte DI, SI und STI die erforderlichen Informationen zur Verfügung, und der Zentralprozessor erwidert über die Leitungen DO, CO, STO, indem er den Status von der peripheren Einheit anfordert»

4098 2 3/0832 -13-

Die Periphersteuereinheit 14 schickt über Leitungen DI, GI und STI die angeforderten Informationen, dofcu, .daß der Zeilenvorschubbefehl und der Wagenrücklaufbefehl durchgeführt worden sind· Zu diesem Zeitpunkt kann der Z.entralprozessor die Informätionsaustauschvorgänge als vollendet und die Unterbrechungsanforderung als erfüllt betrachten; der ,Zentralprozessor schickt über Leitung EO ein END-Signal? und die Periphersteuereinheit 14 reagiert darauf, indem diese das bisherige Unterbrechungsanforderungssignal zurückstellt*

Wenn der Zentralprozessor danach Druckvorgänge anfordert, wird die periphere Einheit 4 wieder gewählt und der Beginn der Druckvorgänge wird durch die im folgenden beschriebene Signalreihe gesteuert»

Der Drucfcvorgang erfordert die sequentielle Übertragung von Zeichen vom Zentralprozessor zur peripheren Einheit mit einer bestimmten Periodizitäto Infolgedessen schickt die Periphersteuereinheit periodisch mittels der über den Zuführungsdraht IKiD geschickten Unt erbr echungs an for de rungs— signale die Anforderungen nach'Zeichen» Daraufhin schickt der Zentralprozessor jeweils ein Zeichen über Leitungen DO₉ wobei das Zeichen von dem Abtastimpuls auf Leitung STO begleitet wird» Jedesmal* wenn ein Zeichen, empfangen wird* wird das Unterbrechungssignal zurückgestellt ₉ und jedesmal₉ wenn ein neues Zeichen gefordert wird, wird das Signal wieder ausgesandte

Am Ende des Druckvorganges wird das letzte vom Zentralprozessor mittels der Periphersteuereinheit geschickte Zeichen auf Leitung EO von einem END-Signal begleitet, so daß keine weiteren Unterbrechungsanforderungen von der Periphersteuereinheit 14 ausgesandt werden»

-14-409823/0832

Das erörterte Beispiel zeigt einige der Überlegung werte Aspektee Einmal schickt die Periphersteuereinheit nach dem Zeilenvorschubbefehl eine nicht dringende Unterbrechungsanforderung zum Zentralproζessorj da die Periphersteuereinheit nur die Aufmerksamkeit des Zentralprozessors erfordert, um Informationen bezüglich des Druckerzustands mitteilen zu können; zweitens, im Gegenteil, verlangen die Unterbrechungsanforderungen, die sich auf die zu druckenden Zeichenanforderungen beziehen, daß der Zentralprozessör eine Antwort mit einer bestimmten Schnelligkeit zur Verfügung stellt9 um die ordnungsgemäße Betätigung des Synchrondruckers zu ermöglichen»

Infolgedessen hat dasselbe über den Zuführungsdraht INT geschickte Signal bei den beiden in Betracht gezogenen Fällen zwei unterschiedliche -Vorrangebenen» Aber dies reicht nicht aus: Dieses Signal» das unter zwei unterschiedlichen Umständen hinsichtlich derselben peripheren Einheit zwei unterschiedliche Vorrangebenen aufweist, kann auch bezüglich zweier unterschiedlicher peripherer Einheiten, die mit demselben Kanal verbunden sind, vorkommen, und zwar mittels derselben Steuereinheit»

Es sei beispielsweise angenommen, daß die mit der Steuereinheit 14 verbundene periphere Einheit 5 eine Magnetplatteneinheit ist» Dies ist ziemlich unwahrscheinlich, aber die Hypothese erleichtert die Erklärung des Konzepts» Es ist bekannt, daß die Magnetplatteneinheiten im Hinblick: auf den Zeichenaustausch Zextberechnungserfordernigse haben, die viel strenger als die Erfordernisse anderer peripherer Einheiten wie z»Bo eines Druckers sind» Wenn die gewählte Einheit eine Magnetplatteneinheit ist und wenn die Einheit Unterbrechungsanforderungen für Datenaustausch über Leitung INT von Kanal 15 schickt, dann haben diese Anforderungen

-15-409823/0832

eine Dringlichkeitsebene, die viel höher ist als die Ebene der anderen früher in Betracht gezogenen Unterbrechungsanforderungen und sollten mit Vorrang vor den über andere Kanäle geschickten Unterbreehungsanforderungen und bezüglich langsamerer peripherer Einheiten behandelt werden« -

Dies wird erreicht mittels des dynamisch veränderbaren Vorrangzugriffsystems gemäß der Erfindungο

Gemäß der Erfindung wird tatsächlich am Anfang von jedem Informationsaustausch mit einer bestimmten peripheren Einheit durch einen vorbestimmten Kanal die Vorrangebene, die den Unterbrechungsanforderungen dieses Kanals zugeteilt wird, mittels geeigneter Befehle vom Zentralprozessor festgestellt«» Es ist also möglieh, die unterschiedlichen Erfordernisse von jeder peripheren Einheit in 4^er -besten Weise in Betracht zu ziehen,- ohne gezwungen zu -werden, z»B» die unterschiedlichen Kanäle, die-sich auf die verschiedenen Typen der peripheren Einheiten beziehen₉ besonders auszuführen»

,fenn solche Erfordernisse sich während des Informationsaustausches ändern, ist es immer möglich ₉ die Vorrangebenen mittels Befehlen vom Zentralprozessor neu zu ordnen.

3 zeigt in vereinfachter Form eine Ausführungsform eines solchen Zugriffsystems, das ein Teil der Informationsaustauscheinheit 3 (Figo 1) isto Nur die Elemente der Informations aus tausch einheit, die in einem Verhältnis zu dem veränderbaren Vorrangsystem stehen, sind in Fig» 3 gezeigt«

Vier Eingabeleitungen INT1, INT2, INT3, INT4 für Unterbrechungsanforderungen werden jeweils einem'Kanal des Zentralprozessors zugeteilte

-16-4098 2 3/0832

Jeder Kanal wird für das Vorrangsystem beispielsweise mit einem vier-bit Register (R₁, R₂, IU, R^) versehen<> Jedes Register ist Teil von geeigneten Quellen von jedem Kanal, die dazu dienen, den Satz von Statusinformationen oder zur Durchführung von dem sich in diesem Kanal befindlichen Betätigungsprogramm zu speichern» Um ein in einem Kanal sich befindliches Tätigkeitsprogramm unterbrechen und mit einem anderen Programm auf einem unterschiedlichen Kanal fortfahren zu können, ist es notwendig, die Lage des ersten Kanals im Moment der Unterbrechung des ersten Programms irgendwie zu speichern, um hinterher mit dem Programm von demselben Punkt aus weitergehen zu können,. Ebenso ist es notwendig ρ alle Informationen, die.sich auf den zweiten Kanal beziehen, zur Verfugung zu haben, die benötigt v/erden, um mit der Ausführung des Programms- auf demselben Kanal fortfahren zu könneno

Jedes Register ist mit zwei Eingabezuführungsdrähten (1^I₂, I~I,, IcIg, Ifylg) versehen^ die Mikrobefehlcodes empfangen^ Diese Mikrobefehle bestimmen für jeden Eingabekanal die Vorrangebene der über den Kanal kommenden Unterbrechungs— anforderungeno Diese Mikrobefehlcodes können ZoB» beim Decodieren eines sich in einem Mikroprogrammspeicher befindlichen Mikrobefehls erzeugt werden. Der Mikroprogramm-Speicher erhält nicht diesen Mikrobefehl, sondern auch andere Mikroprogramme, die bestimmte Aufgaben im Zentralprozessor durchführen» Die Mikrobefehle werden mittels eines Arbeitsprogramms in geeigneter folge ausgelesen*

Da die Prinzipien und Ausführung der Mikroprogramm!erung dem Fachmann wohlbekannt sind, werden keine Einzelheiten angegeben, die nicht unbedingt für. das Verständnis der Erfindung nötig sindο

-17-409823/0832

Die über die Eingaben I₁ bis Ig geführten Mikroprogrammcodes versetzen di
bestimmten Status»

codes versetzen die Register R₁, R₂, ^R3» ^R4 in einen vorDie Ausgaben.U₁ bis Ug von jedem Register werden mit gleichviel Eingabe zu führung sdräht en der Decodierer D-j, D₂, D^₉ Da verbunden*

Jeder Decodierer wird mit vier Ausgabezuführungsdrähten G₁₁ bis G₁4, C₂₁"bis C₂^ USW₀ versehene Nur ein Zuführungsdraht eines jeden Decodierers trägt jeweils ein Signal "zugleich* Dieses Signal wird auf ein bedingtes Netz geführt»

Wenn Z₀Bo an Ausgabe C₁₁ ein Signal,vorhanden ist, wird eine an. dem Zuführungsdraht INTl sich befindliche Unterbrechungsanforderung durch das Tor 50 zum Zentralprozessor mittels eines nicht gezeigten Diagnostiknetzes übertragen». Wenn ein Signal an einem der Ausgabezuführungsdrähte G₁₂, C₁, oder O₁^ vorhanden ist, wird eine Unterbrechungsanforderung jeweils durch Tore 51» 52, 53 und jeweils auf einer der' Leitungen 54, 55 oder 56 übertragene

In derselben Weise kann eine über Zuführungsdraht INT2 kommende Unterbrechungsanforderung z.u einer der Leitungen 57, 58, 59, 60 durch Tore 61, 62, 63, 64 übertragen werden, je nachdem, ob ein Signal zu einer der Ausgaben C₂₁, ^22* · C₂,, Gr,. vorhanden ist» Dasselbe geschieht für die über Zuführungsdrähte INT3 oder INT4 laufenden Unterbrechungsanforderungen'o Im einzelnen sollte erwähnt werden^ daß die· über Zuführungsdraht INT3 kommenden Unterbrechungsanforderungen nur auf Zu führung s draht en 6.5, 66, 67 und die auf Leitung INT4 nur durch Leitungen 68;, 69p 70 gesandt werden» Es ist in der Tat nicht notwendig, daß für jede UnterbreclMingsleitung die Unterbrechungsanforderungen auf der

-18-4098 23/0 8 32 ■ './ .

gleichen .Zahl von Leitungen gesandt werden, weil diese Zahl gemäß den Erfordernissen schwanken kanne

Die Leitungen 54, 55, 56, 58, 59, 60, 66, 67, 69, 70 sind eine Serie von Übertragung si ei tungen. für Unterbrechungsanforderungen, deren Vorrang in einer bestimmten Weise bestimmt werden kann© Die an diesen Leitungen sich befindenden Signale werden durch eine Serie von Toren 71 zu einer Vorrangebenenauswahlmatrix übertragen» Die Torserie 71 wird von einem gemeinsamen Abtastimpuls AB gesteuert, und die Vorrangebenenauswahlmatrix 72 hat ebenso viele Ausgabezuführungsdrähte , wie die oben erwähnten Leitungen» Die Matrix 72₉ die im Hinblick auf Figo 5 im nachfolgenden eingehender beschrieben wird, behandelt die über Eingabezuführung sdrähte kommenden Signale gemäß einem relativen Vorrangkriteriunu Nur die Signale, die den höchsten relativen Vorrang haben, werden übertragen»

Die Ausgabezuführungsdrähte der Vorrangebenenauswaiilmatrix werden mittels der ODER-Tore 73, 74, 75, 76 und der Flip-Flop-Schaltungen 77, 78, 79, 80 einem einzelnen Zuführungsdraht je Kanal neu zugeordnet»

Nur eine einzelne Flip—Flop-Schaltung wird jeweils gesetzt₉ und zwar diejenige, die der Unterbrechungsanforderung mit dem höchsten Vorrang entspricht·

Die Ausgaben der Flip-Flop-Schaltungen 77, 78, 79, 80 geben dem Zentralprozessor eine Anzeige von demjenigen Kanal» dessen tlnterbrechungsanforderung zuerst beantwortet werden muß β

Die Flip-Flop-Schaltungen können von einem RESET-Signal zurückgesetzt werden, das etwas früher ala das Signal AB erzeugt wird·

• -19-409823/0832

Von der vorhergehenden Beschreibung ist ersichtlich, daß es mittels Mikrobefehlen vom Zentralprozessor möglich ist, die relative Vorrangebene der über verschiedene Kanäle kommenden Unterbrechungsanforderungen, je nach Wunsch zu ändern um die verschiedenen Typen der Unterbrechungsanforderungen erzeugenden peripheren Einheiten und die verschiedenen von derselben peripheren Einheit im Verlauf spezifischer Operationen benötigten Vorrangebenen richtig berücksichtigen zu können* Die Erfindung ermöglicht, wie erwähnt ₉ nicht nur die Veränderung der Vorrangebene der verschiedenen Unterbrechungsanforderung.en, sondern auch die Entseheidungj ob entsprechend den Umständen die Operationen, die die Unterbrechung sanf or de rung en verursachen^ unterbrochen werden können, bevor diese Operationen durchgeführt worden sindo

Die Operation, die eine Unterbrechungsanforderung benötigt hat_s kann einen relativ langen Zeitintervall (mehrere MasGhinenzyklen) benötigen, um durchgeführt zu werden; und je nach den Umständen kann es zweckmäßig sein, solche Operationen zu unterbrechen, um eine andere später erzeugte Unterbreehungsanforderung zu erfüllen_s die eine höhere Vorrangebene hat© Von diesem Gesichtspunkt aus können die auf eine Unterbrechungsanforderung sich beziehenden Operationen als unterbrechbar oder nicht unterbreehbar bestimmt werden» Diese Bestimmung war nach dem Stand der Technik von der Struktur des Zentralprozessors fest bestimmt worden; gemäß der Erfindung kann diese Bestimmung von Mikroprogrammen geändert werden© ■

Figo 3 zeigt diese Fähigkeit*

Ein Teil der Ausgabeleitungen der Vorrangebenenauswahlmatrix 72, nämlich Zuführungsdrähte 81, 82» 83, 84, sind durch das Tor 85 mit der Plip-Elop-Schaltung 86 über eine

-20-409 8 23/083 2

einzelne Leitung verbundene Die an den Zuführungsdrahten 81, 82, 83, 84 vorhandenen Signale, die sich auf bestimmte Vorrangebenen beziehen, funktionieren auch als "nicht zu unterbrechende Signale"; diese Information wird in der Flip-Plop-Schaltung 86 gespeichert und auf den Zentralprozessor übertragene

Wie bereits ausgeführt, werden die Unterbrechungsanforderungen auf die Vorrangauswahlmatrix nur dann übertragen, wenn ein Abtastimpuls am Zuführungsdraht AB vorhanden ist: Der Abtastimpuls wird von dem Zentralprozessor periodisch erzeugt, z.B· am Ende eines jeden Maschinenzyklus, und der folgende Maschinenzyklus wird dem Kanal zugeteilt, der die höchste von der Matrix 72 erkannte Vorranganforderung besitzt. Das Nieht-Unterbrechungssignal sperrt die folgenden Abtastimpulse AB von dem Zentralprozessor für alle Maschinenzyklen, die notwendig sind, um die Operation durchzuführen, die sich auf die. Unterbrechungsanforderung, die mit diesem. Unterbrechungssignal verbunden ist₉ bezieht«

Infolgedessen wird keine über einen beliebigen Kanal kommende Unterbrechungsanforderung, nicht einmal die, die eine höhere Vorrangebene hat, auf die Matrix 72 übertragen, und keine Unterbrechungsanforderung wird erkannt, bis die Operation vollendet ist, die sich auf die nicht-unterbrechbare Anforderung bezieht»

Das beschriebene System für einen dynamisch veränderbaren Vorrang, in dem eine einzelne Unterbrechungsanforderung an jedem Kanal vorhanden sein.kann, ist auch für eine Vielzahl von Unterbrechungsanforderungen geeignet, die auf einem einzelnen Kanal vorhanden sein können·

40 982 3/08 3

.- 21 -

Während, wie in dem. beschriebenen Beispiel., die Unterbrechungsanforderung ein ununterbrochenes Signal sein soll·,' das nur nach der Durchführung einer entsprechenden Operation zurückgestellt wird, so können die Unterbrechungsanforderungen auch Impulssignale sein» Die Impulssignale sind in vielen Fällen vorzuziehen, aber in diesem Fall müssen Mittel zur Speicherung vorhanden sein»..

Figo 4 zeigt eine Ausführungsform, der ^Erfindung, die eine Vielzahl von Zuführungsdrähten für die Unterbrechungsanforderungen für jeweils einen Kanal und geeignete Speicherregister für die Unterbrechungsanforderungen aufweist.

Fig, 4 zeigt einen Kanal mit einem Hauptunterbrechungsanforderungszuführungsdraht INT 1JL und zwei zusätzlichen Unterbrechungsanforderungszuführungsdrähten IKT 1B₉ INT IC· Diese zusätzlichen Zuführungsdrähte können Unterbrechungs— anforderungen in codierter Form entsenden: In diesem Fall können vier unterschiedliche Unterbrechungsanforderungen in einer sich gegenseitig ausschließenden Weise zum Zentralprozessor geschickt werden« Diese Unterbrechungsanforderungen können sich auf unterschiedliche periphere Einheiten und auf unterschiedliche Dringlichkeitsstufen beziehen; aus diesem Grunde können ihnen unterschiedliche Yor.rangebenen zugeteilt werdeno "

Um die Anzahl der Interfacezuführungsärähte nicht über- . mäßig zu erhöhen, darf nur ein zusätzlicher Zuführungsdraht INT 1B verwendet werden, und einige Zuführungsdrähte der Serie DI können zur Übertragung von Unterbrechungsanforderungen dienen,. Wenn .ein Signal an dent Zuführungsdraht INT 1B vorhanden ist» dann werden die Signale, die über solche Zuführungsdrähte der Serie DI kommen, als Unterbrechung ssignale interpretiert« Das über .den Zuführunga-

40 9 823/0832

draht INT 1B kommende Signal kann auch als Abtastimpuls für diese Zuführungsdrähte verwendet werden; somit wird das Risiko, das aus falschen. Interpretationen von Unterbreehungsanforderungen aufgrund von Streuungen der Signale herrührt, aufgeteilte

In Figo 4 wird angenommen, daß der Zuführungsdraht INT 1C einer der Zuführungsserie Dl ist; deshalb trägt der Zuführungsdraht INT 1D nur ein kennzeichnendes Signal mit Abtastimpuls· Somit können nur zwei unterschiedliche Typen von Unterbrechungsanforderungen auf zwei derartigen.Zuführung sdräht en erscheinen»

Die Bestimmung als Unterbrechungsanforderungen von der über den Zuführungsdraht INT 1C gesandten Signale sowie die Zeitberechnung dieser Signale werden mittels des UND-Tores 90 erreicht, das vom Zuführungsdraht INT 1B gesteuert wird ο

Die über die Zuführungsdrähte INT 1A, INT 1B, INT 10 gesandten Unterbrechungsanforderungen werden in den Flip-Flop-Schaltungen 91, 92, 93 gespeichert·

Die Yorrangebene der über den Zuführungβdraht INT 1A gesandten Unterbrechungsanforderungen wird von dem Zentralprozessor mittels des Registers R1 und eines bedingten Netzes,, das den Decodierer D1 und die UND-Tore 50» 51 ₉ 52, 53 umfaßt, gegeben, wie bereits hinsichtlich Mg· 3 erklärt«

Die über den Zuführungadraht INT 1B und INT 1C kommenden Unterbrechungsanforderungen werden an den. Ausgaben der Plip-Plop-Schaltungen 92, 93 mittels des Decodierers 94 decodiert·

-23-A09823/0832

Angenommen, daß nur zwei unterschiedliche Typen von Unterbrechung s anf or derung en über die Zuführungsdrähte IWT 1B und ΙΪΤΤ lö kommen können^ dann hat der Decodierer 94 auch nur zwei Ausgaben 95 und 96©

Die Vorrangebene von solchen Unterbrechungsanforderungen wird mittels einer vom Zentralprozessor gesteuerten Flip-Slop-Schaltung 97 und der U$ö)-Tore 98g 99'»-100, 101 bestimmt© Da es gemäß der Ausführungsform nach Fig© 4 ausreicht, wenn die Vorrangebene nur zwischen zwei Möglichkeiten wechselt* so ist auch kein Decodierer an der Ausgabe der 3?lip-3?löp-Schaltung 97 vorhanden^ und die Aus-, gaben der Schaltung 97, steuern unmittelbar die Tore 98₅ 99» 100, 10"U

Andere hier nicht gezeigte Kanäle können mit einer "Vielzahl von Unterbrechungsanforderungsdrähten und einer entsprechenden bedingten Logik versehen werden_o Alle Unterbrechungsanforderungen, die an dem Ausgabedraht der bedingten Logik vorhanden sind, werden in einem Register 102 gespeichert das soviele Zellen hat, wie die Anzahl der möglichen Torrangebenen* .

Dieses Register wird mittels eines SET-Signals zyklisch geladen und nach einer geeigneten Verzögerung hinsichtlich dieses Signals werden die eingegebenen Flip-Flop-Schaltungen 91, 92,· 93 von einem RESET-Signal zurückgesetzt, so daß die Schaltungen neue Unterbrechungsanforderungen von den anderen Kanälen empfangen können«)

Die Vorrangauswahlmatrix 103 Überträgt-zu dem Zentralprozessor die einzelne Unterbrechungsanforderung, die die höchste Vorrangebene im Vergleich zu allen anderen an den Ausgabeleitungen vom Register 102 kommenden Vorrangebenen

■■- " ■ -24-

409823/0832 - . . ■

23585*5

besitzt» Es folgt jetzt eine kurze Beschreibung der Vorrangauswahlmatrix entsprechend der in Pig» 5 dargestellten Ausführungsform»

Fünf Leitungen A, B, C, D₉ E stellen fünf Vorrangebenen in einer abnehmenden Vorrangordnung darο

Jede Leitung sendet eine Unterbrechungsanförderung mit unterschiedlicher Vorrangebene* üine Vielzahl von Unterbrechung sanforderungen kann gleichzeitig auch auf unterschiedlichen Leitungen vorhanden sein, wobei diese Leitungen die Eingabeleitungen der Vorrangauswahlmatrix sind·

Die Leitung A, die der höchsten Vorrangebene entspricht^ ist unmittelbar mit der Matrixausgabeleitung UA und mit der Eingabeleitung des Inverters 110 verbunden» Die Ausgabe des Inverters 110 ist mit einer Eingabe eines Zwei-Eingaben AND-Tores 111 verbunden. An die zweite Eingabe desselben ist die Leitung B angeschlossen» Die Ausgabe des AliD-Tores 111 stellt eine zweite Ausgabe UB der Matrix dar<> Infolgedessen wird eine auf Leitung B vorhandene Unterbrechungsanforderung zur Aμsgabe UB nur dann übertragen, wenn keine Unterbrechungsanforderung auf Leitung A vorhanden ist*

In gleicher »/eise ist die Leitung B mit der Eingabe des Inverters 112 verbundene Die Ausgabe dieses Inverters und die des Inverters 110 und die Eingabeleitung C stellen die Eingaben für ein dreieingabiges AHD-Tor 113 dar, dessen Ausgabe eine dritte Ausgabeleitung UC der Vorrangebeneauswahlmatrix ist· Auch in diesem Fall ist es klar, daß eine auf Leitung C vorhandene Unterbrechungsanforderung an die Ausgabe UC nur dann übertragen wird, wenn kein Signal gleichzeitig auf Leitung A oder B vorhanden ist»

-25-409823/083 2

Die InverteraGhaltungen 114 und 115 und die AND-Tore 116 und 117 werden in derselben Weise verwendet₉ um Ausgabesignale auf den Ausgaben IJD und UE nur dann zuzulassen, wenn keine Unterbrechungsanforderung mit einer höheren Vorrangebene auf den diesbezüglichen Leitungen vorhanden is to

Es ist klar, daß das hier beschriebene veränderbare Vorrang zugriff sys tem, in dem der Vorrang der Unterbrechungsanforderungen, der durch den Zentralprozessor entweder am Anfang oder während der Ausführung eines Arbeitsprogramms dynamisch verändert wird, nur eine bevorzugte Ausführungsform der Erfindung ist« Änderungen und Varianten können eingeführt werden, ohne daß dabei von dem Umfang und Y/esen der Erfindung abgewichen wird* Insbesondere kann das System in Verbindung mit anderen vorherbestimmten Vorrangsystemen oder mit den zyklischen Abtastvorrangsystemen, die an sich bereits bekannt sind_p den Umständen entsprechend verwendet werden«,

Pat ent ansp rü ch e:

Ko/Hf - 25 425 . -26»

409823/0832

Claims

P.at ent ans ρ r ü c h e

/Tl) Datenverarbeitungssystem., bestehend aus einem Zentralprozessor zu dessen Steuerung und Überwachung, das mit einer Vielzahl von Kanälen zum Austausch von Informationen und einer Vielzahl von peripheren Einheiten zur Bearbeitung der Daten versehen ist, wobei die peripheren Einheiten durch Kanäle mit dem Zenträlprozessor verbunden sind₉ und das mit Mitteln zur Erzeugung von Unterbrechungsanforderungen als Ergebnis von vorbestimmten Voraussetzungen versehen ist» wobei der Zentralprozessor zusätzlich Mittel zum Empfang der Unterbrechung s signale aufweist, dadurch gekennzeichnet, daß der Zentralprozessor mit einem veränderbaren Vorrängnetz versehen ist zur wahlweisen Zuteilung einer Vorrangebene mittels vom Zentralprozessor gesteuerter Vorrangsteuermittel an jeweils eine Unterbrechungsanforderung hinsichtlich noch anderer vorhandener Unterbrechungsanforderungen als Ergebnis von dem Zentralprozessor gegebener Signale.

2· Datenverarbeitungssystem nach Anspruch 1, dadurch gekennzeichnet, daß das veränderbare Vorrangnetz mit einer Vielzahl von Eingaben für Unterbrechungsanforderungen und einer Vielzahl von Ausgaben, die größer als die der Eingaben ist, versehen ist«

3» Datenverarbeitungssystem nach Anspruch 2, dadurch gekennzeichnet, daß das Vorrangsteuermittel aus einer Vielzahl von Registern zur Speicherung von dem Zentralprozessor gegebenen Befehlssignalen zur Erzeugung von AusgabebefehlaSignalen zur Steuerung des veränderbaren Vorrangnetzes besteht", das eine Vielzahl von Tormitteln

-27-409823/0832 .

umfaßt_s die wahlweise von dem. Ausgabebefehlssignal aktiviert werden, um wahlweise die Eingaben für -die Unterbrechungsanforderungen des Vorrangnetzes mit einer Untermenge von Ausgaben, die aus der Vielzahl der Ausgaben des veränderbaren Netzes gewählt werden, zu verbinden,,

Datenverarbeitungssystem nach Anspruch 3, dadurch gekennzeichnet, daß eine logische Vorrangauswahlmatrix vorgesehen ist, die aus der gleichen Anzahl von Eingaben und Ausgaben besteht, wobei die Eingaben der Matrix mit den'Ausgaben des Vorrangnetzes verbunden sind und die Matrix Tormittel aufweist, die den Durchgang nur des größten Vorrangsignals von denjenigen, die an die Eingaben gebracht sind_s an eine der Ausgaben ermöglicht© . "

Ko/Hf - 25 425