DE2337356C3 - Im Dualsystem arbeitende Multiplizierschaltung - Google Patents
Im Dualsystem arbeitende MultiplizierschaltungInfo
- Publication number
- DE2337356C3 DE2337356C3 DE19732337356 DE2337356A DE2337356C3 DE 2337356 C3 DE2337356 C3 DE 2337356C3 DE 19732337356 DE19732337356 DE 19732337356 DE 2337356 A DE2337356 A DE 2337356A DE 2337356 C3 DE2337356 C3 DE 2337356C3
- Authority
- DE
- Germany
- Prior art keywords
- multiplier
- order
- circuit
- addition
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000011159 matrix material Substances 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 6
- 230000000295 complement Effects 0.000 claims description 3
- 230000015654 memory Effects 0.000 claims description 2
- 125000003696 stearoyl group Chemical group O=C([*])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])[H] 0.000 claims description 2
- 230000000875 corresponding Effects 0.000 claims 6
- 102100017588 CACNA1F Human genes 0.000 claims 1
- 108060001070 CACNA1F Proteins 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 235000015108 pies Nutrition 0.000 claims 1
- 241001442055 Vipera berus Species 0.000 description 6
- 241001244708 Moroccan pepper virus Species 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 241000282941 Rangifer tarandus Species 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 230000001131 transforming Effects 0.000 description 2
- VHJLVAABSRFDPM-UHFFFAOYSA-N 1,4-dimercaptobutane-2,3-diol Chemical compound SCC(O)C(O)CS VHJLVAABSRFDPM-UHFFFAOYSA-N 0.000 description 1
- 240000003670 Sesamum indicum Species 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002452 interceptive Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 239000011780 sodium chloride Substances 0.000 description 1
- 230000001960 triggered Effects 0.000 description 1
Description
5 J ί
wenn eine Vielzahl von aufeinanderfolgenden Ope- fern oder Stellen wird in der Einheit gespeichert und
randenpaaren miteinander multipliziert wird. steht an der Ausgangsleitung 32 zur Verfügung. Das
Wenn dies erwünscht ist, kann die zeitliche Ver- Symbol 40 in Fig. Id stellt eine Additionsschaltung
Setzung der Operanden selbstverständlich mit Hilfe dar, die eine Eingangsleitung 41, eine Eingangsvon
geeigneten Schieberegisterstufen eingeführt oder 5 leitung 42 und eine Ausgangsleitung 43 aufweist. Die
beseitigt werden. Additionsschaltung 40 weist weiterhin eine Übertrag-Ausführungsbeispiele
der Erfindung werden im Eingangsleitung 44 und eine Übertrag-Ausgangsleifolgenden
anhand der Zeichnungen noch näher er- tung 45 auf. Dieser Baustein empfängt -'jane Infor- -p^
läutert. In der Zeichnung zeigen inationsstelle an der Leilung 41ΪΜπ1β zweite Infor- ; - J}/
Fig. la bis Id vier Symbole, die vier grund- i° mationsstelle an der'Lieifling^^^einelt^itrags-^^^
legende Bausteine darstellen, d. h. eine Schieberegi- stelle oder Ziffer':vdn|einem;'wMh«rge|ienäan| J^Ldäie- φφ
sterstufe, eine invertierende Schieberegisterstufe, einen rer an der Leitung ^iA^aiit^^Jtm^^ikiisäßtt·' Jj|||
Produktgenerator bzw. eine Additionsschaltung, die impulsesy-sixu^i^rßm^mf^ftm^^ümmieniiSer^·^^^
beim Aufbau der Multiplizierschältung verwendet t'äie an''äer^lMi^ng^iS^im^^^^j^^iie^'some-"^^!.
werden, isline Übertrag-Zifferfdiean der^^ iäJ
F i g. 2 eine schematische Darstellung einer im fügung steht.
Handel erhältlichen D-Flip-Flop-Schaltung, die als In den F i g. 2 bis 5 sind logische Schaltungen
eine Stufe einer Schieberegistereinheit verwendet dargestellt, die zeigen, wie die symbolisch in Fig. 1
wird, dargestellten Einheiten aus Elementen aufgebaut
F i g. 3 eine schematische Darstellung einer im ao sjnd, die in einfacher Weise auf dem Markt zur VerHandel
erhältlichen D-Flip-Flop-Schaltung, die als fügung stehen. Diese im Handel erhältlichen Baueine
Stufe einer invertierenden Schieberegistereinheit steine sind am Ende der Beschreibung der Fig. 2
verwendet wird, bis 5 erläutert. F i g. 2 zeigt, wie das übliche, bei 10
F i g. 4 ein logisches Diagramm eines Teilprodukt- in F i g. 1 a dargestellte Schieberegister aus einem
generators, *5 flankengetriggerten Flip-Flop aufgebaut ist, das auch j
F i g. 5 das logische Schaltbild einer Additions- als D-Flip-Flop bekannt. Die Eingangsleitung 11 ist j
einheit von der Art, die symbolisch in F i g. 1 d ge- mit dem D-Eingang verbunden, und die Ausgangs- -1
zeigt ist, leitung 12 ist mit dem Q-Ausgang verbunden. Alle j
Fig. 6 eine vollständige Ausführungsform der Flip-Flop-Schaltungen nach den Fig. 2 bis 5 weisen !
Multiplizierschaltung unter Verwendung der Bau- 30 einen Takteingang auf. Wenn ein Taktimpuls der mit
steine nach den Fig. la bis Id, Takt bezeichneten Leitung zugeführt wird, wird die
F i g. 7 ein weiteres Ausfühningsbeispiel der Multi- zu dieser Zeit an den Eingangsleitungen vorhandene
plizierschaltung nach Fig. 6 zur Verarbeitung nega- Information verarbeitet, und das Ergebnis wird an ]
tiver Zahlen. die Ausgangsleitungen übertragen und dort festgehal-
Es sei zunächst bemerkt, daß in der folgenden 35 ten, bis der nächste Taktimpuis angelegt wird. Fig. 3 ;
Beschreibung vorausgesetzt wird, daß alle Einheiten zeigt die logische Schaltung für das invertierende
und Bausteine synchron arbeiten, d. h., daß sie unter Register 20 nach Fig. Ib. Es wird die gleiche Flipdem
Einfluß von Taktsteuerimpulsen arbeiten, die Flop-Schaltung verwendet wie in dem Schieberegister
von einem Haupt-Taktsteuerimpuls-Generator er- nach F i g. 2, jedoch mit der Ausnahme, daß die Auszeugt
werden. Dieses Verfahren ist für den Fach- 4° gangsleitung 22 an dem invertierenden Ausgang ange- j
mann gut bekannt. Zur Vereinfachung der Zeichnun- schlossen ist, der mit 5 bezeichnet ist Die Eingangs- j
gen wurden die Taktsteuerimpulsverbindungen in leitung 21 ist mit dem D-Eingang wie die Leitung 11 j
vielen der Zeichnungen fortgelassen. Aus dem glei- in Fig. 2 zugeführt Fig.4 zeigt eine Ausführungs- !
chen Grunde wurden außerdem die Leistungsversor- form einer logischen Schaltung, die für den Produkt- )
gung und die zugehörigen Verbindungen fortge- 45 Generator 30 nach Fig. Ic verwendbar ist. Die logi- j
lassen sehe Schaltung umfaßt ein NAND-Gatter 34 und eine I
In Fig. 1 sind vier Symbole dargestellt, die die D-Flip-Flop-Schaltung 35. Die beiden Eingangsleitun- ί
vier Hauptbausteine zeigen, die bei dem Aufbau der gen 31 und 32 sind jeweils mit den beiden Eingängen {
vollständigen Multiplizierschaltung verwendet wer- des NAND-Gatters verbunden, und der Ausgang des ;'" \
den. Der erste Baustein, der in Fig. la gezeigt ist, 5° NAND-Gatters 34 wird dem D-Eingang der Flip- !
ist ein üblicher Schieberegisterabschnitt 10, der eine Flop-Schaltung 35 zugeführt. Weil das NAND-Gatter - ,
Eingangsleitung 11 und eine Ausgangsleitung 12 auf- 34 den Ausgang invertiert, d. h., eine Eins an jedem . .]
weist. Diese Einheit nimmt einen Pegel an ihrer Ein- Eingang erzeugt eine Null am Ausgang Jieses Gat- <; "i
gangsleitung 11 während eines Taktsteuerimpulses an ters, muß nochmals invertiert werden, um die richtige ' 1
und speichert diesen Pegel an seiner Ausgangsleitung 55 Polarität zu erzeugen. Dieser erneut invertierte Aus- 1
für eine Taktsteuerimpulsperiode. Das in F i g. 1 b bei gang kann an dem 2-Ausgang gewonnen werden, mit - ■ "S>;: \
20 gezeigte Symbol stellt eine übliche invertierende dem die Ausgangslcitnng 33 verbunden ist. 1
Schieberegisterstufe dar, die eine Eingangsleitung 21 Fig. 5 zeigt das logische Schaltbild für die Addi- 1
und eine Ausgangsleitung 22 aufweist. Während eines tionsschaltung 40 nach Fig. Id. Diese Schaltung ' ' '■ %
Taktsteuerimpulses wird ein Informationsimpuls an 6o umfaßt drei Inverter 51, SZ, 53, drei NAND-Gatter 1
der Eingangsleitung 21 empfangen, und die inver- 54, 55 und 56 mit zwei Eingängen, vier NAND- --'-1
tiertft Information wird an die Ausgangsleitung 22 Gatter 57, 58, 59 und 60 mit drei Eingängen, ein 4
übertragen. Das Symbol 30 in Fig. Ic stellt einen NOR-Gatter 61 mil drei Eingängen, ein NOR-Gatter Λ
Teilprodukt-Generator dar. Während eines Takt- 62 mit vier Eingängen und zwei D-Flip-Flop-Schal- -JjS
Steuerimpulsintervalls wird eine Information von 65 tungen 63 und 64. Diese Schaltung, die Überträge ?!
einer ersten Ziffernquelle an der Eingangsleitung 31 von einem vorhergehenden Addierer an der Leitung vi
und von einer zweiten Ziffernquelle an der Eingangs- 44 und zwei Additionseingänge zn den Anschlüssen : '%
leitung 32 empfangen. Das Produkt der beiden Zif- 41 und 42 empfängt, erzeugt einen Summenausgäng *ö^
abschnitten■ 609,$W imä 611'ist"^örgeSenin/ilni'äii ^
erste'RetoeVontT^^^
zweite" Reih«? vöriflMoäükig^ to
am Anschluß 43 und einen Übertrag-Ausgang am plikators vorgesehen. Ete^Sstz'von^chiebieregisteii u*
Nur als Beispiel kann das bistaöHe Speicher- oder ,.;■
D-Flip-Flop, das mit 13Jin Fi g\ J;?231ta-Fiig, 3,*35
in Fig, 4 und 63 !imd^4. in Fi'gj^löraeichnet'ist,
eine Hälfte des »- · -^»--^^*^—-'^«!-
Flops mit der Be
von der Firma '
von der Firma '
Das mit 34 in Figif^MbezeichnetelI
kann
zwei
nung
kann
zwei
nung
-schaltung^ „ . r r ,
kann ein Abschnitt' eines' 4-Bit-BinMr-Vdliddierers;
sein.
Obwohl die vorstehend genannten Bausteine inte- Schieberegisterabschnitten 641 und 646 erzeugt, die
grierte TTL-Schaltungen sind, ist zu erkennen, daß die niedrigstwertigen Stellen des Multiplikanden und
andere Formen von integrierten Schaltungen unter des Multiplikators enthalten. Dieses Teilprodukt wird
Einschluß von integrierten DTL-, RTL- und MOS- in dem Teilprodukt-Generator 602 während eines
Schaltungen sowie Schaltungen mit diskreten Tran- » Taktsteuerimpulsintervalls gebildet und dann wähsistor-
oder Röhrenbauteilen verwendet werden rend des darauffolgenden Taktimpu'.smtervalls an
können. den Schieberegisterabschnitt 611 übertragen. In glei-
Fig. 6 ist eine schematische Darstellung einer eher Weise empfängt der Teilprodukt-Generator 601
vollständigen Multiplizierschaltung zur Multiplika- Eingänge von den Schieberegisterabschnitten 636 und
tion von zwei dreisteiligen Zahlen und zur Bildung »S 647 und leitet seinen Ausgang an den Schieberegistereines
fünfstelligen Produktes hiervon. Die Multipli- abschnitt 610 weiter. Der Teilprodukt-Generator 609
zierschaltung besteht aus den in F i g. ϊ dargestellten empfängt Eingänge von den Sehieberegisterabschnit-Blöcken.
Die Multiplizierschaltung besieht aus einer ten 631 und 648 und überträgt seinen Ausgang an
Matrix von Teilprodukt-Generatoren 600, 601, 602, den Schieberegisterabschnitt 609. In gleicher Weise
603, 604, 605, 606, 607 und 603. Weiterhin ist eine 3° sind die Eingänge der Teilprodukt-Generatoren 69S,
Matrix von Additionsschaltungen 612,613,614,615, 604, 603, 60S, 607 und 606 mit den Schieberegisier-616
und 617 vorhanden, die allen Teilprodukt-Gene- abschnitten 659, 643, 651, 638, 652 und 633 and
ratoren, mit Ausnahme der ersten Reihe, entspricht. den Schieberegisterabschnitten 655, 645, 656, 640,
Es sind zwei Sätze von Eingangsanschlüssen vor- 657 und 635 verbunden. Die Ausgänge dieser Teilgesehen.
Die Anschlüsse 620, 621 und 622 an der 35 produkt-Generatoren sind jedoch mit den Additions
g Die Anschlüs ,
oberen rechten Hälfte von F i g. 6 sind für die Stellen
des Multiplikators vorgesehen, wobei die niedrigstwertige Stelle MPV dem Anschluß 620 und die
höchstwertige Stelle MPV dem Anschluß 622 zugeführt wird. Die Anschlüsse 623, 624 und 625 an der
oberen linken Hälfte nach Fig. 6 sind fSr die Stellen
des Multiplikanden vorgesehen, wobei die niedrigstbewertete Stelle MC2· dem Anschluß 623 und die
höchstbewertete Stelle MCV dem Anschluß 625 zu-
schaltungen 614, 613, 612, 617, 616 bzw. 615 verbunden. Das Teilprodukt von dem Schieberegisterabschnitt
611 wird dem Schiebcregisterabschnitt 65S
zugeführt
In gleicherweise leitet derSchieberegisterabschnitt
610, der einen Eingang von dem Teilproduktgenerator 601 empfängt, diesen an die AdditionsschsUusg
614 weiter, und der Schieberegistersbschnitt 609
wwm empfängt einen Emgang von dem Teilprocakt-Gene-
geführTwirdrZusäteHch fei ein Satz von Ausgangs- « iator 600 und leitet ihn zur Additionsschaitung 613
: anschlüssen 626, 627, 62S, 629 und 630 in der unte- weiter.
ren rechten Hälfte nach Fig.6 vorgesehen, um die Anders als die Additionsschaltang nach Fig. Id
Stellen der Produkte abzugeben. Die niedrigstbewer- tmd Fig. 5 weisen bestimmte Additionsschaltungen
J tete Stelle PV erscheint am Anschluß €36, and die keinen Übertrag-Ausgang und --Eingang auf. Die
höchstbewertete Stelle P2* erscheint am Anschluß 5« Additionsschaltungen 614 und 617 haben keinen
«30. EmSatzvcmSchieberegisterabschnitten631,632, Übertrag-EingangsansdilnS. Die einzigen Additions-
/•33, 634 und 635 in der foVien Hälfte von Fig. 6 ,schaltungen mit vollständigen Anschlüssen unter Ein-
#ist zur Speicherung und zehäefc Ksteaerten Abgabe , >ÖihiS von zwei Eingingen, emem Ubertrag-Ent-
T "der höchstbewerteten Stelle MCV des Multiphkan- ^«gangsaascHuß, einem Überträg-Ausgangsanscluüß
den vorgesehen. Einsatz von Schieberegisterabscnnit- 55 und emem Summen-Ai—~ -™"° ~A x~ ΛΛ
ten 636, 637, 638,639 und 64»'rechts von der ersten dMonsscbaiiungen^la
Gruppe ist für die mittlere Stelle MCV des MnM- *" ' " '—"--"
Gruppe ist für die mittlere Stelle MCV des MnM- *" ' " '—"--"
plikanden vorgesehen, während ein Satz von Scmeberegjsterabschniften
641, «2,643,644 und 645 noch
weiter rechts für die niedrigsibewertete Stelle MCV
des Multiplikanden vorgesehen ist. Ein Ssäz von Schieberegisteraoscbjutten '6J6, 647 und 64*J4mks
oben in Fig.6 ist ffc dfe'^edrigsibewertete Stelle
~. MPV des Multiplikators vor^»nen>
Schieberegister-• abschnitte **· txn «^ "^λ·«·Χ «inrf fifr die-mittlere
Stelle
tSchiebere^steratechniäeiiSS,^
%sbd für die hödxsüiein&ic&iältMPV des
%sbd für die hödxsüiein&ic&iältMPV des
weist zwei mn οέαΐ Ί
bzw. mit dem Obertng^aos^mg
verbundene UbertragseingMnl^inidianenfSnBatzr
fachen Eingang zum
generators 606 ι
dierer 615 weist
noch
Schieber«
Schieber«
oder AmgangsänscalüMer
können die nicht verwendeten Anschlüsse mit Erde verbunden sein, um zu verhindern, daß Störsignale
einen fehlerhaften Betrieb hervorrufen. Alternativ kann die Schaltung nach-Fig.5 in geeigneter Weise
»modifiziert Werden, um derartige Eingangsanschlüsse
zu beseitigen.
«Es sei weiterhin auf die Schiebefegisterabschnitte
'«3$f& 641, 647, 636, Ml, 650, 643, 651, 638, 633,
'-':5ί55 ,und 656 aufmerksam gemacht,; bei denen zwei
Ausgangsleitungen mit. dem einzigen Ausgangs-
/«nschluß verbunden sind. Dieses Verfahren ist in
^der Technik der integrierten Schaltungen gut,bekannt
'«und ist als Fan-Out bekannt, insbesondere als Fan-
■'■ «Öut von zwei. ·
-! 'AeEs ist ein Taktgenerator-670-gezeigt, dessen Ausgang
671 mit der Additionsschaltung 617 verbunden ist. Es bestehen aus Vereinfachungsgründen nicht
gezeigte Verbindungen von dem Taktsteuer-Generator-Ausgang an alle anderen Blöcke der Multiplizierschaltung.
Für die passenden Verbindungsanschlüsse sollte auf die mit Takt in den F i g. 2 bis 5
bezeichneten Anschlüsse Bezug genommen werden. Bei der nun folgenden Beschreibung der Betriebsweise
dsr Schaltung sei zunächst angenommen, daß ein Satz von Eingangszahlen kontinuierlich an den
Eingangsanschlüssen zur Verfügung steht, bis alle Stellen der Zahl von den Schieberegisterabschnitten
641, 636, 631, 646, 649 und 653 aufgenommen wurden. Es sei auf die Zeitlinie 680 entlang des rechten
Teils der Zeichnung aufmerksam gemacht. Die Zeichnung ist so angeordnet, daß in irgendeinem Zeitintervall
alle die Blöcke, die in einer horizontalen Zeile hegen, gleichzeitig Informationen von Blöcken
empfangen, die in der unmittelbar darüberliegenden horizontalen Zeile liegen. Somit werden zum Zeitpunkt
T0 die niedrigstbewerteten Stellen des Multiplikators
und des Multiplikanden jeweils den Anschlüssen 620 und 623 zugeführt. Zum Zeitpunkt Tx
werden die zweithöchst bewerteten Stellen des Multiplikators und des Multiplikanden den Anschlüssen
621 und 624 zugeführt. Zur gleichen Zeit wird die niedrigstbewertete Stelle des Multiplikators in den
'Schieberegisterabschnitt 646 übertragen, und die niedrigstbewertete Stelle des Multiplikanden wird in
, den Schieberegisterabschnitt 641 übertragen.
'■" Zum Zeitpunkt T2 werden die höchstbewerteten Steilen des Multiplikators und des Multiplikanden 'den Anschlüssen 622 und 625 zugeführt. Die roitt- '- leren Stellen des Multiplikators und des Multiplikan- s den werden den Schieberegisterabschnitten 649 und 636 zugeführt. Die niedrigstbewertete Stelle des =i Multiplikators wird an den Schieberegisterabschnirt * '647 und den Produktgenerator 602 zugeführt, wähv -,rend die niedrigstbewertete Stelle des Multiplikanden -Ordern Schieberegisterabechnitt 642 und dem Produkt-„' fenerator-602 zugeführt wird..3E)äs durch die Multi- -spiitaiion defiit den=: Scbk^e^gjsferabschsittea 641 ~>wad 646 gebildete Tjeflprodukt-wird in dem Teil-
'■" Zum Zeitpunkt T2 werden die höchstbewerteten Steilen des Multiplikators und des Multiplikanden 'den Anschlüssen 622 und 625 zugeführt. Die roitt- '- leren Stellen des Multiplikators und des Multiplikan- s den werden den Schieberegisterabschnitten 649 und 636 zugeführt. Die niedrigstbewertete Stelle des =i Multiplikators wird an den Schieberegisterabschnirt * '647 und den Produktgenerator 602 zugeführt, wähv -,rend die niedrigstbewertete Stelle des Multiplikanden -Ordern Schieberegisterabechnitt 642 und dem Produkt-„' fenerator-602 zugeführt wird..3E)äs durch die Multi- -spiitaiion defiit den=: Scbk^e^gjsferabschsittea 641 ~>wad 646 gebildete Tjeflprodukt-wird in dem Teil-
produktgenerator 602/giMdet si~
~ y, -Zum Zeitpunkt 3£ -werdea die Stellen des Melti-■ plikators, !beginnend -mit den. niedrigstbewerteten rSteHen, m diftSchieberegLsterabscnidtte 648,650 bzw.
~ y, -Zum Zeitpunkt 3£ -werdea die Stellen des Melti-■ plikators, !beginnend -mit den. niedrigstbewerteten rSteHen, m diftSchieberegLsterabscnidtte 648,650 bzw.
be- m&feti in
generator' 601 gebildet. Das in 'lern
generator 602 gebildete Produkt wird in ι
registerabschnitt 611 übertragen.
. Zum Zeitpunkt T1 werden die miiucren^-un« ^ψ
höchstbewerteten Stellen des Multiplikators )μϊώ$.<&1ί
ScJ.ieberegisterabschnitte 651 bzw. 6S4"übcrtriÄn^p
Die Stellen des Multiplikanden, beginnend, ψί',^/βφ
-niedrigsten Wertigkeit, werden in die Schktete&it$jb!)$lß
abschnitte 644, .638 bzw..632 übertragen/Die'-'med-"ÄS
ίο rigstbewertete Stelle P1V, des Produkts t
deutig das einzelne Teilprodukt,,das hi'dt..·,.^—r^w
legisferabschnitt 611 enthalten ist, undjwir^nuö *£jif,4
den Schieberegisterabschnitt 658 übertragfln.'jlD^fi^i
; ;|Teilprodukii der ,mittleren Stelle ,des. Multiplikator! M·-
is4ünd der niedrigätbewerteteri Stelle "des'MultipHkas-'"
den wird in dem Produktgenerator 605 gebildet. Das
von der niedrigstbewerteten Stelle des Multiplikators mit der höchstbewerteten Stelle des Multip'ikanden
gebildete Teilprodukt wird in dem Te'lprodukt-
*o generator 600 gebildet. Das in dem Produktgenerator
601 gebildete Teilprodukt wird in aen Schiebsregisterabschnitt 610 übertragen.
Zum Zeitpunkt T. wird die niedrigstbewert
Stelle PV des Produktes in den Lchieberegisierabschnitt 659 übertragen, die höchste Stelle des Multiplikators wird in den Schieberegisterabschnitt 655 übertragen, und die mittlere Stelle des Multiplikators wird in den Schieberegisterabschnitt 652 übertragen. Die Stellen des Multiplikanden werden, be-
Stelle PV des Produktes in den Lchieberegisierabschnitt 659 übertragen, die höchste Stelle des Multiplikators wird in den Schieberegisterabschnitt 655 übertragen, und die mittlere Stelle des Multiplikators wird in den Schieberegisterabschnitt 652 übertragen. Die Stellen des Multiplikanden werden, be-
ginnend mit der niedrigsten Wertigkeit, in die Schiebsregisterabschnitte
645, 639 bzw. 633 übertragen. Das Teilprodukt zwischen der mittleren Stelle des Multiplikanden und der mittleren Stelle des Multiplikators
wird in dem Teilprodukt-Generator 604 gebildet Die
Additionsschaltung 614 bildet die Summe des in dem Produktgenerator 605 gebildeten Teilproduktes und
des in dem Schieberegjsterabschnitt slO enthaltenen
Teilproduktes. Der Schieberegisterabschnitt 609 empfängt das in dem Teilprodükigenerator 6§0 erzeugte
«ο Teilprodukt.
Zum Zeitpunkt T8 erscheint die niedrigstwertigste
Stelle PV des Produktes am Ausgangsanschluß 626. Die zweitniedrigste Stelle P2» des Produktes wurde
in der Additionsschaltucg 6*4 gebildet und wird as
den Schieberegisterabschnitt 660 übe tragen. Die höchste Stelle des Multiplikators wird an den Schieberegisterabschnitt
656 übertragen, und die beiden höchsten Stellen des Multiplikanden werden an die
Schieberegeterabschnitte 640 bzw. 634 Übertrages.
Die Additionsscbaiiung 613 empfängt das in dem
■ Schieberegäterabschnitt 609 gespeicherte Teilprodukt
ijmd das in dem Generator 604 gebildete. Teilprodukt
-zusammen nrit dem Obertrag von der Additions-
Jjsehaltung 614. Der Teilproduktgenerator 60t bildet
das Teilprodukt zv*""*1"*-" J— t^-i—.— c-t-n« >w·-
Multiplikavors und'-__v
plikäudcn. Der Teiijprgdulä^leriera.
TeDprodukt zwisfehea der^ nuttleren -«^^
pUkators und derihwätsterteSffelie des MjMg
TeDprodukt zwisfehea der^ nuttleren -«^^
pUkators und derihwätsterteSffelie des MjMg
Zum Zeätpjinkisfy el^e^t jdie ~ ^
höchsten
plikanden werden
plikanden werden
a a
12
produkt-Generator 60S und die Summe von der Multiplikatoren und der Multiplikanden, die in die
Additionsschaltung 613. Die Additionsschaltung 612 Eingangeanschlüsse eingeführt werden, sollten außerempfängt
das in dem Teilprodukt-Generator 603 ge- dem zeitlich versetzt sein.
bildete Teilprodukt und den in der Additionsschal- Es wurde weiter oben gesagt, daß die Gründe für
tong 613 erzeugten Übertrag. 5 die Schieberegisterabschnitte 6SP, 659 und 660 an
Zum Zeitpunkt T8 erscheint die dritte Stelle P28 den Pegeln T4, Ts und T6 später erläutert würden,
des Produktes am Anschluß 628, und das durch die Es kann gesehen werden, daß die niedrigstwertige
beiden höchsten Stellen des Multiplikators und des Stelle P 2° des Produktes in dem Schieberegister-Multiplikanden
gebildete Produkt wird in dem Teil- abschnitt 611 zwei Zeitintervalle höher erscheint, als
iprodukt-Generator 606 gebildet. Der Schieberegister- ip die zweitniedrigste Stelle P2l in der Additionsschallabschnitt
619, empfängt den Übertrag von der Addi- tung 614 gebildet wird, daß jedochι die4nächsth/)here
itioi"sschaltung,6i2, die Additionsschaltung 616 emp- Stelle P23 in der Additionsschaltung 616 lediglich
!fängt das in dem Teilprodukt-Generator 607 erzeugte ein Zeitintervall früher gebildet ^ird, -als^die höchste
!Teilprodukt, die int der Additionsschaltung 612 er- !Stelle Pl* in der Additipns^haUungjöiS gebildet
zcugteSumme und den in derÄddiiiönsschaltung617 15' -wird. Somit ist die zeitliche Versefeubg der niedrigeerzeugten
Übertrag. ren Stellen des Prodrktes unterschiedlich von der
Zum Zeitpunkt T9 erscheint die nächsthöhere zeitlichen Versetzung u r höheren Sten-i. Die Einstelle
P23 des Produktes am Anschluß 629. Die fügung der Schieberegisterabschnitte 6 , 659 und
j Additionsschaltung 615 summiert das Teilprodukt 660 verzögert die Abgabe der niedrigst η Stellen, so
j vom Teilprodukt-Generator 606, die in dem Schiebe- *o daß der Schräglauf oder die zeitliche Versetzung
registerabschnitt 619 gespeicherten Überträge und aller Stellen des Produktes gleich ist. Das heißt, jede
j den in der Additionsschaltung 616 erzeugten Über- Stelle erscheint lediglich ein Zeitintervall vor der
trag. nächsthöheren Stelle.
Schließlich erscheint zum Zeitpunkt J10 die höchste Der Schräglauf oder die zeitliche Versetzung der
Stelle P 2* des Produktes am Anschluß 630. (Der «5 Stellen des Produktes kann durch die Hinzufügung
Zweck des Schieberegisterabschnittes 672 und der zusätzlicher Schieberegisterabschnitte an den richti-Answhlusses
673 wird weiter unten erläutert.) gen Ausgangsanschlüssen beseitigt werden. Wenn ein
Zu jedem Zeitpunkt ist die vollständige Informa- zusätzlicher Schieberegisterabschnitt zwischen der
tion über zwei Zahlen und deren Produkt in den Addilionsschaltung 616 und dem Anschluß 629 anverschiedenen
Stufen der Berechnung :n eine' ein- 30 geschaltet wird, zwei zusätzliche Schieberegisterzigen
horizontalen Zeile oder einem horizontalen abschnitte zwischen der Additionsschaltung 617 und
Pegel enthalten. Somit wird die Multiplizierschaltung dem Anschluß 628 eingeschaltet werden, drei zufür
diesen speziellen Satz von Zahlen in anderen sätzliche Schieberegisterabschnitte zwischen dem
Zeilen oder Ebenen nicht benötigt. Daher können Schieberegisterabschnitt 660 und dem Anschluß 627
ä andere Zeilen oder Ebenen der Multiplizierschaltung 35 eingeschaltet werden und vier zusätzliche Schiebezur
Erzeugung anderer Produkte verwendet werden. registerabschnitte zwischen dem Schieberegister-So
ist es zu erkennen, daß, wenn die Ebene oder abschnitt 659 und dem Anschluß 626 eingeschaltet
Zeile T8 in der sechsten Stufe der Multiplikation werden, so ist der zeitliche Schräglauf des Produktes
eines ersten Salzes von Zahlen verwendet wird, die beseitigt, und das Produkt erscheint im Parallel-Bauteile,
die in der Ebene T4 liegen, in der fünften 4° format.
Stufe der Multiplikation eines zweiten Satzes von Ähnliche zusätzliche Schieberegisterabschnitte kön-Zahlen
verwendet werden, während die Bauteile, die nen mit den Eingangsanschlüssen verbunden werden,
in der Ebene Ts liegen, in der vierten Stufe der Multi- wenn die zu multiplizierenden Zahlen lediglich in
plikation eines weiteren dritten Satzes von Zahlen Parallelformat zur Verfugung stehen und daher eine
verwendet werden können. 45 zeitliche Versetzung oder einen Schräglauf erfordern.
Auf diese Weise ist es möglich, daß alle Stufen der Die in Fig. 6 dargestellte Multiplizierschaltung ist
Multiplizierschaltung voller Infonnationsbits sind, die lediglich zur Multiplikation positiver Zahlen ververschiedene
Stufen der Multiplikation verschiedener wendbar. Bei einigen Ar >*n von Multiplikations-Sätze
von Zahlen umfassen. Weil in der dargestellten vorgängen, insbesondere bei denen, die zur Fourier-Multiplizierschaltung
horizontale Gruppen oder Ebe- 5o Analyse oder für Transformationsarbeiten verwendet
nen vorhanden sind, die elf Zeitintervallen entspre- 'Jßwerden, bei denen eine der MultipJikationszahlen
chen, können elf unterschiedliche Sätze von Zahlen " Sinus- oder Cosinusfunktionen darstellt, ändern sich
in den verschiedenen Stufen der Multiplizierschaltung die Zahlen von positiven Werten z-_ negativen Werin
verschiedenen Zuständen der Rechenoperation ten und zurück zu positiven Wertet, in einem Satz
gespeichert sein. Es kann weiterhin gesehen werden, 55 von Zahlen. Um die Notwendigkeit komplizierter
daß in aufeinanderfolgenden Zeitintervallen beispiels- logischer Netzwerke zur Berücksichtigung der Vorweise
aufeinanderfolgende Stellen, die der niedrigst- Zeichenänderung zu vermeiden, wird in vielen Fällen
wertigen Stelle eines Produktes sntsprechen, am die Zweier-Komplement-Arithmetik verwendet. Fig. 7
Ausgangsanschluß 626 für jedes aufeinanderfolgende zeigt eine Multiplizierschaltung, die der nach F i g. 6
Zeitintervall erscheinen. Weiterhin erscheint zu einem 6o ähnlich ist, wobei jedoch Änderungen vorgenommen
vorgegebenen Zeitintervall die dritte Stelle eines wurden, damit sie in der Zweier-Komplementersten
Produktes am Anschluß 628 gleichzeitig mit Rechentechnik arbeiten kann. Die Zweier-Kompledem
Erscheinen der zweiten Stelle eines zweiten ment-Multiplikation ist, beginnend mit Seite 161, in
Produktes arc Anschluß 627 und dem Erscheinen der vorstehend genannten Literaturstelle unter dem
der ersten Stelle eines dritten Produktes am An- 65 Kapitel »Background« beschrieben.
Schluß 626. Aus diesem Grunde wird gesagt, daß Es gibt vier Unterschiede zwischen der F i g. 7 und die Stellen eines bestimmten Produktes zeitlich ver- der F i g. 6. Zunächst sind die drei Schieberegistersetzt sind oder schräg latfen, und die Stellen der abschnitte 735, 740 und 745 nunmehr invertierende
Schluß 626. Aus diesem Grunde wird gesagt, daß Es gibt vier Unterschiede zwischen der F i g. 7 und die Stellen eines bestimmten Produktes zeitlich ver- der F i g. 6. Zunächst sind die drei Schieberegistersetzt sind oder schräg latfen, und die Stellen der abschnitte 735, 740 und 745 nunmehr invertierende
Schieberegisterabschnitte, wie es in F i g. 1 b und 3 gezeigt ist. Zweitens ist der Schieberegisterabschnitt
609 nunmehr eine Additionsschaltung 709. und es besteht eine Verbindung zwischen dem _;hieberegisterabschnitt
754 und der Additionsschaltung 709 für die Übertragung der höchsten Stelle des Multiplikators
an die Additionsschaltung, die mit dem Produktgenerator 700 verbunden ist, der das Produkt
zwischen der niedrigsten Stelle des Multiplikators und der höchsten Stelle des Multiplikanden bildet.
Drittens wurde der Schieberegisterabschnitt 619 nach F i g. 6 in die Additionsschaltung 719 umgewandelt,
und der Schieberegisterabschnitt 672 und der Anschluß 673 wurden fortgelassen.
Viertens wurden die Additionsschaltung 718 und die Schieberegisterabschnitte 761, 762 und 763 hinzugefügt.
Das Register 761 speichert den Ausgang des Produktgenerators 700 für einen Taktsteuerzyklus
und leitet es dann an einen Eingang der Additionsschaltung 718 zur Addition mit irgendwelchen
in der Additionsschaltung 709 erzeugten Überträgen. In ähnlicher Weise speichern die Schieberegisterabschnitte
762 und 763 die Ausgänge des Produktgenerators 703 bzw. der Additionsschaltung 718 für
eine Taktimpulsperiode und leiten sie dann an die Eingänge der Additionsschaltung 719 weiter.
Der Zweck der ersten beiden Änderungen besteht darin, daß die Multiplizierschaltung negative Multiplikatoren
verarbeiten kann, und der Zweck der letzten beiden Änderungen besteht darin, daß die
Multiplizierschaltung negative Multiplikanden verarbeiten kann.
Um die Erläuterung des Überganges von F i g. 6 zum Ausführungsbeispiel nach F i g. 7 zu vereinfachen,
wurde für das Ausführungsbeispiel nach F i g. 6 eine Schaltung gewählt, die nur Ausgangsanschlüsse
626 bis 630 aufweist, an denen die aufeinanderfolgenden Stellen eines fünfstelligen Produktes
erscheinen. Es ist jedoch möglich, ein sechsstelliges Produkt von zwei dreistelligen Binärzahlen
zu bilden. Wenn daher die Multiplizierschaltung nach F i g. 6 ein sechsstelliges Produkt erzeu°en können
soll, ist ein Übertrag-Ausgangsanschluß an der Additionsschaltung 615, ein P25-Ausgangsanschluß 673
und ein Schieberegisterabschnitt 672 vorzusehen, um irgendwelche in der Additionsschaltung 615 erzeugte
Überträge an den zusätzlichen Ausgangsanschluß 673 um ein Taktimpulsintervall später (d. h. zur Zeit TIl)
zu übertragen. Im Gegensatz hierzu reichen beim Ausführungsbsispiel nach Fig.7 die fünf Produkt-Stellenanschlüsse
P 2° bis P 2* aus, weil eine Stelle jeder Zahl im Zweier-Komplement zur Vorzeicheninformation
verwendet wird und daher das Produkt von zwei dreistelligen Zweier-Komplement-Zahlen
niemals fünf Stellen überschreiten muß.
Obwohl Multiplizierschalrungen für dreistellige Zahlen mit dreistelligen Zahlen in den F i g. 6 und 7
ίο gezeigt sind, ist es offensichtlich, daß die beschriebenen
Prinzipien in bekannter Weise auf irgendeine Anzahl von Stellen entweder beim Multiplikator oder
beim Multiplikanden oder bei beiden ausgedehnt werden kann. Typischerweise sind Multiplikatoren
mit acht Stellen und sechzehn Stellen nicht ungewöhnlich. Die vorstehend beschriebenen Schaltungen
sind insbesondere in Rechnern zur Durchführung der Fourier-Transformation oder zur Berechnung einer
Fourier-Analyse einer Schwingungsform oder bei Vocoder-Verarbeitungsvorgängen brauchbar. Die beschriebene
Multiplizierschaltung ist insbesondere bei der Vorrichti: .g nützlich, die in der US-Patentschrift
37 06929 der gleichen Anmelderin beschrieben ist. Es gibt ein anderes Verfahren, um einige der
2£ Blöcke nach Fig. 6 so umzuändern, daß die Zweier-Komplement-Multiplikation
möglich wird. Die Schieberegisterabschnitte 648, 652, 645, 635, 657 und 640 werden in invertierende Registerabschnitte
umgewandelt. Der Schieberegisterabschnitt 609 wird in eine Additionsschaltung umgewandelt, wobei einer
der Eingänge mit dem Ausgang des Produktgenerators 600 und der andere Eingang mit dem Ausgang
des Scbfeberegisterabschnittes 632 verbunden ist. Der Übertrag-Eingang ist mit dem Ausgang des Schieberegisterabschnittes
654 verbunden. Der Übertrag-Ausgang ist mit einem zusätzlichen Schieberegisterabschnitt
in der Zeitlinie TB und dann mit dem zweiten Eingang der Additionsschaltung 612 verbunden.
Der Summenausgang ist mit einem der Eingänge der Additionsschaltung 613 verbunden.
Auf Seite 162 der vorstehend genannten Literatur-
U^WAlV I/IAIU +ΦΛ-Λ+^Λ
*mm*M*M *mmm W* Wa *- ^^ mm m**mp^ + VWBlU *· tf ψψ %Ί
Verfahren zur Durchführung dei Muliplikation unter
Verwendung von negativen Zahlen in dem Multiplihanden
beschrieben. Dieses alternative Ausführungsbeispiel verwendet das erste beschriebene Verfahren,
während die F i g. 7 das zweite beschriebene Verfahren verwendet.
Hierzu 2 Blatt Zeichnungen
Claims (5)
- γ »ΤPatentansprüche:I. ta Dualsystem arbeitende Multiplizierschaltang zur Multiplikation eines Mx»ttiplikators mit «inem Multiplikanden, deren Binärstellen durch ■ jeweilige Signale dargestellt sind, die an jeweils "; unterschiedlichen Eingangsanschlüssen zugeführt -jwerden, mit einer Matrix von logischen Ver-knüpfungsschaltungen und Zwischenspeichern, *° ISlurch die die jeweiligen Signale zeitgesteuert : f-jündurchgeleiist werden, dadurch gekenn- -.' zeichnet, daß zur zeitlich schnell aufeinanderfolgenden Multiplikation von Operandenpaarena) die Matrix eine Reihe von Tvilproduktgeneratoren (600 bis 608) für jede Stelle (MP2° bis MP22) des Multiplikators aufweist, daß jede Reihe eine Ordnung aufweist, die der Ordnung der entsprechendem *> Stelle des Multiplikators entspricht, daß die Anzahl der Produktgeneratoren in jeder Reihe gleich der Anzahl der Stellen (MC2° bis MC22) des Multiplikanden ist, daß jeder Teilproduktgenerator in jeder der keinen as eine i'osition in dieser Reihe aufwf die der Ordnung der entsprechenden Steile des Multiplikanden entspricht, daß jeder Teilproduktgenerator einen ersten und einen zweiten Eingang und einen Ausgang aufweist,b) daß erste Einrichtungen (646 bis 657) .zur Zuführung jedes der die Stallen des Multiplikators darstellenden Signale zu jeder einer ersten Anzahl von festgelegten aufeinanderfolgvndei Zeiten (Γ2, Γ3, Γ4; Γ4, Γ5, T6; 76, Γ7, Γ8) an die Produktgeneratoren vorgesehen sind, vjrobei cue erste Anzahl gleich der Anzahl der Ste'Jc 1 in dem Multiplikanden ist und aufeinanderfolgende Zeiten 4» durch eine Taktzeit getrennt sind und wobei zu diesen aufeinanderfolgenden Zeiten das Signal, das eine Stelle vorgegebener Ordnung des Multiplikators darstellt, dem ersten Eingang aufeinanderfolgender Teilproduktgeneratoren zugeführt wird, die in der Reibe von Teilproduktgeneratoren angeordnet sind, die der vorgegebenen Ordnung entspricht, daß zweite Einrichtungen (63Ϊ bis 645) zur Zuführung jedes der die Stellen (MC2° bis 5» MCl2) des Multiplikanden darstellenden Signale zu jeder einer zweiten Anzahl von vorgegebenen aufeinanderfolgenden Zeiten an die Produktgeneratoren vorgesehen sind, wobei die zweite Anzahl gleich der Anzahl der Stellen in dem Multiplikator ist und aufeinanderfolgende der vorgegebenen aufeinanderfolgenden Zeiten einen Abstand von zwei Taktzeiten aufweisen und wobei zu diesen aufeinanderfolgenden Zeiten das Signal, das eine Stelle festgelegter Ordnung des Multiplikanden darstellt, dem zweiten Eingang der in Spaltenrichtung aufeinander-,#.s folgenden Teüproduktgeneratqren zugeführt Kif^'· wird, die m-derfReihevon'Teüproduktgene- P"'7'~ cratoren in den jeweiligen Stellen angeordnetsind, die der festgelegten Ordnung ent-sprechen,c) daß eine Anzahl von geordneten Reihen von Addtfionsächaltungen (612 bis 617), so angeordnet ist, daß die Reihe niedrigster Ordnung der Additionsschaitungen der zweitniedrigsten Stelle (MP21) des Multiplikators entspricht, wobei eine Reihe von Additionsschaltungen weniger vorgesehen ist als Reihen von Teilproduktgeneratoren vorhanden sind, daß jede Additionsschaltung in jeder Reihe von Additionsschaltungen eine Position ta dieser Reihe aufweist, die der Ordnung der entsprechenden Stelle des Multiplikanden entspricht, daß jede Additionsschaiiung einen ersten Eingang und eines Summenausgang sowie einen Übertragsausgang autweist, daß jede Additionsschaltung mit Ausnahme der Additionsschaltung (612) der höchsten Ordnung in der Reihe niedrigster Ordnung der Additionsschaltung einen zweiten Eingang aufweist, daß jede Additionsschaltung mit Ausnahme de? Additionsschaltung (614, 617) in der Position niedrigster Ordnung in jeder Reihe der AdditionsschäliungcD einen Jbcrtragscisgang aufweist daß jede Additionsschaltung mit Ausnahme der Additionsschaltung (614, 617) in der Position niedrigster Ordnung in jeder der Reihen von Additionsschaltungen einen Übertragseingang von der Additionsschaltang in der Position nächstniedrigerer Ordnung in der Reihe empfängt, daß den Additionsschaltungen in ^er Reihe niedrigster Ordnung als zweite Eingänge die Ausgänge der Teilproduktgeneratoren (603,604, 695) mit der jeweils entsprechenden Position in der Reihe zweitniedrigster Ordnung von Teilproduktgeneratoren zugeführt wird, daß jeder Additionsschaltung in der Reihe niedrigster Ordnung von Additionsschaltungen mit Ausnahme der Additionsschaltung (612) in der Position höchster Ordnung in dieser Reihe als erster Eingang der Ausging des Teilproduktgenerators in der Position nächsthöherer Ordnung in ^er Reihe niedrigster Ordnung von Teilproduktgeneratoren (600 bis 602) zugeführt wird, daß jeder Additionsschaltuug in den übrigen Reihen von Additionsschaltungen, die den Stellen dritter* a_ut Λ—J -1~~_ m JT--lt*-<M- - . .Uno nonercr vjiuiuiug ucs muiupuiuiiuiaentsprechen, als erster Eingang der Ausgang des Teilproduktgenerators in der gleichen Position in der Reihe gleicher Ordnung von Teilprorfuktgeneratoren zugefünrt wird, daß allen Additionsschaltungen mit Ausnahme der Additionsschaitung in der Position höchster Ordnung in jeder der übrigen Reihen von Additionsschaltungen als zweiter Eingang der Summenausgang der Additionsschaitung in der Position nächsthöherer Ordnung" in der Reihe nächstniedriger Ordnung von Additionsschaltungen zugeführt wird, daß den Additionsschaltungen in der Position höchster Ordnung in jeder der übrigen Reihen von Additionsschaltungen als zweiter Eingang der Übertragsausgang der Additionsschaltung in der Position höchster Ordnung in der vorhergehenden Reihe von Additionsschaltungen zugeführt wird.d) daß eine Amah! von Ausgangsanschlüssen dersn Binärstcllen durch jeweilige Signale dargestellt (626 bis 630, 673) vorgesehen ist, daß der sind, v2ie an jeweils unterschiedlichen Eingangs-Ausgangsanschluß höchster Ordnung mit anschlüssen zugeführt werden, mit einer Matrix von dem Übertragsausgang der Additionsschal- logischen Verknüpfungsschaltungen und Zwischentung (615) in der Position höchster Ordnung 5 speichern, durch die die jeweiligen Signale zeitgein der Reihe höchster Ordnung von Addi- steuert hindurchgeleitet werden,
tionsschaltungen verbunden ist, daß jeder Es sind bereits Multipliziarschaltungen der einder Summenausgänge jeder Additionsschal- gangs genannten Art bekannt (Literatursiellen »Electung (615 bis 617) in der Reihe höchster tronic Letters«, Vol. 5, 12. Juni 1969, S. 263, und Ordnung der Additionsschaltung mit einem io »IEEE Transactions of Computers«, August 1972, entsprechenden Ausgaagsanschluß verbun- S. 880 bis 886), die eine Matrix von Vsrknüpfungsden ist, daß jeder Summenausgang der Ad- gliedern und gegebenenfalls Zwischenspeichern verditionsschaltungen in den jeweiligen Positio- wenden, durch die die einzelnen Stellen des Multiplinen niedrigster Ordnung in jeder Reihe kators und des Multiplikanden zeitgesteuert hinniedrigerer Ordnung der Additionsschaltun- 15 durchgeleitet werden. Bei diesen bekannten Multigen mit enen- entsprechenden Ausgangs- plizierschaltungen werden die einzelnen Stellen des anschluß verbunden ici und daß der Aus- Multiplikators und des Multiplikanden gleichzeitig gangsanschiüß aied/j -.ter Ordnung mit dem an die Eingäage der Multiplizierschaltung angelegt, Ausgang des Teilpiuduktgenerators (602) in und die Summen werden in einer Richtung vorwärts der Position niedrigster Ordnung in der ao bewegt, während die Überträge in einer hiervon abReihe nie-·· jester Ordnung der Teilprodukt- weichenden Richtung durch die Matrix hindurchgeneatoreü verbunden ist. geführt werden. Hierbei werden verschiedene Teii-produkte gleichzeitig gebildet. Es ist zwar möglich, - 2. Multiplizierschs»!tung nach Anspruch 1, da- mehrere Sätze von Multiplikatoren und Multiplikandurch gekennzeichnet, daß jeder Teilprodukt- 25 den in diesen Multipüzierschaltungen zeitlich aufgenerator und jede Addiiionsschaltung Speicher- einanderfolgend zu verarbeiten, doch müssen diese einrichtungen zum Speichern der von dem Teil- Sätze von Multiplikatoren und Multiplikanden knerproduktgenerator bzw. der Addiiionsschaltung halb der Matrix einen erheblichen Abstand voneinerzeugten Ausgänge für zumindest eine Taktze> ander aufweisen, so daß die Rechenzeit derartiger aufweist. 30 Multiplizierschaltungen relativ lang ist.
- 3. Multiplizierschaltung nach Anspruch 1 Der Erfindung liegt die Aufgabe zugrunde, eine oder 2, dadurch gekennzeichnet, daß die ersten Multiplizierschaltung der eingangs genannten Art zu bzw. zweiten Einrichtungen erste bzw. zweite schaffen, bei der eine Multiplikation von zeitlich Sätze von Schieberegistern (646 bit 657 bzw. 631 schnell aufeinanderfolgenden Operandenpaaren mögbis 645) umfassen. 35 lieh ist.
- 4. Multiplizierschaltung nach Anspruch 3, da- Diese Aufgabe wird durch die im Patentanspruch 1 durch gekennzeichnet, daß der erste Satz von angegebene Erfindung gelöst.Schieberegistern ein Schieberegister (646 bis 648, Weitere vorteilhafte Ausgestaltungen und Welier-649 bis 652, 653 bis 657) für jede Stelle (MP 2° bildungen der Erfindung ergeben sich aus den Unter-bis MPZ2) des Multiplikators umfaßt, daß jedes 40 ansprüchen.Schieberegister in dem ersten Satz von Schiebe- Durch die aufeinanderfolgende zeitlich versetzte registern eine Anzahl von Abschnitten aufweist, Zuführung der Stellen der Operanden an die Eindie gleich der Summe von (a) der An :ahl der gänge der Multiplizierschaltung ist es möglich, Ope-Stellen in dem Multiplikanden und (b) der Potenz randenpaare unmittelbar aufeinanderfolgend durch von 2, die der Ordnung der Multiplikatorstelle 45 die Multiplizierschaltung hindurchzuleiten, wobei die entspricht, die durch dieses Schieberegister zeit- Stellen jedes Ergebnisses ebenfalls zeitlich versetzt licL gesteuert zugeführt whd, ist, daß der zweite an dea Ausgängen der rviultiplizierschaliung auf-Satz von Schieberegistern ein Schieberegister (641 treten. Dies bedeutet, daß verschiedene Stellen der bis 645, 636 bis 640, 631 bis 635) für jede Stelle Binärziffer darstellende Signale in getrennten Signal- (MC 2° bis MC22) des Multiplikanden umfaßt 50 pfaden erscheinen, wie in einem parallelen System, und daß jedes Schieberegister in dem zweiten daß jedoch die Stellen eines vorgegebenen Operanden Satz von Schieberegistern eine Anzahl von Ab- zu unterschiedlichen Zeitintervallen in den getrennten schnitten aufweist, die gleich dem Doppelten der Pfaden oder Signaiwegen auftreten. In dieser Hin-Anzahl von Stellen in dem Multiplikator abzug- sieht ähnelt die erfindungsgemäße Multiplizierschalliich 1 ist. 55 tung einem seriellen System. Weiterhin können in
- 5. Binäre Multiplizierschaltung nach einem dsr vielen elektronischen Geräten viele Operanden aufvorhcrgchssdsn Ansprüche, dadurch gekenn- einanderfolgend durchgeführt werden, wenn eine zeichnet, daß den Teilproduktgeneratoren (606 zeitlich versetzte Arithmetih verwendet wird. Daher bis 608) in der Reihe höchster Ordnung als zwei- können durch die erfindungsgemäße Multiplizierter Eingang das Einer-Komplement der Stellen 60 ,«"^haltung beträchtliche Einsparungen an Geräten und des Multiplikanden zugeführt wird. Bauteilen erzielt werden, wenn jedes Operationselement die zeitlich verseizien Signale am Eingangoder an den Eingängen empfängt und zeitlich versetzte Signale am Ausgang liefert. Die erfindungs-65 gemäße Multiplizierschaltung ist zwar etwas lang-Pie Erfindung bezieht sich auf eine im Dual- samer als ein paralleler Multiplizierer, wenn er ledigsystem arbeitende Multiplizierschaltung zur Multipli- lieh zur Multiplikation von zwei Operanden miteinkatioa eines Multiplikators mit einem Multiplikanden, ander verwendet wird, sie ist jedoch extrem schnell,
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US29795572A | 1972-10-16 | 1972-10-16 | |
US29795572 | 1972-10-16 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2337356A1 DE2337356A1 (de) | 1974-05-02 |
DE2337356B2 DE2337356B2 (de) | 1976-09-23 |
DE2337356C3 true DE2337356C3 (de) | 1977-04-21 |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2934971C2 (de) | Nach dem Fließbandprinzip arbeitender Zentralprozessor | |
DE1549476C3 (de) | Anordnung zur Ausführung von Divisionen | |
DE2311220A1 (de) | Digital-informations-verarbeitungsvorrichtung zur zeichenerkennung | |
DE2911096C2 (de) | ||
DE1549477B1 (de) | Einrichtung zur schnellen akkumulation einer anzahl mehr stelliger binaerer operanden | |
DE2658248A1 (de) | Mit hoher geschwindigkeit arbeitendes multiplikationssystem sowie verfahren zur durchfuehrung einer multiplikationsoperation | |
DE2018452A1 (de) | Arithmetische Einrichtung | |
DE1549478B1 (de) | Gleitkomma-Rechenwerk zur schnellen Addition oder Subtraktion binaerer Operanden | |
DE1549508C3 (de) | Anordnung zur Übertragsberechnung mit kurzer Signallaufzeit | |
DE2707451A1 (de) | Einrichtung und verfahren zum addieren von wenigstens zwei aus mehreren bits bestehenden binaerzahlen | |
DE2221693B2 (de) | Schaltungsanordnung zur Ausführung einer Multiplikation zwischen zwei Binärzahlen | |
DE1114050B (de) | Elektronischer Gleitkomma-Rechner | |
DE2017132C3 (de) | Binärer ParaUel-Addierer | |
DE2337356C3 (de) | Im Dualsystem arbeitende Multiplizierschaltung | |
DE1223177B (de) | Elektronischer Digitalrechner mit Schaltung fuer die Errechnung der Quadratwurzel aus einer Binaerzahl | |
DE1241159B (de) | UEbertragschaltung fuer ein Schnelladdierwerk | |
EP0598112A1 (de) | Verfahren und anordnung zum bilden der summe einer kette von produkten | |
DE3609056C2 (de) | ||
DE1499227C3 (de) | Schaltungsanordnung für arithmetische und logische Grundoperationen | |
EP0333884B1 (de) | CMOS-Parallel-Serien-Multiplizierschaltung sowie deren Multiplizier- und Addierstufen | |
DE69209826T2 (de) | Schnelle Addierkette | |
DE1524156B2 (de) | Digitale elektronische recheneinrichtung | |
DE19514739C2 (de) | Multipliziereinrichtung | |
DE19635111A1 (de) | Multiplizierer | |
DE2337356B2 (de) | Im dualsystem arbeitende multiplizierschaltung |