DE1549478B1 - Gleitkomma-Rechenwerk zur schnellen Addition oder Subtraktion binaerer Operanden - Google Patents

Gleitkomma-Rechenwerk zur schnellen Addition oder Subtraktion binaerer Operanden

Info

Publication number
DE1549478B1
DE1549478B1 DE19671549478 DE1549478A DE1549478B1 DE 1549478 B1 DE1549478 B1 DE 1549478B1 DE 19671549478 DE19671549478 DE 19671549478 DE 1549478 A DE1549478 A DE 1549478A DE 1549478 B1 DE1549478 B1 DE 1549478B1
Authority
DE
Germany
Prior art keywords
circuit
arithmetic unit
adder
floating point
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19671549478
Other languages
English (en)
Inventor
Robert Elliot Goldschmidt
Robert John Litwiller
Don Michael Powers
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1549478B1 publication Critical patent/DE1549478B1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/483Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
    • G06F7/485Adding; Subtracting
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/499Denomination or exception handling, e.g. rounding or overflow
    • G06F7/49936Normalisation mentioned as feature only

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Nonlinear Science (AREA)
  • Complex Calculations (AREA)
  • Detection And Correction Of Errors (AREA)
  • Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)

Description

Die Erfindung betrifft ein Gleitkomma-Rechenwerk zur schnellen Addition oder Subtraktion binärer Operanden, mit einer Schaltung zur Ausrichtung der Operandenmantissen, mit einer hieran angeschlossenen Schaltung zur Paralleladdition und einer mit dem Ausgang der Additionsschaltung verbundenen Schaltung zur Mantissen-Resultatnormalisierung und zur Exponentenkorrektur sowie mit einer Schaltung zur Weiterleitung der Additions- oder Subtraktionsresultate an nachgeschaltete Einheiten.
Die Leistungsfähigkeit moderner Rechenanlagen hängt in hohem Maße von der Arbeitsgeschwindigkeit ihrer arithmetischen Einheiten ab. Es werden daher erhebliche Anstrengungen unternommen, sowohl die Arbeitsgeschwindigkeit der zur Verwendung in den Rechenwerken vorgesehenen Schaltkreise zu erhöhen, als auch Rechenverfahren und Rechenwerkstrukturen zu entwickeln, mit deren Hilfe die Operationszeiten der Rechenwerke drastisch verkürzt werden können. Ein oft beschrittener Weg besteht hierbei in der Benutzung hochgradig parallelarbeitender Rechenwerke, die zur Ergebnisbildung nur noch verhältnismäßig wenig hintereinandergeschaltete Logikstufen benötigen. Ein Beispiel hierfür sind die Übertragungsvorausschau-Addierwerke, wie sie unter anderem in Proceedings of the IRE, Januar 1961, S. 68 bis 71, beschrieben sind. Bei diesen Addierwerken wird für jede Addierwerkstelle bereits bei der Bildung der SummenzifTer berücksichtigt, ob aus einer oder mehreren der niedrigeren Addierwerkstellen Überträge zu erwarten sind. Wird ein derartiges, einen sehr großen Aufwand erforderndes Addierwerk innerhalb eines komplexen Rechenwerkes verwendet, das außer der reinen Addition zweier Operanden noch andere Funktionen zu erfüllen hat, so ergibt sich ein schlechter Ausnutzungsgrad für das Addierwerk. Dies ist beispielsweise bei Gleitkomma-Addier-Subtrahier-Werken der Fall, wo vor und nach der eigentlichen Additionsoperation noch Normalisierungsverschiebungen und Exponentenkorrekturen durchzuführen sind. Ähnliche Verhältnisse liegen vor, wenn das Addierwerk in einem Vierspeziesrechenwerk Verwendung findet, wo es eine Hilfsfunktion bei der Ausführung von Multiplikationen und Divisionen erfüllt. Trotz der Möglichkeit der sehr schnellen Ausführung von Additionen ist die Operationsdauer derartiger Rechenwerke noch immer mindestens doppelt so lang, wie die Zeit, die für eine Befehls- und Operandenentnahme aus einem modernen Speicher mit schnellem Zugriff benötigt wird. Die Rechenwerke verursachen aus diesem Grunde Wartezeiten, die die Arbeitsgeschwindigkeit und damit auch die Leistungsfähigkeit der Maschinen herabsetzen.
Weiterhin sind Rechenanlagen bekannt, die zwei selbständige Rechenwerke verwenden, welche gemeinsam und gleichzeitig an der Lösung eines Problems arbeiten können, um eine bessere Speicherblems arbeiten können, um eine bessere Speicherausnutzung zu erzielen (Proceedings of the Eastern Joint Computer Conference, 1959, S. 59 bis 65). Diese Anlagen erfordern aber einen komplizierten Steuerteil, da die zu verarbeitenden Daten wahlweise zu zwei örtlich getrennten Verarbeitungsplätzen zu leiten sind, an denen möglichst keine Wartezeiten auftreten sollen. Für jedes dieser Rechenwerke gelten hinsichtlich der Ausnutzung seiner Funktionseinheiten die oben erläuterten Verhältnisse.
Aufgabe vorliegender Erfindung ist es, ein Rechenwerk anzugeben, das unter Vermeidung der erläuterten Nachteile bei nur verhältnismäßig geringem Mehraufwand durch eine neue Art der Parallelverarbeitung eine wesentlich höhere Leistungsfähigkeit als gleichartige bekannte Rechenwerke besitzt. Gemäß der Erfindung wird dies dadurch erreicht, daß die Schaltungen des Rechenwerkes durch binäre Verriegelungsschaltungen voneinander getrennt sind, die zur vorübergehenden Aufnahme der (Zwischen-)Resultate der jeweiligen Schaltung und zur Weitergabe dieser Resultate an die in Datenfiußrichtung folgende Schaltung dienen, daß die Schaltungen selbständige Rechenwerksabschnitte bilden, die unabhängig voneinander Binärziffern unterschiedlicher Operandenpaare verarbeiten, und daß eine Steuerschaltung vorgesehen ist, die eine synchrone Resultatsübertragung zwischen den Schaltungen steuert und mit jedem Übertragungstakt, noch bevor das Resultat der Verknüpfung eines Operandenpaares am Rechenwerksausgang vorliegt, ein neues Operandenpaar der Schaltung zur Ausrichtung der Operandenmantissen zuführt.
Weitere vorteilhafte Ausgestaltungen der Erfindung sind aus den Ansprüchen ersichtlich. Nachfolgend ist ein Ausführungsbeispiel an Hand von Zeichnungen beschrieben. Es zeigt
F i g. 1 ein Blockschaltbild eines Gleitkomma-Addier- und -Subtrahierwerkes, welches gemäß der Erfindung ausgebildet ist,
F i g. 2 ein Blockschaltbild der Operationssteuerung des Rechenwerkes nach F i g. 1, :
F i g. 3 einen Taktgeber, wie er im Rechenwerk nach F i g. 1 verwendet wird, und
F i g. 4 ein Impulsdiagramm zur Darstellung der vom Taktgeber nach F i g. 2 erzeugten Impulsfolge.
F i g. 1 zeigt ein Gleitkomma-Addier- und -Subtrahierwerk, das in zweifacher Hinsicht parallel arbeitet. Einerseits werden dem Addierwerk jeweils ein Paar mehrstellige binäre Operanden parallel zugeführt, und andererseits wird bereits vor dem Auftreten der Summe dieses Operandenpaares am Addierwerksausgang ein neues Operandenpaar dem Eingang des Addier- und Subtrahierwerkes zugeführt. Um eine derartige in Datenfiußrichtung überlappte Arbeitsweise zu ermöglichen, weist das Addier- und Subtrahierwerk zwei grundlegende Merkmale auf:
1. Keine der Funktionseinheiten des Rechenwerkes wird innerhalb einer Addition oder Subtraktion zweier Operanden mehr als einmal verwendet, und
2. der Datenfluß im Addierwerk ist in Abschnitte unterteilt, die durch binäre Verriegelungsstufen voneinander entkoppelt sind.
Dieses Konzept gestattet eine maximale Ausnutzung jeder Funktionseinheit des Rechenwerkes. Sobald eine Funktionseinheit die Teilverknüpfung zweier Operanden beendet hat, erhält sie an ihrem Eingang bereits das neue Operandenpaar zugeführt, trotzdem die vom Rechenwerk vorzunehmende Verknüpfung der beiden Operanden noch gar nicht vollendet ist. Da das Rechenwerk in der Zeit, die es zur vollständigen Verarbeitung eines Operandenpaares benötigt, so viele Operandenpaare empfängt und zu verarbeiten beginnt, wie es zwischengeschaltete binäre Verriegelungsstufen aufweist, wird der gleiche Effekt erzielt, als wenn mehrere Rechenwerke parallel angeordnet werden, denen Operanden gleichzeitig oder kurz hintereinander zuführbar sind. Die durchschnittliche Operationszeit zur Verarbeitung eines Operandenpaares beträgt daher nur einen Bruchteil der tatsächlichen Durchlaufzeit
3 4
lieses Operandenpaares durch das Rechenwerk. Es ist Art sind für sich bekannt, so daß auf eine detaillierte ;o möglich, die auf arithmetische Operation bezogenen Erläuterung ihres schaltungstechnischen Aufbaues ver-3rogrammbefehle der Rechenanlage, in der das vor- ziehtet werden kann.
seschlagene Rechenwerk verwendet wird, in einer Als Addierwerk 27 kann ein für sich bekanntes
cürzeren zeitlichen Folge aufzurufen, als es bei Ver- 5 binäres Übertragungsvorausschau-Paralleladdierwerk vendung eines in herkömmlicher Weise aufgebauten verwendet werden. Die Ausgangsleitungen des Addierlechenwerkes zulässig wäre. Werkes sind über eine Komplementierschaltung 31, die
Das in F i g. 1 dargestellte Gleitkomma-Addier- durch Signale auf der Leitung 28 wahlweise zur Wirind -Subtrahierwerk besitzt drei Sätze Eingangs- kung bringbar ist, mit einer binären Verriegelungsegister H1, H2, H3 ... 14l5 142, 143 zur Aufnahme io stufe 32 verbunden. Die Verriegelungsstufe 32 enthält Ireier Operandenpaare A1, B1; B2 und A3, B.d. Die für jede Resultatleitung des Addierwerkes eine binäre legister der einzelnen Sätze unterscheiden sich durch Verriegelungs- oder Selbsthalteschaltung, die z. B. als len Index des in ihnen gespeicherten Operanden- Flip-Flop ausgebildet sein kann. Die Aufgabe dieser >aares. Jedes der Register ist mit einer eingangs- Verriegelungsschaltungen besteht darin, die vom Adeitigen und einer ausgangsseitigen Torschaltung 15,16 15 dierwerk gelieferten echten oder in der Schaltung 31 'ersehen. Die Register sind zur parallelen Aufnahme komplementierten Resultatziffern kurzzeitig zwischenind Abgabe mehrstelliger binärer Operanden ein- zuspeichern. Die Verriegelungsstufe 32 ist über eine serichtet. Dementsprechend besteht jede der Tor- Torschaltung mit einer Stellenverschiebeschaltung 34 chaltungen 15, 16 aus einer Anzahl Einzeltoren. Die verbunden, die ähnlich der Stellenverschiebeschaltung Operanden A1, B1 ... können beispielsweise aus je 20 29 aufgebaut ist, im Gegensatz zu dieser jedoch Links-)4 Bitstellen bestehen. Zur Operandenzuführung dienen verschiebungen wählbarer Stellenzahl ausführt. Es iammelleitungen 17, 18. Auf der Sammelleitung 17 kann mit dieser Schaltung eine maximale Linksverreten die ^-Operanden und auf der Sammelleitung 18 Schiebung von insgesamt 14 Binärstellen erzielt werden. Ue .B-Operanden auf. An Stelle der beiden Sammel- An diese Stellenverschiebeschaltung 34 ist eine weitere äitungen 17, 18 kann jedoch auch eine gemeinsame 25 Verriegelungsstufe 36 angeschlossen, die über eine iammelleitung für beide Operanden verwendet werden, Torschaltung 37 mit einer Ausgangssammelleitung 38 venn dies die Organisation der Rechenanlage erfordert. gekoppelt ist.
eder der Operanden besteht entsprechend der be- Der vorausgehend beschriebene Teil der Schaltung
:annten Gleitkomma-Rechenweise aus zwei Teilen, von F i g. 1 betrifft die Mantissenverarbeitung. Im len Exponenten und der Mantisse, wozu außerdem 30 folgenden wird auf den Exponententeil des darioch das Vorzeichen kommt. Zur Aufnahme der Ex- gestellten Addier- und Subtrahierwerkes eingegangen, lonenten dienen die Register H1 bis H3 (für A-Ope- Die zur Aufnahme der Exponenten der /4-Operanden anden) und 13X bis 133 (für .B-Operanden). Dement- dienenden Register H1, H2 und H3 sind durch eine prechend werden die Mantissen der Λ-Operanden in Sammelleitung 47 mit dem einen Eingang eines Addierlen Registern 12X bis 123 und die Mantissen der 35 Werkes 46 verbunden, und die Ausgänge der zur Auf- ?-Operanden in den Registern 14X bis 143 gespeichert. nähme der .B-Operanden dienenden Register 131; 132 \.n den Mantissenregistern 12 und 14 sind auf je einer und 133 sind mit dem anderen Eingang dieses Addieriesonderen Speicherstelle auch die Vorzeichen der Werkes verbunden. Diesem letzteren Addierwerks-)peranden gespeichert. eingang ist eine Komplementierschaltung 49 zugeord-
Die Ausgänge der Mantissenregister 12 und 14 sind 40 net, welche die über die Sammelleitung 48 parallel iber Sammelleitungen 20, 21 mit einer Zuweisungs- zugeführten Exponenten (jeder Exponent besteht beiorschaltung 22 verbunden, die aus einem Satz Tor- spielsweise aus sieben Binärstellen) der 5-Operanden chaltungen besteht, welche die Adern der Sammel- stets komplementiert. Das Addierwerk 46 bildet daher ;itungen 20, 21 in Abhängigkeit von einem Signal auf durch die Subtraktion Exponent A minus Exponent B iner Steuerleitung 23 entweder direkt oder kreuzweise 45 die Differenz der beiden Exponenten. Um eine unertauscht mit den Adern zweier Sammelleitungen 24, komplizierte Rückkomplementierung negativer Re-5 verbinden. Die Sammelleitung 24 führt zu einer sultatwerte zu ermöglichen, wird als Addierwerk 46 Lomplementierschaltung 26, die den auf der Leitung24 zweckmäßigerweise ein bekanntes Addierwerk mit rscheinenden Mantissenwert in echter oder komple- einer Übertragsrückführung von der höchsten zur ientierter Form zum Eingang eines Addierwerkes 27 50 niedrigsten Stelle verwendet. Das Addierwerk kann weiterleitet. Die Komplementierschaltung wird durch z. B. ein Übertragsvorausschau - Paralleladdierwerk in Signal auf einer Leitung 28 gesteuert. Der zweite sein.
lingang des Addierwerkes 27 wird durch den Ausgang An den Ausgang des Addierwerkes 46 ist ein Deiner Stellenverschiebeschaltung 29 gebildet, die an die codierer 50 angeschlossen. Außerdem besitzt das Aduisgangssammelleitung 25 der Zuweisungstorschal- 55 dierwerk einen Übertragsausgang, an den die obenung 22 angeschlossen ist. Die Stellenverschiebeschal- erwähnte Steuerleitung 23 der Zuweisungstorschaltung ung29 ist ein Netzwerk von Schaltverbindungen, 22 angeschlossen ist. Wenn Exponent A ^ Exponents .urch das die den Operandenstellen entsprechenden ist, erscheint auf der Leitung 23 ein Übertragssignal, idern der Sammelleitung 25 direkt oder um eine wähl- das die Zuweisungstorschaltung 22 so steuert, daß die >are Anzahl Stellen nach rechts verschoben mit den 60 5-Mantisse zur Stellenverschiebeschaltung 29 und die •ingangsleitungen des Addierwerkes verbunden sind. ^-Mantisse zur Komplementierschaltung 26 geleitet )as Maß der Stellenverschiebung wird durch eine werden. Zugleich bildet der Decodierer 50 aus dem .ignalkombination auf einer Steuerleitung 30 bestimmt. Summenausgang des Addierwerkes 46 eine Steuersignal-)ie maximal mögliche Anzahl Stellenverschiebungen kombination, die über die Leitung 30 der Stellenann beispielsweise 56 Bitstellen betragen, wobei die 65 Verschiebeschaltung 29 zugeführt wird. Die .B-Mantisse rwähnte Signalkombination auf der Steuerleitung 30 wird somit in der Stellenverschiebeschaltung 29 um ;de beliebige Stellenzahl innerhalb dieses Bereiches eine Anzahl Stellen nach rechts verschoben, die dem «zeichnen kann. Stellenverschiebeschaltungen dieser am Ausgang des Addierwerkes 46 erscheinenden Ex-
5 6
ponenten-Differenzwert entspricht. Hierdurch wird' der normalisierten Stellen des Mantissenresultates. Da
sichergestellt, daß im Addierwerk 27 stets Mantissen- so erhaltene Resultat ist dsr Exponent des Endresul
stellen gleicher Stellenordnung addiert werden. tates der durchgeführten Rechenoperation. Diese
Wenn andererseits Exponent B > Exponent A ist, Resultat gelangt zu einer Verriegelungsstufe 62, dsrei
dann erscheint kein Übertragssignal auf der Leitung 23. 5 Ausgang über eine Torschaltung 63 mit der Resultat
Dieser Signalzustand der Leitung 23 bewirkt in der leitung 38 gekoppelt ist.
Zuweisungstorschaltung, daß an Stelle der 5-Mantisse Die vorausgehend beschriebene Art der Resultat
die Λ-Mantisse zur Stellenverschiebeschaltung 29 über- normalisierung wird nur bei Subtraktionen wirksam
tragen wird, während die B-Mantisse zur Komplemen- wo das Resultat mehrere Stellen kleiner sein kann al
tierschaltung 26 gelangt. In diesem Falle ist das Korn- ίο einer der beiden Operanden. Bai Additionen ist da
plement des Summenausganges des Addierwerkes 46 gegen lediglich eine Resultatnormalisierung um ein<
der Wert, um den die Mantisse des v4-Operanden nach einzige Stelle notwendig, sofern das Mantissenresulta
rechts verschoben wird. In beiden Fällen gelangt somit einen Überlauf aufweist. Die entsprechende Resultat
jeweils die Mantisse des kleineren Operanden zur normalisierung muß allerdings in umgekehrter Rieh
Stellenverschiebeschaltung 29 und die Mantisse des 15 tung, also nach rechts, erfolgen. Stellenverschiebe
größeren Operanden zur Komplementierschaltung 26. schaltungen, die eine Verschiebung in beiden Richtun
Die Ausgangssammelleitungen 47, 48 der Exponen- gen vorsehen, erfordern einen relativ hohen Aufwand
tenregister 11, 13 sind außerdem mit Torschaltungen Um diesen Aufwand zu vermeiden, werden im dar
51, 52 verbunden, die in Abhängigkeit von einem gestellten Beispiel Maßnahmen angegeben, durch di
Übertragssignal auf Leitung 23 gesteuert werden. Wenn 20 eine Stellenverschiebeschaltung verwendbar ist, di
bei Exponent A ^ B ein Übertragssignal auf Leitung 23 nur eine Verschiebung in eine Richtung gestattet. Die
erscheint, wird die Torschaltung 51 zur Übertragung geschieht in der Weise, daß ein Übertrag in de
des Exponenten A zu einer Verriegelungsstufe 54 ge- höchsten Stelle des Addierwerkes 27 als Überlauf
öffnet. Wenn andererseits bei Exponent A <B kein anzeige verwendet wird. Ein solcher Übertrag win
Übertragssignal auf Leitung 23 erscheint, wird über die 25 durch ein Signal auf einer Leitung 65 angezeigt. Diese
Inverterschaltung 53 die Torschaltung 52 geöffnet, die Signal gelangt zu einer einstelligen Verriegelungsstufi
den Exponenten B zur Verriegelungsstufe 54 überträgt. 66, deren Ausgang über eine Torschaltung 67 mit den
In beiden Fällen wird so der Exponent des größeren Decodierer 59 verbunden ist. Wenn der Decodierer 5!
Wertes zur Verriegelungsstufe 54 geleitet. Diese ist in eine Überlauf anzeige von der Und-Schaltung 67 zu
der gleichen Weise ausgebildet, wie vorausgehend für 30 sammen mit einer Additionsanzeige auf der Leitung 2!
die Verriegelungsstufe 32 erläutert wurde. Ihrem Aus- empfängt, liefert er ein Ausgangssignal auf der zun
gang ist eine Torschaltung 55 zugeordnet, die mit einem Addierwerk 56 führenden Leitung 64. Diese Leituni
Eingang eines Addierwerkes 56 verbunden ist. ist mit der niedrigsten Stelle des Addierwerkes 56 ver
Das Addierwerk 56 dient zur Exponentenkorrektur, bunden. Ein auf ihr erscheinendes Signal stellt dei
entsprechend der durchzuführenden Resultatnormali- 35 Binärwert Eins dar. Dieser Wert wird im Addierwerk5i
sierung der Mantissensumme bzw. -differenz. Es ist zu dem in der Verriegelungsstufe 54 gespeicherten Ex
vorzugsweise als Übertragsvorausschau-Paralleladdie- ponenten A oder B addiert. Die dieser Korrektur ent
rer ausgebildet. Sein zweiter Eingang ist einerseits über sprechende Mantissennormalisierung um eine Stell·
eine nichtsteuerbare Komplementierschaltung 57 mit nach rechts wird in einfacher Weise dadurch erzielt
einem Null-Detektor 58 und andererseits direkt mit 40 daß im Ruhezustand der Stellenverschiebeschaltung 3-
einem Decodierer 59 verbunden, der seinerseits vom die Adern der die Torschaltung 33 und die Stellen
Null-Detektor 58 gesteuert wird. Der Null-Detektor 58 Verschiebeschaltung 34 verbindende Sammelleitung um
tastet das in der Verriegelungsstufe 32 befindliche Re- die Adern der die Stellenverschiebeschaltung 34 und dl·
sultat der Mantissenaddition bzw. -subtraktion auf das Verriegelungsstufe 36 verbindenden Sammelleitung un
Vorliegen von hochstelligen Nullen ab. Der NuII-De- 45 eine Stelle nach rechts versetzt miteinander verbünde]'
tektor ist eine Decodierschaltung, der eingangsseitig sind. Um diese Versetzung bei nach links gerichtete]
alle Ziffern des Resultates der Mantissenaddition bzw. Normalisierungsverschiebungen (Subtraktion) auszu
-substraktion zugeführt werden und die hieraus eine gleichen, liefert der Decodierer 59 jeweils ein Steuer
Ausgangssignalkombination liefert, die die Anzahl der signal auf der Leitung 60, das in der Stellenverschiebe
hochstelligen Nullen ausdrückt. Dieser Wert ist das 50 schaltung 34 gegenüber der normalerweise notwen
Maß für die vorzunehmende Resultatnormalisierung. digen Anzahl Stellenverschiebungen eine um Eins er
Aus ihm wird im Decodierer 59 eine Steuergröße ge- höhte Anzahl Stellenverschiebungen bewirkt. Im Fall·
bildet, die über eine Leitung 60 zur Stellenverschiebe- der Addition tritt somit auf der Leitung 60 keil
schaltung 34 geleitet wird, welche daraufhin während Steuersignal auf, so daß die Stellenverschiebeschal
der Übertragung des Mantissenresultates von der Ver- 55 tung 34 im Ruhezustand bleibt,
riegelungsstufe 32 zu der Verriegelungsstufe 36 die Zur Steuerung der durchzuführenden Operationei
Resultatstellen um eine entsprechende Anzahl Stellen (Addition oder Subtraktion) dient eine logische Schal
nach links verschiebt, so daß die höchste von Null tung 70 (F i g. 2), die aus den Vorzeichen der Operan
verschiedene Ziffer innerhalb' der Verriegelungsstufe 36 den eines Operandenpaares und dem diesem Operan
in der Verriegelungsschaltung mit dem höchsten Stellen- 60 denpaar zugeordneten Programmbefehl die effektl·
wert eingespeichert wird. durchzuführende Operation bestimmt. Die Schaltung
Der dem Decodierer 59 zugeführte Steuerwert ge- 70 ist an die Vorzeichenadern der Aiisgangssammel
langt außerdem über eine Leitung 61 zur Komplemen- leitungen 20, 21 der Mantissenregister 12, 14 ange
tierschaltung 57 am Eingang des Addierwerkes 56. Da schlossen. Ein weiterer Eingang 69 der Schaltung 70 is
gleichzeitig dem anderen Eingang des Addierwerkes 56 65 über je eine Verriegelungsstufe 74, 75, 76 mit züge
der Inhalt der Verriegelungsstufe 54 zugeführt wird, ordneten Torschaltungen 77, 78, 79 mit Befehlsdeco
bildet das Addierwerk die Differenz zwischen dem dierern 71, 72, 73 verbunden. Jeder dieser Decodiere
größeren der beiden Exponenten A, B und der Zahl ist einem der Eingangsregistersätze, z. B. H1, H1,13
NAL
and 14! des Rechenwerkes von F i g. 1 zugeordnet. Mit ier Eingabe eines Operandenpaares in einen Eingangs-•egistersatz wird auch der Operationssteuerteil des auf iie Verknüpfung dieses Operandenpaares bezogenen Befehles über eine Sammelleitung 68 in den zugeordieten Decodierern 71 bis 73 eingegeben. Dieser Decodierer entschlüsselt die auzuführende Operation 'Addition oder Subtraktion) und stellt ein entsprechenies Steuersignal in der betreffenden Verriegelungsitufe 74 bis 76 ein. Dieses Operationssteuersignal wird iber die entsprechende Torschaltung 77, 78, 79 zur ogischen Schaltung 70 übertragen. Aus dem Operaionssteuersignal und den Vorzeichen der beiden Operanden erzeugt die Schaltung 70 durch eine exclusive Oder-Verknüpfung ein effektives Operationsiteuersignal gemäß dem in der nachstehenden Tabelle ingegebenen Schema.
Bef
ADD
ehl
SUB
A+ Operand
A- I B+
X B- Effe
Oper
ADD
<tive
ation 20
SUB
30 X
X X X X
X X X X
X X x 25
X X X X
χ X X X X
X X χ
X X X X
X X X
Das effektive Operationssteuersignal erscheint auf ler Leitung 28, die in der beschriebenen Weise mit den Complementierschaltungen 26 und 31 (F i g. 1) vermnden ist. Das Fehlen eines Signals auf dieser Leitung jedeutet, daß die Anordnung nach F i g. 1 eine Addiion ausführt. Erscheint dagegen ein Signal auf Leiung28, so bedeutet dies die Ausführung einer Subraktion. Wie aus der Tabelle zu entnehmen ist, tritt an derartiges Subtraktionssteuersignal jeweils dann Luf, wenn eine oder alle drei der Eingangsleitungen der Schaltung 70 ein negatives Vorzeichen bzw. ein Subraktionssteuersignal anzeigen. Andernfalls handelt :s sich stets um eine Addition.
Das Signal auf Leitung 28 macht die Komplemenierungsschaltung 26 wirksam, so daß der über diese !chaltung dem Addierwerk 27 zugeführte Operand lomplementiert wird. Außerdem bereitet das Signal oif Leitung 28 die Komplementierungsschaltung 31 'or, jeweils dann wirksam zu werden, wenn auf der -eitung 65 kein Übertragssignal von der höchsten itufe des Addierwerkes 27 erscheint. Hierdurch wird η einer für sich bekannten Weise eine Komplementieung des Mantissenresultats nur dann vorgenommen, venn dieses Resultat im Verlauf der Rechnung negativ ;eworden ist. Um eine nachträgliche Korrektur des Resultats durch Addition einer Eins zur niedrigsten lesultatstelle zu vermeiden, ist das Addierwerk 27 mit iner Übertragsrückführung von der höchsten zur liedrigsten Rechenwerkstelle versehen, wie voraus- ;ehend schon in Verbindung mit dem Addierwerk 46 rläutert wurde.
Das Subtraktionssteuersignal auf Leitung 28 veriindert des weiteren im Decodierer 59 die Erzeugung ines Signals auf Leitung 64, so daß auch dann, wenn om Null-Detektor 58 während einer Subtraktion fest-,estellt wird, daß keine Resiiltatnormalisierung notwendig ist, der Resultatexponent unverändert bleibt. In einem solchen Falle liefert aber der Decodierer 59 aus den vorausgehend erläuterten Gründen ein Signal auf der Sammel-Steuerleitung 60, welches die Stellenverschiebeschaltung entsprechend der Ausführung einer Stellenverschiebung um eine Stelle nach links konditioniert.
In F i g. 3 ist ein Taktgeber 80 schematisch dargestellt. Dieser Taktgeber liefert auf fünf Ausgangsleitungen zyklisch Taktsignale il, ill, fill, il, ί2 gemäß dem in F i g. 4 dargestellten Impulsprogramm. Die Impulse il, ill, ίIII dienen zur Steuerung der Torschaltungen 15, 16 der Register 11, 12, 13 und 14 (F i g. 1) sowie der Torschaltungen 77, 78 und 79 in F i g. 2. Durch jeden dieser Impulse wird ein neues Operandenpaar der in F i g. 1 dargestellten Addier- und Subtrahiereinrichtung zugeführt. Außerdem wird das diesem Operandenpaar zugeordnete Operationssteuersignal von der betreffenden Verriegelungsstufe 74, 75 oder 76 zur logischen Schaltung 70 übertragen. Jedem der Taktimpulse il, ill und illl ist ein Paar zusätzlicher Taktimpulse il, i2 zugeordnet. Diese Impulse stellen Taktsignale für die Übertragung der Daten von einem Addierwerksabschnitt zu dem in DatenflußrichtungfolgendenAddierwerksabschnittdar. Wie aus F i g. 1 ersichtlich ist, wird die Reihe der Verknüpfungs- bzw. Umformungsschaltungen, aus denen das dargestellte Addier- und Subtrahierwerk besteht, in drei Abschnitte unterteilt. Die Abschnitte 1 und 2 werden durch die Verriegelungsstufen 32, 54 und 66 von einander getrennt, und die Abschnitte 2 und 3 werden durch Verriegelungsschaltungen 36 und 32 voneinander getrennt. Durch den Taktimpuls il werden jeweils die in den Verriegelungsstufen 32, 54 und 66 eingestellten Ausgangsdaten des ersten Abschnittes über die Torschaltungen 33, 55 und 67 zum zweiten Abschnitt weitergeleitet. Der erste Abschnitt ist damit frei zur Verarbeitung des nächsten Operandenpaares, das bereits mit dem letzten vorausgegangenen Taktimpuls il, ill oder /III dem Eingang des Abschnittes 1 zugeleitet worden ist. Unmittelbar nach einem il-Impuls tritt ein Taktimpuls i2 auf, der in äquivalenter Weise die Ausgangsdaten des zweiten Abschnittes in den dritten Abschnitt überträgt. Im dargestellten Beispiel bedeutet dies, daß das Resultat einer Addition oder Subtraktion aus den Verriegelungsstufen 36 und 62 über die Torschaltungen 37 und 63 und die Ausgangssammelleitung 38 zu nicht dargestellten, nachgeschalteten Einheiten übertragen wird. Damit ist der zweite Abschnitt frei zur Aufnahme von Daten einer neuen Operation aus dem Abschnitt 1.
Es ist hieraus ersichtlich, daß mit jedem der Taktimpulseil, ill, till eine neue Additions- bzw. Subtraktionsoperation beginnt. Der Abstand zwischen zwei dieser Taktimpulse entspricht etwa der Durchlaufdauer der Daten durch einen Abschnitt. Diese Durchlauf dauer wird im wesentlichen durch die Durchlaufdauer des Mantissenaddierwerkes 27 bestimmt. Das Resultat der ersten Additions- oder Subtraktionsoperation im Beispiel von F i g. 4 ist somit kurz nach dem eingezeichneten illl-Impuls verfügbar, exakt bei Beginn des auf den illl-Impuls folgenden /2-Impulses. Es ist in diesem Zusammenhang zu bemerken, daß der Datenfluß innerhalb der einzelnen Abschnitte völlig asynchron verläuft. Lediglich die Datenübertragungen zwischen den Abschnitten erfolgen unter synchroner Steuerung.
Die zeitliche Zuführung der Operandenpaare zu den
009 535/257
Registern 11 bis 14 und die Auswertung der jeweils um zwei Zuführtakte verzögert am Reckenwerksausgang erscheinenden Resultate wird durch nicht dargestellte Schaltungen des Operations- und Adressensteuerteiles der programmgesteuerten Rechenanlage, in der die Anordnung gemäß F i g. 1 Verwendung findet, ausgeführt.
Bei modernen, hochgradig parallelarbeitenden Maschinen, die in der Lage sind, mehrere Befehle zeitlich überlappt dem Programmspeicher zu entnehmen und auszuführen, bereitet eine derartige Steuerung keine Schwierigkeiten. Zur Aufnahme der Operanden in die Register 11 bis 14 können die Taktimpulse il bis illl verwendet werden. Die Eingabe in einen Registersatz kann dabei jeweils zu der Zeit eines Umlaufes des Taktgebers 80 erfolgen, in der keine Entnahme aus diesem Registersatz stattfindet, z. B. zur Zeit ill oder ί III für die Register H1, H1, 13X und 14X. Die geringfügige zeitliche Überlappung zwischen der Zuführung eines neuen Operandenpaares zum Abschnitt 1 und ao der Weiterleitung des vorausgehend in diesem Abschnitt gebildeten Zwischenergebnisses zum Abschnitt 2 kann in Kauf genommen werden, da keines der neuen Zwischenergebnisse unmittelbar nach Eingabe des neuen Operandenpaares am Eingang der betreffenden Verriegelungsstufen 32, 54 und 66 erscheint. Das gleiche trifft zu für die Überlappung zwischen der Öffnung der Torschaltungen 33, 55 und 67 durch einen il-Impuls und der Übertragung des Endresultates auf die Ausgangssammelleitung 38 unter der Wirkung des folgenden Taktimpulses ti.

Claims (14)

Patentansprüche:
1. Gleitkomma-Rechenwerk zur schnellen Addition oder Subtraktion binärer Operanden, mit einer Schaltung zur Ausrichtung der Operandenmantissen, mit einer hieran angeschlossenen Schaltung zur Paralleladdition und einer mit dem Ausgang der Additionsschaltung verbundenen Schaltung zur Mantissen-Resultatnormalisierung und zur Exponentenkorrektur sowie mit einer Schaltung zur Weiterleitung der Additions- oder Subtraktionsresultate an nachgeschalteten Einheiten, d adurch gekennzeichnet, daß die Schaltungen des Rechenwerkes durch binäre Verriegelungsschaltungen (32, 36, 54, 62, 66) voneinander getrennt sind, die zur vorübergehenden Aufnahme der (Zwischen-)Resultate der jeweiligen Schaltung und zur Weitergabe dieser Resultate an die in Datenflußrichtung folgende Schaltung dienen, daß die Schaltungen (22, 29, 27, 46; 34, 56, 59; 37, 63) selbständige Rechenwerksabschnitte bilden, die unabhängig voneinander Binärziffern unterschiedlicher Operandenpaare verarbeiten, und daß eine Steuerschaltung (80) vorgesehen ist, die eine synchrone Resultatübertragung· zwischen den Schaltungen steuert und mit jedem Übertragungstakt, noch bevor das Resultat der Verknüpfung eines Operandenpaares am Rechenwerksausgang vorliegt, ein neues Operandenpaar der Schaltung (22, 29, 46) zur Ausrichtung der Operandenmantissen zuführt.
2. Gleitkomma-Rechenwerk nach Anspruch 1, dadurch gekennzeichnet, daß dem Rechenwerkseingang zusätzliche Verriegelungsstufen (11 bis 14) zugeordnet sind, über die der erste Abschnitt Operanden zugeführt erhält.
3. Gleitkomma-Rechenwerk nach Anspruch 1
und 2, dadurch gekennzeichnet, daß mehrere, dei Anzahl der Abschnitte entsprechende Sätze Operandenregister (H1 bis 14ls 1I2 bis 142 und H3 bis 14.j) vorgesehen sind, von denen am Beginn einei Abschnittszykluszeit jeweils einer mit den Eingängen des ersten Abschnittes über Torschaltunger. (16) verbunden wird.
4. Gleitkomma-Rechenwerk nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß eir erster Abschnitt Schaltungen (29. 46, 50) zur Ausrichtung der Operandenmantissen und ein hierar angeschlossenes Parallel-Addierwerk (27) umfaßt, daß ein zweiter Abschnitt eine Schaltung (34, 56. 58, 59) zur Mantissen-Resultatnormalisierung und Exponentenkorrektur umfaßt und daß ein drittel Abschnitt durch den Anschluß des Rechenwerksausganges (38) an nachgeschaltete Einheiten gebildet wird.
5. Gleitkomma-Rechenwerk nach Anspruch 4. dadurch gekennzeichnet, daß im ersten Abschnit! dem Mantissenaddierwerk (27) eine Stellenverschiebeschaltung (29) vorgeschaltet ist, die durch die Resultate eines Exponenten-Subtrahierwerkes (46) gesteuert wird.
6. Gleitkomma-Rechenwerk nach den Ansprüchen 4 und 5, dadurch gekennzeichnet, daß irr zweiten Abschnitt eine Stellenverschiebeschaltunj (34) zur Mantissen-Resultatnormalisierung unc eine Nullstellenabtastschaltung (58) enthalten ist. die entsprechend der Größe der vorzunehmender Normalisierungsverschiebung die Stellenverschiebeschaltung (34) steuert, und daß der zweite Abschnitt ferner ein Exponentenkorrektur-Addierwerk (56) umfaßt, in dem der beibehaltene Operandenexponent um eine aus dem Resultat dei Nullstellenabtastung oder einer Überlauf bedingunf abgeleitete Korrekturgröße aufaddiert wird.
7. Gleitkomma-Rechenwerk nach den Ansprüchen 4 bis 6, dadurch gekennzeichnet, daß erste Verriegelungsstufen (11 bis 14) mit den Eingänger der Stellenverschiebeschaltung (29) und des Exponenten-Subtrahierwerkes (46) koppelbar sind unc daß zweite Verriegelungsstufen (32, 66) an der Ausgang des Mantissen-Paralleladdierwerkes (27 und dritte Verriegelungsstufen (36, 62) an den Ausgang der Stellenverschiebeschaltung (34) zur Mantissen-Resultatnormalisierung und an den Ausgang des Exponentenkorrektur-Addierwerkes (56) an· geschlossen sind.
8. Gleitkomma-Rechenwerk nach den Ansprüchen 4 bis 7, dadurch gekennzeichnet, daß dei Eingang des ersten Abschnittes über eine Zuweisungstorschaltung (22) zum Mantissen-Addierwerk (27) geführt ist, die in Abhängigkeit voi einem positiven oder negativen Ergebnis des Exponenten-Subtrahierwerkes (46) die Operanden di· rekt oder gegeneinander vertauscht zum Mantissen-Addierwerk überträgt.
9. Gleitkomma-Rechenwerk nach den An Sprüchen 5 und 8, dadurch gekennzeichnet, daß di< Stellenverschiebeschaltung (29) lediglich zur Links verschiebung eingerichtet ist und jeweils den Man tissenwert des kleineren Operanden von der Zu weisungstorschaltung (22) zugeführt erhält.
10. Gleitkomma-Rechenwerk nach den An Sprüchen 1 bis 9, dadurch gekennzeichnet, dal dem ersten Abschnitt eine Operationssteuerschal tung (70) zugeordnet ist, die aus den Vorzeichei
der Operanden des dem ersten Abschnitt zugeführten Operandenpaares und aus dem auf dieses Paar bezogenen Operationssteuerbefehl die effektiv auszuführende Operation bestimmt.
11. Gleitkomma-Rechenwerk nach den An-Sprüchen 4 und 10, dadurch gekennzeichnet, daß zur Ausführung von Subtraktionen einem Eingang des Mantissen-Addierwerkes (27) und seinem Resultatausgang je eine Komplementierschaltung (26 und 31) zugeordnet ist, die von der Operations- ίο steuerschaltung (70) gesteuert werden, und daß die Resultat-Komplementierschaltung (31) nur bei Fehlen einer Überlauf anzeige von der höchsten Addierwerkstelle zur Wirkung kommt.
12. Gleitkomma-Rechenwerk nach Anspruch 6, dadurch gekennzeichnet, daß die Stellenverschiebeschaltung (34) zur Mantissen-Resultatnormalisierung im Ruhezustand eine Stellenverschiebung um eine Stelle nach rechts ausführt und im übrigen nur zur Verschiebung um eine wählbare Anzahl Stellen nach links steuerbar ist, daß das Resultat von der Nullstellenabtastschaltung (58) in einem Decodierer (59) um Eins erhöht wird, bevor es der
Stellenverschiebeschaltung als Steuergröße zugeführt wird, und daß bei Ausführung einer Addition in Abhängigkeit vom Auftreten einer Überlaufanzeige im Mantissen-Addierwerk (27) vom Decodierer (59) eine Eins zum Exponentenkorrektur-Addierwerk (56) geliefert wird.
13. Gleitkomma-Rechenwerk nach den Ansprüchen 4 bis 12, dadurch gekennzeichnet, daß als Mantissen-Addierwerk (27) ein für sich bekanntes Übertragsvorausschau-Addierwerk verwendet wird, dessen Durchlaufzeit die Abschnittszykluszeit bestimmt.
14. Gleitkomma-Rechenwerk nach den Ansprüchen 1 bis 13, dadurch gekennzeichnet, daß eine Taktschaltung (80) vorgesehen ist, die synchron jeweils nach Ablauf einer Abschnittszykluszeit ein Operandenzuführsignal (/I, ill oder till) erzeugt und die kurze Zeit nach jedem Operandenzuf ührsignal mindestens je ein weiteres Steuersignal erzeugt, das die Übertragung der in den Verriegelungsstufen (z. B. 32) gespeicherten Abschnitts-Ausgangsdaten zum jeweils nächsten Abschnitt steuert.
Hierzu 1 Blatt Zeichnungen GOPY
DE19671549478 1966-09-13 1967-09-06 Gleitkomma-Rechenwerk zur schnellen Addition oder Subtraktion binaerer Operanden Withdrawn DE1549478B1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US57908266A 1966-09-13 1966-09-13

Publications (1)

Publication Number Publication Date
DE1549478B1 true DE1549478B1 (de) 1970-08-27

Family

ID=24315495

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19671549478 Withdrawn DE1549478B1 (de) 1966-09-13 1967-09-06 Gleitkomma-Rechenwerk zur schnellen Addition oder Subtraktion binaerer Operanden

Country Status (4)

Country Link
US (1) US3551665A (de)
DE (1) DE1549478B1 (de)
FR (1) FR1538037A (de)
GB (1) GB1157033A (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2900324A1 (de) * 1978-01-05 1979-07-19 Honeywell Inf Systems Mikroprogrammierbare arithmetische fliesskommaeinheit
DE2949375A1 (de) * 1978-12-11 1980-06-19 Data General Corp Gleitkommaprozessor
DE3700323A1 (de) * 1986-01-13 1987-07-16 Gen Electric Gleitpunktzahlenakkumulatorschaltung
DE3701599A1 (de) * 1986-01-30 1987-08-06 Gen Electric Vielfunktions-arithmetisch-logische-schaltung

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3697734A (en) * 1970-07-28 1972-10-10 Singer Co Digital computer utilizing a plurality of parallel asynchronous arithmetic units
US4282582A (en) * 1979-06-04 1981-08-04 Sperry Rand Corporation Floating point processor architecture which performs subtraction with reduced number of guard bits
JPS5776634A (en) * 1980-10-31 1982-05-13 Hitachi Ltd Digital signal processor
US4488252A (en) * 1982-02-22 1984-12-11 Raytheon Company Floating point addition architecture
US4528640A (en) * 1982-07-13 1985-07-09 Sperry Corporation Method and a means for checking normalizing operations in a computer device
US4556976A (en) * 1982-08-14 1985-12-03 International Computers Limited Checking sequential logic circuits
GB2125591B (en) * 1982-08-14 1986-01-22 Int Computers Ltd Checking sequent logic circuits
JPS59188740A (ja) * 1983-04-11 1984-10-26 Hitachi Ltd フロ−テイング加算器
CA1229415A (en) * 1983-12-09 1987-11-17 Masayuki Ikeda Floating-point addition/subtraction system
DE3703440A1 (de) * 1986-08-04 1988-02-18 Ulrich Prof Dr Kulisch Schaltungsanordnung zur bildung von summen, insbesondere von skalarprodukten
US4845659A (en) * 1986-08-15 1989-07-04 International Business Machines Corporation Accelerated validity response permitting early issue of instructions dependent upon outcome of floating point operations
US4999802A (en) * 1989-01-13 1991-03-12 International Business Machines Corporation Floating point arithmetic two cycle data flow
US5212662A (en) * 1989-01-13 1993-05-18 International Business Machines Corporation Floating point arithmetic two cycle data flow
EP0551531A1 (de) * 1991-12-20 1993-07-21 International Business Machines Corporation Gerät zur Ausführung von Addierungs-/Substrahierungsoperationen auf IEEE-Standard-Gleitkommazahlen
EP2579469B1 (de) * 2011-10-05 2014-08-13 ST-Ericsson SA Akkumulierung von Datenwerten

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1125685B (de) * 1960-01-18 1962-03-15 Bendix Corp Rechenmaschine
DE1157009B (de) * 1961-09-13 1963-11-07 Telefunken Patent Rechenwerk einer digitalen Rechenmaschine
DE1162111B (de) * 1961-04-26 1964-01-30 Sperry Rand Corp Gleitkomma-Recheneinrichtung
DE1190707B (de) * 1963-07-27 1965-04-08 Soemmerda Bueromaschwerk Schaltungsanordnung zur parallelen Addition und Subtraktion von Dezimalziffern

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1125685B (de) * 1960-01-18 1962-03-15 Bendix Corp Rechenmaschine
DE1162111B (de) * 1961-04-26 1964-01-30 Sperry Rand Corp Gleitkomma-Recheneinrichtung
DE1157009B (de) * 1961-09-13 1963-11-07 Telefunken Patent Rechenwerk einer digitalen Rechenmaschine
DE1190707B (de) * 1963-07-27 1965-04-08 Soemmerda Bueromaschwerk Schaltungsanordnung zur parallelen Addition und Subtraktion von Dezimalziffern

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2900324A1 (de) * 1978-01-05 1979-07-19 Honeywell Inf Systems Mikroprogrammierbare arithmetische fliesskommaeinheit
DE2949375A1 (de) * 1978-12-11 1980-06-19 Data General Corp Gleitkommaprozessor
DE3700323A1 (de) * 1986-01-13 1987-07-16 Gen Electric Gleitpunktzahlenakkumulatorschaltung
DE3701599A1 (de) * 1986-01-30 1987-08-06 Gen Electric Vielfunktions-arithmetisch-logische-schaltung

Also Published As

Publication number Publication date
US3551665A (en) 1970-12-29
GB1157033A (en) 1969-07-02
FR1538037A (fr) 1968-08-30

Similar Documents

Publication Publication Date Title
DE1549478B1 (de) Gleitkomma-Rechenwerk zur schnellen Addition oder Subtraktion binaerer Operanden
DE2451982C2 (de)
DE2224537C2 (de) Einrichtung und Verfahren zur Instruktionsauswahl in einem Fließbandprozessor
DE1178623C2 (de) Programmgesteuerte datenverarbeitende Maschine
DE3424962C2 (de)
DE1549523B2 (de) Datenverarbeitungsanlage
DE2117936B2 (de) Mikroprogrammgesteuerte Zentraleinheit eines elektronischen Datenverarbeitungssystems
DE2234867A1 (de) Anordnung in datenverarbeitungsanlagen zum steuern der verarbeitung zweier voneinander unabhaengiger programme
DE2001664A1 (de) Anordnung und Verfahren zur Programmverzweigung in einem elektronischen Digitalrechner
DE2930441C2 (de) Anzeigeeinrichtung zur wahlweisen dynamischen oder statischen Anzeige
DE2758830A1 (de) Rechenvorrichtung
DE2816711A1 (de) Divisionseinrichtung mit uebertrags- rettungsaddierwerk und nicht ausfuehrender vorausschau
DE2364865C2 (de) Schaltungsanordnung zur Bildung von erweiterten Adressen in einer digitalen Rechenanlage
DE2617485A1 (de) Verfahren und schaltungsanordnung zur abarbeitung von mikrobefehlsfolgen in datenverarbeitungsanlagen
DE2746355A1 (de) Einrichtung und verfahren zur wahlweisen multiplikation oder division zweier als binaerzahlen vorliegender operanden
DE2747304B2 (de) Einrichtung zur Mikrobefehlssteuerung
DE2203143C3 (de) Rechenanordnung zum Dividieren von Dezimalzahlen
DE1774771B2 (de) Anordnung, um wechselweise eine addition oder eine aus einer anzahl logischer funktionen zwischen den stellenwerten zweier binaerwoerter durchzufuehren
DE1499227C3 (de) Schaltungsanordnung für arithmetische und logische Grundoperationen
DE1549478C (de) Gleitkomma Rechenwerk zur schnellen Addition oder Subtraktion binarer Operanden
DE2712582A1 (de) Digital-differential-analysator
DE2936801C2 (de) Steuereinrichtung zur Ausführung von Instruktionen
DE1549449A1 (de) Einrichtung zur Verarbeitung von Gleitkommazahlen
DE3134057A1 (de) Datenverarbeitungsanlage
DE10206830B4 (de) Verfahren und Anordnung zur Zusammenführung von Daten aus parallelen Datenpfaden

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee