DE2321588C2 - Unterbrechungseinrichtung für Datenverarbeitungsanlagen - Google Patents
Unterbrechungseinrichtung für DatenverarbeitungsanlagenInfo
- Publication number
- DE2321588C2 DE2321588C2 DE2321588A DE2321588A DE2321588C2 DE 2321588 C2 DE2321588 C2 DE 2321588C2 DE 2321588 A DE2321588 A DE 2321588A DE 2321588 A DE2321588 A DE 2321588A DE 2321588 C2 DE2321588 C2 DE 2321588C2
- Authority
- DE
- Germany
- Prior art keywords
- duplicate
- terminal
- processing unit
- signal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1608—Error detection by comparing the output signals of redundant hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/165—Error detection by comparing the output of redundant processing systems with continued operation after detection of the error
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2023—Failover techniques
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2035—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant without idle spare hardware
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Hardware Redundancy (AREA)
- Bus Control (AREA)
Description
a) die genannten Speicherelemente (1). wobei eine Anforiörung in entsprechenden Speicherelementen
in beiden Duplikateinheiten gespeichert wird;
b) eine Steuereinrichtung (logische Steuerschaltung 208), die auf Befehle von der Daten-Verarbeitungseinheit
(PO, P1) über einen Eingangs/ Ausgangs-Kanal CCHO, CHl) anspricht, um
den Inhalt eines ausgewählten der Speicherelemente (1) in der Duplikateinheit zur Übermittlung
an die Daten-Verarbeitungseinheit über den Eingangs/Ausgangs-Kanal herauszulesen;
c) eine Einrichtung (27,28,29) zum Erkennen von
Unterbrechungsitnforde· jngcn. die in vorbestimmten
der Speicherelemente (1) als Sofort-Unterbrechurtgsanforderi
igen gespeichert sind, und zur Erzeugung eines Meldesignals (30, 3·;
31) für die andere Duplikateinheit, damit in beiden Duplikal'iinheiten ein Signal (44) erzeugt
werden kann, das eine Sofort-Unterbrechungsanforderung anzeigt;
d) eine Einrichtung (Komparator (210) zum Vergleichen der aus den Speicherelementen in den
beiden Duplikateinheiten herausgelesenen inhalte und zum Verhindern, daß diese Inhalte an
die Daten-Verarbeitungscinheit im Falle irgendeiner Disparität zwischen den Duplikatein-Reiten
übermittelt werden, wobei auf diese Weise ein Fehler in einer der Duplikateinheiten angezeigt
wird;
e) wobei die Steuereinrichtung (208) außerdem auf weitere Befehle von der Daten-Verarbeitungseinheit
über den Eingangs/Ausgangs-Kanal anspricht, damit vorbestimmte Prüfvorgänge an den Speicherelementen ausgeführt werden,
um irgendwelche fehlerhaften Elemente in dieser Duplikateinheit zu lokalisieren und jegliehe
solcher fehlerhaften Elemente vom Normalbetrieb auszusperren, wodurch die Inhalte
der entstehenden Elemente in den anderen Duplikateinheiten zugelassen werden.
b0
2. Unterbrechungseinrichtung nach Anspruch I, dadurch gekennzeichnet, daß sie mit zwei der Eingangs/Ausgangs-KanälcfCHO,
Cf/1) verbindbar ist und ferner eine Wähleinrichtung (Wähler C50,
CS 1) aufweist, die auf die Belegung eines dieser beiden Kanäle durch die Vcrarbcitungscinheit (PO. Pi)
anspricht, um Befehle, die über den belegten Kanal von der Verarbeitungscinheit her empfangen werden,
an beide Duplikateinheiten (DO, D1) zu übermitteln.
3. Unterbrechungseinrichtung nach Anspruch 1 für die Verwendung ein einer Datenverarbeitungsanlage
mit einer Vielzahl von Daten-Verarbeitungseinheiten, dadurch gekennzeichnet daß jede Duplikateinheit
eine Einrichtung (Verarbeitungseinheit-Wähler 203) zum Erzeugen eines Unterbrechungssignals
enthält, bestehend aus einer Einrichtung (204) zum Empfang von Daten, welche die Prioritäten der
Prozesse repräsentieren, welche gerade an den jeweiligen Daten-Verarbeitungseinheiten laufen; aus
einer Einrichtung (119, 120) zum Identifizieren der niedrigsten dieser Prioritäten sowie aus einer Einrichtung
(117), welche dieses Unterbrechungssignal an die Verarbeitungseinheit richtet, welcher diese
niedrigste Priorität zugeordnet if„
4. !'nterbrechungseinrichtung nach Anspruch 3,
dadurch gekennzeichnet, daß jede Duplikateinheit ferner folgende Einrichtungen enthält: Ein Register
(100) zum Speichern einer Priurität eines Prozesses,
der darauf wartet, an einer der Verarbeitungseinheiten zu laufen; sowie eine Einrichtung (102) zum Vergleichen
der in diesem Register gespeicherten Priorität mit der niedrigsten Priorität und zum Erzeugen
eines Unterbrechungssignals für den Fall, daß die erstgenannte Priorität höher als die letztere liegt.
5. Unterbrechungseinrichtung nach einem der Ansprüche
1 bis 4. dadurch gekennzeichnet, daß jede Duplikateinheit eine Vielzahl von Gruppen der Speicherelemente
(1) enthält, daß diese Gruppen jeweilige Aussperrungsschaltungen (24) aufweisen, von denen
jede ausgewählte auf einen weiteren Befehl von der Verarbeitungseinheil hin einstellbar ist, und daß
die Aussperrungsschaltung im eingestellten Zustand verhindert, daß die Inhalte der Speicherelemente innerhalb
dieser Gruppe herausgelesen werden.
6. Unterbrechungseinrichtung nach Anspruch 5, dadurch gekennzeichnet, daß jede Aussperrungsschaltung
(24) im eingestellten Zustand außerdem verhindert, daß jegliche Anforderungen, die innerhalb
der genannten Gruppe gespeichert sind, als Sofori-Untcrbrechungsanforderungen
erkannt werden.
b'i Die Erfindung bezieht sich auf Unterbrechungseinrichtungen
für Datenverarbeitungsanlagen der im Oberbegriff des Patentanspruchs 1 angegebenen Gattung.
Eine Datenverarbeitungsanlage mit einer Unterbrechungseinrichtung der vorgenannten Gattung ist aus
der DE-OS 15 49 433 bekannt.
In einer Datenverarbeitungsanlage mit mehreren Verarbeitungseinheiten besteht ein Problem hinsichtlich
der Entscheidung, welche Vcrarbeitiingseinheii die
angeforderte Verarbeitung durchführen soll. Weitere Probleme tauchen in einer Datenverarbeitungsanlage
auf. die eine Fernmeldevenniitlungsstellenanlagc kontrolliert
bzw. steuert, bei der im typischen Fall viele periphere Einrichtungen vorhanden sind, die Anforderungen
erzeugen können, welche in einer wirksamen Weise behandelt werden müssen. Es ist auch zu berücksichtigen,
daß einige der erzeugten Anforderungen eine
sofortige Aktion durch eine tier Verarbcitungscinhciten
erfordern. In dieser Hinsicht ist die bekannte F.inrieh-
u ng unzulänglich.
Eine herkömmliche Weise der Gewährlieistung der sicherheit einer besonderen Einheit der Erfindung beiteht
darin, sie zu verdreifachen, d. h. sie als drei unablängig
arbeitende Einheiten zu konstruieren. Die Aktioien der drei Einheiten werden verglichen, und ein »Majoritätsvotum«
wird genommen, d. h. wenn die eine Einneit von den anderen beiden differiert, so wird diese als
fehlerhaft angenommen.
Der Erfindung liegt die Aufgabe zugrunde, eine Unterbrechungseinrichtung
nach dem Oberbegriff des Patentanspruchs 1 zu schaffen, welche die Unterbrechungsanforderungen,
auch solche, die eine sofortige
Verarbeitungseinheiten PO oder Pi dadurch belegt
werden, daß die Adresse des Kanals dem oberen Bytes auf dem Adressen-Hauptweg zugeführt wird. Wenn ein
Kanal durch eine Verarbeitungseinheit belegt ist, können Daten zwischen dem Kanal und der Verarbeitungseinheit über die ankommenden und abgehenden Daten-Hauptwege
ausgetauscht werden.
Einige der Kanäle haben eine große Anzahl von Unlerkanälen, die in sie hinein mehrfach verdrahtet sind,
ίο wobei diese Unterkanäle mit verschiedenen Einzelheiten
der peripheren Einrichtung der Anlage verbunden sind. Wenn ein derartiger Kanal durch eine Verarbeitungseinheil
belegt wird, dann wird das untere Byte auf dem Adressen-Hauptweg von der Verarbeitungseinheit
Aktion erfordern, mit hoher Sicherheit handhabx.
Erfindungsgemäß wird diese Aufgabe durch die ,5 dazu verwendet, einen Multiplexer innerhalb des Kanals
Kennzeichnungsmerkmale des Patentanspruchs 1 ge- zu steuern, um auf diese Weise einen der Unterkanäle
löst. Zweckmäßige Weiterbildungen der Erfindung sind für den Austausch von Daten auszuwählen. Andere der
in den Unteransprüchen gekennzeichnet Kanäle sind nicht auf diese Weise unterteilt, gewähren
Bei einer Unterbrechungseinrichtung gemäß der Er- aber Zugang iiur zu einer einzigen peripheren Einrich-
findung wird die Sicherheit durch Verdoppeln, anstatt 20 tung, wobei die Kanäle CHO und VH 1 <n dieser Kate-
Verdreifachen erzielt, wobei folglich Kostem eingespart gorie liegen. Im Falle der Kanäle CHO um; CH 1 wird
werden. Wenn ein Fehler auftritt, so ist es natürlich nicht das untere Byte auf dem Adressen-Hauptweg als eine
möglich, aus einem bloßen Vergleich der Aktionen der Kontroll- bzw. Steuerinstruktion verwendet, wie noch
Duplikateinheiten zu sagen, welche Einheit fehlerhaft beschrieben wird.
ist. Stattdessen wird dies durch Vorsehen von Einrich- 25 Die Vei-rbeitungseinheiten PO und PI arbeiten bei-
tungen erzielt, durch die die Verarbeitungüeinheit Prüf- de unter Speicherprogrammsteuerung. Der Betrieb der
Anlage ist in eine Anzahl von modularen »Prozessen« unterteilt, von denen jeder eine bestimmte, spezifizierte
Instruktionen an die Unterbrechungseinrichtung übermitteln kann, um festzustellen, welche der Duplikateinheiten
fehlerhaft ist, und jegliche Bereiche der Duplikat-
Daten-Manipu'ationsfunktion ausführt und dem ein ein-
einheiten, die als fehlerhaft festgestellt werden, auszu- 30 deutiger Prioritätspcgei zugeteilt ist. Jeder beliebige
Prozeü kann an einer der Verarbeitungseinheiten laufen,
wobei beide Verarbeitungseinheiten von gleichem Status und völlig untereinander austauschbar sind. Wird
somit eine Verarbeitungseinheit aus dem Dienst genom-
F i g. leine schematisches Blockschaltbild einer Da- 35 men, so kann die Anlage weiter betrieben werden, wenn
tenverarbeitungsanlage, einschließlich einer Unterbre- auch mit einer reduzierten Kapazität. Läuft ein Prozeß
an einer Verarbeitungseinheit, so wird die Priorität dieses Prozesses der »Prioritäts«-Sanimel- bzw. Vieliachleitung
dieser Verarbeitungseinheit übermittelt, deren Zweck nachfolgend noch beschrieben wird.
Die Prozesse werden mittels eines speziellen »Oberwacher«-Programmcs
kordiniert, welches festlegt, weiche Prozesse erforderlich sind, um die Betri;bsbelastung
der Anlage zu verarbeiten, und außerdem jede Aktion einleitet, die erforderlich ist. um Fehler in die
Anlage zu verarbeiten.
Datenverarbeitungseinheiten. Daten-Vielfachleitungssysteme. Eingangs/Ausgangs-Kanäle, periphere
Einrichtungen und Programmierungseinrichtungen für
anlagen 00 und B 1 aufweisen. Jede Daten-Vielfachlei- 50 solche Daten-Vcrarbeitungseinheitcn sind auf dem Getungsanlage
setzt sich zusammen aus einem achtzehn- biet der Datenverarbeitung allgemein bekannt und bil
drähtigen abgehenden Datenhauptweg, einem acht- den keinen Teil der vorliegenden Erfindung, so daß sie
zehndrähtigen ankommenden Datenhauptweg, einem da'ner hiev nicht im einzelnen beschrieben werden,
achtzehndrähtigen Adressen-Hauptweg, aus vier Dräh- Die beiden Kanäle CWO und CH 1, die in der Zeioh-
achtzehndrähtigen Adressen-Hauptweg, aus vier Dräh- Die beiden Kanäle CWO und CH 1, die in der Zeioh-
ten.die eine »Prioritäts«-Vielfachleitung bilden, und aus 55 nung dargestellt sind, dienen einer Unterbrecivungseinzwei
Drähten, die eine »Unterbrechungs-Vielfachlei- richtung INT, die Gegenstand der vorliegenden Betung«
bilden. Daten werden über die ankommenden und Schreibung ist. Die Unterbrechungseinrichtung umfaßt
abgehenden Daten-Hauptwege sowie über den Adrcs- zwei identische Dup'ikateinheiten DO und D 1 (im nachsen-1
lauptweg in Form von zwei aus acht Bit bestehen- folgenden einfach »Duplikate« genannt). Diese Duplikaden
Bytes (als obere und untere Bytes bezeichnet) über- t>o te sind mit den Kanälen CWO und CH1 verbunden, um
mittelt. wobei jedes Byte ein Paritätsbit aufweist, wel- die abgehenden Daten und das untere Adresscnbyte zu
schließen.
Die Erfindung wird nunmehr anhand der sie beispielsweise wiedergebenden Zeichnung beschrieben, und
zwar zeigt
chungseinrichtung,
Fig.2 ein mehr detailliertes schematisches Blockschaltbild
ein.s Teils der Unterbrechungseinrichtung, die
F i g. 3 bis 6 logische Schaltungsanordnungen von Teilen der in Blockform in Fig. 2 dargestellten Unterbrechungseinrichtung
und die
F i g. 7 und 8 logische Schaltungsanordnungen von Teilen der in Blockform in F i g. 1 das jcstellten Unterbrechupgseinrichtung.
Wie aus Fig. 1 hervorgeht, weist die Datenverarbeitungsanlage
zwei Daten-Verarbeitungseinheiten PO und Pl auf, die entsprechende Daten-Vielfachleitungs-
ches eine Prüfung auf richtige Übertragung der Bytes vorsieht.
Jede der Daten-Yielfachleitungsanlagen Ö0, öl ist
empfangen, und zwar mittels zweier Kanal-Wählerschaltungen CSO und CSl. die unten mit Bezug auf
Fig. 7 im ein/.elnen .PSchriRben werden. Diese Schal-
rnit einer Anzahl von Eingangs/Ausgangs-Kanälen ver- br tungen CSO und CSl werde mittels Signale von den
bunden, von denen nur zv, ei. nämlich CW1O und CH 1, in
der Zeichnung dargestellt lind. Jeder Kanal hat eine ihm
/ut-eteihe eindeutige Adresse und kann durch jede der
Kanälen CWO und CW 1 gesteuert, wie noch beschrieben
wird, und zwar in einer solchen Weise, daß, wenn einer der Kanäle durch eine Verarbeitungseinheit be-
ί. I JOO
legt wird, dieser Kanal mil beiden Duplikaten DO und
D X verbunden ist. Die Duplikate sind außerdem mit den Kanälen zur Übertragung von Daten in der entgegengesetzten
Richtung mittels zweier Duplikat-Wählcrschaltungen DSO und DSl verbunden, die unten mit
Bezug auf F i g. 8 im einzelnen beschrieben werden. Die Schaltungen DSO und DSX werden durch Signale von
den Kanälen und von den Duplikaten her gesteuert, wie noch beschrieben wird, und zwar in einer solchen Weise,
daß Daten von einem ausgewählten der beiden Duplikate beiden Kanälen zugeführt werden.
Fig. 2 zeigt den Aufbau eines der Duplikate DO, in weiteren Einzelheiten.
Jedes Duplikat weist eine Speicherschaltung 200 zur Speicherung von Unterbrechungsanforderungen aus
der peripheren Einrichtung der Anlage auf, wobei diese Schaltung mit Bezug auf Fig. J unten im einzelnen beschrieben
wird.
'wie noch beschrieben wird, weist diese Schaiiung 200
eine Anzahl von Speicherelementen auf. die durch Unterbrechungsanforderungen gctriggert werden können,
welche über Eingangsdrähte 201 von cnisprechendcn
peripheren Einrichtungen her erscheinen, wobei jede Unterbrechungsanforderung entsprechenden Speicherelementen
in beiden Duplikaten zugeführt wird. Die Elemente sind in sechzehn Gruppen angeordnet, die je
sechzehn Elemente enthalten. Einige der Elemente sind so eingerichtet, daß sie eine sofortige Unterbrechung
bei Triggerung hervorrufen, während andere Elemente nur die Unterbrechungsanforderung zur Beachtung
durch eine der Verarbeitungscinheiten PO. Pl eine gewisse
Zeit später speichert. Wenn ein Sofortunterbrechungselement
getriggert wird, so wird ein Ausgangssignal am Draht 202 erzeugt und einer Verarbeitungscinheit-Wählerschaltung
203 zugeführt.
Wie unten im einzelnen noch mit Bezug auf Fig. 5
täts«-Vielfachleitung jeder Verarbeitungseinheit verbunden, und zwar über Wege 204, und vergleicht ständig
die Prioritäten an diesen Vielfachleitungen, um festzulegen, welche Verarbeitungseinheit gerade den Prozeß
von niedrigster Priorität betreibt. Wenn ein Sofortunterbrechungssignal am Dreht 202 empfangen wird,
dann erzeugt der Wähler 203 ein Unterbrechungssignal an einem von zwei Drähten 205, die jeweils mit den
»UnterbrechungSK-Vielfachleitungen der beiden Verarbeitungseinheiten
verbunden sind, damit die Verarbeitungseinheit, die gerade den Prozeß von niedrigster
Priorität betreibt, unterbrochen wird.
Wenn eine der Verarbeitungseinheiten PO. PX ein
solches Unterbrechungssignal an ihrer Unterbrechungs-Sammelleitung empfängt, so stoppt sie den Prozeß,
den sie gerade betreibt, und speichert den Registerinhalt, der diesem Prozeß zugerodnet ist, in einem speziellen
Bereich des Speichers, so daß die Möglichkeit besteht, daß sie zu einem späteren Zeitpunkt wieder auf
diesen Prozeß zurückkommt. Die unterbrochene Verarbeitungseinheit betreibt dann das oben erwähnte Überwachungsprogramm.
Das Überwachur.gsprogramm veranlaßt die Verarbeitungseinheit, die Unterbrechungseinrichtung
abzufragen, um zu bestimmen, welches der Unterbrechungs-Speicherelcmente Anforderungen
von den peripheren Einrichtungen enthält, wie noch beschrieben wird, und um jegliche Aktion einzuleiten,
die erforderlich ist, urn diese Anforderungen zu bedienen.
Es sei weiterhin auf F i g. 2 Bezug genommen. Wenn, wie oben erwähnt, eine Verarbeitungseinheit einen der
Kanäle (7/0. CH 1 belegt hat. so erhält sie Zugang zu den beiden Duplikaten der Unterbrechungseinrichtung.
Die sechzehn Datenbits und zwei Paritätsbits vom abgehenden
Daicn-Haupiweg der Verarbeitungseinheil
erscheinen an einem achtzehndratigen Datenweg 206 in jedem Duplikat. Die sechzchnD;aenbits werden den
»GruppcnadrcsseiiH-Eingängcn der entsprechenden
Gruppen aus den sechzehn Gruppen von Speicherelementen in der Schaltung 200 übermittelt, wobei auf diese
Weise der Verarbeitungseinheit die Möglichkeit gegeben wird, irgendeine ausgewählt der sechzehn Gruppen
zu adressieren.
Die acht Bits und das Paritiiisbit des unteren B>ies
vom Adressen-Hauptweg der Verarbeitungseinheit her
r> erscheinen an einem neundrähtigen Daienweg 207 in
jedem Duplikat und werden einer logischen Steuereinrichtung 208 in jedem Duplikat als eine Steuerinstruk
lion zugeführt. Die logische Steuereinrichtung 208 decodiert
diese iiisuukiioit, um auf diese Weise vciscinc-
2» dene Signale zur Steuerung, unter anderem, der Gruppe
von Speicherelementen innerhalb der Speicherschaltung 200 Y.u erzeugen, die z. Zi. über den Weg 206 adressiert
wird. Eine dieser Instruktionen, die als »Einfrier-. Lese- und Rückstell«-Instruktion bezeichnet werden,
2Ί sorgt dafür, daß der Inhalt der z. Zt. adressierten Gruppe
»eingefroren« wird (d. h. es wird verhindert, daß jegliche weiteren ankommenden Unterbrechungsanforderungen
eingeführt werden), und wird dann an eine sechzehndrähtige Unterbrechungs- Daten-Sammelleitung
209 gegeben, worauf hin die Instruktion die Speicherelemente innerhalb dieser Gruppe rückstellt.
jedes Duplikat enthält eine Komparatorschaltung 210, die mit der Unterbrechungs-Daten-Vielfachleitung
209 innerhalb dieses Duplikates verbunden ist und außerdem
mit der entsprechenden Vielfachleitung im anderen Duplikat über den Weg 211 in Verbindung steht.
!_•*_ I 1"VVJIII μταΐ UIVi AIv 'VIgIViVIiI jvuvJ w». · %i-^-+.·· ..*.....
Bits an der Sammelleitung 209 mit dem entsprechenden Bit auf dem Weg 211 und erzeugt ein »Disparitäts-Si
gnal, welches an die logische Steuereinrichtung 208 weitergcleitct
wird, wenn irgendeine Disparität zwischen diesen Bits vorhanden ist. Es sei darauf hingewiesen, daß
die Speicherschaltungen 200 in den beiden Duplikaten normalerweise genau die gleiche Information enthalten,
so daß normalerweise keine Disparität am Komparator
210 festgestellt wird, und in dieser Situation erzeugt die
Steuereinrichtung in jedem Duplikat ein »Ansprcch«-Signal an einem Draht 212, welches den Wählerschaltungen
DSO. DSl (Fig. 1) zugeführt wird, um
diese Schaltungen in die Lage zu versetzen. Date", von
der Unterbrechungs-Daten-Sammelleitung 209 in jedem Duplikat an die Kanälen CWO, CH1 und von dort
an die Verarbeitungseinheiten PO, Pl weiterzugeben.
Wenn andererseits als Folge irgendeines Fehlers in der Unterbrechungseinrichtung eine Disparität durch die
Komparatoren 210 in den beiden Duplikaten festgestellt wird, so wird kein »Ansprech«-Signal erzeugt (es sei
denn, daß die Unterbrechungseinrichtung in einer »Nicht-Duplikatu-Betriebsweise arbeitet, wie noch beschrieben
wird). Das Nichtvorhandensein eines Ansprechsignals an den Wählerschaltungen DSO. DSl
verhindert, daß Daten von den Vielfachleitungen 209 zu den Verarbeitungseinheiten gelangen.
Wenn somit eine Verarbeitungseinheit die Unicrbre-
c5 chungseinrichtung abfragt, aber keine Antwort innerhalb
einer vorbestimmten Zeitdauer erhält, so wird davon ausgegangen, daß die Unterbrechungseinrichtung
fehlerhaft ist. und daher wird vom Überwacherpro-
gramm eine entsprechende Aktion innerhalb der Verarbeiiungseinheit
durchgeführt, um das Wesen des Fehlers festzustellen unH die Unterbrechungseinrichtung
neu /u gestalten, um auf diese Weise jegliche fehlerhaften Teile aus dem Dienst herauszunehmen.
Zu diesem Zweck ist die Unterbrechungseinrichtung in einer -Test«-Betriebsweise betreibbar, und /war
durch Übermittlung entsprechender »TcstM-lnstruktioncn
an die logische Steuereinrichtung 209 über Wege 207. wie unten noch beschrieben wird. Dies» Testinstruktionen
ergeben u. a. die Möglichkeit, daß jede der Gruppen von Speicherelementen, die in dem Verdacht
steht, fehlerhaft n\ sein, »ausgesperrt« wird. Wenn eine Gruppe von Elementen im einen Duplikat ausgesperrt
wird, so wird die Unterbrechungseinrichtung in einer »Nicht-Duplikatii-Betriebsweise arbeiten, wenn diese
Gruppe abgefragt wird, wobei auf diese Weise die Möglichkeit gegeben ist. daß Daten durch die Verarbeitungseinheit
nur aus der entsprechenden Gruppe im anderen Duplikat gelesen werden. Die Testinstruktionen
gestatten es außerdem, daß eines der beiden Duplikate vollständig ausgesperrt wird, wie nachfolgend noch
beschrieben wird.
Nach Fig.2 enthält jedes Duplikat außerdem eine
Schaltung 213 für anhangige Priorität, die unten im einzelnen
noch beschrieben wird. Kurz gesagt, ist die Funktion dieser Schaltung jedoch folgende:
Wenn ein Prozeß darauf wartet, betrieben zu werden,
so sagt man. daß dieser Prozeß »anhängig« ist. Die anhängige Prozesse in der Anlage werden (durch die
Verarbeitungseinheiten) in einer Reihe in der Reihenfolge der Priorität angeordnet, und jedesmal dann, wenn
das Überwachungsprogramm an einer Verarbeitungseinheit aufhört zu laufen, wird der Prozeß, der sich an
der Spitze dieser Reihe von anhängigen Prozessen befindet, an dieser Verarbeitungseinheit !aufen. Bevor der
Überwacher aufhört zu laufen, bestimmt er jedoch die Priorität des nächsten Prozesses in der Reihe (d. h. den
Prozeß, der an die Spitze der Reihe von abhängigen Prozessen kommt, wenn der Überwacher anhält), und er
übermittelt eine Binärzahl, die diese Priorität repräsentiert, und zwar über den abgehenden Daten-Hauptweg
der Verarbeitungseinheit an den Weg 206 (Fig.2) und
von dort an die Schaltung 213 für anhängige Priorität. Zur gleichen Zeit wird eine Instruktion (als »load suspended
priority register«-Instruktion bezeichnet) an die logische Steuereinrichtung 208 übermittelt, wobei
diese veranlaßt wird, ein Signal am Draht 214 zu erzeugen, welches die Information vom Weg 206 in ein spezielles
Register (als das »suspended priority register« bezeichnet) innerhalb der Schaltung 213 zeitsteuert. Der
Inhalt des »suspended priority register« (Register für anhängige Priorität) wird kontinuierlich mit der Priorität
des gegenwäritg an den Verarbeitungseinheiten laufenden Prozesses von niedrigster Priorität verglichen,
sobald diese durch die Verarbeitungseinheit-Wählerschaltung 203 übermittelt wird, und wenn zu irgendeinem
Zeitpunkt die Priorität des anhängigen Prozesses höher als die eines zur Zeit laufenden Prozesses festgestellt
wird, dann wird ein Unterbrechungssignal am Draht 215 erzeugt, welches einem der Sofortunterbrechungselemente
der Speicherschaltungen 200 zugeführt wird.
Es ergibt sich somit, daß die Schaltung 213 für anhängige Priorität sicherstellt, daß keinem Prozeß die Möglichkeit
gegeben wird, vorrangig vor einem anhängigen Prozeß von höherer Priorität weiterzulaufen.
Es sei nunmehr auf F i g. 3 Bezug genommen, welche die Speicherschaltung 200 der F i g. 2 in größeren Einzelheiten
darstellt. F i g. J /.eigt einen Teil der einen
Gruppe von sechzehn Speicherelementen, wobei die weggelassenen Teile der Gruppe dem Muster der dargestellten
Gruppe folgt. Die Schaltungsanordnung jedes Elementes ist so wie innerhalb der gestrichelten Linie 1
dargestellt, jedes Element hat eine Eingangsklemme 2, die mit einer entsprechenden peripheren Einrichtung
der Anlage verbunden ist, sowie eine Ausgangsklemme
to 3. Die sechzehn Ausgangsklemmen 3 stehen in verdrahteter
ODER-Verbindung mit den entsprechenden Ausgangsklemmen der fünfzehn anderen Gruppen und mit
der Unterbrechungs-Daten-Vielfachleitung 209 (Fig. 2).
Jedes Unterbrechungselement weist eine primäre Kipp-(bistabile)Schallung 4 und eine sekundäre Kippschaltung
5 auf. Die Kippschaltung 4 speichert eine Anforderung für eine Unterbrechung, wenn ein asynchrones
Eingangs-Triggersignal »1« an Klemme 2 über eincn Inverter einem ODER-Tor 6 zugeführt wird. (Tore
werden durch ihre Schaltfunktion bezeichnet, anstatt durch ihren Aufbau, wie durch das Symbol angedeutet;
so ist das Tor 6 ein NAND-Tor mit einer ODER-Funktion. Dem Aufbau nach werden alle UND- und NAND-Tore
mil einer geraden Eingangsseite dargestellt, während ODER- und NOR-Tore mit konkaven Eingangsseiten
dargestellt werden.) Der Zustand der Kippschaltung 5 folgt normalerweise dem der Kippschaltung 4, kann
aber »eingefroren« werden, wenn eine »0« an ihren Takteingang mittels des Drahtes 10 angelegt wird.
So können die Ausgänge der Kippschaltungen 5 eine »1« werden, wobei sie Triggereingiingen für ihre jeweiligen
Eingangsklemmen 2 folgen, und können in jedem Augenblick als eine Gruppe durch eine »0« am gemein-
J5 samen Punkt 10 eingefroren werden. Der Ausgang je.'er
Kippschaltung 5 wird mit einem gemeinsamen »Rückstell«-Signai am Draht Ii UND-geschaiiet, um einen
»Rückstcll«-Eingang für die entsprechende primäre Kippschaltung 4 zu liefern. Die Ausgänge der Kippschaltungen
5 werden durch ein gemeinsames »Lese«-Signal am Draht 12 auf die Unterbrechungs-Daten-Sammellcitung
über die Ausgangsklemmen 3 durchgeschleust. Ein Altcrnativ-Takteingang zu den Kippschaltungen
4 über die ODER-Tore 6 wird von den Gruppen-Triggerklemmen 7 über den Draht 13 geliefert und zum
Überprüfen des Betriebs der Gruppe in der Test-Betriebsweise verwendet. Der gemeinsame Takteingang
für die Kippschaltungen 5 am Draht 10 wird von einem »Einfrierw-Anschluß 8 her abgeleitet, und das gemeinsame
Rückstellsignal am Draht 11 wird von einer Rückstellkicmme
9 abgeleitet. Die Gruppen-Trigger-Einfrier- und Rückstellsignale werden gemeinsam ähnlichen
Klemmen bzw. Anschlüssen 7,8 und 9 in jeder der anderen fünfzehn Gruppen zugeführt. Jede besondere
Gruppe kann mittels eines Gruppen-Adressensignals (0) adressiert werden, welches an die Gruppen-Adressenklemme
21 der ausgewählten Gruppe vom Weg 206 her (F i g. 2) angelegt wird, wobei diese Signale zu den entsprechenden
Drähten 10, 11, 12 mittels entsprechender
w) Tore 14 durchgeschleust werden.
Ein gemeinsames Lese-Signal für die Gruppe wird Ausgangstoren 22 von einem Tor 23 her übermittelt und
aus dem Gruppen-Adrcssensignal an der Klemme 21 abgeleitet. Der Sperreingang zum Tor 23 wird von einer
b5 Gruppenaussperrungs-Kippschaitung 24 abgeleitet, die
jedes Herauslesen aus der Gruppe verhindert, wenn diese in einen »Aussperrungs«-Zustand eingestellt ist. Die
Kippschaltung 24 weist zwei Tore 25 und 26 auf, deren
ΔΟ Zl JOO
10
Ausgänge normalerweise »0« bzw. »I« sind, aber umgekehrt
werden, wenn sie in den »Aussperrungs«-Zustand eingestellt ist. Der Zustand der Kippschaltung 24 wird
durch »Einstell«- bzw. »Rückstell«-Signalc an Klemmen 64 bzw. 65 gesteuert, wobei die Signale mit dem Gruppen-Adressensicnal
von der Klemme 21 her durchgeschleust werden.
Zusätzlich L.azu, daß sie auf die Unterbrechungs-Daten-Vielfachleitung
'.orgesteuert werden, werden die Ausgänge der Kippschaltungen 5 Verdrahtungspunkten
27 zugeführt, wo sie mit entsprechenden Ausgängen von anderen Gruppen vereinigt werden. |cde periphere
Einrichtung, die eine sofortige Unterbrechung einer Verarbeitungseinheit erfordert, hat ihren zugehörigen
Verdrahtungspunkt 27, der mit einer Vielfachleitung 28 verbunden ist.
Eine solche sofortige Unterbrechung wird mittels eines Tores 29 an einer Ausgangsklemme 30 zur Anwen-Hnna
"sijrscht v/obsi «2s SiTt«! einer Klemme 31 des
Paritätsbit gibt dem unteren Neun-bit-Bytc eine gerade Parität. Zwei weitere bits, welche die Ergebnisse der
Paritätsprüfungen bezüglich der oberen und unteren Bytes des ankommenden Scchzehnbit-Wortes repräsentieren,
werden an Klemmen 49 von der Kanal-Wählerschaltung her angelegt.
Es gibt zwei Betriebsweisen der logischen Steuereinrichtung, nämlich eine Test-Betriebsweise oder eine
normale Betriebsweise, wobei die jeweilige Betriebs-
in weise durch das bedeutendste der unteren Adressen-Byics
an Klemme 47/7 bestimmt wird, und wobei »O«-Tcst-Bciriebswcise und »1« normale Betriebsweise
bedeuten.
In der Test-Betriebsweise werden die vier am wenigstcns
bedeutsamen bits der Adresse an Klemmen 47/0—47/3 zu Eingangsklemmen 61 eines Decodieren
60 (F i g. 4B) mittels Tore 51 durchgeschleust, die durch das bit »0« an Klemme 47/7 angesteuert werden, vorbc-
anderen Duplikats zugeführt wird. Somit stehen jedem Duplikat normalerweise zwei Sofortunterbrcchungssignale
zur Verfugung, und zwar ein lokales (an Klemme 30) und ein ankommendes (an Klemme 31). Das lokale
wird mittels eines ODER-Tores 41 einer Klemme 44 zugeführt, die ihrerseits über einen Draht 202 (Fig. 2) r>
mit der Verarbeitungseinheit-Wählcrschaltung 203 verbunden ist, wodurch eine Unterbrechung der Verarbeitungseinheit
verursacht wird, welche den Prozeß von niedrigster Priorität betreibt, wie vorher beschrieben.
Wenn die Aussperrungs-Kippschaltung 24 in ihren jo Aussperrungszustand eingestellt wird, so übermittelt sie
einen Sperreingang an das Tor 29 und verhindert auf diese Weise, daß das lokale Unterbrechungssignal entweder
zu dem anderen Duplikat über Klemme 30 oder zu dem ODER-Tor 41 übermittelt wird. Jedoch wird in r.
diesem Zustand ein Tor 42 durch das Ausspcrrungssignal angesteuert, und das ankommende Unterbrechungssignal
von Klemme 31 her wird dem Tor 41 zugeführt, anstatt daß ein Unterbrechungssignal an den Verdaß
»dieses Duplikat ausgewählt« ist. Die Verbindungen zu den Anschlüssen 47/5 und 47/6 werden im anderen
Duplikat umgekehrt. So kann bei der Test-Betriebsweise das eine oder andere (oder es können beide) der
Duplikate ausgewählt werden, und zwar entsprechend den bits, die an die Klemmen 47/5 und 47/6 angelegt
werden. Das Anstcuersignal für die Tore 51 kann durch einen »1«-Eingang /u dem Tor 62 gesperrt werden (was
einen Pariiätsfehler bedeutet), welcher von einer Paritäts-Prüfschaltung
52 in Verbindung mit den Paritätsprüfungs-Ergebnisbits an den Klemmen 49 abgeleitet
wird.
Der Decodierer 60 (Fig. 4B) liefert normalerweise
eine »1« an jedem von zehn Ausgängen, von denen einer »0« wird, und zwar entsprechend dem Vierbit-Eingangscodc
an seinen Eingangsklemmen 61. Die Decodierer-Ausgänge werden »Klär«-Eingängen von zehn
entsprechenden Kippschaltungen TO-TIi zugeführt,
von denen jede zwei Ausgänge hat. die mit Q und 0
bezeichnet sind, wobei diese Kippschaltungen gemein-
arbeitungseinheits-Wähler 203 (Fig.2) geliefert wird. 40 sam durch ein Unterkanal-Taktsignal an Klemme 63
Somit sind in diesem Falle beide Duplikate in der Lage, taktgesteuert werden. Diese Kippschaltung :n registrie-
ihre Unterbrechungssig.'iale an Klemmen 44 zu liefern.
Der Aussperrungs-Zustand einer Gruppe wird durch das Gruppen-Adressensignal am Tor 43 gelesen und an
die logische Steuerschaltung des anderen Duplikats mittels Klemme 32 übermittelt. Zusätzlich kann der Aussperrungs-Zustand
der Gruppe durch ein Signal an Klemme 45 auf eine Klemme 46 gelesen werden.
Wie noch beschrieben wird, weist die logische Steuereinrichtung
208 (F i g. 2) jedes Duplikats eine Kippschaltung auf. die »Trenn-K.ippschaltung« genannt wird und
eingestellt wird, wenn das andere Duplikat sich als fehlerhaft herausstellt oder wenn eine separate Arbeit aus
irgendeinem anderen Grund erforderlich ist. Jede Trenn-Kippschaltung liefert ein »Sperrw-Signal (eine
»1«) an eine Klemme 67 in der Speicherschaltung des andern Duplikats. Dies wird in einer ODER-Funktion
durch Tor 47 mit dem Unterbrechungssignal an Klemme 31 kombiniert, um auf diese Weise ein Unterbreren
jeweils zehn unterschiedliche Test-Betriebsweise-Instruktionen,
und zwar entsprechend der Instruktion, die dem Decodierereingang 61 von den Klemmen
47/0—47/3 her übermittelt wird.
Die durch die Kippschaltungen 70— 79 registrierten
Instruktionen sind folgende: TO und Π liefern die »Einstell«- und »Rückstell«-Signale für die Gruppen-Aussperrungs-Kippschultung
24 der Fig.3 mittels Klemmen
64 und 65. Die Kippschaltung 7"2 liefert das »Gruppen-Trigger«-Signal
an Klemme 7 in Fig.3 und außerdem ein Signal an eine Klemme 53. Die Kippschaltungen
73 und 74 liefern Einstell- und Rückstell-(»O«)-Signale
für eine Trenn-Kippschaltung 66. Bei Betrieb der Anlage wird diese Kippschaltung 66 eingestellt (durch
die Aktion einer Bearbeitungseinheit, die entsprechende »Test-Bctriebsweise«-Instruktionen an das Duplikat liefert),
und zwar im Falle eines Fehlers im anderen Duplikat oder wenn eine separate Arbeit dieses Duplikats aus
chungssignal an Klemme 44. ungeachtet des Betriebs 60 irgendeinem anderen Grunde erforderlich ist. Ein Aus-
dieses Duplikates, zu erzeugen.
In Fig.4 ist die logische Steuereinrichtung
(F i g. 2) für eines der Duplikate dargestellt.
Das untere Adressenbyte, welches von der entsprechenden Kanal-Wiihlcrschaltiing ί SO c;dcr CSl
(Fig. 1) abgeleitet wird, wird an die Klemmen 47/0—47/7 (Fig.4A) angelegt, wobei Suffixe die bit-Anzah'en
wiedergeben. Ein an Klemme 48 angelegtes Sperrungssignal wird von dieser Kippschaltung am Tor
47 (Fig. 3) des anderen Duplikats über Klemme 67 zugeführt.
Die Kippschaltung 75 liefert ein »I.csc-Ciruppc-Aiiszur
Übermittlung an Klemme 45 von
Die Kippschaltung 7'6 liefert ein »Tesi-Lesc«-.Signa!
an Klemme 50. dessen Zweck später noch beschrieben
Die Kippschaltung 77 wird als »Test-Bictriebswei-■
n-Kippschallung« bezeichnet und in einen Zustand
eingestellt, in welchem ihr ^-Ausgang »1« Ln der Test-Betriebsweise
für eine Anzahl von Instruktionen ist. Ihr ^■Ausgang ist mit einem Anschluß 54 verbunden.
Die Kippschaltungen 78 und 79 sehen weitere Funktionen vor. die für das Verständnis der Erfindung
nicht wesentlich sind und hier daher nicht beschrieben werden.
Die ^-Ausgänge der Kippschaltungen TO, Tl, 73.
74. 75, 76, 78, 79 und einer weiteren Kippschaltung 711, die noch zu beschreiben ist (an Klemme 55), werden
Tore 68, 65 in Fig. 4B in einer Gesamt-ODER-Funktion
zugeführt, um ein Signal an Klemme 56 zu liefern. Dieses Signal wird einem weiteren Tor 70
(F i g. 4C) zugeführt, um es als ODER-Funktion mit dem ^-Ausgang der Kippschaltung 72 an Klemme 53
durchzuschleusen, damit ein »Ansprcch«-Signal an Klemme 89 geliefert wird, und /war über ein ODER-Tor
90 immer dann, wenn irgendeine dieser Kippschaltungen
eine Test-Betriebsweisen-Instruktion registriert. Die Funktion des »Ansprech«-Signals wird später noch
beschrieben.
Ein weiteres Tor 80 (Fig.4B) liefert einen »!«-Ausgang
an KLemme 57 in verschiedenen Zuständen, in welchen dieses Duplikat unabhängig vom anderen arbeiten
soll. Ein derartiger Zustand begleitet die »Test-Lese«-lnstruktion, bei welcher die Kippschaltung 76
eingestellt wird, und die Unstruktion spezifiziert einen jo
Betrieb an nur einem Duplikat. In diesem Falle werden
das bit Nummer 6 des unteren Adressenbytes (von Klemme 47/6) zusammen mit dem (^-Ausgang der Test-Betriebsweisen-Kippschaltung
77 gemeinsam durchgeschleust, um einen »0«-Eingang für das Tor 80 zu erzeu
gen.
Eine zweite Gelegenheit für ein separates Arbeiten des Duplikats besteht, wenn die Trenn-Kippschaltung
66 so eingestellt wird, daß sie das Aussperren des anderen Duplikats anzeigt. Ein Eingang für das Tor 80 wird
daher von der Trenn-Kippschaltung 66 her abgeleitet.
Eine weitere Gelegenheit für das separate Arbeiten besteht in dem Fall, wo eine besondere Gruppe im ande-7Ί0
(Fig. 4C) zugeführt, die dals »Nornialbetriebsweise«-Kippschaltung
bezeichnet wird. Ein ODER-Tor 84 (Fig.4C) liefert eine »I«, um ein Tor 85 zu sperren,
wenn entweder die Test-Betriebsweisen-Kippschaltung 77 eingestellt ist, welche eine »0« an Klemn■?. 54 erzeugt,
oder die Normalbetrieb-Kippschaltung 710 eingestellt
ist. Dieses Tor 85 wird außerdem durch das
Vorhandensein eines »Disparitäts«-Signals »1« an Klemme 79 gesperrt, welche:, von der Komparatorschaltung
210 (Fig. 2) her abgeleitet wird. Ein »Einfrier«-Signal wird daher für Klemme 8 von F i g. 3 in
jedem der folgenden Fälle geliefert:
1. Wenn jede der Kippschaltungen, außer dfr Gruppcn-Trigger-Kippschaltung
72, der Test-Betriebsweisen-Kippschaltung 77 oder der Normal-Betricbsweise-Kippschaltung
710, eingestellt ist.
2. Wenn die Test-Betriebsweise-Kippschaltung 77 oder die Normal-Betriebsweise-Kippschaltung
710 eingestellt ist und ein »Identitätsw-Signal »0«
von der Komparalorschaltung an Klemme 9 empfangen wird, welches die Identität der Unterbrechungsdaten
an Vielfachleitungen 209 anzeigt.
3. Wenn die Test-Betriebsweise-Kippschaltung 77
oder die Nornial-Betriebsweise-Kippschaiiung 710 eingestellt ist und eine Nicht-Duplikat-Betriebsweise
durch einen »!«-Ausgang vom Tor 80 an Klemme 57 angezeigt wird.
Wenn ein »Identitäts«-Signal »0« an Klemme 79 empfangen wird, so wird es einer Persistenz-Prüfschaltung
86 zugeführt, um eine ausreichende Dauer der Identität sicherzustellen. Der Ausgang dieser Prüfschaltung 86
wird dann über Klemme 87 dem anderen Duplikat zugeführt, wo er an einer Klemme entsprechend der Klemme
97, empfangen wird. Somit wird jedes Duplikat mit einer Anzeige der Identität von seiner eigenen Vergleichseinheit
her und außer dem von derjenigen des anderen Duplikats beliefert.
Die beiden Identitätsanzeigen werden an ein UND-Tor 88 weitergelcitet, wo die Koinzidenz von Identitätsanzeigen einen »Ow-Ansprechausgang für Klemme 89
mittels eines ODER-Tores 90 erzeugt.
Sollte es vorkommen, daß ein »Einfrier«-Signal gera
ren Duplikat ausgesperrt wird. Aus diesem Grunde wird
ein Eingang für das Tor 80 vom Tor 43 in F i g. 3 her 45 de ein besonderes Unterbrechungs-Triggersignal im eiüber Klemme 32 gemeinsam mit den Ausgängen von nen Duplikat, aber nicht im anderen, fängt, dann wird ähnlichen Toren in anderen Gruppen abgeleitet. das Identitätssignal an Klemme 79 fehlen, und das »Ein-Es soll nunmehr auf die normale Betriebsweise sowie frier«-SignaI an der Klemme wird daher durch das Sperauf die F i g. 4A und 4C Bezug genommen werden. Die ren von Tor 85 beseitigt. Das »vermißte« Triggersignal Unterkanaladresse wird durch zwei Tore 81 und 82 50 wird dann in beide Duplikate zugelassen, so daß ein (Fig.4A) decodiert. Das Tor 81 decodiert bits 0—3, Identitätssignal nunmehr an Klemme 79 erscheint, und 5—7undeinGesamt-Paritätsbit, um einen »1«-Ausgang ein »Einfrier«-Signal wird nunmehr erzeugt Der Bean Klemme 76 zu erzeugen, wenn diese bits jeweils trieb schreitet dann fort bis zur Erzeugung eines Angleich 111 und 0100 sind, welches die »Lade Register für sprechsignals an Klemme 89, wie oben beschrieben. Das anhängige Priortät«-Instruktion ist. Die »1« an Klemme 55 Ansprechsignal an Klemme 89 wird den Duplikat-Aus-76 wird dem »Kiär-Eingang der Kippschaltung 711 wahlschaltungen DS0, DSl (Fi g. I) zusammen mit ei-
ein Eingang für das Tor 80 vom Tor 43 in F i g. 3 her 45 de ein besonderes Unterbrechungs-Triggersignal im eiüber Klemme 32 gemeinsam mit den Ausgängen von nen Duplikat, aber nicht im anderen, fängt, dann wird ähnlichen Toren in anderen Gruppen abgeleitet. das Identitätssignal an Klemme 79 fehlen, und das »Ein-Es soll nunmehr auf die normale Betriebsweise sowie frier«-SignaI an der Klemme wird daher durch das Sperauf die F i g. 4A und 4C Bezug genommen werden. Die ren von Tor 85 beseitigt. Das »vermißte« Triggersignal Unterkanaladresse wird durch zwei Tore 81 und 82 50 wird dann in beide Duplikate zugelassen, so daß ein (Fig.4A) decodiert. Das Tor 81 decodiert bits 0—3, Identitätssignal nunmehr an Klemme 79 erscheint, und 5—7undeinGesamt-Paritätsbit, um einen »1«-Ausgang ein »Einfrier«-Signal wird nunmehr erzeugt Der Bean Klemme 76 zu erzeugen, wenn diese bits jeweils trieb schreitet dann fort bis zur Erzeugung eines Angleich 111 und 0100 sind, welches die »Lade Register für sprechsignals an Klemme 89, wie oben beschrieben. Das anhängige Priortät«-Instruktion ist. Die »1« an Klemme 55 Ansprechsignal an Klemme 89 wird den Duplikat-Aus-76 wird dem »Kiär-Eingang der Kippschaltung 711 wahlschaltungen DS0, DSl (Fi g. I) zusammen mit ei-
(Fig.4C) übermittelt und gibt dem Unterkanaltakt an
Klemme 63 die Möglichkeit, sie einzustellen. Der <p-Ausgang
der Kippschaltung 711 wird als der eine Eingang dem ODER-Tor 68, wie vorerwähnt, mittels Klemme
55 zugeführt. Die Funktion dieser Kippschaltung beim Laden des Registers für anhängige Priorität wird
nachfolgend beschrieben.
Das Tor 82 decodiert bits 0—3 und 5—7, um einen »1 «-Ausgang an Klemme 77 zu erzeugen, wenn diese
bits jeweils 111 bzw. 0101 sind, wobei dies die »Einfrier-,
Lese- und Rückstell«-lnstruktion ist. Die »1« an Klemme 77 wird dem »Klär«-Eingang einer Kippschaltung
nem ähnlichen Ansprech-Signa! vom anderen Duplikat her übermittelt, damit eine Auswahl des Duplikats zum
Weiterleiten an die Kanäle CHO, CWl, wie noch be-
bo schrieben wird, erfolgen kann.
Wenn der Identitätszustand zwischen den beiden Duplikaten lange genug vorgeherrscht hat, um die Persistenz-Prüfschaltung
86 zufriedenzustellen, so wird das Tor 83 eine »0« erzeugen, um sofort ein monostabiles
öS Element 91 zu triggern. Für die Dauer dieser monostabilen
Verzögerung wird ein Rückstellsignal mittels Klemme 9 übermittelt, um jede der Trigger-Speicher-Kippschaltungen
4 der Fig.3 rückzustellen, welche einge-
stellt worden ist Dies beendet die Ausführung der »Einfrier-, Lese- und Rückstelk-Instruktion.
Anhand von F i g. 5 soll nunmehr der Zweck der »load
suspendet priority register«-Instruktion erläutert werden.
Diese Figur zeigt das Register für anhängige Priorität, welches vier Kippschaltungen 100 aufweist, die
Vier-Bit-Daten vom Datenweg 206 (Fig.2) an Klemmen
101 empfangen, welche die Priorität der nächsten Spitze der anhängigen Prozeßreihe ergeben. Dieses Register
wird durch ein »1 «-Signal an Klemme 93 vom Q-Ausgang der Kippschaltung Ti 1 in F i g. 4C bei Empfang
der »load suspendet priority register«-Instruktion taktgesteuert.
Die in das Register für anhängige Priorität hineingelesene Priorität wird nach einer Vierbit-Addiereinheit
102 übermittelt. Außerdem wird dieser Addiereinheit über Klemmen 103 die Vierbit-Priorität des Prozesses
von niedrigster Priorität zugeführt, der gerade an einer Verarbeitungseinheit läuft, und zwar von dem Verarbeitungseinheits-Wähler
203 her (F i g. 2).
Die Addiereinheit 102 ist so eingerichtet, daß sie einen »1«- Ausgang erzeugt, wenn die Priorität des anhängigen
Prozesses größer als diejenige des laufenden Prozesses von niedrigster Priorität ist. Die Persistenzbedeutendste
Differenz zugunsten des PO-bits ausfällt,
wird kein Tor 120 eine »0« erzeugen, und der obige Eingang und Ausgang werden umgekehrt.
Einer der beiden Sätze von Toren 130 und 131 wird entsprechend dem Eingang und Ausgang des Tores 117
angesteuert, wobei er auf diese Weise die Daten der niedrigeren Priorität an vier Ausgangsklemmen 130 für
den Vergleich mit der Priorität des anhängigen Prozesses in der Schaltung der F i g. 5 weiterleitet.
ίο Die Signale am Eingang und Ausgang des Tores 117
werden außerdem als Unterbrechungsausgänge an Klemmen 133 und 134 zur Übermittlung an die Verarbeitungscinhei's-Unterbrechungs-Vielfachleitungen
über Drähte 205 (F i g. 2) übermittelt. Diese Ausgänge werden mit dem Unterbrechungssignal durchgeschleust,
welches von der Speicherschaltung 200 über Klemme 44 (Fig.3) empfangen wird. Dieses gleiche
Unterbrechungssignal wird hier mit dem »Test-Lese«-Signal von der logischen Steuerschaltung her
(Klemme 50, F i g. 4B) durchgesehleust, um ein Signal an Klemme 135 zu erzeugen.
Eine der Kanal·Wähierschaitungen CS Ö, CSi von
Fig. 1 soll nunmit mit Bezug auf Fig.7 beschrieben werden. Das untere Achtbit-Adressenbyte von Kanal
Schaltung 105 prüft die Dauer des »!«-Ausgangs, und 25 CH 1 wird an Klemmen 140 angelegt und dasjenige vom
wenn diese Dauer ausreicht, dann erzeugt die Schaltung einen Unterbrechungsausgang an Klemme 104, die mit
einem der »Sofortunterbrechungs«-Eingänge der Speicherschaltung 200, wie vorher erläutert, verbunden ist.
Der Verarbeitungseinheits-Wähler 203 (Fig. 2) soll
nunmehr mit Bezug auf F i g. 6 beschrieben werden.
Die Vierbit-Priontät des an der Verarbeitungseinheit
P1 laufenden Prozesses wird (nach Umkehrung) zusammen
mit einem Prioritätsbit an einer zugeteilten Viel-Kanal
CH <0 an Klemmen 141. Die entsprechenden Paritälsbits werden an Klemmen 144 und 145 angelegt
und Unterkanal-Taktsignale von den Kanälen an Klemmen 142 und 143
jo Um die Adresse aus Kanal CWO oder diejenige aus CH 1 auszuwählen, werden verdoppelte Leitwegsignale
von jedem Kanal her an Klemmen 146 oder 147 angelegt, und zwar je nachdem, welcher Kanal durch eine
Verarbeiuingseinheit belegt worden ist. Jedes der bei-
fachleitung 204 von der Verarbeitungseinheit her an 35 den Lcitwegsignale steuert einen besonderen Satz von
Prioritätsklemmen 110/0 bis 110/3 und einer Paritätsbitklemme
111 angelegt. In ähnlicher Weise wird die (umgekehrte) Prozeßpriorität der Verarbeitungseinheit
PO an die Klemmen 112/0—3 und 113 angelegt. Die
Toren 148 oder 149 an, um das untere Byte der Adresse vom Kanal her auszuwählen, der belegt worden ist, damit
es dem entsprechenden Duplikat zugeführt wird.
Das Unterkanal-Taktsignal von Klemme 142oder 143
Parität der Prioritätsdaten wird durch entsprechende 40 wird hinsichtlich der erforderlichen Dauer in einer PerSchaltungen
114 geprüft, die zusammen eine Aufeinan- sistcnz-Prüfschaltung 150 überprüft und den Befehlsderfolge
von Toren 115,116 und 117 ansteuern. Kippschaltungen der Fig.4 über Klemme 463 zuge-
Eine Extraeingangsklcmme 118 ist mit Bezug auf die führt.
beiden Sätze von Prioritätsdaten vorgesehen, mittels Die Kanal-Auswahlschaltungen CSO, CS \ enthalten
welcher der eine oder andere Satz ausgesperrt werden 45 außerdem weitere Torschallungen ähnlich denjenigen.
kann, wenn sich eine Verarbeitungseinheil als fehlerhaft erweist.
Entsprechende bits der beiden Prioritätswörtcr werden
entsprechenden Antivalenztoren 119 zugeführt, die
einen »!«-Ausgang erzeugen, wenn ihre Eingänge differieren. Der Ausgang jedes Tores 119 wird einem UND-Tor
120 zugeführt, welches außerdem einen Eingang von dem zugehörigen Verarbeitungseinheit-PI-Prioritätsbit
empfängt. Auf diese Weise wird das bedeutsamste, d. h. das linke Tor 120, angesteuert, welches eine »0«
erzeugt, wenn die bedeutsamten bits unterschiedlich sind und das bedeutsamste P1 -bit eine »1« ist (d. h. P1
hat die niedrigere Priorität). Der Ausgang jedes Tores 119 wird jedem weniger bedeutsamen Tor 120 übcrmitdie
in F i g. 7 dargestellt sind, und zwar zum Leiten von Daten von den abgehenden Daten-Hauptwegen zu den
Duplikaten mittels eines der Kanäle CHO oder CHl. Die Route wird durch die gleichen Signale diktiert, die
den Klemmen 146 und 147 der F i g. 7 zugeführt werden.
Diese Signale werden übermittelt, um einen der beiden Sätze von Toren anzusteuern, wobei jeder Satz aus
neun Toren für die Achtbit-Daten plus einem Paritätsbit besieht. Die Parität wird überprüft und e>n Prüfsignal an
'>5 einen der Anschlüsse 449 der Fig. 4A angelegt. Zwei
solcher Kanal-Auswählcinhcitcn arbeiten für die oberen
und unteren Datenbytes zusammen.
Eine der Duplikat-Wählerschaltungen DSO, DSl (Fi g. I) soll nunmehr im einzelnen mit Bezug auf F i g.
telt, um dieses zu sperren bzw. unwirksam zu machen, w) beschrieben werden, die die eine Hälfte einer dieser
wenn dieser Ausgang eine »I« war. Das einzige Tor 120. welches angesteuert werden wird, um einen »0«-Ausgang
zu erzeugen, ist (gegebenenfalls) das am meisten
bedeutsame, für welches die Pi- und /Obits differieren,
und auch nur dann, wenn das Pi-ba eine »I« ist.
Dieser »O«-Ausgang würde das ODER-Tor 121 ansteuern
und eine »1« und eine »0« jeweils am Hingang bzw. Ausgang des Tores 117 erzeugen. Für den Fall, daß die
Schaltungen zum Behandeln des unteren Ach'Bit-Byics
(plus Parilälsbit) von der Unterbrcchungs-Datcn-Vielfachlcitung
209 her (F 1 g. 2) /cigt. Die andere Hälfte der
Schaltung ist ähnlich der in F i g. 8 dargestellten und
behandelt das obere Byte. Unterbrechungsdaten werden
von beiden Duplikaten her empfangen, und die Schaltung nach F i g. 8 bewirkt die Auswahl zwischen
diesen beiden Sätzen von Untcrbrcchiingsd.itcn (die
15
normalerweise identisch sind). Die Eingangsklemmen von den beiden Duplikaten her sind entsprechend mit
3/0 und 3/1 bezeichnet, um sie den Klemmen 3 der entsprechenden Spcicherschaltungen (Fig.23) in den
Duplikaten D/0 und D/l zuzuordnen. So werden nach ri
Fi g. 8A acht Datenbus aus dem unteren Byie.s des Duplikats
DO über die Klemme 3/0 an U N D-Tore 161
übermittelt
Nach Fig.8B werden bits 0—3 des unteren Adressenbytes
aus den Kanälen CHO oder CH 1 an Klemmen
162 angelegt, wobei diese Adresse in verdrahteter ODER-Verbindung mit der an die Klemmen 140 oder
141 in F i g. 7 angelegten Adresse steht. Ein Decodierer
163 erzeug* dann eine »0« an einem von vier Ausgängen,
und zwar entsprechend der Adresse, wobei die normalen »1 «-Ausgänge entsprechende Kippschaltungen
164 klären. Zusätzliche Klär-Eingänge für die Kippschaltungen
sind vorgesehen, wenn das untere Adressenbyte-bit 7 (an Klemme 190) eine »1« ist oder wenn
die Parität des unteren Adressenbytes (an Klemme 191) inkorrekt ist.
Der linke Ausgang des Decodierers 163 ist ein »lockout duplicate D 0«-Ausgang, und der zweite Ausgang ist
ein »lock-out duplicate Dl«-Ausgang. Diese Ausgänge
werden an eine Verklinkungs-Kippschaltung 165 übermitteh. die normale Ausgänge »G« an Klemmen 166 und
167 aufweist. Diese Ausgänge werden den entsprechenden Klemmen in Fig.8A zugeführt und mit den Ansprechsignalen
an den Klemmen 89/0 und 89/1 (jeweils von den Duplikaten DO und Dl her) durchgeschleust,
um die Datentore 160 und 161 anzusteuern.
Nach Ausführung einer Datenübertragung wird die Kippschaltung 165 durch Übermittlung eines entsprechenden
unteren Adressenbytes an Klemmen 162 entriegelt, wodurch die dritte Kippschaltung 164 eingestellt
wird, deren Ausgang die Kippschaltung 165 rückstellt.
Zusätzlich zur Übertragung der Unterbrechungsdaten selbst überträgt die Daten-Ausgabeschaltung auch
andere Daten wie folgt: Tor 168 liefert eine Anzeige für eine Rückstelloperation der Kippschaltung 165: Tor 169
liefert eine Anzeige für einen »lock-out D0«-Zustand
an den Kippschaltungen 164, und Tor 170 liefert eine solche für einen »lock-out D !«-Zustand. Diese Daten
würden anstelle der Unterbrcchungsdnten bei Abwesenheit irgendeines Ansprechsignals übertragen wer- -r,
den.
Die vierte Kippschaltung 164 liefert ein Anstcucrungssignal
für Tore 180—184. um jeweils den »lock-out D0«-Zustand von Kippschaltung 165, den »lockout
D !«-Zustand von Kippschaltung 165, den Zustand der Trenn-Kippschaltung für Duplikat DO (über Klemme
185), den Zustand der Trenn-Kippschallung von Duplikat
D \ (über Klemme 186) und schließlich ein Paritätsbit für diese Daten zu lesen.
Alle vier Kippschaltungen 164 liefern ein Paritätsbii v>
an Klemme 189 (wobei eine »1« aus einem »0«-Ausgang von einer Kippschaltung 164 entsteht), welches der anderen
Hälfte der Dupiikat-Wählcrschaltung für das obere Byte zugeführt wird. Diese obere Byte-Schaltung
wird mit den beiden Aussperrungssignalen an Klemmen wi
187 und 188 beliefert und erfordert daher nicht die logische Schaltung der Fi g. 8B.
Hierzu 10 Blatt Zeichnungen
Claims (1)
1. Unterbrechungseinrichtung für Datenverarbeitungsanlagen
mit mindestens einer Daten-Verarbeitungseinheit, einer Vielzahl von Eingangs/Ausgangs-Kanälen
und einer Vielzahl von peripheren Einrichtungen, die für die Daten-Verarbeitungseinheit über
die Kanäle zugänglich sind, wobei die Unterbrechungseinrichtung mit einem Eingangs/Ausgangs-Kanal
der Anlage verbindbar ist und eine Vielzahl von Speicherelementen zum Speichern von Unterbrechungsanforderungen
aus den peripheren Einrichtungen aufweist, dadurch gekennzeichnet,
daß die Unterbrechungseinrichtung (INT) zwei Duplikateinheiten (DO, Di) aufweist, die je
enthalten:
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB2059672A GB1425173A (en) | 1972-05-03 | 1972-05-03 | Data processing systems |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2321588A1 DE2321588A1 (de) | 1973-11-22 |
DE2321588C2 true DE2321588C2 (de) | 1984-10-04 |
Family
ID=10148549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2321588A Expired DE2321588C2 (de) | 1972-05-03 | 1973-04-28 | Unterbrechungseinrichtung für Datenverarbeitungsanlagen |
Country Status (5)
Country | Link |
---|---|
US (1) | US3895353A (de) |
BE (1) | BE799053A (de) |
CA (1) | CA985787A (de) |
DE (1) | DE2321588C2 (de) |
GB (1) | GB1425173A (de) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4093985A (en) * | 1976-11-05 | 1978-06-06 | North Electric Company | Memory sparing arrangement |
US4404647A (en) * | 1978-03-16 | 1983-09-13 | International Business Machines Corp. | Dynamic array error recovery |
ATE25779T1 (de) * | 1981-10-01 | 1987-03-15 | Stratus Computer Inc | Digitale datenverarbeitungsanlage mit zuverlaessigkeits-bus-protokoll. |
US4597084A (en) * | 1981-10-01 | 1986-06-24 | Stratus Computer, Inc. | Computer memory apparatus |
US4486826A (en) * | 1981-10-01 | 1984-12-04 | Stratus Computer, Inc. | Computer peripheral control apparatus |
US4866604A (en) * | 1981-10-01 | 1989-09-12 | Stratus Computer, Inc. | Digital data processing apparatus with pipelined memory cycles |
US4703419A (en) * | 1982-11-26 | 1987-10-27 | Zenith Electronics Corporation | Switchcover means and method for dual mode microprocessor system |
GB8310003D0 (en) * | 1983-04-13 | 1983-05-18 | Gen Electric Co Plc | Input signal handling apparatus |
US4688191A (en) * | 1983-11-03 | 1987-08-18 | Amca International Corporation | Single bit storage and retrieval with transition intelligence |
SE8902718L (sv) * | 1988-11-25 | 1990-05-26 | Standard Microsyst Smc | Asynkron avbrottsarbitrerare |
JPH02224140A (ja) * | 1989-02-27 | 1990-09-06 | Nippon Motoroola Kk | 割込試験装置 |
US5495615A (en) * | 1990-12-21 | 1996-02-27 | Intel Corp | Multiprocessor interrupt controller with remote reading of interrupt control registers |
US5613128A (en) * | 1990-12-21 | 1997-03-18 | Intel Corporation | Programmable multi-processor interrupt controller system with a processor integrated local interrupt controller |
SG67906A1 (en) * | 1993-12-16 | 1999-10-19 | Intel Corp | Multiple programmable interrupt controllers in a multi-processor system |
US6971043B2 (en) * | 2001-04-11 | 2005-11-29 | Stratus Technologies Bermuda Ltd | Apparatus and method for accessing a mass storage device in a fault-tolerant server |
US6880021B2 (en) * | 2001-09-28 | 2005-04-12 | International Business Machines Corporation | Intelligent interrupt with hypervisor collaboration |
JP5243711B2 (ja) * | 2006-11-10 | 2013-07-24 | セイコーエプソン株式会社 | プロセッサ |
US9021146B2 (en) | 2011-08-30 | 2015-04-28 | Apple Inc. | High priority command queue for peripheral component |
US20130179614A1 (en) * | 2012-01-10 | 2013-07-11 | Diarmuid P. Ross | Command Abort to Reduce Latency in Flash Memory Access |
US8918680B2 (en) | 2012-01-23 | 2014-12-23 | Apple Inc. | Trace queue for peripheral component |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1549433A1 (de) * | 1967-05-24 | 1900-01-01 | Gen Electric | Datenverarbeitungssystem mit Einrichtungen zur Programmunterbrechung |
US3444528A (en) * | 1966-11-17 | 1969-05-13 | Martin Marietta Corp | Redundant computer systems |
US3517171A (en) * | 1967-10-30 | 1970-06-23 | Nasa | Self-testing and repairing computer |
US3544777A (en) * | 1967-11-06 | 1970-12-01 | Trw Inc | Two memory self-correcting system |
US3668644A (en) * | 1970-02-09 | 1972-06-06 | Burroughs Corp | Failsafe memory system |
US3665415A (en) * | 1970-04-29 | 1972-05-23 | Honeywell Inf Systems | Data processing system with program interrupt priority apparatus utilizing working store for multiplexing interrupt requests |
US3770948A (en) * | 1972-05-26 | 1973-11-06 | Gte Automatic Electric Lab Inc | Data handling system maintenance arrangement |
-
1972
- 1972-05-03 GB GB2059672A patent/GB1425173A/en not_active Expired
-
1973
- 1973-04-27 CA CA169,684A patent/CA985787A/en not_active Expired
- 1973-04-28 DE DE2321588A patent/DE2321588C2/de not_active Expired
- 1973-05-02 US US356621A patent/US3895353A/en not_active Expired - Lifetime
- 1973-05-03 BE BE130708A patent/BE799053A/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CA985787A (en) | 1976-03-16 |
US3895353A (en) | 1975-07-15 |
BE799053A (fr) | 1973-08-31 |
DE2321588A1 (de) | 1973-11-22 |
GB1425173A (en) | 1976-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2321588C2 (de) | Unterbrechungseinrichtung für Datenverarbeitungsanlagen | |
DE2451008C2 (de) | Schaltungsanordnung zur Steuerung der Datenübertragung innerhalb einer digitalen Rechenanlage | |
DE2230830C2 (de) | Datenverarbeitungsanlage | |
DE2457312C3 (de) | Anordnung zur Durchführung arithmetischer oder logischer Operationen an ausgewählten Gruppen aufeinanderfolgender Bits in einer Datenverarbeitungsanordnung | |
DE1549522B1 (de) | Datenverarbeitungsanlage mit simultanverarbeitung mehrerer programme mittels mehrerer rechner | |
DE1299145B (de) | Schaltungsanordnung zum Steuern von peripheren Ein- und Ausgabegeraeten von Datenverarbeitungssystemen | |
DE1524209B2 (de) | Programmgesteuerte datenverarbeitungsanlage | |
CH620306A5 (de) | ||
DE2148956C3 (de) | Datenübertragungssystem | |
DE1549479B1 (de) | Schaltungsanordnung zur adressierung eines aus mehreren moduln bestehenden speichers | |
DE2165765C3 (de) | Informationsspeicher mit Schieberegistern | |
DE1189294B (de) | Datenverarbeitungsanlage | |
EP0109981B1 (de) | Ausfallgesicherte Datenverarbeitungsanlage | |
DE2210426C2 (de) | Verfahren zur vorranggesteuerten Auswahl einer von mehreren Funktions einheiten zur Anschaltung an eine ihnen gemeinsam zugeordnete Einrichtung in Datenverarbeitungsanlagen und Schaltung zur Durchführung des Verfahrens | |
EP0062141B1 (de) | Schaltungsanordnung zur Eingabe von Steuerbefehlen in ein Mikrocomputersystem | |
DE3331446A1 (de) | Pmc-vermittlungsnetz mit redundanz | |
DE2420214C2 (de) | Schaltungsanordnung zur Umschaltung der redundanten Kommunikationspfade einer Datenübertragungseinrichtung | |
DE3048414A1 (de) | "schaltungsanordnung fuer eine datenverarbeitungsanlage" | |
DE1285218B (de) | Datenverarbeitungsanlage | |
DE2647367B2 (de) | Redundante Prozeßsteueranordnung | |
DE3840570C2 (de) | ||
DE2845218B1 (de) | Mikroprogrammgesteuerte Ein-/Ausgabeeinrichtung und Verfahren zum Durchfuehren von Ein-/Ausgabeoperationen | |
DE2530887B2 (de) | Steuereinrichtung zum Informationsaustausch | |
DE3149678C2 (de) | Anordnung zur Zwischenspeicherung von zwischen zwei Funktionseinheiten in beiden Richtungen zu übertragenden Informationen in einem Pufferspeicher | |
DE2607687C2 (de) | Verfahren zum Steuern von Gruppen von Geräten in einer mit elektronischer Datenverarbeitung arbeitenden Fernsprechvermittlungsanlage und deren Ausbildung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |