DE2317851A1

DE2317851A1 - Digital-analog-wandler

Info

Publication number: DE2317851A1
Application number: DE2317851A
Authority: DE
Inventors: Max Dipl Ing Hegendoerfer
Original assignee: Grundig EMV Elektromechanische Versuchsanstalt Max Grundig GmbH
Current assignee: Grundig EMV Elektromechanische Versuchsanstalt Max Grundig GmbH
Priority date: 1973-04-10
Filing date: 1973-04-10
Publication date: 1974-10-24
Also published as: US3836908A; DE2317851B2

Description

GRTJNDIG E.M. V. Fürth, k . h . 1

Elektro-Mechanische Versuchsanstalt E785-Vt/gr

Max Grund ig

8510 Fürth, Kurgartenstraße 37 Reg. 1628

DIGITAL-ANALOG-WANDLER

Die Erfindung betrifft eine Schaltungsanordnung für einen aus Eingahezähler, Vergleichszähler und Komparator mit nachgeschalteten Integrator bestehenden Digital—Analog—Wandler zur Umwandlung einer n-stelligen Binär-Zahl in einen Analogwert.

Solche Digital-Analog-Wandler sind grundsätzlich bereits bekannt. Dabei wird dem Komparator auf der einen Eingabeseite in binärer Form eine sich fortlaufend ändernde und bei Erreichen eines vorgegebenen Endwertes wieder beim Wert Null beginnende Referenzzahl A eingegeben. Die Referenzzahl A wird durch kontinuierliches Durchtakten des Vergleichszählers mittels eines Oszillators erhalten, wodurch der Vergleichszähler nacheinander sämtliche Zählstellungen einnimmt. Auf der zweiten Eingabeseite des Komparators liegt eine dem gewünschten Analogwert entsprechende binäre Meßzahl B an. Im Komparator werden die fortlaufend sich ändernde Referenzzahl A einerseits und die dem gewünschten Analogwert entsprechende binäre Meßzahl B andererseits ständig mit-

- ² - 409843/0981

geändert gemüß Ei einsciic _nm ^

einander verglichen. Ist die Bedingung *B^A erfüllt, so liefert der Ausgang des !Comparators ein "1 "-Signal andernfalls ein "0"-Signal.Es entsteht ein Rechtecksignal, dessen Pulsdauer aufgrund des zuvor beschriebenen Vergleichs zwischen Referenzzahl A und der dem gewünschten Analogwert entsprechenden binären Meßzahl B direkt proportional ist. Durch anschließende Integration dieses pulsdauermodulierten· Signals wird der der Meßzahl B entsprechende Analogwert gebildet.

Nicht ganz befriedigend ist diese Wand lungsme thode im Hinblick auf die Sattigungsspannung des Ausgangsschalters und die endlichen Flankensteilheiten. Ganz besonders, störend ist aber, insbesondere bei Wandlern mit hoher Bit-Zahl (vielsteilige Binär-Zahlen) die Notwendigkeit der Integration des wegen der relativlangen Periodendauer P niederfrequenten Ausgangssignals des !Comparators'. Die Siebung eines solchen,niederfrequenten Signals bereitet technisch gewisse Schwierigkeiten. Höhere Genauigkeiten lassen sich kaum erreichen,

Der Erfindung liegt die Aufgabe zugrunde, einen Digital-Analog- Wand ler der eingangs erwähnten Art zu schaffen, der trotz hoher Bit-Zahl eine geringe '.Helligkeit des durch Integration erhaltenen analogen Signals

409843/0981

_ 3 —

und darüber hinaus eine geringe'Trägheit dieses Analogsignals ermöglicht.

Zur Lösung der Aufgabe wird erfindungsgemäß vorgeschlagen, daß zumindest eine zusammenhängende Gruppe von Anschlüssen des Vergleichszählers mit an sich nicht korrespondierenden Eingängen des Komparators verbundd en ist ,

Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnungsfiguren beispielsweise erläutert. Es zeigen

Fig. 1a ein Blockschaltbild eines bekannten Digital-Analog-Vandlers,

Fig. 1b eine zugehörige Tabelle mit den an den Ausgängen des Vergleichszählers sowie an den Eingängen der ersten Eingabeseite des Komparators anliegenden Binär-Zahlen,

Fig. 1c ein zugehöriges Diagramm des zeitlichen Verlaufs des Zählerstandes im Vergleichszähler,

Fig. 1d ein zugehöriges Diagramm des zeitlichen Verlaufs des Komparator-Ausgangssignals,

Fig. 1e ein zugehöriges Diagramm des durch Integration entstandenen Analogsignals,

Fig. 2a ein Blockschaltbild eines ersten erfindungsgemäßen Digital-Analog-Wand lers,

409843/0981

Fig. 2b eine zugehörige Tabelle mit den an den Ausgängen des Vergleichszählers sowie an den
Eingängen der ersten Eingabeseite des Komparators anliegenden Binär-Zahlen,

Fig. 2c ein zugehöriges Diagramm des zeitlichen Verlaufs des Zählerstandes im Vergleichszähler,

Fig. 2d ein zugehöriges Diagramm des zeitlichen Verlaufs des Komparator—AusgangssignaIs,

Fig. 2e ein zugehöriges Diagramm des durch Integration entstandenen Analogsignals,

Fig. 3a ein Blockschaltbild eines zweiten erfindungsgemäßen Digita1-Analog—Wandlers ,

Fig. 3b eine zugehörige Tabelle mit den an den Ausgängen des Vergleichszählers sowie an den
Eingängen der ersten Eingabeseite des Komparators anliegenden Binär-Zahlen,

Fig. 3c ein zugehöriges Diagramm des zeitlichen Verlaufs des Zählerstandes im Vergleichszähler,

Fig. "}ά ein zugehöriges Diagramm des zeitlichen Verlaufs des Komparator-AusgangssignaIs und

Fig. 3e ein zugehöriges Diagramm des durch Integration entstandenen Analogsignals.

Beim bekannten Digital-Analog-Wand Ier (Fig. 1a) sind den einzelnen Ziffern (der mehrstel]igen Binär—Zahl) zugeordnete Ausgänge des Vergleichszäh 1ers mit den
entsprechenden Eingängen der ersten Eingabeseite des

409843/0981

Kornpnrators verbunden. Binärzahl A, an den Ausgängen des Vergleichszählers und Binärzahl A₀ an den Eingängen der ersten Eingabeseite des Kornparators sind damit gleich (Fig. 1b). In Fig. 1c ist der zeitliche Verlauf des Zählerstandes A bei einem kontinuierlich durchgetakteten Vergleichszähler dargestellt. Ist die augenblicklich im Vergleichszähler enthaltene Zahl Λ. - und damit auch die Referenzzahl A₀ - kleiner als die dem gewünschten Analogwert entsprechende Zahl B,

ist also die Bedingung "B> A₀ erfüllt, so liefert der Ausgeing des Komparators ein impulsf örmi ges Rechteck-Ausgangssignal S (Fig. 1d) mit einer der Periodendauer P umgekehrt proportionalen Pulsfolgefrequenz. Aus diesem Ausgangssignal S relativ geringer Frequenz wird dann durch Integration das gewünschte Analogsignal S₀ entsprechend Fig. 1e gewonnen. Infolge der geringen Impulsfolgefrequenz ist die Siebung eines solchen, wegen der relativ langen Periodendauer P niederfrequenten Signals S₁ fast immer unbefriedigend, insbesondere bei höheren Genauigke itsanforderungen.

Mach dem ersten Ans führungshe is pie I der Erfindung wird daher vorgeschlagen, den ersten Ausgang des Vergleichszählers mit dem letzten Eingang der ersten Eingnbeseite des Komparators, den zweiten Ausgang des Ve· rgle i chszählers mit dem vorletzten L ingoing der ersten Li ngcihesei te des Komparators usw. zu verbinden (Fig. 2a),

409843/0981

.6.

Durch diese Maßnahmen wird 'erreicht,- daß die an den Ausgängen des Vergleiehszählers liegende Oinär-Zahl A nicht mehr mit der gleichzeitig an den Eingängen der ersten Eingabeseite des Komparatbrs liegenden Binär-Z ει hl A₀ identisch ist. Es ergibt sich vielmehr die aus der Fig. 2b ersichtliche gegenseitige Zuordnung der Binär-Zahlen A und A₉ und damit bei kontinuierlich durchgetaktetem Vergleichszähler die im Diagramm entsprechend Fig. 2c dargestellte zeitliche Folge der Referenzzahlen A„. Daraus ergibt sich die in Fig. 2d dargestellte Impulsfolge für das Signal 5 . Die Frequenz dieser Impulsfolge ist gegenüber der Frequenz der Impulsfolge nach Fig. 1d verachtfacht. Die Integration einer solchen, höhe rf requen te.n Impulsfolge gestaltet sich erheblich einfacher. Das durch Integration erhaltene Analogsignal S (Fig.2e) wird ohne technischen Mehraufwand höheren Genauigkeitsanforderangen gerecht. Wenn auch der Frequenzanstieg in den Randbereichen der erfaßbaren digitalen Meßzahlen B (Werte 0,1,...bzw. ...1'¹I, 15.) geringer ist als im oben erläuterten Beispiel, so ändert das nichts an der Tatsache, daß durch die erfindungsgemäße Verschaltung grundsätzlich auf einfachste Weise eine Frequenzerhöhung erreichbar ist.

Die auf diese Art und Weise erreichbare, erfindungs— gemäße Frequenzerhöhung kann unter bestimmten T.'mstän-

40 9 843/0981

geändert gemäß Eingabe eingegangen am AQ- £

den ein nicht mehr wünschenswertes Ausmaß erreichen, denn mit dem Ansteigen der Zahl der Übergangsflanken pro Meßintervall (Periodendauer P) vergrößern sich auch die aus e der Temeraturabhängigkei t^nd liehen Flankensteilheit resultierenden Probleme. Aus diesem Grunde kann es in bestimmten Fällen vorteilhaft sein, die zuvor im Zusammenhang mit den Figuren 2a bis 2e beschriebene Vertauschung der Verbindungen zwischen den Ausgängen des Vergleichszählers und den Eingängen der ersten Eingabeseite des Komparators nicht für sämtliche Anschlüsse, sondern nur für eine bestimmte Anzahl von Anschlüssen durchzuführen.

Damit ergeben sich vielfältige Variationsmöglichkeiten. Die Pulsfolgefrequenz kann den besonderen Bedingungen des Einzelfalles angepaßt werden. Vorzugsweise werden dabei die Anschlüsse der "langsamen" Bitz (Fig. 3a:

2 3 Ein- und Ausg. änge für "2 " und "2 ") vertauscht.

Bei einer solchen Schaltungsanordnung eines Digital-Analog- Wandlers (Fig. 3a) ergibt sich die aus Fig. 3b ersichtliche gegenseitige Zuordnung der Binär-Zahlen A und A₀ und bei einem kontinuierlich durchgetakteten Vergleichszähler die in Fig. 3c dargestellte zeitliche Fo.lge der Referenzzahlen A„. Im vorliegenden Fall ergibt sich damit eine in vielen Fällen bereits ausreichende Verdoppelung der Pulsfolge— frequenz des Rechteck-Ausgangssignals S des Kompa-

409843/0981

geändert gemäß Eingabe eingegangen am

rators (Fig. 3d) gegenüber dem bekannten Schaltungsbeispiel nach Fig. 1a. Der zeitliche Verlauf des nach dem zweiten erfindungsgemäßen Ausführungsbeispiel durch Integration des Signals S erhaltenen Analogsignals S„ ist in Fig. 3e dargestellt.

Die Erfindung wurde vorstehend an Hand eines Digital-

ι.
Analog-Wandlers für maximal vaerstellige Binär-Zahlen beispielsweise erläutert. Die Vortexlhaftigkeit der Erfindung ist jedoch auch bei anderen Digital-Analog-Wandlern gegeben.Bei höherer Bit-Anzahl tritt der Effekt der Frequenzerhöhung (am Ausgang des Wandlers) noch deutlicher in Erscheinung. In der Mitte des Analog-Bereiches ist der erfindungsgemäße erreichbare Erhö'h-

2ⁿ ungsfaktor für die Ausgangsfrequenz K= -r . Zu den beiden Randbereichen hinfällt der Faktor K linear bis zum Wert "1" ab. Dies ist der Fall einerseits beim Meßwert "1" und anderseits beim Meßwert "2 - 2".

Selbstverständlich können auch Komparatoren verwendet werden, die für den Fall "A>B" ein Ausgangssignal liefern.

- 9 - Patentansprüche

409843/0981

Claims

Patentansprüche:

flySchaltungsanordnung für einen aus Eingabezähler, Vergleichs zähler und Komparator mit nachgeschalteten Integrator bestehenden Digital-Analog-Wandler zur Umwandlung einer n-stelligen Binär-Zahl in einen Analogwert, dadurch gekennzeichnet, daß zumindest eine zusemnienhängende Gruppe von Anschlüssen des Vergleichszählers mit an sich nicht korrespondierenden Eingängen des Komparators verbunden ist.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß es sich bei der vorerwähnten Gruppe einerseits um die den höherwert igen Binär-Ziffern entsprechenden Anschlüsse des Vergleichszählers anderseits um die den höherwertigen Binär-Ziffern entsprechenden Eingänge des Komparatros handelt.
3. Schaltungsanordnung nach einem der Ansprüche

1 oder 2, dadurch gekennzeichnet, daß die Verbindungen zwischen den Ausgängen des Vergleichszählers und den Eingängen der ersten Eingabeseite des Komparators in Abhängigkeit von der Meßzahl (Ti) veränderbar sind.

409843/0931