DE2310453C3 - Verfahren zum Herstellen eines gegen Überspannungen geschützten Halbleiterbauelementes - Google Patents

Verfahren zum Herstellen eines gegen Überspannungen geschützten Halbleiterbauelementes

Info

Publication number
DE2310453C3
DE2310453C3 DE2310453A DE2310453A DE2310453C3 DE 2310453 C3 DE2310453 C3 DE 2310453C3 DE 2310453 A DE2310453 A DE 2310453A DE 2310453 A DE2310453 A DE 2310453A DE 2310453 C3 DE2310453 C3 DE 2310453C3
Authority
DE
Germany
Prior art keywords
semiconductor
doped
junction
sulfur
diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2310453A
Other languages
English (en)
Other versions
DE2310453B2 (de
DE2310453A1 (de
Inventor
Karlheinz Dipl.-Phys. Dr. 4785 Belecke Sommer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE2310453A priority Critical patent/DE2310453C3/de
Priority to JP49023470A priority patent/JPS5048882A/ja
Priority to FR7407110A priority patent/FR2220096B1/fr
Priority to GB939874A priority patent/GB1457909A/en
Priority to US448042A priority patent/US3919010A/en
Publication of DE2310453A1 publication Critical patent/DE2310453A1/de
Publication of DE2310453B2 publication Critical patent/DE2310453B2/de
Application granted granted Critical
Publication of DE2310453C3 publication Critical patent/DE2310453C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7424—Thyristor-type devices, e.g. having four-zone regenerative action having a built-in localised breakdown/breakover region, e.g. self-protected against destructive spontaneous, e.g. voltage breakover, firing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/919—Compensation doping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen eines gegen Oberspannungen geschützten Halbleiterbauelementes, das einen Halbleiterkörper mit mindestens einem Sperrspannung übernehmenden pn-Übergang und/oder mit mindestens einem sperrfähigen Metall-Halbleiter-Kontakt aufweist, wobei zunächst die Schicht oder die Schichten mit dem vorgesehenen Leitungstyp hergestellt und danach die Nettodotierung in örtlich begrenzten Bereichen von Sperrspannung übernehmenden pn-Übergängen und/oder sperrfähigen Metall-Halbleiter-Kontakten durch nachträgliches gezieltes Eindiffundieren von Störstellen bildenden Dotierstoffen derart vergrößert wird, daß die Durchbruchspannung des oder der pn-Übergänge bzw. des oder der Metall-Halbleiter-Kontakte in diesen Bereichen kleiner als in den übrigen Bereichen ist; vgl. US-PS 33 45 221.
Für den sicheren Betrieb von Halbleiterbauelementen müssen Schaltungsmaßnahmen getroffen werden, die das Halbleiterbauelement vor Überspannungen schützen. Auch ;iur kurzzeitig auftretende Spannungspitzen, die oberhalb der Durchbruchspannung liegen, können zu einer Verschlechterung der Sperrkennlinie oder unter Umständen auch zur Zerstörung des Bauelementes führen. Dies gilt sowohl für Halbleitergleichrichter als auch für die Kollektorsperrspannung der Transistoren und insbesondere für die steuerbaren Halbleitergleichrichter, die Thyristoren.
Im nicht gezündeten Zustand weist ein Thyristor in Abhängigkeit von der Polarität im Hauptstromkreis eine positive und negative Sperrkennlinie auf, d. h. der Thyristor sperrt zunächst in beiden Richtungen. Dabei entspricht die Polarität der positiven Sperrkennlinie seiner Schaltrichtung. Durch einen Stromimpuls in die Steuerelektrode wird der Thyristor gezündet und dadurch in Schaltrichtung leitend. Hierzu darf der Steuerstrom einen bestimmten Minimalwert, den
Zündstrom, nicht unterschreiten.
Sobald die Spannung in der positiven Sperrichtung einen bestimmten Wert, die sogenannte Nullkippspannung, überschreitet, wird der Thyristor aber auch in den leitenden Zustand geschaltet, ohne daß ein Steuerimpuls
so anliegt. Dieses Zünden ohne Ansteuerung, das sogenannte Überkopfzünden, kann zu einer Zerstörung des Thyristors führen und muß daher nach Möglichkeit vermieden werden. Wird hingegen der Thyristor mit einer Spannung in der negativen Sperrichtung belastet, liegen ähnliche Verhältnisse wie bei einem nicht steuerbaren Gleichrichter und somit auch die oben beschriebene Gefährdung seiner Funktion vor. Für die zulässige positive und negative periodische Spitzensperrspannung werden deshalb im allgemeinen Werte angegeben, die in angemessenem Abstand von der Nullkippspannung bzw. der Durchbruchspannung liegen.
Es ist zwar bekannt, daß durch eine geeignete Formgebung der Oberfläche im Randbereich einer Diode oder eines Thyristors, in den der oder die perrspannung übernehmenden pn-Übergänge münden, eine kurzzeitige Überlastung mit verhältnismäßig geringer Energie zulässig wird. Im allgemeinen lassen
sich jedoch aufwendige Schutzmaßnahmen, wie z. B. eine besondere Schaltungstechnik, nicht umgehen.
Durch die FR-PS 1319 897 ist eine Anordnung bekannt geworden, bei der in inneren Zonen örtlich begrenzte Bereiche mit höherer Dotierstoffkonzentration vorhanden sind, wodurch die Abbruch- und Schaltspannung der Anordnung bestimmt wird. Zur Herstellung dieser Bereiche bedient man sich epitaktischer Aufwachsverfahren. Solche epitaktischen Aufwachsverfahren sind jedoch schwierig durchzuführen, zumal wenn ein pn-Obergang für hochsperrende Halbleiterbauelemente erzeugt werden soll.
Es ist weiter durch die US-PS 33 45 221 in Erwägung gezogen worden, durch eine bereits dotierte Schicht einen zweiten, den entgegengesetzten Leitungstyp bewirkenden Dotierstoff hindurchdiffundieren zu lassen. Ein derartiges Verfahren, zu dessen praktischer Durchführung auch aus der US-PS 33 45 221 keine näheren Angaben zu ermitteln sind, konnte jedoch keinen Eingang in die Praxis Finden, weil bei der Verwendung der üblicherweise für Akzeptoren Elemente, wie Bor, Aluminium, Gallium und Indium, und der üblicherweise für Donatoren gebrauchten Elemente, wie Phosphor, Arsen und Antimon, weitere besondere Schwierigkeiten auftreten oder die Durchführung überhaupt unmöglich ist Dies ist etwa der Fall, wenn der nachträglich diffundierende Stoff eine geringere Diffusionsgeschwindigkeit als der bereits vorhandene aufweist und ihn ohnehin nicht mehr überholen kann.
LaQt man bei einem η-leitenden Ausgangsmaterial einen Donator, wie Phosphor, durch eine zuvor mit einem Akzeptor, wie Gallium oder Indium, dotierte Schicht hindurchdiffundieren, so besteht bei hoher Phosphorkonzentration die Gefahr einer Umdotierung, der mit den Akzeptoren dotierten Schicht Bei geringen Phosphorkonzentrationen kann der Akzeptor gar nicht mehr überholt werden, bei etwas höheren Phosphorkonzentrationen schneiden sich die Diffusionskurven unter einem sehr spitzen Winkel, so daß eine gezielte Einstellung der Lage des Schnittpunktes und damit der Größe der Nettodotierung im η-leitenden Gebiet und die Einstellung der Durchbruchspannung äußerst schwierig werden.
Soll umgekehrt bei einem p-leitenden Ausgangsmaterial ein Akzeptor, wie Gallium oder Indium, durch eine zuvor mit Donatoren, wie Phosphor, dotierte Schicht hindurchdiffundieren, wo wirken die Donatoren als Diffusionssperre für die Akzeptoren und hemmen deren Diffusion, so daß ein Durchwandern kaum möglich ist. Bei sehr hoher Akzeptorkonzentration besteht aber ebenfalls, wie zuvor beschrieben, die Gefahr einer Umdotierung der mit Donatoren dotierten Schicht.
Aufgabe der Erfindung ist ein Verfahren zum Herstellen eines Halbleiterbauelementes, bei dem ein oder mehrere die Sperrspannung übernehmende pn-Übergänge und/oder ein oder mehrere sperrfähige Metall-Halbleiter-Kontakte derart ausgebildet sind, daß auch energiereiche Überspannungen an dem Bauelement zulässig sind, ohne daß seine elektrischen Eigenschaften beeinträchtigt werden und ohne daß zusätzliche Best-haltungsmaßnahmen erforderlich sind.
Diese Aufgabe wird bei einem Verfahren zum Hersteller· eines gegen Überspannungen geschützten Halbleiterbauelementes, das einen Halbleiterkörper mit mindestens einem Sperrspannung übenehmenden pn-Übergang und/oder mit mindestens einem sperrfähigen Metall-Halbleiter-Kontakt aufweist, wobei zunächst die Schicht oder die Schichten mit dem vorgesehenen Leitungstyp hergestellt und danach die Nettodotierung in öniich begrenzten Bereichen von Sperrspannung übernehmenden pn-Obergängen und/oder sperrfähigen Metall-Halbleiter-Kontakten durch nachträgliches gezieltes Eindiffundieren von Störstellen bildenden Dotierstoffen derart vergrößert wird, daß die Durchbruchspannung des oder der pn-Übergänge bzw. des oder der Metall-Halbleiter-Kontakte in diesen Bereichen kleiner als in den übrigen Bereichen ist, erfindungsgemäß dadurch gelöst, daß ausgehend von einer n-leitenden Schicht als Dotierstoffe Elemente der VI. Hauptgruppe des Periodensystems der Elemente mit Ausnahme des Sauerstoffs verwendet werden.
Man erreicht mit dem Verfahren gemäß der Erfindung, daß der Durchbruch genau an den innerhalb des Volumens vorgesehenen Stellen und nicht wie es bei bisher bekannten Ausführungsarten der Fall war, an beliebigen und nicht voraussehbaren Stellen, insbesondere in den Randgebieten, erfolgt
Bei dem Schutz eines Bauelementes mit pn-Übergang ist es zweckmäßig, daß die Nettodotierung auf der höherohmigen Seite dieses pn-Übergangs vergrößert wird. In besonderes vorteilhafter Weise wird die Erhöhung der Nettodotierung durch eine nachträgliche Diffusion mit einem im Halbleitermaterial nur in geringer Menge löslichen und mit hoher Geschwindigkeit diffundierenden Dotierungsstoff eingestellt.
Es ist vorteilhaft die nachträgliche Einstellung der höheren Nettodotiertng durch eine Schwefeldiffusion, vorzunehmen, durch die die Höhe der Donatorenkonzentration der η-leitenden Schicht leicht bis auf einen doppelt so hohen Wert als zunächst vorhanden war, gebracht werden kann. Die Nettodotierung läßt sich daher ohne weiteres der vorgesehenen Durchbruchspannung anpassen. Die Einhaltung eines räumlich begrenzten Gebietes bei dieser Einstellung der Nettodotierung wird durch Anwendung der Maskentechnik erreicht, wodurch sich verschiedenartige Strukturen für gegebenenfalls auch komplizierte Anordnunget, mit verhältnismäßig engen Toleranzen herstellen lassen.
Hierbei wird einerseits die hohe Diffusionsgeschwindigkeit des Schwefels ausgenutzt so daß mit Diffusionszeiten und -temperaturen gearbeitet werden kann, bei denen die bereits vorhandene Struktur und der bereits vorhandene Aufbau aus Schichten verschiedener Leitfähigkeit keine merkliche Änderung in ihrer Lage mehr erfahren. Zum anderen hat die geringe Löslichkeit des Schwefels zur Folge, daß auch nur geringe Stoffmengen während und nach der Diffusion in den durchlaufenden Randzonen als Rest verbleiben und die höhere Dotierung dieser Bereiche nicht mehr feststellbar verändern. Da zum Beispiel die Löslichkeit des Schwefels um mehrere Größenordnungen geringer ist als etwa die von Gallium oder Phosphor, macht sich eine Schwefeldotierung in Gebieten, die hoch mit Gallium oder Phosphor dotiert sind, nicht mehr störend bemerkbar.
Ein Ausführungsbeispiel des Verfahrens nach der Erfindung wird im folgenden an Hand der teilweise schematischen Zeichnungen näher beschrieben.
Aus einer Halbleiterscheibe I der F i g. 1, die etwa aus schwach η-leitendem Silizium als Ausgangsmaterial besteht, wird zunächst nach den bekannten Verfahrensschritfen der Halbleitertechnologie eine Schichtenfolge von schwach n- und stark p-leitenden Bereichen hergestellt, wozu man sich beispielsweise der üblichen Galliumdiffusion bedient. Man erhält dabei die in F i g. 2 dargestellte Schichtenfolge 2,3 aus Sn- und ρ+ -leitenden
Schichten.
Auf den Oberflächen der so vorbereiteten Halbleiterscheibe wird nun — wie Fig. 3 zeigt — eine Oxidschicht 4 erzeugt Sie erhält eine öffnung 5, deren Lage, Form und Größe dem Bereich im Innern des Volumens entsprechen, in dem die Nettodotierung erhöht werden soll, um den üurchbruch an dieser Stelle erfolgen zu lassen. Die so maskierte Scheibe wird darauf einer Schwefeldiffusion unterzogen, durch die die Donatorkonzentration im Bereich 6 der F i g. 1 so weit erhöht wird, daß sie einen etwa 13- bis 2mal höheren Wert als die Donatorkonzentration in der übrigen s„-Zone 2 aufweist und dadurch die Durchbruchsspannung in dieser η-leitenden Zone 6 kleiner macht als die Durchbruchsspannung der übrigen s„-Zone 2. Nach der Entfernung der Oxidschicht 4 werden dann in üblicher Weise auf die Halbleiterscheibe Kontakte 7, 8 aufgebracht, wodurch man zu einer in F i g. 5 dargestellten Schichtenfolge gelangt.
Wird eine Überspannungsfeste Diode (Controlled-Avalanche-Diode) gefordert, so muß die Fläche des Bereiches der erhöhten Donatorkonzentration hinreichend groß sein und wird dann gegebenenfalls einen überwiegenden Anteil der Fläche des pn-Übergangs ausmachen.
Statt der in F i g. 4 dargestellten Abmessungen wird hierzu — wie F i g. 6 zeigt — zunächst die öffnung 5 der Oxidschicht 4 in entsprechender Größe hergestellt Bei der anschließenden Schwefeldiffusion wird dann auch die Fläche des höher dotierten η-leitenden Gebietes 6 so weit vergrößert, daß Belastungen des Bauelementes durch gegebenenfalls auftretende Oberspannungen ohne seine Beschädigung aufgenommen und insbesondere die Randbereiche entlastet werden.
Die weiteren Arbeitsschritte an der Halbleiterschei
be, wie die Entfernung der Oxidschicht, die Abschrägung der Ränder und das Aufbringen der Kontakte, werden in üblicher Weise vollzogen, so daß man schließlich zu den in F i g. 7 dargestellten Anordnungen gelangt.
Die Wahl der Diffusionsbedingungen bei der Schwefeldiffusion, insbesondere Temperatur, Zeit und Dotierstoffangebot, erlaubt eine genaue Einstellung der Größe der Nettodotierung im Durchbruchsbereich und
ίο damit auch der Höhe der Durchbruchsspannung in diesem Bereich des Bauelementes.
Als zweckmäßig hat sich für die Durchführung der Schwefeldiffusion erwiesen, die Scheiben in eine Quarzampulle einzuschmelzen, die mit Argon gefüllt ist Der Druck des Argons soil bei der Füllung bei Zimmertemperatur etwa 267 m bar (200 Torr) betragen, so daß der Innendruck der Ampulle bei der Diffusionstemperatur etwa der Höhe des Außendrucks gleichkommt.
Als Dotierstoffquelle befindet sich in der Ampulle ein Quarzschiffchen mit elementarem Schwefel, der einen Reinheitsgrad von etwa 99,999% aufweist Die Menge des Schwefels wird so bemessen, daß sich bei der Diffusionstemperatur ein Schwefelpartialdruck von etwa 13 m bar (10 Torr) einstellt Dieser Wert entspricht ungefähr 1,2 mg Schwefel auf 150 cm3 Ampulleneinheit
Die Eindiffusion des Schwefels erfolgt dann bei der
verhältnismäßig niedrigen Temperatur von etwa 10000C in an sich bekannter Weise während einer Dauer von etwa 6 bis 30 Stunden. Die genauen Diffusionsbedingungen werden der Stärke der Halbleiterscheiben und der angestrebten Donatorkonzentration angepaßt wobei sich insbesondere die Diffusionszeiten nach der Tiefe des pn-Übergangs richten.
Hierzu 1 Blatt Zeichnungen

Claims (14)

Patentansprüche:
1. Verfahren zum Herstellen eines gegen Oberspannungen geschützten Halbleiterbauelementes, das einen Halbleiterkörper mit mindestens einem Sperrspannung übernehmenden pn-übergang und/ oder mit mindestens einem sperrfähigen Metall-Halbleiter-Kontakt aufweist, wobei zunächst die Schicht oder die Schichten mit dem vorgesehenen Leitungstyp hergestellt und danach die Nettodotierung in örtlich begrenzten Bereichen von Sperrspannung übernehmenden pn-Übergängen und/oder sperrfähigen Metall-Halbleiter-Kontakten durch nachträgliches gezieltes Eindiffundieren von Störstellen bildenden Dotierstoffen derart vergrößert wird, daß die Durchbruchspannung des oder der pn-Übergänge bzw. des oder der Metall-Halbleiter-Kontakte in diesen Bereichen kleiner als in den übrigen Bereichen ist, dadurch gekennzeichnet, daß ausgehend von einer n-leitenden Schicht als Dotierstoffe Elemente der VI. Hauptgruppe des Periodensystems der Elemente mit Ausnahme des Sauerstoffs verwendet werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei einem Bauelement mit pn-übergang die Nettodotierung auf der höherohmigen Seite dieses pn-Übergangs vergrößert wird.
3. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß als Dotierstoff Schwefel verwendet wird.
4. Verfahren nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß zur Einhaltung eines örtlich begrenzten Bereiches des Durchbruches die Störstellen bildenden Elemente durch eine Maske eindiffundiert werden.
5. Verfahren nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß die Störstellen bildenden Elemente durch eine Oxidmaske eindiffundiert werden.
6. Verfahren nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß die Halbleiterscheiben in einer Quarzampulle dotiert werden.
7. Verfahren nach Anspruch 1 bis 6, dadurch gekennzeichnet, daß die Halbleiterscheiben unter einer Argonschutzgasfüllung dotiert werden.
8. Verfahren nach Anspruch 1 bis 7, dadurch gekennzeichnet, daß die Halbleiterscheiben unter einer Argonschutzgasfüllung derart dotiert werden, daß der Innendruck der Ampulle bei der Diffusionstemperatur etwa in Höhe des Außendruckes gleichkommt.
9. Verfahren nach Anspruch 1 bis 8, dadurch gekennzeichnet, daß die Halbleiterscheiben bei einer Diffusionstemperatur von etwa 10000C mit Schwefel dotiert werden.
10. Verfahren nach Anspruch 1 bis 9, dadurch gekennzeichnet, daß die Halbleiterscheiben während einer Dauer von etwa 6 bis 30 Stunden mit Schwefel dotiert werden.
11. Verfahren nach Anspruch 1 bis 10, gekennzeichnet durch seine Verwendung beim Herstellen einer Diode.
12. Verfahren nach Anspruch 1 bis 11, dadurch gekennzeichnet, daß die Fläche des höher dotierten η-leitenden Gebietes (6) einen überwiegenden Anteil der Fläche des pn-Überganges ausmacht.
13. Verfahren nach Anspruch 1 bis 10, gekennzeichnet durch seine Verwendung beim Herstellen eines Thyristors.
14. Verfahren nach Anspruch 1 bis 10, gekennzeichnet durch seine Verwendung beim Herstellen eines Transistors.
DE2310453A 1973-03-02 1973-03-02 Verfahren zum Herstellen eines gegen Überspannungen geschützten Halbleiterbauelementes Expired DE2310453C3 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE2310453A DE2310453C3 (de) 1973-03-02 1973-03-02 Verfahren zum Herstellen eines gegen Überspannungen geschützten Halbleiterbauelementes
JP49023470A JPS5048882A (de) 1973-03-02 1974-03-01
FR7407110A FR2220096B1 (de) 1973-03-02 1974-03-01
GB939874A GB1457909A (en) 1973-03-02 1974-03-01 Method for producing a semiconductor component protected against excess voltages
US448042A US3919010A (en) 1973-03-02 1974-03-04 Method for producing a semiconductor device which is protected against overvoltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2310453A DE2310453C3 (de) 1973-03-02 1973-03-02 Verfahren zum Herstellen eines gegen Überspannungen geschützten Halbleiterbauelementes

Publications (3)

Publication Number Publication Date
DE2310453A1 DE2310453A1 (de) 1974-09-26
DE2310453B2 DE2310453B2 (de) 1980-09-11
DE2310453C3 true DE2310453C3 (de) 1981-11-19

Family

ID=5873620

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2310453A Expired DE2310453C3 (de) 1973-03-02 1973-03-02 Verfahren zum Herstellen eines gegen Überspannungen geschützten Halbleiterbauelementes

Country Status (5)

Country Link
US (1) US3919010A (de)
JP (1) JPS5048882A (de)
DE (1) DE2310453C3 (de)
FR (1) FR2220096B1 (de)
GB (1) GB1457909A (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3158738B2 (ja) * 1992-08-17 2001-04-23 富士電機株式会社 高耐圧ｍｉｓ電界効果トランジスタおよび半導体集積回路
DE4320780B4 (de) * 1993-06-23 2007-07-12 Robert Bosch Gmbh Halbleiteranordnung und Verfahren zur Herstellung
US5578506A (en) * 1995-02-27 1996-11-26 Alliedsignal Inc. Method of fabricating improved lateral Silicon-On-Insulator (SOI) power device
US5815359A (en) * 1995-09-08 1998-09-29 Texas Instruments Incorporated Semiconductor device providing overvoltage protection against electrical surges of positive and negative polarities, such as caused by lightning
DE19942679C1 (de) * 1999-09-07 2001-04-05 Infineon Technologies Ag Verfahren zum Herstellen eines hochvolttauglichen Randabschlusses bei einem nach dem Prinzip der lateralen Ladungskompensation vorgefertigten Grundmaterialwafer
JP4126872B2 (ja) 2000-12-12 2008-07-30 サンケン電気株式会社 定電圧ダイオード
US9577079B2 (en) 2009-12-17 2017-02-21 Infineon Technologies Ag Tunnel field effect transistors

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2954308A (en) * 1956-05-21 1960-09-27 Ibm Semiconductor impurity diffusion
US3152928A (en) * 1961-05-18 1964-10-13 Clevite Corp Semiconductor device and method
US3345221A (en) * 1963-04-10 1967-10-03 Motorola Inc Method of making a semiconductor device having improved pn junction avalanche characteristics
US3417299A (en) * 1965-07-20 1968-12-17 Raytheon Co Controlled breakdown voltage diode
CH426020A (de) * 1965-09-08 1966-12-15 Bbc Brown Boveri & Cie Verfahren zur Herstellung des Halbleiterelementes eines stossspannungsfesten Halbleiterventils, sowie ein mit Hilfe dieses Verfahrens hergestelltes Halbleiterelement
US3573115A (en) * 1968-04-22 1971-03-30 Int Rectifier Corp Sealed tube diffusion process

Also Published As

Publication number Publication date
DE2310453B2 (de) 1980-09-11
US3919010A (en) 1975-11-11
FR2220096A1 (de) 1974-09-27
DE2310453A1 (de) 1974-09-26
FR2220096B1 (de) 1978-08-11
GB1457909A (en) 1976-12-08
JPS5048882A (de) 1975-05-01

Similar Documents

Publication Publication Date Title
DE1021891C2 (de) Halbleiterdiode fuer Schaltstromkreise
DE2429705C3 (de) Schottky-Diode und Verfahren zu ihrer Herstellung
DE2160427C3 (de)
DE19640311A1 (de) Halbleiterbauelement mit Lateralwiderstand
DE2160462C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2549614C3 (de) Halbleiterschalter
DE2310453C3 (de) Verfahren zum Herstellen eines gegen Überspannungen geschützten Halbleiterbauelementes
DE1214790C2 (de) Leistungsgleichrichter mit einkristallinem Halbleiterkoerper und vier Schichten abwechselnden Leitfaehigkeitstyps
DE1764180B2 (de) Verfahren zum einstellen der ladungstraeger lebensdauer in einer oertlich begrenzten zone eines halbleiterkoerpers
DE2341311B2 (de) Verfahren zum einstellen der lebensdauer von ladungstraegern in halbleiterkoerpern
DE1213920B (de) Halbleiterbauelement mit fuenf Zonen abwechselnden Leitfaehigkeitstyps
DE68913109T2 (de) Verfahren zum Herstellen einer Regelungs- und Schutzdiode.
DE1163459B (de) Doppel-Halbleiterdiode mit teilweise negativer Stromspannungskennlinie und Verfahren zum Herstellen
DE2625856B2 (de)
DE2014797B2 (de) Verfahren zum Herstellen von Halbleiterschaltelementen jn einer integrierten Halbleiterschaltung
DE2310570C3 (de) Verfahren zum Herstellen eines überkopfzündfesten Thyristors
DE1514593B1 (de) Steuerbares Halbleiterbauelement
DE2915918A1 (de) Halbleiteranordnung mit ueberspannungsschutz
DE2244992B2 (de) Verfahren zum herstellen homogen dotierter zonen in halbleiterbauelementen
DE1006531B (de) Asymmetrisch leitende Halbleiteranordnung
DE1283964B (de) Steuerbares gleichrichtendes Halbleiterbauelement mit einem im wesentlichen einkristallinen Siliziumkoerper mit einer pnpn-Zonenfolge
DE1464979C3 (de) Halbleiterschaltelement
DE2738152A1 (de) Festkoerperbauelement und verfahren zu seiner herstellung
DE1514520B1 (de) Steuerbares Halbleiterbauelement
DE1614440A1 (de) Thyristor

Legal Events

Date Code Title Description
OF Willingness to grant licences before publication of examined application
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee