DE1903870A1 - Verfahren zum Herstellen monolithischer Halbleiteranordnungen - Google Patents

Verfahren zum Herstellen monolithischer Halbleiteranordnungen

Info

Publication number
DE1903870A1
DE1903870A1 DE19691903870 DE1903870A DE1903870A1 DE 1903870 A1 DE1903870 A1 DE 1903870A1 DE 19691903870 DE19691903870 DE 19691903870 DE 1903870 A DE1903870 A DE 1903870A DE 1903870 A1 DE1903870 A1 DE 1903870A1
Authority
DE
Germany
Prior art keywords
zone
pattern
transistor
generated
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19691903870
Other languages
English (en)
Other versions
DE1903870B2 (de
Inventor
Murphy Bernard Thomas
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE1903870A1 publication Critical patent/DE1903870A1/de
Publication of DE1903870B2 publication Critical patent/DE1903870B2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0658—Vertical bipolar transistor in combination with resistors or capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/036—Diffusion, nonselective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/921—Nonselective diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

190387Q
Western Electric Company Incorporated Murphy 8
New York, N. Y. 10007 U.S.A.
Verfahren zum Herstellen monolithischer Halbleiteranordnungen
Die Erfindung bezieht sich auf ein Verfahren zum Herstellen monolithischer Halbleiteranordnungen, bei dem in zumindest einem ausgewählten Teil einer Hauptfläche eines Halbleiterkörpers eines ersten Leitungstypus ein erstes Muster mit zumindest einer Zone eines zweiten Leitungstypus erzeugt wird.
Bei integrierten Halbleiterschaltungen werden die Funktionen zahlreicher aktiver und/oder passiver elektronischer Bauelemente, wie Transistoren, Dioden, Widerstände und Kondensatoren auf oder innerhalb eines einstückigen Halbleiterkörpers erzeugt. Grundsätzlich ist es hierbei notwendig, eine elektrische Isolation in irgendeiner Form zwischen bestimmten der funktioneilen elektronischen Bauelemente vorzusehen.
Unter den zahlreichen elektrischen Isolationsanordnungen ist die derzeit zumeist angewandte Methode die, ein Paar Rücken an Rücken liegender pn-Übergangsdioden zwischen den zu isolierenden funktioneilen Elementen vorzusehen. Diese Diodenpaare werden so angeordnet, dass immer zumindest einer der pn-Übergänge in Sperrichtung
909844/1137
vorgespannt ist, so dass immer eine hochohmige Strecke zwischen den funktioneilen Bauelementen vorhanden ist.
pn-übergangsisolierte, integrierte Halbleiter schaltungen sind in der US-Patentschrift 3 260 902 (E. H. Porter) beschrieben.
Im allgemeinen weisen solche Anordnungen eine ursprünglich p-leiten- Wk de Unterlage auf, die eingelassene η-Schichten aufweisen kann oder
nicht, welche in die Oberfläche der Unterlage eindiffündiert sind. Eine η-leitende epitaktische Schicht wird auf der ganzen Oberfläche der Unterlage erzeugt und p-leitende Isolationszonen werden durch die ganze epitaktische Schicht hindurch eindiffundiert, um die p-leitende Unterlage zu schneiden. Diese p-Isolationszonen erzeugen in Verbindung mit der Unterlage n-Materialinseln, die von p-leitenden Materialbereichen vollständig umgeben sind.
Diese η-leitenden Inseln sind zu einem beträchtlichen Ausmass gegeneinander elektrisch isoliert, weil nach dem Anlegen der Betriebsspannungen eine elektrische Ladung eines jeden Vorzeichens zumindest einen in Sperrichtung vorgespannten pn-übergang passieren muss, um von einer η-leitenden Insel zu einer anderen zu gelangen.
In den Fällen, in denen die Herstellung eines Transistors mit minima-
909ÖU/1137
lern Kollektor-Serienwider stand innerhalb einer bestimmten n-leitenden Insel gewünscht ist, ist der nächste Schritt die Erzeugung stark dotierter, schmaler η-leitender Zonen innerhalb der n-leitenden Insel, die sich vollständig durch die epitaktische Schicht hindurch erstrecken, d.h. von der Oberfläche derselben bis unterhalb der η-leitenden eingelassenen Zone. Diese stark dotierten η-Zonen, hier als tiefe Kontaktzonen bezeichnet, reduzieren den Widerstand für die Ladungsträger, die zwischen einer η-leitenden eingelassenen Zone und dem elektrischen Kontakt an der Oberfläche der epitaktischen Schicht wandern.
Zur Vervollständigung einer integrierten Schaltung werden dann die weiteren funktionellen Zonen (Basiszonen, Emitterzonen, Widerstands zonen usw.) nach üblichen Diffusionsmethoden, photolitographischen Methoden und Oxydmaskiermethoden selektiv erzeugt. Elektrische Kontakte und Zwischenverbindungen werden wie erforederlich erzeugt.
Da der Trend bei integrierten Schaltungen die laufende Erhöhung der Anzahl funktioneller Elemente pro Anordnung ist, muss man parallele Verbesserungen bei der Produktausbeute für diesen Trend erreichen, um Wirtschaftlichkeit beibehalten zu können. Nennenswerte Erhöhungen bei der Ausbeute können allein von einer Verringerung der Anzahl Fabrikationsschritte herrühren. Auch ist es allgemein bekannt, dass
909844/1137
die Ausbeute stark von der Grosse des Elementes abhängt, d.h. bei sonst gleichbleibenden übrigen Faktoren wird man eine höhere Ausbeute bei physikalisch kleineren Vorrichtungen als bei grösseren Vorrichtungen erreichen.
Das durch eine grosse Anzahl Her stellungsschritte und durch gross flächige Vorrichtungen aufgeworfene Problem einer niedrigen Ausbeute ™ wird erfindungsgemäss für das Verfahren der einleitend beschriebe-
nen Art dadurch verbessert, dass eine epitaktische Halbleiterschicht des ersten Leitungstypus auf zumindest einen Teil der Hauptfläche niedergeschlagen wird und dass in der epitaktischen Schicht ein zweites Muster mit zumindest einer tiefen Kontaktzone des zweiten Leitungstypus erzeugt wird derart, dass diese Kontäktzone die ganze Begrenzungslinie der Zone des ersten Musters schneidet.
Zu den durch das erfindungsgemässe Verfahren erreichbaren Vorteile gehören eine Verringerung der Anzahl der Herstellungsschritte für pn-übergangsisolierte Anordnungen, bedeutsames Reduzieren des von jedem funktionellen Element in einer integrierten Schaltungsanordnung benötigten Gebietes und Ermöglichung des Erhalts von Transistoren mit einem höheren Wert der inversen Verstärkung als diese bei Anwendung bekannter Verfahren bequem erreichbar ist.
909844/1137
Im folgenden ist das erfindungsgemässe Verfahren anhand der Zeichnung beschrieben; es zeigen:
Fig. 1 eine Draufsicht auf einen Teil eines integrierten Halbleiter schaltungsplättchens mit einem Widerstand und einem Transistor, und
Fig. 2 Schnittansichten längs der Linie 7-7 in Fig. 1 zur Dar-
bis 7
stellung des Aussehens des gleichen Plättchenteils während aufeinanderfolgender Fabrikations stufen, wobei ausgenommen in Fig. 7 - die Oxydbeschichtungen der Übersichtlichkeit halber weggelassen sind.
Eine beispielhafte pn-übergangsisolierte integrierte Halbleiterschaltungsanordnung, die nach dem erfindungsgemässen Verfahren hergestellt wird, weist eine Unterlage eines ersten Leitungstypus mit einer ersten Hauptfläche auf, in welcher ein erstes Zonenmuster eines zweiten Leitungstypus erzeugt wird. Eine epitaktische Schicht des ersten Leitungstypus bedeckt die erste Hauptfläche der Unterlage, schliesst also das erste Zonenmuster ein.
Innerhalb der epitaktischen Schicht und zur Oberfläche derselben sich erstreckend schneidet ein zweites Zonenmuster des zweiten Leitungstypus die ganze Begrenzungslinie eine jede der eingeschlossenen Zonen.
90984W1137
Die Zonen dieses zweiten Musters seien "tiefe Kontaktzonen" genannt.
Man sieht, dass die beschriebene Anordnung isolierte, epitaktische Materialinseln des ersten Leitungstypus aufweist, innerhalb derer elektrisch isolierte funktioneile Elemente nachfolgend erzeugt werden können. Beispielsweise kann eine eingeschlossene Zone als der Kollektor eines Transistors und gleichzeitig als Bestandteil der Isolationsanordnung für eben diesen Transistor benutzt werden.
Mit dieser Anordnung weiter arbeitend, wird eine Schicht des ersten Leitungstypus in die ganze Oberfläche der epitaktischen Schicht nichtselektiv eindiffundiert, um ein abnehmendes Dotierstoff-Konzentrationsprofil hierin zu erzeugen. In einigen der vorstehend erwähnten isolierten Inseln kann die diffundierte Schicht als Bestandteil einer Basiszone eines Transistors verwendet werden. In anderen isolierten Inseln kann die diffundierte Schicht Bestandteil einer Widerstandszone werden.
Beim letzten Diffusionsschritt werden Zonen des zweiten Leitungstypus innerhalb der isolierten Inseln nach photolitographischen und Oxyd-Maskiermethoden selektiv erzeugt. Diese zuletzt eindiffundierten Zonen können Transistor-Emitter bilden, oder sie könen so angeordnet sein, dass sie den Wert der Widerstände trimmen.
9098AA/1137
190387Or
Ein wesentlicher Gesichtspunkt der beschriebenen Ausführungsform ist die Erezugung einer dünnen epitaktischen Schicht, die den gleichen Leitungstypus wie die Unterlage besitzt, wodurch der Isolations-Diffusions schritt entfällt. Tiefe Kontaktzonen werden durch die dünne epitaktische Schicht vollständig hindurchdiffundiert, um die ganze Begrenzungslinie der eingeschlossenen Kollektorschichten zu schneiden. Diese tiefen Kontaktzonen bilden einen niederohmigen Stromweg zwischen den eingeschlossenen Zonen und der Oberfläche und bilden gleichzeitig einen Teil der pn-Übergangsisolation zwischen funktionellen Elementen.
Desweiteren dienen diese tiefen Kontaktzonen auch zur Begrenzung der seitlichen Ausdehnung von Transistorbasiszonen und von Widerstandszonen, wodurch die Notwendigkeit für eine selektive Basisdiffusion einschliesslich des zugeordneten photolitographischen Maskierschrittes entfällt.
Fig. 1 zeigt schematisch eine Draufsicht auf einen typischen Widerstand 21 und einen typischen Transistor 31 innerhalb eines Teils 11 eines Halbleiterplättchens, die entsprechend der nachstehend beschriebenen Ausführungsform des Verfahrens hergestellt worden sind. Die mit ausgezogenen Linien eingezeichneten Umrisse sind Kontaktfenster, die durch die Oxydschicht hindurch nach üblichen photolito-
9098U/1137
graphischen und Oxydmaskier-Methoden eingearbeitet worden sind.
. Die Widerstandszone 27 ist durch die gestrichelt gezeichnete Linie 24 in Fig. 1 dargestellt. Der Bereich 25 ausserhalb des durch die gestrichelte Linie 24 umschlossenen Gebietes und innerhalb des durch die gestrichelte Linie 26 umschlossenen Rechteckgebietes stellt einen Isolationsbereich dar, der die Widerstandszone 27 umgibt.
Der Transistor 31 in Fig. 1 weist eine durch die gestrichelte Linie 36 definierte rechteckige Emitterzone, eine durch die gestrichelte Linie 38 definierte rechteckige Basiszone sowie eine Kollektorzone 40 auf, die auf der Aussenseite durch die gestrichelte Linie 39 und auf der Innenseite durch die gestrichelte Linie 38 begrenzt ist. Das Muster 32 ist der Emitterkontakt, die Muster 33 und 34 sind die Basiskontakte und das Muster 35 ist derKollektor kontakt.
Entsprechend Fig. 2 beginnt für ein zuerst zu beschreibendes Ausführungsbeispiel die Herstellung mit einem einkristallinen Siliziumplättchen 41, das ein Teil einer p-leitenden Scheibe sein kann, welche durch Bor-Dotierung mit einem weitgehend gleichförmigen spezifischen Widerstand von etwa 5 Ohm cm hergestellt worden ist. Das Plättchen 41 hat typischerweise eine Dicke von etwa 0, 01 bis 0, 025 cm und wird für die nachfolgende Weiterverarbeitung durch mechanische*
9098U/1137
Läppen und Polieren oder durch chemisches Schleifen in bekannter Weise präpariert.
Der nächste Schritt bei der Herstellung der pn-übergangsisolierten integrierten Schaltungsanordnung ist in Fig. 3 dargestellt, wo n-leitende Zonen 42 und 43 relativ niedrigen spezifischen Widerstandes in dem p-leitenden Unterlageplättchen erzeugt sind. Die Zonen 42 und 43 werden typischerweise durch Festkörperdiffusion erzeugt und werden im wesentlichen auf die in Fig. 3 dargestellten rechteck förmigen Gebiete mit Hilfe allgemein bekannter photolitographischer und Oxydmaskierungs-Methoden begrenzt. Sin langsam diffundierender Dotierstoff, wie Antimon oder Arsen, oder ein relativ schneller diffundierender Dotierstoff, wie Phosphor, können zur Erzeugung dieser Zonen eindiffundiert werden. Die Auswahl des zu verwendenden Dotier stoffe s hängt von Erwägungen über die Ausdiffusion und das gewünschte Dotierstoffprofil ab, die nachstehend noch näher betrachtet werden. Diese η-Zonen werden typischerweise auf eine
20 2
Oberflächenkonzentration von etwa 10 Atome /cm oder darüber und auf eine Tiefe von etwa 1 bis 2 u eindiffundiert.
Wie in Fig. 4 dargestellt, wird eine p-leitende epitaktische Schicht auf der Oberfläche der p-leitenden Unterlage nach allgemein bekannten Methoden erzeugt. Um Hochfrequenz-Bauelemente zu erhalten,
9098U/1137
wird die epitaktsiche Schicht 44 typischerweise kleiner als etwa 2 Mikron dick gemacht, sie ist im vorliegenden Beispiel etwa 1 Mikron dick und ist mit Bor dotiert, um einen weitgehend gleichförmigen spezifischen Widerstand von etwa 0, 3 Ohm cm zu erhalten. Es sei bemerkt, dass per Definitionen eine Oj 3 Ohm cm-Schicht, die 1 Mikrometer dick ist, einen spezifischen Flächenwiderstand von etwa 3000 ™ Ohm/Quadrat besitzt.
Da der epitaktische Wachstumsprozess eine Warmbehandlung erfordert« findet etwas Ausdiffusion aus den Zonen 42 und 43 in die epitaktische Schicht 44 statt. Im Gegensatz zu bisher ist diese Ausdiffusion für die hier beschriebenen Anordnungen üblicherweise wünschenswert insoweit diese Ausdiffusion verursacht, dass der zwixchen der Schicht 44 und der Zone 43 gebildete Kollektor /Basis-Über gang sich nach k aussen von der Schicht/Unterlage-Grenzfläche 45 weg verschiebt, in
welcher gewisse Kristallbaufehler unvermeidlich vorhanden sind. Zusätzlich sucht diese Ausdiffusion einen Kollektorbereich zu erzeugen, in welchem die Konzentration des ionisierten Dotierstoffes vom Kollektor/Basis-Übergang aus zunimmt. Diese Situation ist üblicherweise wünschenswert, weil sie die normalerweise einander widersprechenden Forderungen nach maximaler Übergangsdurchbruchsspannung und minimaler Übergangskapazität für einen minimalen
9098U/1137
Kollektorserienwiderstand optimalisiert.
Das Ausmass dieser Ausdiffusion kann durch Auswahl entweder langsam oder schnell diffundierender Dotierstoffe für die eingeschlossenen Zonen 42 und 43 gesteuert werden. In einem speziellen Beispiel wurde Antimon verwendet, und es wurde eine Ausdiffusion von etwa 0, 25 Mikrometer in die 1 Mikrometer dicke epitaktsiche Schicht beobachtet.
Wie in Fig. 5 dargestellt ist, werden tiefe Kontaktzonen 46 und 48 (sie entsprechen den Schnittansichten der Zonen 25 bzw. 40 in Fig. 1) vollständig durch die epitaktische Schicht 44 hindurch eindiffundiert, um die ganzen Begrenzungslinien der eingeschlossenen Zonen 42 und 43 zu schneiden. Im Regelfäll sind diese tiefen Kontaktzonen n-leiten de Gebiete relativ niedrigen spezifischen Widerstandes, und im spe-
20 ziellen Beispiel wurden Oberflächenkonzentrationen von etwa 10
2 Atomen/cm oder grosser erhalten.
Aus Figuren 1 und 5 ist ersichtlich, dass die tiefen Kontaktzonen in Verbindung mit den eingeschlossenen Zonen die ρ-leitenden epitaktischen Materialinseln 51 und 52 vollständig umgeben und daher elektrisch isolieren.
909844/1137
Es sei bemerkt« dass bei den photolitographischen Schritten« die dieser Diffusion der tiefen Kontaktzonen zugeordnet sind« eine genaue Ausrichtung der tiefen Kontaktzonenmuster mit den vorausgehenden Mustern nicht wesentlich ist. Bezüglich der Produktausbeute ist diese weitere Toleranz selbstverständlich sehr vorteilhaft.
Der nächste Verfahr ens schritt (Fig. 6) ist das nicht-selektive Eindiffundieren von p-Dotierstoff (Akzeptoren) in die ganze Oberfläche der epitaktsichen Schicht 44. Die Konzentration dieses Dotierstoffes wird vorteilhaft so eingestellt« dass er niedrig genug ist« um die η-leitenden tiefen Kontaktzonen nicht zu ρ-Leitfähigkeit umzudotieren« aber hoch genug ist« um in allen übrigen Teilen der Schicht 44 p-Zonen zu erzeugen, deren Dotier st off profil so ist« dass die Konzentration der ionisierten Dotier stoff atome von der Oberfläche aus nach innen abnimmt.
Für das spezielle Beispiel ist die anfängliche Höhe der Dotierstoff konzentration in der epitaktsichen Schicht 44, deren spezifischer Widerstand 0« 3 Ohm cm und deren Dicke 1 Mikrometer beträgt«
17 3
etwa 10 /cm . Die Oberflächenkonzentration dieser diffundierten p-Zonen 61« 62 und 63« die auf eine schliessliche Tiefe von etwa
19 2
0« 5 Mikrometer eindiffundiert sind, beträgt etwa 10 Atome/cm .
9098U/1137
ΛΙ
Die oben angegebenen Dotierstoffkonzentrationen in den Zonen 61, 62 und 63 liefern einen effektiven spezifischen Oberflächenwiderstand von etwa 500 Ohm/Quadrat. Es sei bemerkt, dass dieser Wert wesentlich kleiner ist als der anfängliche spezifische Flächenwiderstand (3000 Ohm/Quadrat) der epitaktsichen Schicht. Aus diesem Grund kann es wünschenswert sein, eine selektive p-Basisdiffusion auszuführen, die Zonen, z.B. die Zone 61, vermeidet, welche schliesslich zu Widerständen werden. Dieses Verfahren ist nachstehend noch im einzelnen beschrieben.
Wie in Fig. 7 dargestellt, erzeugt ein letzter Diffusions schritt die η-leitende Emitterzone 36 mit relativ geringem spezifischen Widerstand. Diese relativ flache η-Emitter -Diffusion kann bei der gleichen Temperatur ausgeführt werden, wie diese bei der Eindiffusion der tiefen n-Kontaktzonen verwendet worden ist, ist aber dann von kürzerer Dauer. Bei einer speziellen Ausführungsform wurden Emitterzonen auf eine Tiefe von etwa 0, 5 Mikrometer mit einer Oberflächen-
20 2
konzentration von zumindest 10 /cm eindiffundiert.
Da diese η-Emitter-Diffusion ein selektiver Prozess ist, kann man ohne nennenswerte Verkomplizierung gleichzeitig wiederum n-Dotierstoff in die tiefen Kontaktzonen eindiffundieren, um den Effekt der
nicht-selektiven ρ-Eindiffusion in diesen Gebieten zu kompensieren.
909844/1137
Af
Diese Massnahme ist dort vorteilhaft, wo minimaler Kollektorreihenwiderstand das Ziel ist, beispielsweise bei verlustleistungsarmen, nicht-sättigenden Logikschaltungen, und auch dort, wo eine minimale Kollektor /Basis -Übergangskapazität und eine maximale Kollektor/Basis-Durchbruchsspannung erwünscht ist.
^ Fig. 7 zeigt gleichfalls eine Oxydbeschichtung 65 auf dem Halbleiterkörper. Wie in Fig. 1 und 7 dargestellt, sind die Muster 22 und 23 die Kontakte des Widerstandes 21. Das Muster 32 ist der Emitter* kontakt, die Muster 33 und 34 sind die Basiskontakte und die Muster 35, 35A und 35B stellen den ringförmigen Kollektorkontakt des Transistors 31 dar.
Man sieht aus Fig. 1, dass der Widerstand 21 aus einer p-leitenden epitaktischen Materialschicht 61 besteht, die von der eingeschlosse- W nen Schicht 42 und der tiefen Kontaktzone 25 umgeben und definiert
ist; desweiteren wird sie elektrisch über die Kontaktfenster 22 und angeschlossen. Ebenso ist in Fig.'l der Transistor 31 mit dem Emitterkontakt 32, zwei Basiskontakte 33 und 34 und einem ringförmigen Kollektorkontakt 35 dargestellt.
Offensichtlich können zahlreiche Anordnungen zum Erhalt des tatsächlichen elektrischen Kontaktes zu den Kontaktfenstern und sum
909844/1137
Erhalt von Zwischenverbindungen zwischen integrierten Anordnungen funktioneller Elemente, beispielsweise mit Hilfe von Stützleitern, vorgesehen werden.
Eine zweite AjEisführungsform der Erfindung kann gleichfalls anhand der Zeichnung erläutert werden. Diese Ausführung ist weitgehend die gleiche wie die vorstehend beschriebene, ausgenommen dass p-Dotierstoff in die p-leitende epitaktische Schicht 44 selektiv diffundiert werden. Das heisst, mit der Hinzufügung eines photolitographischen Schrittes wird eine Diffusion von ρ-Dotier stoff in diejenigen Zonen vermieden, welche schliesslich Widerstände werden, so dass der ursprünglich hohe spezifische Flächenwiderstand der epitaktischen Schicht 44 beibehalten werden kann und daher die Herstellung physikalisch kleinerer Widerstände ermöglicht wird. Jedoch muss beim Beschreiten dieses Weges der allgemein bekannte Umstand in Rechnung gestellt werden, dass - bezüglich des Temperaturkoeffizienten des Widerstandes - Widerstände, die in Halbleitermaterial mit höherem spezifischem Widerstand erzeugt werden, gegenüber Widerständen unterlegen sind, die in den diffundierten Schichten mit niedrigerem spezifischem Widerstand erzeugt werden.
Eine dritte Ausführungsform kann gleichfalls anhand der Zeichnung erläutert werden. Diese Ausführungsform unterscheidet sich von
909844/1137
der ersten Ausführungsform nur darin, dass keine p-Diffusion in die epitaktische Schicht erfolgt. Hierdurch wird ein Diffusions schritt auf Kosten etwas nachteiliger Auswirkungen auf bestimmte Transistorkennlinien (insbesondere Verstärkungs- und Frequenzansperchverhalten) solcherart hergestellter Bauelemente eingespart.
Verschiedene Faktoren sollten bei der Entscheidung in Erwägung gezogen werden, ob eine p-Diffusion in die p-leitende epitaktische Schicht stattfinden soll oder nicht. Zunächst erzeugt die p-Diffusion benachbart den Seitenwänden eines Emitters eine höhere p-Dotierstoffkonzentration als benachbart der Grundfläche des Emitters. Hierdurch besteht die Tendenz, dass die Injektion von Minoritätsladungsträgern durch die Emitterseitenwände unterdrückt wird. Da von den Seitenwänden injizierte Minoritätsladungsträger kaum Chance haben, vom Kollektor eingefangen zu werden, sollte diese Unter drückung den Emitterinjektionswirkungsgrad und damit die Transistorverstärkung erhöhen.
Zweitens erzeugt das eindiffundierte Dotierstoffprofil ein eingebautes elektrisches Feld in der Basiszone in einer solchen Richtung, dass die Bewegung der Minoritätsladungsträger zur Oberfläche hin behindert wird. Dieser Effekt führt zu einer bedeutsamen Verringerung
9098U/1137
der Minoritätsladungsträger-Rekombination an der Oberfläche und auch zur Verringerung des effektiven Volumens, das zur Speicherung von Minoritätsladungsträgern innerhalb der Basiszone verfügbar ist. Auch für einen Transistor, der in der umgekehrten Betriebsart betrieben wird, führt die Wirkung dieses eingebauten Feldes zu einem Minoritätsladungsträger-Aufbau in denjenigen Teilen der Basiszone, welche von der Emitterzone entfernt sind. Dieser Aufbau sucht die Minoritätsladungsträgerinjektion an allen Teilen, ausgenommen des Teils des Basis /Kollektor -Über gangs zu verringern, der dem Emitter/ Basis-Übergang unmittelbar gegenüberliegt, weil der Emitter /B asis-Übergang als eine Senke für die injizierten Minoritätsladungsträger wirkt. Dieser Effekt sucht die inverse Verstärkung von solcherart hergestellten Transistoren zu erhöhen.
Verfahren zur Erzeugung von Dioden, Kondensatoren und Feldeffekttransistoren sind nicht erläutert worden, weil sich solche Verfahren zum Herstellen dieser und anderer funktioneller Elemente ohne weiteres aus der vorstehenden Beschreibung ergeben.
In ähnlicher Weise kann auch η-leitendes Material für die Unterlage und die epitaktische Schicht, bei entsprechendem Ersatz des zweiten Leitungstyps durch p-Leitungetyp offensichtlich benutzt werden, um bipolare pnp-Transistoren und komplementäre Anordnungen herzustellen.
909844/1137

Claims (8)

Patentansprüche
1. Verfahren zum Herstellen monolithischer Halbleiteranordnungen, bei dem in zumindest einem ausgewählten Teil einer Hauptfläche eines Halbleiterkörpers eines ersten Leitungstypus ein erstes Muster mit zumindest einer Zone eines zweiten Leitungstypus erzeugt wird,
P dadurch gekennzeichnet, dass eine epitaktische Halbleiterschicht (44)
des ersten Leitungstypus (p) auf zumindest einem Teil dieser Hauptfläche niedergeschlagen wird, und dass in der epitaktischen Schicht ein zweites Muster mit zumindest einer tiefen Kontaktzone (46 oder 48) des zweiten Leitungstypus (n) erzeugt wird derart, dass diese Kontaktzone die ganze Begrenzungslinie der Zone (42 oder 43) des ersten Musters schneidet.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass in zumindest einem Teil der Oberfläche der epitaktischen Schicht (44) zumindest eine Halbleiterzone (62) des ersten Leitungstypus (p) erzeugt wird, in der die Dotierstoffkonzentration von der Oberfläche aus nach innen abnimmt.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass in der Oberfläche der epitaktischen Schicht (44) ein drittes Muster
909844/1137
mit zumindest einer Zone (36) des zweiten Leitungstypus (n) erzeugt wird, die der Zone (43) des ersten Musters gegenüberliegt.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die epitaktische Schicht (44) p-leitend hergestellt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die epitaktische Schicht (44) dünner als 2 Mikrometer hergestellt wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Zone (43) des ersten Musters als Kollektor als zumindest eines Transistors (31) und zumindest als ein Teil der Isolation für den Transistor erzeugt wird, und dass die tiefe Kontaktzone (48) als seitliche Begrenzung der Basiszone des Transistors erzeugt wird sowie derart, dass sie einen niederohmigen elektrischen Kontakt und zumindest einen Teil der elektrischen Isolation für den Transistor bildet.
7. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Zone (42) des ersten Musters als zumindest ein Teil der elektrischen Isolation für zumindest einen Widerstand (21) hergestellt wird, und dass die Tiefe Kontaktzone (46) zur Definition der seitlichen
909844/1137
Geometrie des Widerstandes erzeugt wird sowie derart, dass sie zumindest einen Teil der elektrischen Isolation für den Widerstand bildet.
8. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die Zone (43) des ersten Musters als Kollektor zumindest eines Transistors (31) und als zumindest ein Teil der Isolation für den Transistor erzeugt wird, dass eine weitere Zone (42) des ersten Musters als zumindest ein Teil der elektrischen Isolation für zumindest einen Widerstand (21) erzeugt wird, und dass die Zone (62), in welcher die Dotier stoff konzentration von der Oberfläche aus nach innen abnimmt, nur über derjenigen Zone (43) des ersten Musters erzeugt wird, welche den Kollektor des Transistors bildet.
Weitere Angaben zum Stand der Technik: US-Patentschrift 3 341 755.
S09844/ 1137
DE19691903870 1968-02-05 1969-01-27 Verfahren zum herstellen monolithischer halbleiteranordnungen und nach dem verfahren hergestellte halbleiteranordnung Withdrawn DE1903870B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US70316468A 1968-02-05 1968-02-05

Publications (2)

Publication Number Publication Date
DE1903870A1 true DE1903870A1 (de) 1969-10-30
DE1903870B2 DE1903870B2 (de) 1977-03-24

Family

ID=24824290

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691903870 Withdrawn DE1903870B2 (de) 1968-02-05 1969-01-27 Verfahren zum herstellen monolithischer halbleiteranordnungen und nach dem verfahren hergestellte halbleiteranordnung

Country Status (10)

Country Link
US (1) US3575741A (de)
BE (1) BE726241A (de)
CH (1) CH498493A (de)
DE (1) DE1903870B2 (de)
ES (1) ES363412A1 (de)
FR (1) FR1598853A (de)
GB (1) GB1259803A (de)
IE (1) IE32822B1 (de)
IL (1) IL31358A (de)
NL (1) NL6901818A (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3780426A (en) * 1969-10-15 1973-12-25 Y Ono Method of forming a semiconductor circuit element in an isolated epitaxial layer
US3716425A (en) * 1970-08-24 1973-02-13 Motorola Inc Method of making semiconductor devices through overlapping diffusions
JPS509635B1 (de) * 1970-09-07 1975-04-14
US3648125A (en) * 1971-02-02 1972-03-07 Fairchild Camera Instr Co Method of fabricating integrated circuits with oxidized isolation and the resulting structure
US3697827A (en) * 1971-02-09 1972-10-10 Unitrode Corp Structure and formation of semiconductors with transverse conductivity gradients
US3787253A (en) * 1971-12-17 1974-01-22 Ibm Emitter diffusion isolated semiconductor structure
GB1388926A (en) * 1972-03-04 1975-03-26 Ferranti Ltd Manufacture of silicon semiconductor devices
US4053336A (en) * 1972-05-30 1977-10-11 Ferranti Limited Method of manufacturing a semiconductor integrated circuit device having a conductive plane and a diffused network of conductive tracks
US3909807A (en) * 1974-09-03 1975-09-30 Bell Telephone Labor Inc Integrated circuit memory cell
US3971059A (en) * 1974-09-23 1976-07-20 National Semiconductor Corporation Complementary bipolar transistors having collector diffused isolation
US4067038A (en) * 1976-12-22 1978-01-03 Harris Corporation Substrate fed logic and method of fabrication
SU773793A1 (ru) * 1977-11-02 1980-10-23 Предприятие П/Я -6429 Способ изготовлени полупроводниковых интегральных бипол рных схем
JPS5632762A (en) * 1979-08-27 1981-04-02 Fujitsu Ltd Semiconductor device
GB8426897D0 (en) * 1984-10-24 1984-11-28 Ferranti Plc Fabricating semiconductor devices
US4969823A (en) * 1986-09-26 1990-11-13 Analog Devices, Incorporated Integrated circuit with complementary junction-isolated bipolar transistors and method of making same

Also Published As

Publication number Publication date
IE32822B1 (en) 1973-12-12
US3575741A (en) 1971-04-20
GB1259803A (en) 1972-01-12
IL31358A (en) 1971-11-29
IL31358A0 (en) 1969-03-27
IE32822L (en) 1969-08-05
NL6901818A (de) 1969-08-07
BE726241A (de) 1969-05-29
FR1598853A (de) 1970-07-06
DE1903870B2 (de) 1977-03-24
ES363412A1 (es) 1970-12-16
CH498493A (de) 1970-10-31

Similar Documents

Publication Publication Date Title
DE3545040C2 (de) Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung
DE2518010A1 (de) Ic-halbleiterbauelement mit einer injektions-logikzelle
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE1764274C3 (de) Monolithisch integrierte Halbleiterstruktur zur Zuleitung von Versorgungsspannungen für nachträglich zu integrierende Halbleiterbauelemente und Verfahren zu ihrer Herstellung
DE1903870A1 (de) Verfahren zum Herstellen monolithischer Halbleiteranordnungen
DE2633569C2 (de)
DE1539090B1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1764570B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE2261541B2 (de) Verfahren zur Herstellung einer linearen integrierten Halbleiterschaltung für hohe Leistungen
DE2247911C2 (de) Monolithisch integrierte Schaltungsanordnung
DE2403816C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
EP0008043B1 (de) Integrierter bipolarer Halbleiterschaltkreis
DE69325206T2 (de) Vergrabener Lawinendiode
DE3688030T2 (de) Bipolare integrierte schaltung mit isolationsstruktur und substratkontakt und verfahren zur herstellung.
DE2600375C3 (de) Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung
DE2527076B2 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2627922A1 (de) Halbleiterbauteil
DE1769271C3 (de) Verfahren zum Herstellen einer Festkörperschaltung
EP0017021B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit komplementären Transistoren
DE2028632C3 (de) Zenerdiode
DE3026779C2 (de)
DE2101278A1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1639355C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiteranordnung
DE1589690C3 (de) Verfahren zum Herstellen eines monolithischen Festkörperschaltkreises

Legal Events

Date Code Title Description
BHN Withdrawal